JP3119586B2 - 電荷転送装置及びその製造方法 - Google Patents
電荷転送装置及びその製造方法Info
- Publication number
- JP3119586B2 JP3119586B2 JP08188905A JP18890596A JP3119586B2 JP 3119586 B2 JP3119586 B2 JP 3119586B2 JP 08188905 A JP08188905 A JP 08188905A JP 18890596 A JP18890596 A JP 18890596A JP 3119586 B2 JP3119586 B2 JP 3119586B2
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- semiconductor layer
- charge
- layer
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D44/00—Charge transfer devices
- H10D44/40—Charge-coupled devices [CCD]
- H10D44/45—Charge-coupled devices [CCD] having field effect produced by insulated gate electrodes
- H10D44/462—Buried-channel CCD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/151—Geometry or disposition of pixel elements, address lines or gate electrodes
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は単層電極構造２相駆
動電荷転送装置及びその製造方法に関する。
動電荷転送装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、微細加工技術の進歩により、単層
の導電性電極材料をエッチング加工することにより、
０．２〜０．３μｍの電極間距離を有する単層電極構造
２相駆動電荷転送装置が開発されている。単相電極構造
２相駆動電荷転送装置においては、電極間の重なり部分
が存在しないので、電極間容量は少なく、しかも、電極
間の絶縁不良の問題もない。さらに、電極間の層間絶縁
層を形成するための電極層の酸化は不要であるので、電
極材料として、多結晶ポリシリコン層の外に、メタル層
あるいはそのシリサイド層を用いて低抵抗化を図ること
ができる。
の導電性電極材料をエッチング加工することにより、
０．２〜０．３μｍの電極間距離を有する単層電極構造
２相駆動電荷転送装置が開発されている。単相電極構造
２相駆動電荷転送装置においては、電極間の重なり部分
が存在しないので、電極間容量は少なく、しかも、電極
間の絶縁不良の問題もない。さらに、電極間の層間絶縁
層を形成するための電極層の酸化は不要であるので、電
極材料として、多結晶ポリシリコン層の外に、メタル層
あるいはそのシリサイド層を用いて低抵抗化を図ること
ができる。
【０００３】図７は従来の単層電極構造２相駆動電荷転
送装置を示し、（Ａ）は断面図、（Ｂ）は電位図であ
る。なお、図７の（Ａ）の単層電極構造の２相駆動電荷
転送装置は埋込みチャネル型である。図７の（Ａ）にお
いて、Ｐ型半導体基板１０１上にＮ型半導体層１０２が
設けられ、さらに、Ｎ型半導体層１０２内に等間隔で電
位障壁領域としてのＮ- 型半導体層１０３が設られてい
る。また、Ｎ型半導体層１０２及びＮ- 型半導体層１０
３上にゲート酸化層１０４が形成され、この上に単層の
電荷転送電極１０５が形成され、さらに、層間絶縁層１
０６が形成されている。さらに、電荷転送電極１０５は
交互に金属配線層１０７、１０８に接続されている。従
って、金属配線層１０７、１０８を逆位相のクロック信
号φ1 、φ2 を印加することにより電位は図７の（Ｂ）
に示すごとく変化し、電子の転送が行われることにな
る。
送装置を示し、（Ａ）は断面図、（Ｂ）は電位図であ
る。なお、図７の（Ａ）の単層電極構造の２相駆動電荷
転送装置は埋込みチャネル型である。図７の（Ａ）にお
いて、Ｐ型半導体基板１０１上にＮ型半導体層１０２が
設けられ、さらに、Ｎ型半導体層１０２内に等間隔で電
位障壁領域としてのＮ- 型半導体層１０３が設られてい
る。また、Ｎ型半導体層１０２及びＮ- 型半導体層１０
３上にゲート酸化層１０４が形成され、この上に単層の
電荷転送電極１０５が形成され、さらに、層間絶縁層１
０６が形成されている。さらに、電荷転送電極１０５は
交互に金属配線層１０７、１０８に接続されている。従
って、金属配線層１０７、１０８を逆位相のクロック信
号φ1 、φ2 を印加することにより電位は図７の（Ｂ）
に示すごとく変化し、電子の転送が行われることにな
る。
【０００４】図７の（Ａ）の電荷転送装置の製造方法を
図８を参照して説明する。始めに、図８の（Ａ）を参照
すると、たとえば単結晶シリコンよりなるＰ型半導体基
板１０１内にＮ型半導体層１０２を形成する。次いで、
熱酸化することにより酸化シリコンよりなるゲート酸化
層１０４を形成する。次に、図８の（Ｂ）を参照する
と、フォトリングラフィー技術を用いてフォトレジスト
層１０３ａを形成する。次いで、フォトレジスト層１０
３ａをマスクとしてＰ型不純物イオンたとえばボロンイ
オンを注入し、Ｎ型半導体層１０２内に電位障壁領域と
してのＮ- 型半導体層１０３を形成する。次いで、フォ
トレジスト層１０３ａを除去する。次に、図８の（Ｃ）
を参照すると、電荷転送電極１０５を形成する。最後
に、層間絶縁層１０６を形成し、電荷転送電極１０５を
１個置きに金属配線層１０７、１０８に接続することに
より、図７の（Ａ）に示す電荷転送装置が完成すること
になる。
図８を参照して説明する。始めに、図８の（Ａ）を参照
すると、たとえば単結晶シリコンよりなるＰ型半導体基
板１０１内にＮ型半導体層１０２を形成する。次いで、
熱酸化することにより酸化シリコンよりなるゲート酸化
層１０４を形成する。次に、図８の（Ｂ）を参照する
と、フォトリングラフィー技術を用いてフォトレジスト
層１０３ａを形成する。次いで、フォトレジスト層１０
３ａをマスクとしてＰ型不純物イオンたとえばボロンイ
オンを注入し、Ｎ型半導体層１０２内に電位障壁領域と
してのＮ- 型半導体層１０３を形成する。次いで、フォ
トレジスト層１０３ａを除去する。次に、図８の（Ｃ）
を参照すると、電荷転送電極１０５を形成する。最後
に、層間絶縁層１０６を形成し、電荷転送電極１０５を
１個置きに金属配線層１０７、１０８に接続することに
より、図７の（Ａ）に示す電荷転送装置が完成すること
になる。
【０００５】
【発明が解決しようとする課題】しかしながら、図７の
（Ａ）、図８の（Ａ）、（Ｂ）、（Ｃ）に示す従来の単
層電極構造２相駆動電荷転送装置においては、電位障壁
領域としてのＮ- 型半導体層１０３と電荷転送電極１０
５とは自己整合的に形成されていない。従って、図９の
（Ａ）に示すごとく、Ｎ- 型半導体層１０３が電荷転送
電極１０５より外側にずれると、図９の（Ｂ）に示すご
とく、電位の突起Ｘが生じる。また、図１０の（Ａ）に
示すごとく、Ｎ- 型半導体層１０３が電荷転送電極１０
５の内側にずれると、図１０の（Ｂ）に示すごとく、電
位の凹みＹが生じる。この結果、円滑な電荷転送が不可
能となるという課題があった。従って、本発明の目的
は、円滑な電荷転送ができる単層電極構造２相駆動電荷
転送装置及びその製造方法を提供することにある。
（Ａ）、図８の（Ａ）、（Ｂ）、（Ｃ）に示す従来の単
層電極構造２相駆動電荷転送装置においては、電位障壁
領域としてのＮ- 型半導体層１０３と電荷転送電極１０
５とは自己整合的に形成されていない。従って、図９の
（Ａ）に示すごとく、Ｎ- 型半導体層１０３が電荷転送
電極１０５より外側にずれると、図９の（Ｂ）に示すご
とく、電位の突起Ｘが生じる。また、図１０の（Ａ）に
示すごとく、Ｎ- 型半導体層１０３が電荷転送電極１０
５の内側にずれると、図１０の（Ｂ）に示すごとく、電
位の凹みＹが生じる。この結果、円滑な電荷転送が不可
能となるという課題があった。従って、本発明の目的
は、円滑な電荷転送ができる単層電極構造２相駆動電荷
転送装置及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、半導体層上に浮遊電極を形成し、近接す
る１対の電荷転送電極の一方の下の浮遊電極に固定的な
電荷を蓄積するようにしたものである。これにより、隣
り合う電荷転送電極下の電位は非対称となり、電荷転送
電極と電位障壁領域とは自己整合的に形成されることに
なる。
めに本発明は、半導体層上に浮遊電極を形成し、近接す
る１対の電荷転送電極の一方の下の浮遊電極に固定的な
電荷を蓄積するようにしたものである。これにより、隣
り合う電荷転送電極下の電位は非対称となり、電荷転送
電極と電位障壁領域とは自己整合的に形成されることに
なる。
【０００７】
【発明の実施の形態】図１の（Ａ）は本発明に係る電荷
転送装置の参考例を示す断面図、図１の（Ｂ）はその電
位特性を示す図である。図１の（Ａ）において、Ｐ型半
導体基板１上に、Ｎ型半導体層２が設けられている。Ｎ
型半導体層２上には、シリコン酸化層３、シリコン窒化
層４及びシリコン酸化層５の３層が積層されている。シ
リコン酸化層５上には、単層の電荷転送電極６が形成さ
れ、さらにその上に層間絶縁層７が形成されている。さ
らに、電荷転送電極６は、１対毎に交互に金属配線層８
Ａ、８Ｂ及び金属配線層９Ａ、９Ｂに接続されている。
１つ置きの電荷転送電極６つまり金属配線層８Ｂ、９Ｂ
に接続された電荷転送電極６の下のシリコン酸化層３と
シリコン窒化層４との界面もしくはシリコン窒化層４と
シリコン酸化層５との界面に電子を注入してある。つま
り、電荷転送電極６と電位障壁領域とは自己整合的に形
成されている。従って、金属配線層８Ａ、８Ｂ及び金属
配線層９Ａ、９Ｂに逆位相のクロック信号φ１ 、φ２
を印加することにより電位は図１の（Ｂ）に示すごとく
変化し、この結果、電位特性の突起及び凹みはなく、電
子の転送が円滑に行われることになる。
転送装置の参考例を示す断面図、図１の（Ｂ）はその電
位特性を示す図である。図１の（Ａ）において、Ｐ型半
導体基板１上に、Ｎ型半導体層２が設けられている。Ｎ
型半導体層２上には、シリコン酸化層３、シリコン窒化
層４及びシリコン酸化層５の３層が積層されている。シ
リコン酸化層５上には、単層の電荷転送電極６が形成さ
れ、さらにその上に層間絶縁層７が形成されている。さ
らに、電荷転送電極６は、１対毎に交互に金属配線層８
Ａ、８Ｂ及び金属配線層９Ａ、９Ｂに接続されている。
１つ置きの電荷転送電極６つまり金属配線層８Ｂ、９Ｂ
に接続された電荷転送電極６の下のシリコン酸化層３と
シリコン窒化層４との界面もしくはシリコン窒化層４と
シリコン酸化層５との界面に電子を注入してある。つま
り、電荷転送電極６と電位障壁領域とは自己整合的に形
成されている。従って、金属配線層８Ａ、８Ｂ及び金属
配線層９Ａ、９Ｂに逆位相のクロック信号φ１ 、φ２
を印加することにより電位は図１の（Ｂ）に示すごとく
変化し、この結果、電位特性の突起及び凹みはなく、電
子の転送が円滑に行われることになる。
【０００８】図１の電荷転送装置の製造方法を図２、図
３を参照して説明する。始めに、図２の（Ａ）を参照す
ると、たとえば不純物濃度が１×ｅ15／ｃｍ3の単結晶
シリコンよりなるＰ型半導体基板１内に厚さ約０．５μ
ｍのＮ型半導体層２を形成する。次いで、熱酸化法によ
り厚さ約２００Åのシリコン酸化層３を形成し、次い
で、ＣＶＤ法により厚さ約２００Åのシリコン窒化層４
を形成し、さらに、ＣＶＤ法により厚さ約５００Åのシ
リコン酸化層５を形成する。これにより、三層構造の絶
縁層が完成する。次いで、ＣＶＤ法により厚さ約０．２
μｍのポリシリコン層を形成し、フォトリングラフイ及
びエッチングにより電極間距離約０．２〜０．３μｍの
単層構造の電荷転送電極６を形成する。
３を参照して説明する。始めに、図２の（Ａ）を参照す
ると、たとえば不純物濃度が１×ｅ15／ｃｍ3の単結晶
シリコンよりなるＰ型半導体基板１内に厚さ約０．５μ
ｍのＮ型半導体層２を形成する。次いで、熱酸化法によ
り厚さ約２００Åのシリコン酸化層３を形成し、次い
で、ＣＶＤ法により厚さ約２００Åのシリコン窒化層４
を形成し、さらに、ＣＶＤ法により厚さ約５００Åのシ
リコン酸化層５を形成する。これにより、三層構造の絶
縁層が完成する。次いで、ＣＶＤ法により厚さ約０．２
μｍのポリシリコン層を形成し、フォトリングラフイ及
びエッチングにより電極間距離約０．２〜０．３μｍの
単層構造の電荷転送電極６を形成する。
【０００９】次に、図２の（Ｂ）を参照すると、層間絶
縁層７を形成し、電荷転送電極６を４つの金属配線層８
Ａ、８Ｂ、９Ａ、９Ｂに接続する。
縁層７を形成し、電荷転送電極６を４つの金属配線層８
Ａ、８Ｂ、９Ａ、９Ｂに接続する。
【００１０】最後に、図３の（Ａ）を参照すると、Ｐ型
半導体基板１に対して逆バイアス電圧ＶD を印加して空
乏化されているＮ型半導体層２を接地してＮ型半導体層
２を電子蓄積状態とする。そして、金属配線層８Ｂ、９
Ｂのみに正の電圧＋ＶW たとえば＋４０Ｖを印加する。
この結果、電子がＮ型半導体層２からシリコン酸化層３
をトンネルして＋ＶW が印加された電荷転送電極６に向
う。従って、これらの電子はシリコン酸化層３とシリコ
ン窒化層４との界面に存在するトラップ準位に捕獲され
る。トラップ準位に捕獲される電子量は金属配線層８
Ｂ、９Ｂのパルス電圧の波高値及び印加時間で制御で
き、従って、電荷が蓄積されていない状態に比して電位
特性を任意の量だけシフトできる。これにより、図１に
示す電荷転送装置は完成する。
半導体基板１に対して逆バイアス電圧ＶD を印加して空
乏化されているＮ型半導体層２を接地してＮ型半導体層
２を電子蓄積状態とする。そして、金属配線層８Ｂ、９
Ｂのみに正の電圧＋ＶW たとえば＋４０Ｖを印加する。
この結果、電子がＮ型半導体層２からシリコン酸化層３
をトンネルして＋ＶW が印加された電荷転送電極６に向
う。従って、これらの電子はシリコン酸化層３とシリコ
ン窒化層４との界面に存在するトラップ準位に捕獲され
る。トラップ準位に捕獲される電子量は金属配線層８
Ｂ、９Ｂのパルス電圧の波高値及び印加時間で制御で
き、従って、電荷が蓄積されていない状態に比して電位
特性を任意の量だけシフトできる。これにより、図１に
示す電荷転送装置は完成する。
【００１１】図３の（Ｂ）は図３の（Ａ）の変更例を示
す。この場合も、Ｐ型半導体基板１に対して逆バイアス
電圧ＶD を印加して空乏化されているＮ型半導体層２を
接地してＮ型半導体層２を電子蓄積状態とする。そし
て、金属配線層８Ｂ、９Ｂのみに負の電圧−ＶW たとえ
ば−４０Ｖを印加する。この結果、電子は−ＶW が印加
された電荷転送電極６からシリコン酸化層５をトンネル
してＮ型半導体層２に向う。従って、これらの電子はシ
リコン酸化層５とシリコン窒化層４との界面に存在する
トラップ準位に捕獲される。図３の（Ｂ）においても、
トラップ準位に捕獲される電子量は金属配線層８Ｂ、９
Ｂのパルス電圧の波高値及び印加時間で制御でき、従っ
て、電荷が蓄積されていない状態に比して電位特性を任
意の量だけシフトできる。これにより、図１に示す電荷
転送装置は完成する。
す。この場合も、Ｐ型半導体基板１に対して逆バイアス
電圧ＶD を印加して空乏化されているＮ型半導体層２を
接地してＮ型半導体層２を電子蓄積状態とする。そし
て、金属配線層８Ｂ、９Ｂのみに負の電圧−ＶW たとえ
ば−４０Ｖを印加する。この結果、電子は−ＶW が印加
された電荷転送電極６からシリコン酸化層５をトンネル
してＮ型半導体層２に向う。従って、これらの電子はシ
リコン酸化層５とシリコン窒化層４との界面に存在する
トラップ準位に捕獲される。図３の（Ｂ）においても、
トラップ準位に捕獲される電子量は金属配線層８Ｂ、９
Ｂのパルス電圧の波高値及び印加時間で制御でき、従っ
て、電荷が蓄積されていない状態に比して電位特性を任
意の量だけシフトできる。これにより、図１に示す電荷
転送装置は完成する。
【００１２】図４の（Ａ）は本発明に係る電荷転送装置
の実施の形態を示す断面図、図４の（Ｂ）はその電位特
性を示す図である。図４の（Ａ）においては、図１の
（Ａ）のシリコン窒化層４の代わりに、浮遊電極４’が
設けられており、また、図１（Ａ）のシリコン酸化層５
はパターン化されてシリコン酸化層５’となっている。
の実施の形態を示す断面図、図４の（Ｂ）はその電位特
性を示す図である。図４の（Ａ）においては、図１の
（Ａ）のシリコン窒化層４の代わりに、浮遊電極４’が
設けられており、また、図１（Ａ）のシリコン酸化層５
はパターン化されてシリコン酸化層５’となっている。
【００１３】１つ置きの電荷転送電極６つまり金属配線
層８Ｂ、９Ｂに接続された電荷転送電極６の下の浮遊電
極４’に電子を注入してある。つまり、電荷転送電極６
と電位障壁領域とは自己整合的に形成されている。従っ
て、金属配線層８Ａ、８Ｂ及び金属配線層９Ａ、９Ｂに
逆位相のクロック信号φ1 、φ2 を印加することにより
電位は図４の（Ｂ）に示すごとく変化し、この結果、電
位特性の突起及び凹みはなく、電子の転送が円滑に行わ
れることになる。
層８Ｂ、９Ｂに接続された電荷転送電極６の下の浮遊電
極４’に電子を注入してある。つまり、電荷転送電極６
と電位障壁領域とは自己整合的に形成されている。従っ
て、金属配線層８Ａ、８Ｂ及び金属配線層９Ａ、９Ｂに
逆位相のクロック信号φ1 、φ2 を印加することにより
電位は図４の（Ｂ）に示すごとく変化し、この結果、電
位特性の突起及び凹みはなく、電子の転送が円滑に行わ
れることになる。
【００１４】図４の電荷転送装置の製造方法を図５、図
６を参照して説明する。始めに、図５の（Ａ）を参照す
ると、たとえば不純物濃度が１×ｅ15／ｃｍ3の単結晶
シリコンよりなるＰ型半導体基板１内に厚さ約０．５μ
ｍのＮ型半導体層２を形成する。次いで、熱酸化法によ
り厚さ約２００Åのシリコン酸化層３を形成し、次い
で、ＣＶＤ法により厚さ約０．１５μのポリシリコン層
４’を形成し、さらに、ＣＶＤ法により厚さ約５００Å
のシリコン酸化層５’を形成する。これにより、三層構
造の絶縁層が完成する。次いで、ＣＶＤ法により厚さ約
０．２μｍのポリシリコン層を形成し、フォトリングラ
フイ及びエッチングにより電極間距離約０．２〜０．３
μｍの単層構造の電荷転送電極６を形成する。このと
き、シリコン酸化層５’及びポリシリコン層４’もエッ
チングされ、浮遊電極４’が形成されることになる。
６を参照して説明する。始めに、図５の（Ａ）を参照す
ると、たとえば不純物濃度が１×ｅ15／ｃｍ3の単結晶
シリコンよりなるＰ型半導体基板１内に厚さ約０．５μ
ｍのＮ型半導体層２を形成する。次いで、熱酸化法によ
り厚さ約２００Åのシリコン酸化層３を形成し、次い
で、ＣＶＤ法により厚さ約０．１５μのポリシリコン層
４’を形成し、さらに、ＣＶＤ法により厚さ約５００Å
のシリコン酸化層５’を形成する。これにより、三層構
造の絶縁層が完成する。次いで、ＣＶＤ法により厚さ約
０．２μｍのポリシリコン層を形成し、フォトリングラ
フイ及びエッチングにより電極間距離約０．２〜０．３
μｍの単層構造の電荷転送電極６を形成する。このと
き、シリコン酸化層５’及びポリシリコン層４’もエッ
チングされ、浮遊電極４’が形成されることになる。
【００１５】次に、図５の（Ｂ）を参照すると、図２の
（Ｂ）と同様に、層間絶縁層７を形成し、電荷転送両極
６を４つの金属配線層８Ａ、８Ｂ、９Ａ、９Ｂに接続す
る。
（Ｂ）と同様に、層間絶縁層７を形成し、電荷転送両極
６を４つの金属配線層８Ａ、８Ｂ、９Ａ、９Ｂに接続す
る。
【００１６】最後に、図６の（Ａ）を参照すると、Ｐ型
半導体基板１に対して逆バイアス電圧ＶD を印加して空
乏化されているＮ型半導体層２を接地してＮ型半導体層
２を電子蓄積状態とする。そして、金属配線層８Ｂ、９
Ｂのみに正の電圧＋ＶW たとえば＋４０Ｖを印加する。
この結果、電子がＮ型半導体層２からシリコン酸化層３
をトンネルして＋ＶW が印加された電荷転送電極６に向
う。従って、これらの電子は浮遊電極４’に捕獲され
る。この場合も、浮遊電極４’に捕獲される電子量は金
属配線層８Ｂ、９Ｂのパルス電圧の波高値及び印加時間
で制御でき、従って、電荷が蓄積されていない状態に比
して電位特性を任意の量だけシフトできる。これによ
り、図４に示す電荷転送装置は完成する。
半導体基板１に対して逆バイアス電圧ＶD を印加して空
乏化されているＮ型半導体層２を接地してＮ型半導体層
２を電子蓄積状態とする。そして、金属配線層８Ｂ、９
Ｂのみに正の電圧＋ＶW たとえば＋４０Ｖを印加する。
この結果、電子がＮ型半導体層２からシリコン酸化層３
をトンネルして＋ＶW が印加された電荷転送電極６に向
う。従って、これらの電子は浮遊電極４’に捕獲され
る。この場合も、浮遊電極４’に捕獲される電子量は金
属配線層８Ｂ、９Ｂのパルス電圧の波高値及び印加時間
で制御でき、従って、電荷が蓄積されていない状態に比
して電位特性を任意の量だけシフトできる。これによ
り、図４に示す電荷転送装置は完成する。
【００１７】図６の（Ｂ）は図６の（Ａ）の変更例を示
す。この場合も、Ｐ型半導体基板１に対して逆バイアス
電圧ＶD を印加して空乏化されているＮ型半導体層２を
接地してＮ型半導体層２を電子蓄積状態とする。そし
て、金属配線層８Ｂ、９Ｂのみに負の電圧−ＶW たとえ
ば−４０Ｖを印加する。この結果、電子は−ＶW が印加
された電荷転送電極６からシリコン酸化層５をトンネル
してＮ型半導体層２に向う。従って、これらの電子は浮
遊電極４’に捕獲される。図６の（Ｂ）においても、浮
遊電極４’に捕獲される電子量は金属配線層８Ｂ、９Ｂ
のパルス電圧の波高値及び印加時間で制御でき、従っ
て、電荷が蓄積されていない状態に比して電位特性を任
意の量だけシフトできる。これにより、図４に示す電荷
転送装置は完成する。
す。この場合も、Ｐ型半導体基板１に対して逆バイアス
電圧ＶD を印加して空乏化されているＮ型半導体層２を
接地してＮ型半導体層２を電子蓄積状態とする。そし
て、金属配線層８Ｂ、９Ｂのみに負の電圧−ＶW たとえ
ば−４０Ｖを印加する。この結果、電子は−ＶW が印加
された電荷転送電極６からシリコン酸化層５をトンネル
してＮ型半導体層２に向う。従って、これらの電子は浮
遊電極４’に捕獲される。図６の（Ｂ）においても、浮
遊電極４’に捕獲される電子量は金属配線層８Ｂ、９Ｂ
のパルス電圧の波高値及び印加時間で制御でき、従っ
て、電荷が蓄積されていない状態に比して電位特性を任
意の量だけシフトできる。これにより、図４に示す電荷
転送装置は完成する。
【００１８】図４、図５、図６に示す本発明の実施の形
態においては、図１、図２、図３に示す本発明の参考例
に比べて、電荷の蓄積を浮遊電極４’にて行うので、電
荷の蓄積する際の均一性に優れていると共に、電荷の蓄
積容量が大きいので、電位特性のシフト量をより大きく
できる。
態においては、図１、図２、図３に示す本発明の参考例
に比べて、電荷の蓄積を浮遊電極４’にて行うので、電
荷の蓄積する際の均一性に優れていると共に、電荷の蓄
積容量が大きいので、電位特性のシフト量をより大きく
できる。
【００１９】なお、上述の発明の実施の形態において
は、Ｎチャネル型の埋込みチャネル型電荷転送装置を示
しているが、本発明は、Ｐチャネルの埋込みチャネル型
電荷転送装置にも適用できる。この場合には、半導体基
板１がＮ型となり、半導体層２がＰ型となる。また、上
述の発明の実施の形態においては、埋込みチャネル型電
荷転送装置を示しているが、本発明は表面型電荷転送装
置にも適用できる。この場合には、半導体基板１及び半
導体層２を同一導電型とするか、あるいは半導体基板１
に直接シリコン酸化層３を形成する。さらに、上述の発
明の実施の形態においては、電子を注入しているが、正
孔を注入してもよい。この場合には、正孔が注入された
電荷転送電極下が電位障壁領域ではなく電荷蓄積領域と
なる。さらにまた、上述の発明の実施の形態において
は、隣接し合う１対の電荷転送電極の一方のみ下の絶縁
手段のみに固定的な電荷を注入しているが、両方に異な
る量の電荷を注入して１対の電荷転送電極下に非対称の
電子井戸を形成することもできる。さらにまた、上述の
発明の実施の形態においては、電荷転送装置を半導体基
板上に形成しているが、半導体基板内のウエル内に形成
してもよい。
は、Ｎチャネル型の埋込みチャネル型電荷転送装置を示
しているが、本発明は、Ｐチャネルの埋込みチャネル型
電荷転送装置にも適用できる。この場合には、半導体基
板１がＮ型となり、半導体層２がＰ型となる。また、上
述の発明の実施の形態においては、埋込みチャネル型電
荷転送装置を示しているが、本発明は表面型電荷転送装
置にも適用できる。この場合には、半導体基板１及び半
導体層２を同一導電型とするか、あるいは半導体基板１
に直接シリコン酸化層３を形成する。さらに、上述の発
明の実施の形態においては、電子を注入しているが、正
孔を注入してもよい。この場合には、正孔が注入された
電荷転送電極下が電位障壁領域ではなく電荷蓄積領域と
なる。さらにまた、上述の発明の実施の形態において
は、隣接し合う１対の電荷転送電極の一方のみ下の絶縁
手段のみに固定的な電荷を注入しているが、両方に異な
る量の電荷を注入して１対の電荷転送電極下に非対称の
電子井戸を形成することもできる。さらにまた、上述の
発明の実施の形態においては、電荷転送装置を半導体基
板上に形成しているが、半導体基板内のウエル内に形成
してもよい。
【００２０】
【発明の効果】以上説明したように本発明によれば、電
荷転送電極端部と電位障壁領域（あるいは電荷蓄積領
域）とが自己整合的に形成されているので、電荷転送電
極端部における電位の突起および凹みは解消され、この
結果、電荷転送効率を高くできる。
荷転送電極端部と電位障壁領域（あるいは電荷蓄積領
域）とが自己整合的に形成されているので、電荷転送電
極端部における電位の突起および凹みは解消され、この
結果、電荷転送効率を高くできる。
【図１】本発明に係る電荷転送装置の参考例を示し、
（Ａ）は断面図、（Ｂ）は電位特性図である。
（Ａ）は断面図、（Ｂ）は電位特性図である。
【図２】図１の電荷転送装置の製造方法を説明するため
の断面図である。
の断面図である。
【図３】図１の電荷転送装置の製造方法を説明するため
の断面図である。
の断面図である。
【図４】本発明に係る電荷転送装置の実施の形態を示
し、（Ａ）は断面図、（Ｂ）は電位特性図である。
し、（Ａ）は断面図、（Ｂ）は電位特性図である。
【図５】図４の電荷転送装置の製造方法を説明するため
の断面図である。
の断面図である。
【図６】図４の電荷転送装置の製造方法を説明するため
の断面図である。
の断面図である。
【図７】従来の電荷転送装置を示し、（Ａ）は断面図、
（Ｂ）は電位特性図である。
（Ｂ）は電位特性図である。
【図８】図７の電荷転送装置の製造方法を説明するため
の断面図である。
の断面図である。
【図９】図７の電荷転送装置の課題を説明するための断
面図であって、（Ａ）は断面図、（Ｂ）は電位特性図で
ある。
面図であって、（Ａ）は断面図、（Ｂ）は電位特性図で
ある。
【図１０】図７の電荷転送装置の課題を説明するための
断面図であって、（Ａ）は断面図、（Ｂ）は電位特性図
である。
断面図であって、（Ａ）は断面図、（Ｂ）は電位特性図
である。
１…Ｐ型半導体基板 ２…Ｎ型半導体層 ３…シリコン酸化層 ４…シリコン窒化層 ４’…浮遊電極 ５、５’…シリコン酸化層 ６…電荷転送電極 ７…層間絶縁層 ８…金属配線層 １０１…Ｐ型半導体基板 １０２…Ｎ型半導体層 １０３…Ｎ− 型半導体層 １０３ａ…フォトレジスト層 １０４…ゲート酸化層 １０５…電荷転送電極 １０６…層間絶縁層 １０７、１０８…金属配線層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−32065（ＪＰ，Ａ) 特開 昭57−130473（ＪＰ，Ａ) 実開 昭48−41158（ＪＰ，Ｕ)
Claims (10)
- 【請求項１】 第１の導電型の第１の半導体層と、 該第１の半導体層の主表面上に形成された第１の絶縁
層、浮遊電極、及び第２の絶縁層よりなる絶縁手段と、 該絶縁手段上に形成された複数の電荷転送電極と、 ２相駆動で電荷を転送するための第１相の第１、第２の
配線層及び第２相の第３、第４の配線層と、 を具備し、 前記第１、第２、第３、第４の配線層は順に前記各電荷
転送電極に接続され、 前記第２、第４の配線層に接続された前記電荷転送電極
下の前記浮遊電極に前記第１、第３の配線層に接続され
た前記電荷転送電極下の前記絶縁手段の電荷と異なる固
定的な電荷を蓄積することにより相互に近接した２つの
前記電荷転送電極下に非対称な電子井戸を形成するよう
にした電荷転送装置。 - 【請求項２】 前記固定的な電荷の蓄積は前記第１の半
導体層から前記電荷転送電極への方向に電荷を注入する
ことにより行われる請求項１に記載の電荷転送装置。 - 【請求項３】 前記固定的な電荷の蓄積は前記電荷転送
電極から前記第１の半導体層への方向に電荷を注入する
ことにより行われる請求項１に記載の電荷転送装置。 - 【請求項４】 さらに、前記第１の半導体層の主表面内
に設けられた前記第１の導電型の反対の第２の導電型半
導体層を具備する請求項１に記載の電荷転送装置。 - 【請求項５】 前記固定的な電荷の蓄積は前記第２の半
導体層に電荷を蓄積した上で該第２の半導体層から前記
電荷転送電極への方向に前記電荷を注入することにより
行われる請求項４に記載の電荷転送装置。 - 【請求項６】 第１の導電型の第１の半導体層上に、第
１の絶縁層、浮遊電極、及び第２の絶縁層を順次積層し
て絶縁手段を形成する工程と、 該絶縁手段上に複数の電荷転送電極を形成する工程と、 該各電荷転送電極に層間絶縁膜を介して第１、第２、第
３、第４の金属配線層を順に接続させる工程と、 前記第２、第４の配線層に所定電圧を印加することによ
り該各第２、第４の配線層に接続された前記電荷転送電
極下の前記浮遊電極に固定的な電荷を蓄積させる工程
と、 を具備し、 前記第１、第２の配線層は２相駆動の第１相駆動用であ
り、前記第３、第４の配線層は前記２相駆動の第２相用
である電荷転送装置の製造方法。 - 【請求項７】 前記固定的な電荷を蓄積する工程は前記
第１の半導体層から前記電荷転送電極への方向に電荷を
注入することにより行う請求項６に記載の電荷転送装置
の製造方法。 - 【請求項８】 前記固定的な電荷を蓄積する工程は前記
電荷転送電極から前記第１の半導体層への方向に電荷を
注入することにより行う請求項６に記載の電荷転送装置
の製造方法。 - 【請求項９】 さらに、前記第１の半導体層の主表面内
に設けられた前記第１の導電型の反対の第２の導電型半
導体層を形成する工程を具備する請求項６に記載の電荷
転送装置の製造方法。 - 【請求項１０】 前記固定的な電荷を蓄積する工程は前
記第２の半導体層に電荷を蓄積した上で該第２の半導体
層から前記電荷転送電極への方向に前記電荷を注入する
ことにより行う請求項９に記載の電荷転送装置の製造方
法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08188905A JP3119586B2 (ja) | 1996-06-28 | 1996-06-28 | 電荷転送装置及びその製造方法 |
| US08/885,463 US6018170A (en) | 1996-06-28 | 1997-06-27 | Single-layer-electrode type two-phase charge coupled device having smooth charge transfer |
| KR1019970031029A KR100274296B1 (ko) | 1996-06-28 | 1997-06-28 | 전하 결합 소자 및 그의 제조 방법 |
| US09/396,014 US6252265B1 (en) | 1996-06-28 | 1999-09-15 | Single-layer-electrode type two-phase charge coupled device having smooth charge transfer |
| US09/842,999 US6432738B2 (en) | 1996-06-28 | 2001-04-26 | Single-layer-electrode type two-phase charge coupled device having smooth charge transfer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08188905A JP3119586B2 (ja) | 1996-06-28 | 1996-06-28 | 電荷転送装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1022496A JPH1022496A (ja) | 1998-01-23 |
| JP3119586B2 true JP3119586B2 (ja) | 2000-12-25 |
Family
ID=16231944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08188905A Expired - Fee Related JP3119586B2 (ja) | 1996-06-28 | 1996-06-28 | 電荷転送装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US6018170A (ja) |
| JP (1) | JP3119586B2 (ja) |
| KR (1) | KR100274296B1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2930030B2 (ja) * | 1996-09-25 | 1999-08-03 | 日本電気株式会社 | 入力保護回路を有する電荷転送装置およびその製造方法 |
| JP2000307099A (ja) * | 1999-04-20 | 2000-11-02 | Nec Corp | 電荷転送装置およびその製造方法 |
| JP4929424B2 (ja) * | 2000-10-04 | 2012-05-09 | テレダイン ダルサ インコーポレイテッド | 信号処理装置 |
| JP3695307B2 (ja) * | 2000-10-25 | 2005-09-14 | セイコーエプソン株式会社 | 配線基板、表示装置、半導体チップ及び電子機器 |
| JP2004335804A (ja) * | 2003-05-08 | 2004-11-25 | Fuji Photo Film Co Ltd | 固体撮像素子およびその製造方法 |
| US8581308B2 (en) * | 2004-02-19 | 2013-11-12 | Rochester Institute Of Technology | High temperature embedded charge devices and methods thereof |
| JP4739706B2 (ja) * | 2004-07-23 | 2011-08-03 | 富士フイルム株式会社 | 固体撮像素子及びその製造方法 |
| KR101685470B1 (ko) * | 2010-10-14 | 2016-12-13 | 코리아번들테크 주식회사 | 빔 접합 제조방법, 전자기파 빔 변환기 |
| KR102309916B1 (ko) | 2020-04-24 | 2021-10-07 | 나현 | 일회용 회접시 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS47162Y1 (ja) * | 1968-07-22 | 1972-01-07 | ||
| US4087832A (en) * | 1976-07-02 | 1978-05-02 | International Business Machines Corporation | Two-phase charge coupled device structure |
| JPS57130473A (en) * | 1981-02-05 | 1982-08-12 | Seiko Epson Corp | Mos type semiconductor memory storage |
| JPS61174772A (ja) * | 1985-01-30 | 1986-08-06 | Nec Corp | 電荷転送素子 |
| US4652339A (en) * | 1986-02-24 | 1987-03-24 | The United States Of America As Represented By The Secretary Of The Air Force | CCD gate definition process |
| US5270559A (en) * | 1990-10-15 | 1993-12-14 | California Institute Of Technology | Method and apparatus for making highly accurate potential well adjustments in CCD's |
| JPH04337670A (ja) * | 1991-05-14 | 1992-11-25 | Sony Corp | Ｃｃｄシフトレジスタ |
| JPH05226378A (ja) * | 1992-02-17 | 1993-09-03 | Sony Corp | 電荷転送素子の製法 |
| JP2816063B2 (ja) * | 1992-10-06 | 1998-10-27 | 松下電器産業株式会社 | 電荷転送装置 |
| JPH08512421A (ja) * | 1994-05-06 | 1996-12-24 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置 |
| JP3635681B2 (ja) * | 1994-07-15 | 2005-04-06 | ソニー株式会社 | バイアス回路の調整方法、電荷転送装置、及び電荷検出装置とその調整方法 |
-
1996
- 1996-06-28 JP JP08188905A patent/JP3119586B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-27 US US08/885,463 patent/US6018170A/en not_active Expired - Fee Related
- 1997-06-28 KR KR1019970031029A patent/KR100274296B1/ko not_active IP Right Cessation
-
1999
- 1999-09-15 US US09/396,014 patent/US6252265B1/en not_active Expired - Fee Related
-
2001
- 2001-04-26 US US09/842,999 patent/US6432738B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1022496A (ja) | 1998-01-23 |
| KR980006495A (ko) | 1998-03-30 |
| KR100274296B1 (ko) | 2000-12-15 |
| US6432738B2 (en) | 2002-08-13 |
| US6018170A (en) | 2000-01-25 |
| US20010024850A1 (en) | 2001-09-27 |
| US6252265B1 (en) | 2001-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0665225B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3119586B2 (ja) | 電荷転送装置及びその製造方法 | |
| US6207981B1 (en) | Charge-coupled device with potential barrier and charge storage regions | |
| US5849605A (en) | Two-phase clock type charge coupled device having electrodes with tapered sidewalls and method for producing the same | |
| JP2005268808A (ja) | メモリ素子およびその製造方法 | |
| JPH10125904A (ja) | 炭化珪素半導体装置 | |
| JP3796227B2 (ja) | 電荷結合素子の製造方法 | |
| JP3077608B2 (ja) | 電荷転送装置およびその製造方法 | |
| JP3150050B2 (ja) | 電荷結合装置およびその製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JPH06140442A (ja) | 電荷転送装置 | |
| CN1196831A (zh) | 用于制造快速电可擦可编只读存储器的存储单元阵列的源区的方法 | |
| JP3270254B2 (ja) | 固体撮像装置 | |
| JP2904107B2 (ja) | 電荷転送装置の製造方法 | |
| JP3006521B2 (ja) | 電荷転送装置及びその製造方法 | |
| JP2911146B2 (ja) | 半導体装置 | |
| JP3122670B2 (ja) | 電荷転送装置およびその製造方法 | |
| JP3206009B2 (ja) | 電荷結合素子及びその製造方法並びに駆動方法 | |
| JP3180714B2 (ja) | 不揮発性メモリの製造方法 | |
| US6165908A (en) | Single-layer-electrode type charge coupled device having double conductive layers for charge transfer electrodes | |
| JP2812279B2 (ja) | 電荷転送装置の製造方法 | |
| JP3119619B2 (ja) | 電荷結合素子及びその製造方法 | |
| JP2724889B2 (ja) | 電荷転送素子 | |
| JP2747328B2 (ja) | 電荷転送素子 | |
| JPH11168206A (ja) | 固体撮像装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980922 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081013 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |