DE69323484T2 - Verfahren und Schaltung zur Tunneleffektprogrammierung eines MOSFETs mit schwebendem Gatter - Google Patents

Description

• Die vorliegende Erfindung betrifft ein Verfahren und einen Schaltkreis zur Programmierung eines Floating-Gate-MOSFET- Transistors mittels Tunneleffekt, und insbesondere zur Programmierung von nichtflüchtigen EEPROM- und Flash-EEPROM-Speichereinrichtungen, welche die folgende Beschreibung beispielhaft beschreibt.
• Es ist bekannt, daß moderne elektronische Festkörper-Bauelemente, nichtflüchtige Halbleiterspeicher (insbesondere elektrisch löschbare, programmierbare Typen) besonders leistungsfähig sind aufgrund ihrer Fähigkeit, Information für lange Zeitdauern (unter normalen Betriebsbedingungen Jahrzehnte) zu speichern und zu bewahren, selbst bei nicht vorhandener Versorgungsspannung, wodurch sie eine Lösung für alle diejenigen Anwendungen darstellen, bei denen Information erhalten werden muß, wenn die Ausrüstung oder die Vorrichtung, an welche die Speichereinrichtungen angeschlossen sind, abgeschaltet wird.
• Nichtflüchtige Speichereinrichtungen können digital oder analog sein (wobei analoge nichtflüchtige Speichereinrichtungen für neuere und nicht so weit verbreitete Anwendungen verwendet werden) und weisen im allgemeinen eine Anzahl von Elementarzellen zum Abspeichern einer Elementareinheit auf (ein Bit im Falle von digitalen Speichereinrichtungen, ein spezifischer bzw. besonderer elektrischer Pegel im Falle von analogen Typen). Unabhängig vom Typ der verwendeten Herstellungstechnologie wird die in einer beliebigen herkömmlichen Speicherzelle abgespeicherte Information durch eine vorgegebene Ladung (Elektronen) innerhalb der Zelle wiedergegeben und, genauer gesagt, in einem Bereich (Floating-Gate), der von dem Rest der Zelle elektrisch isoliert ist.
• Bei digitalen Anwendungen nimmt die abgespeicherte Ladung zwei Werte entsprechend jeweils der Ladung einer logischen "0" oder "1" an, wohingegen im Falle von analogen Speichereinrichtungen die Ladung innerhalb bestimmter Grenzen variiert und zu dem elektrischen Pegel der zu speichernden Signale über geeignete Lese- und Schreibschaltkreise in Beziehung steht bzw. korreliert ist.
• Das Hauptproblem bei der Programmierung nichtflüchtiger Speicherzellen liegt in der Steuerung bzw. Überprüfung der abgespeicherten Ladung.
• Dies ist insbesondere wichtig im Falle analoger Anwendungen, wobei die Ladungsprüfung die Auflösung und Genauigkeit, mit welcher das elektronische Signal abgespeichert wird, bestimmt, jedoch ist es nichtsdestoweniger wichtig, auch im Falle von digitalen Speichereinrichtungen die Differenz zwischen den Ladungen, welche den zwei logischen Zuständen entsprechen (die auch als Schreib- und Löschzustände der Zellen bezeichnet werden), so weit wie möglich zu minimieren und somit die Abnutzung bzw. den Verschleiß zu minimieren und so die Betriebslebensdauer der Zelle zu verlängern. Darüber hinaus ist im Falle von Flash-EEPROM-Speichereinrichtungen die Ladungskontrolle bzw. Ladungsprüfung wichtig zur Minimierung von Lesefehlern, beispielsweise aufgrund des Vorhandenseins von übermäßig gelöschten Zellen.
• Es ist bekannt, daß die Ladung der in Frage stehenden Speicherzellen durch Fowler-Nordheim-Tunneleffekte einer dünnen dielektrischen Schicht (EEPROM- und Flash-EEPROM-Zellen) geändert wird, und, da das Tunneln exponentiell von dem angelegten elektrischen Feld abhängt und da der Programmierstrom extrem niedrig ist (einige wenige nA), ist es schwierig, einen Schaltkreis zu entwerfen, welcher in der Lage ist, die injizierte bzw. eingespeiste Ladung auf der Grundlage von Größen (Spannung oder Strom), die während der Programmierung eingestellt werden, automatisch zu begrenzen und so die abgespei cherte Ladung genau zu kontrollieren bzw. zu überwachen.
• Ein Vorschlag zur Lösung dieses Problems besteht darin, den Zustand der Zelle während der Programmierung abzutasten bzw. abzufühlen und die Programmierung abzubrechen, wenn die abgespeicherte Ladung (oder eine Größe, die direkt von ihr abhängig ist) einen vorbestimmten Wert einnimmt.
• Es wurde beispielsweise bereits vorgeschlagen (siehe US-Patente US-A-4,357,685 und US-A-4,890,259), den Programmierzyklus in eine vorgegebene Anzahl von kurzen Teil-Unterzyklen aufzuteilen, während denen lediglich ein geringer Bruchteil der erforderlichen Ladung für die Zelle zur Erreichung des gewünschten Endzustands injiziert bzw. eingespeist wird. An dem Ende eines jeden Teilzyklusses wird der Zustand der Zelle getestet, um festzustellen, ob mit weiteren Teilzyklen fortgefahren wird oder ob die Programmierung aufgrund der Tatsache beendet wird, daß die erforderliche Ladung erreicht ist. Der Zustand der Zelle wird auf der Grundlage verschiedener elektrischer Größen getestet, die mit der in dem Floating-Gate gespeicherten Ladung in Beziehung stehen (Zell-Schwelle, Stromfluß unter vorgegebenen Vorspannungsbedingungen usw.).
• Diese Lösung weist einige schwerwiegende Nachteile auf, die hauptsächlich eine Folge der diskreten bzw. diskontinuierlichen Natur des erreichbaren Ladungszustands sind und der Auflösung der injizierten Ladung in Abhängigkeit von der Anzahl und Dauer der Teilzyklen. Folglich wird die Genauigkeit lediglich zusammen mit dem Anwachsen der Anzahl von Zyklen verbessert und somit der Programmierzeit, so daß in der Praxis ein Trade-off bzw. Zielwiderspruch unvermeidlich ist zwischen der Programmierzeit und der Genauigkeit, wobei die Ergebnisse nicht immer zufriedenstellend sind. Folglich ist das oben bekannte Verfahren allein auf Anwendungen beschränkt, bei denen nicht mehr als eine grobe Kontrolle der gespeicherten Ladung erforderlich ist.
• Die EP-A-0 541 221, die einen Stand der Technik nach Art. 54(3) EPÜ darstellt, beschreibt in Fig. 2A ein Verfahren und ein Gerät zum Löschen von Flash-Zellen, einschließlich einem Bootstrap- oder Urladekondensator, wobei ein Anschluß des Kondensators mit einer Floating-Gate-Zelle verbindbar ist und der andere Anschluß ein zyklisches Taktsignal empfängt, das zwischen einem niedrigen Zustand, bei dem der Kondensator lädt, und einem hohen Zustand, bei dem der Kondensator an die Floating-Gate-Zelle angeschlossen ist, alterniert.
• Es ist eine Aufgabe der vorliegenden Erfindung, ein Programmierverfahren zu schaffen, das dazu ausgelegt ist, die Nachteile zu vermeiden, welche typischerweise mit den bekannten Lösungen verbunden sind, und insbesondere eine einfache hochpräzise Programmierung von MOSFET-Transistoren zu ermöglichen.
• Diese Aufgabe wird gemäß der vorliegenden Erfindung durch ein Verfahren zur Programmierung von Floating-Gate-MOSFET-Transistoren mittels Tunneleffekt mit den in Patentanspruch 1 und 4 angegebenen Merkmalen gelöst.
• Die Erfindung betrifft ferner eine Schaltung zur Programmierung von Floating-Gate-MOSFET-Transistoren mittels Tunneleffekt mit den in den Patentansprüchen 7 und 8 angegebenen Merkmalen.
• Die vorliegende Erfindung nutzt die enge Abhängigkeit des Tunnelstroms von dem Spannungsabfall über die Oxidschicht aus. Daher wird entgegen dem Tunneln durch Vorspannen der Tunneloxidschicht mittels einer Niederimpedanz-Spannungsquelle oder einem Kondensator, welcher periodisch zur Simulation einer Spannungsquelle wiederaufgeladen wird, ein urgeladener bzw. gebootstrappter Kondensator verwendet, der möglicherweise in Reihe mit einer Spannungsquelle geschaltet ist. Die Ladung des Kondensators bestimmt die Tunneloxid-Vorspannung und ist ihrerseits kritisch abhängig von dem Zustand des MOSFET-Transistors. Die durch den Kondensator erzeugte Vorspannung erlaubt den Durchfluß eines Tunnelstroms, bis das Floating-Gate die erforderliche Ladung erreicht, und das Abschneiden bzw. Unterbrechen des Tunnelstroms, wenn der Transistor die erforderliche Schwelle erreicht hat, so daß die Programmierung der Zelle beendet wird. Die Programmierung wird automatisch und bis zu einem vorbestimmten Genauigkeitsgrad beendet, wobei keine Notwendigkeit für einen speziellen Schaltkreis zur Beendigung der Programmieroperation bei der geforderten erreichten Schwelle besteht.
• Wenn ein Transistor, welcher eine übermäßige Ladung an dem Floating-Gate aufweist, gelöscht wird und somit eine höhere Schwellenspannung als erwünscht hat, wird der Transistor an dem Steuer-Gate auf einen Wert vorgepolt bzw. vorgespannt, welcher zu dem gewünschten Schwellenwertpegel korreliert ist, und mit dem Urlade-Kondensator verbunden, welcher vorher aufgeladen ist, so daß der resultierende Spannungsabfall über das Tunneloxid derart ist, daß Elektronen von dem Floating-Gate durch das Tunneloxid herausgezogen werden und somit die Schwellenspannung vermindert wird. Angesichts des dabei auftretenden niedrigen Tunnelstroms tritt im wesentlichen keine Entladung des Kondensators auf und das Ladungsherausziehen bzw. die Entladung wird fortgesetzt, bis die Schwellenspannung den gewünschten Wert erreicht. An diesem Punkt wird durch den Transistor ein hoher Strom geleitet, wodurch der Urlade- bzw. Bootstrap-Kondensator schnell entladen wird, wobei die Entladung ihrerseits den Spannungsabfall über das Tunneloxid vermindert und das Ladungsherausziehen bzw. die Ladungsextraktion ausgehend von dem Floating-Gate hemmt, wodurch der Programmierschritt bei dem erforderlichen Wert automatisch beendet wird.
• Wenn umgekehrt ein Transistor mit einer Schwellenspannung, die niedriger ist als erwünscht, beschrieben wird, wird der Transistor entsprechend dem gewünschten Schwellenwert vorgepolt bzw. vorgespannt und an den Kondensator angelegt, welcher zuvor aufgeladen ist, damit der Transistor angeschaltet bzw. durchgeschaltet wird und damit der Kondensator schnell entladen wird. Das Steuer-Gate bzw. der Steuer-Elektrodenanschluß des Transistors wird dann mit einem Schreibpotential versorgt, wobei das Schreibpotential einen Wert aufweist, daß bei entladenem Kondensator der Spannungsabfall über das Tunneloxid ausreichend ist, um Ladungen hin zu dem Floating-Gate zu tunneln, wodurch die Schwellenspannung erhöht wird. Der Kondensator wird dann wiederaufgeladen und mit dem Transistor verbunden, und der oben beschriebene Zyklus wird mehrere Male wiederholt. Wenn die Ladungsinjektion den Schwellenwert des Transistors auf den gewünschten Wert bringt und der (aufgeladene) Kondensator mit dem Transistor verbunden wird, wird der Transistor folglich nicht durchgeschaltet, und der Kondensator wird lediglich teilweise entladen. Wenn das Schreibpotential an das Steuer-Gate des Transistors angelegt wird, wird daher der Spannungsabfall über das Gate-Oxid des Transistors derart vermindert, daß keine weiteren Ladungen injiziert bzw. eingespeist werden können, der Schreibschritt wird gehemmt, und in den folgenden Zyklen verbleibt der Transistor bei dem gewünschten Schwellenwert.
• Zwei bevorzugte, nicht einschränkende Ausführungsformen der vorliegenden Erfindung werden beispielhaft unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
• Es zeigen:
• Fig. 1 den Vorspannungsschaltkreis eines Floating-Gate-MOSFET-Transistors zur Ausführung einer gesteuerten Löschung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
• Fig. 2 den Vorspannungs-Schaltkreis eines Floating-Gate- MOSFET-Transistors zur Ausführung eines gesteuerten Schreibvorgangs mit einer zweiten Ausführungsform der vorliegenden Erfindung;
• Fig. 3 graphische Darstellungen einer Anzahl von bedeutenden elektrischen Größen während des gesteuerten Löschschrittes;
• Fig. 4 eine graphische Darstellung bzw. Kennlinie der Schwellenwertspannung der Zelle in Abhängigkeit von der Steuer-Gate-Spannung bei der gesteuerten Löschung gemäß der vorliegenden Erfindung;
• Fig. 5 graphische Darstellungen bzw. Kurvenverläufe einer Anzahl von Steuersignalen des in Fig. 2 dargestellten Schaltkreises;
• Fig. 6 graphische Darstellungen einer Anzahl von bedeutenden elektrischen Größen während des gesteuerten Schreibschrittes gemäß der vorliegenden Erfindung.
• Eine bevorzugte Ausführungsform wird für das Löschen eines Floating-Gate-MOSFET-Transistors, welche beispielsweise eine nichtflüchtige Speicherfeldzelle bildet, beschrieben. Wie bekannt ist, umfaßt der Löschschritt das Entfernen elektrischer Ladungen (Elektronen) von dem Floating-Gate der Zelle zur Verminderung von dessen Schwellenwertspannung, d. h. des Wertes derjenigen Spannung, die zwischen dem Steuer-Gate-Bereich und dem Source-Bereich der Zelle angelegt werden muß, um diese an- bzw. durchzuschalten.
• Fig. 1 zeigt einen Transistor 1 und einen Treiberschaltkreis 2, welcher im wesentlichen aus einem Bootstrap- bzw. Urladekondensator 3 und einer Anzahl von Schaltern besteht. Genauer gesagt, weist der Kondensator 3 einen ersten Anschluß 4 auf, welcher an den Drain-Anschluß D des Transistors 1 und an eine Versorgungsspannung V&sub1; über einen Schalter 5 angeschlossen ist, und einen zweiten Anschluß 6, welcher an der Spannung VP anliegt, bei der es sich vorzugsweise um eine anwachsende Rampenspannung bzw. rampenförmig anwachsende Spannung bei einem ersten Schritt handelt, und die dann auf einem konstanten Wert bis zu dem Ende des Löschschrittes verbleibt. Der Source-Anschluß S des Transistors 1 ist über den Schalter 7 geerdet, und der Steuer-Gate-Anschluß CG ist mit einer konstanten Spannung VCGE über einen Schalter 8 vorgespannt.
• Der Kondensator 3 weist eine Kapazität auf, die beispielsweise ungefähr zehnmal so hoch ist wie die parasitäre Kapazität zwischen dem Drain-Bereich und dem Substrat des Transistors 1, beispielsweise 100 fF.
• Nimmt man an, daß der Transistor 1 eine höhere Schwellenspannung als erwünscht aufgrund eines Überschusses von Elektronen an dem Floating-Gate aufweist und daher gelöscht werden muß, wird gemäß einer bevorzugten Ausführungsform der vorliegenden erfindungsgemäßen Methode der Kondensator 3 auf eine Spannung V&sub1; durch Schließen des Schalters 5 aufgeladen und Anschluß 6 wird geerdet gehalten. Während dieses Schrittes sind die Schalter 7 und 8 geöffnet. Der Schalter 5 wird dann geöffnet und die Schalter werden geschlossen, damit der Source-Terminal S des Transistors 1 geerdet wird und der Steuer-Gate-Anschluß CG an eine Spannung VCGE, die mit der gewünschten Schwellenwertspannung korreliert ist bzw. in Beziehung steht, angelegt wird, wie im folgenden noch gezeigt wird. Der Drain-Anschluß D des Transistors 1 liegt daher an einer Spannung VD = V&sub1;, und VP wird linear erhöht, um einen ungefähr gleichen Anstieg der Spannung VD an dem Drain-Anschluß hervorzurufen, aufgrund des Zusammenhangs, daß die Spannung VD mit der Spannung VP durch die folgende Gleichung in Beziehung steht:
• VD = VP C/(C + CD)
• wobei C die Kapazität des Kondensators 3 und CD die Kapazität zwischen dem Drain-Bereich und Masse (Substrat des Transistors) ist.
• Wenn VD hoch genug wird, fließt der Tunnelstrom durch den Kondensator 3 zu dem Floating-Gate FG des Transistors 1, wodurch die Ladung, welche in dem Floating-Gate abgespeichert ist, vermindert wird und somit die Schwellenwertspannung des Tran sistors graduell vermindert wird.
• Da der Tunnelstrom ITUN bei diesem Schritt sehr niedrig ist (in der Größenordnung von Zehnteln eines nA), tritt im wesentlichen keine Änderung in der Ladung des Urlade- bzw. Bootstrap- Kondensators 3 oder in dessen Spannung VC auf.
• Die in dem Floating-Gate FG abgespeicherte Ladung wird graduell vermindert, wobei die Schwellenwertspannung des Transistors 1 schließlich den gewünschten Wert, welcher durch VDE eingestellt ist, erreicht, wobei an diesem Punkt der Transistor 1 an- bzw. durchschaltet und den schnell anwachsenden Source-Strom IS leitet, dessen Wert derart ausgelegt ist, daß der Kondensator schnell entladen wird und so die Spannung VC schnell reduziert wird. Folglich hört die Drain-Spannung VD nicht nur auf, bei VP linear anzuwachsen, sondern wird tatsächlich leicht vermindert, wobei diese Verminderung jedoch ausreicht, um den Tunnelstrom ITUN zu sperren bzw. abzuschnüren, wodurch das Löschen des Transistors automatisch gehemmt bzw. eingestellt wird und der Wert der gespeicherten Ladung festgelegt wird bzw. auf diesem Niveau verharrt.
• Die letztendlich in dem Floating-Gate abgespeicherte Ladung hängt somit von der Spannung VCGE ab, wobei durch diese die Ladung festgelegt bzw. bestimmt ist, welche zum Durchschalten des Transistors notwendig ist und so den Programmiervorgang hemmt bzw. einstellt. Diese Spannung, welche während des Programmierens festgelegt ist und kontinuierlich steuerbar ist, ermöglicht es, daß ein hoher Grad an Auflösung in bezug auf die Steuerung der letztendlichen Ladung in dem Floating-Gate erreicht wird und somit des letztendlichen Schwellenwertes. Die Programmierung ist auch weitestgehend unabhängig von den Betriebseigenschaften bzw. der Kennlinie der Programmierrampe bzw. des rampenförmigen Programmiersignals, der Abnutzung des Tunneloxids und von der anfänglichen Ladung in dem Floating- Gate, wobei diese große Unabhängigkeit gleichzeitig auch einen hohen Grad der Immunität gegenüber diesen Einflüssen liefert.
• Die Fig. 3 zeigt die Kurvenverläufe einer Anzahl von elektrischen Größen in bezug auf einen Transistor 1, welcher an den in Fig. 1 dargestellten Vorladeschaltkreis 2 während des Löschens angeschlossen ist für zwei unterschiedliche gewünschte Schwellenspannungswerte. In beiden Fällen weist der Transistor 1 eine Anfangsschwellenspannung von 6,95 V entsprechend einer Floating-Gate-Spannung gegenüber Masse VFG = -4 V auf, wobei alle Anschlüsse der Zelle geerdet sind. In beiden Fällen wird V&sub1; = 5 V und VP linear von 0 bis 15 V zwischen den Zeitpunkten t&sub0; = 0 und t&sub3; = 1 ms erhöht und bei einem Maximalwert bis zum Zeitpunkt t&sub4; gehalten.
• Vor dem Zeitpunkt t&sub0; ist der Kondensator auf die Spannung V&sub1; aufgeladen worden, wobei der Drain-Anschluß VD auf 5 V gebracht wird. Zum Zeitpunkt t&sub0; wird die Spannung VCGE = 1 V an den Steuer-Gate-Anschluß angelegt. Folglich (durchgezogene Kurven) beginnt die Spannung VD anzusteigen, wobei sie der Spannung VP folgt. Bei diesem Schritt steigt die Floating-Gate-Spannung VFG ebenfalls an, jedoch ist der Anstieg nur langsam aufgrund der kapazitiven Kopplung des Floating-Gates an das Steuer-Gate, so daß der Spannungsabfall Vox zwischen dem Floating-Gate-Bereich und dem Drain-Anschluß ebenfalls anwächst.
• Zum Zeitpunkt t&sub1; erreicht Vox einen Wert, bei dem ein bedeutender Tunnelstrom ITUN hervorgerufen wird, so daß bei diesem Schritt die Ladung in dem Floating-Gate-Bereich abnimmt, jedoch ohne eine substantielle bzw. wesentliche Veränderung in der Ladung des Kondensators, wie durch die Spannungskurve VD dargestellt ist.
• Zum Zeitpunkt t&sub2; ist die verbleibende Ladung in dem Floating- Gate derart, daß der Transistor 1 durchgeschaltet wird, wodurch der Kondensator 3 entladen wird, der Strom IS eine Spitze aufweist, die Spannung VD abnimmt und der Strom ITUN vermindert wird. Zum Zeitpunkt t&sub4; sind alle Transistoranschlüsse zur Auswertung geerdet.
• Falls andererseits die Spannung VCGE auf 3 V eingestellt wird, ergeben sich die Kurvenmuster, welche durch die gestrichelten Linien dargestellt sind, welche mehr oder weniger zu den oben beschriebenen ähnlich sind, mit der Ausnahme, daß das Löschen des Transistors 1 aufgrund der höheren Spannung an dem Floating-Gate FG später beginnt. Aufgrund der Tatsache, daß der Transistor 1 früher an- bzw. durchgeschaltet wird, wird eine viel geringere Gesamtladung herausgezogen bzw. extrahiert, so daß die letztendliche Floating-Gate-Spannung VFG niedriger ist.
• Fig. 4 zeigt die Beziehung zwischen der Schwellenspannung VTH, in Folge des Löschens gemäß dem vorliegenden erfindungsgemäßen Verfahren, und der angelegten Steuer-Gate-Spannung VCGE, wie sie in experimentellen Testläufen bestimmt wurde, welche unter verschiedenen VCGE-Werten durchgeführt wurden. Wie man erkennen kann, ist die Beziehung linear mit einem hohen Grad an Genauigkeit über einen weiten Bereich von Werten, wie sie für Präzisions-Analoganwendungen erforderlich ist. Es sei hervorgehoben, daß das Testen unter Verwendung eines Transistors mit einer nicht vernachlässigbaren kapazitiven Kopplung zwischen dem Floating-Gate und dem Drain-Anschluß durchgeführt wurde, welche die Schwellenwertspannung VTH auch von der Spannung VD abhängig macht. Die Kopplung kann jedoch in bekannter Weise vermindert werden, und in jedem Fall kann die Abhängigkeit der Spannung VCGE von dem gewünschten Schwellenwert VTH berechnet werden. Falls notwendig, können spezielle Schaltkreise vorgesehen werden für die automatische Erzeugung der Spannung VCGE auf der Grundlage des gewünschten Schwellenwertes.
• Der oben beschriebene gesteuerte Löschvorgang kann im Lösch- Betriebsmodus angewendet werden zur Verminderung des Zellen- und Transistor-Schwellenwertes als auch in dem Schreib-Betriebsmodus zum Erhöhen des Zell- und Transistor-Schwellenwertes durch anfängliches Überschreiben des Transistors oberhalb des gewünschten letztendlichen Wertes und nachfolgend dem Löschen des Transistors in gesteuerter Weise (wie oben beschrie ben). Insbesondere bei nichtflüchtigen Speichereinrichtungen ist es jedoch oft erwünscht, daß die Zellen nicht überschrieben bzw. nicht übermäßig beschrieben werden, um eine Verschlechterung zu verhindern oder in jedem Fall eine Verminderung der Zuverlässigkeit der Tunneloxidschicht zu verhindern, wobei zu diesem Zwecke ein zweiter gesteuerter bzw. überwachter Schreibvorgang, wie im folgenden beschrieben, angewendet werden kann.
• Fig. 2 zeigt den Treiberschaltkreis 2' zur Durchführung des gesteuerten Schreibvorgangs. Aufgrund der Ähnlichkeit zwischen diesem und dem in Fig. 1 gezeigten Schaltkreis 2, die durch einen einzelnen Schaltkreis mit lediglich geringfügigen Änderungen implementiert werden können, werden alle Bauteile bzw. Teile, die beiden gemeinsam sind, durch dieselben Bezugszeichen angegeben. Bei dem in Fig. 2 gezeigten Schaltkreis weist der Kondensator 3 einen Anschluß 6 auf, welcher geerdet ist, und einen Anschluß 4, welcher über einen Schalter 5 mit der Spannung V&sub2; verbunden ist. Der Steuer-Gate-Anschluß CG ist an einen Schalter 10 angeschlossen zur selektiven Verbindung des Steuer-Gates mit der Spannung VR oder VCGW, wobei VR eine anwachsende oder kontinuierliche Spannung zur Ermöglichung des Durchgangs des Tunnelstroms ist und somit der Elektroneninjektion bzw. Elektroneneinspeisung in das Floating-Gate, und wobei VCGW mit der gewünschten Schwellenspannung korreliert ist bzw. in Beziehung steht.
• Eine bevorzugte Ausführungsform wird unter Bezugnahme auf die Fig. 5 beschrieben, welche zwei Signalkurvenverläufe der Steuersignale Φ&sub1;, Φ&sub2;, Φ&sub3; der jeweiligen Schalter 10, 7, 5 darstellt, wobei ein hoher Pegel der Signale Φ&sub3;, Φ&sub2; der Schalter 5, 7 einem geschlossenen Schalter, und ein niedriger Pegel einem offenen Schalter, und ein hoher Pegel der Signale Φ&sub1; des Schalters 10 der Verbindung des Steuer-Gates an VCGW und ein niedriger Pegel der Verbindung an VR entspricht. Der Kondensator wird auf eine mittlere/hohe Spannung V&sub2; aufgeladen, damit der Durchgang des Tunnelstroms verhindert wird, wenn das Steu er-Gate sich bei einer Spannung VR befindet und der Kondensator 3 aufgeladen ist. Bei diesem Schritt (wie durch 1 in Fig. 5 angezeigt ist) ist der Schalter 7 geöffnet, und der Schalter 10 verbindet das Steuer-Gate mit der Spannung VCGW. Bei dem nächsten Schritt (2 in Fig. 5) wird der Schalter 5 geöffnet, und der Schalter 10 verbleibt in derselben Stellung wie vorher (Anlegen der Spannung VCGW) an dem Steuer-Gate-Anschluß CG, und der Schalter 7 wird geschlossen. Da der Transistor 1 eine Schwelle aufweist, die unterhalb des gewünschten Wertes liegt, wird dieser angeschaltet, wobei dies zu einer schnellen Entladung des Kondensators 3 führt und zu dem Durchgang bzw. das Hindurchtreten eines hohen Stromes IS. Bei dem nächsten Schritt (3 in Fig. 5) wird der Schalter 7 geöffnet, der Schalter 10 schaltet die Versorgungsspannung VR an das Steuer-Gate, der Schalter 5 bleibt geöffnet, und, da der Kondensator völlig oder weitestgehend entladen ist, die Spannung VD an dem Drain- Anschluß ist niedrig und die Spannung Vox über das Tunneloxid ist derart groß, daß sie einen Tunnelstrom ITUN hin zu dem Drain-Bereich erzeugt, wodurch Elektronen in das Floating-Gate FG injiziert bzw. eingespeist werden und so die Schwellenspannung erhöhen.
• Der Kondensator 3 wird dann durch Schließen des Schalters 5 und durch das Schalten des Schalters 10 (Schalter 7 bleibt offen) wiederaufgeladen, und der oben beschriebene dreistufige Zyklus wird wiederholt, wobei die Schwellenspannung bei jedem Zyklus ansteigt, bis der gewünschte Wert erreicht ist. Wenn in Schritt 2 desjenigen Zyklus, welcher auf den Zyklus folgt, bei dem der gewünschte Schwellenwert erreicht ist, der Kondensator auf V&sub2; aufgeladen ist, wird die Spannung VCGW an das Steuer-Gate des Transistors 1 angelegt und Schalter 7 geschlossen, wobei der Transistor folglich abgeschaltet bleibt oder lediglich teilweise durchgeschaltet wird, wodurch ein Entladen des Kondensators 3 verhindert wird oder lediglich eine Entladung in geringem Umfang im Vergleich zu den vorangegangenen Zyklen ermöglicht wird, so daß der Drain-Anschluß D bei einer hohen Spannung verbleibt. In Schritt 3 des gleichen Zyklusses ist daher, wenn das Steuer-Gate CG des Transistors 1 an die hohe Spannung VR angeschlossen wird, der Spannungsabfall Vox über die Oxidschicht niedrig, wodurch eine weitere Elektroneneinspeisung verhindert wird. Selbst für den Fall, daß der obige Zyklus wiederholt wird, hat dies keine Auswirkung auf die gespeicherte Ladung oder die Schwellenspannung, deren Wert so konstant bleibt.
• Fig. 6 zeigt zwei Ausführungsformen des oben beschriebenen Schreibverfahrens, wobei der Schreibvorgang in 20 Zyklen aufgeteilt ist, wobei jeder Zyklus 110 us dauert. In beiden Fällen wurde die Spannung V&sub2; derart gewählt, daß sie auf 8 V liegt und die Spannung VR das gezeigte Muster bzw. die gezeigte Kurvenlinie aufweist, d. h. anfänglich rampenförmig von 0 V bis auf einen Maximalwert (beispielsweise 15 V) zum Zeitpunkt t = 1 ms anwächst und dann bis zu t = 2,2 ms konstant bleibt. Es sollte jedoch angemerkt werden, daß die Spannung VR selbst über den rampenförmigen Abschnitt nicht kontinuierlich, wie gezeigt, anwächst, sondern lediglich in dem in Fig. 5 gezeigten Schritt 3 und bei den Schritten 1 und 2 konstant bleibt. Angesichts der Kürze der Schritte 1 und 2 im Vergleich zum Schritt 3 ist die gezeigte VR-Kurve jedoch vereinfacht dargestellt.
• Bei der ersten Ausführungsform ist die Spannung VCGW gleich 4 V, wobei in diesem Falle, wie durch die durchgezogenen Kurvenlinien gezeigt, die Drain-Anschlußspannung VD anfänglich fortfährt, zwischen 8 V (nach dem Laden des Kondensators) und 0 V (aufgrund des Entladens des Kondensators, wenn der Schalter 7 geschlossen ist und die Spannung VCGW an den Steuer-Gate- Anschluß CG angelegt wird) zu schalten. Zur gleichen Zeit fährt die Floating-Gate-Spannung fort anzusteigen, wobei sie dem Anstieg der Spannung VR folgt, mit Ausnahme von Spitzen bzw. Spannungsspitzen, wenn der Kondensator aufgeladen wird, aufgrund der kapazitiven Kopplung mit dem Drain-Bereich. Beim Anstieg der Spannung VR ist der Spannungsabfall Vox über der Oxidschicht schließlich ausreichend, damit Elektronen in das Floating-Gate injiziert werden. Dieser Schritt entspricht dem in Fig. 6 gezeigten Zyklus a, bei dem der Strom ITUN zu fließen beginnt, wenn die Spannung VR an das Steuer-Gate angelegt wird. Die Einspeisung bzw. Injektion dauert bis in den nächsten Zyklus b an, an dessen Ende die in dem Floating-Gate geladene Ladung den gewünschten Schwellenwert hervorgerufen hat. Wenn der Kondensator aufgeladen ist und die Spannung VBW an dem Steuer-Gate CG anliegt, entlädt sich der Kondensator daher lediglich teilweise, und, wenn die Spannung VR erneut angelegt wird, wird kein Tunnelstrom zugeführt, wodurch die abgespeicherte Ladung bei dem in Zyklus b erreichten Wert verbleibt.
• Bei der zweiten Ausführungsform ist die Spannung VCGW gleich 5 V, wobei in diesem Fall die Elektroneneinspeisung bzw. Elektroneninjektion bis in den Zyklus c fortdauert, wie durch die gestrichelte Kurvenlinie dargestellt (in diesem Falle ist die Spannung VD tatsächlich noch niedrig im Zyklus c), wodurch eine größere Elektronenspeicherung und somit eine höhere Schwelle ermöglicht wird.
• Die Berechnungen des Anmelders ergeben einen letztendlichen Schwellenspannungswert von 4,49 V bei VCGW = 4 V und von 5,47 V bei VCGW = 5 V. Bei welchem Fall auch immer, und auch im Schreibmodus, besteht ein guter Grad von Linearität zwischen der Spannung VCGW, welche an das Steuer-Gate angelegt wird, und der erreichbaren Schwellenwertspannung.
• Obwohl komplexer als der gesteuerte Löschvorgang und trotz der Wiederholung von Elementarzyklen und somit innewohnenden Quantisierungsfehlern durch geeignete Auswahl der Zeitdauern und verwendeten Spannungswerten liefert der gesteuerte Schreibvorgang einen hohen Grad von Präzision und Zuverlässigkeit, ohne daß eine Notwendigkeit für besondere Meßoperationen besteht, wobei dies ihre Ursache darin hat, daß, wie bereits erklärt, die Schreiboperation automatisch beendet wird, wenn der gewünschte Schwellenwert erreicht ist.
• Die Vorteile des Programmierverfahrens und des Schaltkreises gemäß der vorliegenden Erfindung werden aus der obigen Beschreibung deutlich. Insbesondere bei einer Lösung mit einem einfachen Design und Schaltkreis gewährleisten sie ein automatisches Anhalten bzw. Hemmen der Programmieroperation, wenn die gewünschte Schwelle erreicht ist. Im Falle eines gesteuerten bzw. kontrollierten Löschens wird die Programmierung in einem Zyklus durchgeführt, ohne Ladungs-Diskretisierungsprobleme und mit einem ausgezeichneten Trade-off bzw. Kompromiß in bezug auf Auflösung und Programmierzeit. Im Falle eines gesteuerten Schreibens ist der Diskretisierungsfehler bzw. die Diskretisierungsabweichung beherrschbar, und die Gesamtvorgangszeit des Vorgangs ist in jedem Fall niedriger als diejenige, welche für eine zyklische Messung der Ladung erforderlich ist, wie dies bei herkömmlichen Verfahren geschieht.
• Für den Fachmann ist deutlich, daß Veränderungen an dem Verfahren und dem Schaltkreis, wie er hier lediglich beispielhaft dargestellt ist, durchgeführt werden können, ohne jedoch den Schutzumfang der vorliegenden Erfindung zu verlassen. Zum Beispiel können anstatt eines rampenförmigen Kurvenmusters die Spannung VP, welche an den Bootstrap-Kondensator im Löschmodus angelegt wird, und die Spannung VR, welche an das Steuer-Gate im Schreibmodus angelegt wird, einen geeigneten konstanten Wert aufweisen, obwohl eine ansteigende Spannung zumindest anfänglich zur Vermeidung hoher Belastungen und Beschädigungen des Tunneloxids vorzuziehen ist. Andere Spannungsmuster können ebenfalls verwendet werden, und die Spannungen können anders als hier beschrieben angelegt werden.
• Veränderungen können auch bei dem Programmierschaltkreis vorgenommen werden. Insbesondere kann ein Schaltkreis sowohl für Schreiben und Lesen verwendet werden, indem man einen Zwei- Stellungsschalter vorsieht, der an den Anschluß 6 des Kondensators angeschlossen ist und so den Schalter steuert, daß der Anschluß 6 an die Spannung VP zum Löschen und an Masse zum Schreiben angeschlossen wird. Die Schalter selbst können in irgendeiner Art ausgebildet sein, beispielsweise mittels MOS- Transistoren, und der Schaltkreis kann getrennt oder integriert mit dem MOSFET-Transistor 1 und dem Spannungsquellenabschnitt ausgebildet sein.

Claims (12)

1. Verfahren zum Löschen eines MOSFET-Transistors (1) mittels Tunnelefekts mit

einem Steuer-Gate-Anschluß (CG), einem Paar aus Source- und Drain-Anschlüssen (S, D) und einem Floating-Gate-Bereich (FG), welcher in bezug auf das Paar von Anschlüssen durch eine dielektrische Schicht isoliert ist, wobei das Verfahren die folgenden Schritte aufweist:

a) Verbinden eines Anschlusses der Source- und Drain- Anschlüsse (S, D) mit einem ersten Anschluß (4) eines Urlade-Kondensators (3);

b) Verbinden des anderen Anschlusses der Source- und Drain-Anschlüsse (S, D) mit einer Referenzpotentialquelle;

c) Verbinden des Steuer-Gate-Anschlusses (CG) mit einer Steuer-Gate-Spannung (VCGE), die einer gewünschten Schwelle entspricht, bis zu welcher der MOS-Transistor zu löschen ist;

d) Erhöhen einer Spannung (VP), welche an einen zweiten Anschluß (6) des Urladekondensators (3) angelegt wird, lediglich einmal für einen gesamten Löschvorgang;

(e) wobei ein Tunnelstrom ausgehend von dem Urladekondensator (3) hin zu dem Floating-Gate durch die dielektrische Schicht fließt und die Schwellenwertspannung des MOS-Transistors vermindert wird, bis der MOS-Transistor leitend wird und den ersten Anschluß (4) des Urlade-Kondensators (3) auf das Referenzpontential zieht, so daß der Tunnelstrom automatisch ausgeschaltet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Schritt d) der folgende Schritt erfolgt: anfängliches Aufladen des Kondensators (3) auf eine vorbestimmte Ladespannung (V&sub1;).

3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Löschspannung (VP) von einem Minimal- auf einen Maximalwert ansteigt.

4. Verfahren zum Beschreiben eines MOSFET-Transistors (1) mittels Tunneleffekt mit

einem Steuer-Gate-Anschluß (CG), einem Paar von Source- und Drain-Anschlüssen (S, D) und einem Floating-Gate-Bereich (FD), welcher in bezug auf das Paar von Anschlüssen durch eine dielektrische Schicht isoliert ist, wobei das Verfahren die folgenden Schritte aufweist:

a) Verbinden eines Anschlusses der Source- und Drain- Anschlüsse (S, D) mit einem ersten Anschluß (4) eines Kondensators (3);

b) Verbinden des anderen Anschlusses der Source- und Drain-Anschlüsse (S, D) mit einer Referenzpotentialquelle;

c) Vorladen des Kondensators (3) auf eine erste Spannung (V&sub2;);

d) Verbinden des Steuer-Gate-Anschlusses (CG) mit einer Steuer-Gate-Spannung (VCGW) entsprechend einer gewünschten Schwellenspannung, auf welche der MOS- Transistor zu beschreiben ist, wobei der Kondensator zustandsabhängig durch den MOS-Transistor (1) entladen wird;

e) Verbinden des Steuer-Gate-Anschlusses (CG) mit einer zweiten Spannung (VR), wobei der Tunnelstrom zustandsabhängig durch die dielektrische Schicht in den Kondensator (3) fließt;

f) Wiederholen der Schritte c) bis e)

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Spannung (VR) von einem Minimal- auf einen Maximalwert ansteigt.

6. Verfahren nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß der erste Anschluß ein Drain-Anschluß (D) ist.

7. Vorrichtung mit einem MOSFET-Transistor (1) und einem Schaltkreis zur Löschung des MOSFET-Transistors (1) mittels Tunneleffekt, wobei der MOSFET-Transistor (1) einen Steuer-Gate-Anschluß (CG), ein Paar von Source- und Drain-Anschlüssen (S, D) und einen Floating-Gate-Bereich (FG) aufweist, welcher in bezug auf das Paar von Anschlüssen durch eine dielektrische Schicht isoliert ist, wobei der Schaltkreis aufweist:

a) einen Urladekondensator (3);

b) eine erste Verbindungseinrichtung (4) für die Verbindung eines Anschlusses der Source- und Drain-Anschlüsse (S, D) mit einem ersten Anschluß (4) des Urladekondensators (3);

c) eine zweite Verbindungseinrichtung (7) zur Verbindung des anderen Anschlusses der Source- und Drain- Anschlüsse (S, D) mit einer Referenzpotentialguelle;

d) eine dritte Verbindungseinrichtung (8) zur Verbindung des Steuer-Gate-Anschlusses (C, G) mit einer Steuer-Gate-Spannung (VCGE) entsprechend einer gewünschten Schwelle, auf welcher der MOS-Transistor (1) zu löschen ist;

e) eine Einzel-Zyklus-Erhöhungseinrichtung zur Erhöhung einer Spannung (VP), welche an einen zweiten Anschluß (6) des Urladekondensators (3) angelegt ist, lediglich einmal für einen gesamten Löschvorgang; wobei bei dem Vorgang ein Tunnelstrom ausgehend von dem Urladekondensator (3) hin zu dem Floating-Gate durch die dielektrische Schicht fließt und die Schwellenspannung des MOS-Transistors (1) vermindert wird, bis der MOS-Transistor leitend wird und den ersten Anschluß (4) des Urladekondensators (3) auf das Referenzpotential zieht, so daß der Tunnelstrom automatisch abgeschaltet wird.

8. Vorrichtung mit einem MOSFET-Transistor (1) und einem Schaltkreis zum Beschreiben des MOSFET-Transistors (1) mittels Tunneleffekt, wobei der MOSFET-Transistor (1) einen Steuer-Gate-Anschluß (CG), ein Paar von Source- und Drain-Anschlüssen (S, D) und einen Floating-Gate-Bereich (FD) aufweist, der in bezug auf das Paar von Anschlüssen durch eine dielektrische Schicht isoliert ist, wobei der Schaltkreis aufweist:

a) einen Kondensator (3);

b) eine erste Verbindungseinrichtung (4), welche einen Anschluß der Source- und Drain-Anschlüsse (S, D) mit einem ersten Anschluß (4) des Kondensators (3) verbindet;

c) eine zweite Verbindungseinrichtung (7), welche den anderen Anschluß der Source- und Drain-Anschlüsse (S, D) mit einer Referenzpotentialquelle verbindet;

d) eine Vorladeeinrichtung (5) zum Vorladen des Kondensators (3) auf eine erste Spannung (V&sub2;)

e) eine erste Schalteinrichtung (10), welche den Steuer-Gate-Anschluß (CG) mit einer Steuer-Gate-Spannung (VCGW) verbindet, welche einer gewünschten Quellenspannung entspricht, auf welche der MOS-Transistor (1) zu beschreiben ist, wobei der Kondensator (3) zustandsabhängig durch den MOS-Transistor (1) entladen wird;

f) eine zweite Schalteinrichtung (10), welche den Steuer-Gate-Anschluß (CG) mit einer zweiten Spannung (VR) verbindet, wobei der Tunnelstrom zustandsabhängig durch die dielektrische Schicht in den Kondensator (3) fließt;

g) eine Aktivierungseinrichtung, welche wiederholt die Vorladeeinrichtung (5) sowie die erste und zweite Schalteinrichtung (10) aktiviert.

9. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß sie ferner einen ersten Schalter (5) aufweist, welcher zwischen einer Referenzpotentialleitung (V&sub1;) und dem ersten Anschluß (4) des Urladekondensators (3) liegt, und daß die dritte Verbindungseinrichtung einen zweiten Schalter (8) aufweist.

10. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Vorladeeinrichtung (5) einen Schalter aufweist, welcher zwischen einer Referenzpotentialleitung (V&sub2;) und dem ersten Anschluß (4) des Kondensators (3) liegt.

11. Vorrichtung nach Anspruch 5. dadurch gekennzeichnet, daß die erste und zweite Schalteinrichtung einen Schalter (10) aufweisen, der zwischen einer Stellung, bei welcher der Steuer-Gate-Anschluß (CG) an die Steuer-Gate-Spannung (VCGW) angeschlossen ist, und eine Stellung schaltbar ist, bei welcher der Steuer-Gate-Anschluß an die zweite Spannung (VR) angeschlossen ist.

12. Vorrichtung nach einem der Ansprüche 7-11, dadurch gekennzeichnet, daß die zweite Verbindungseinrichtung einen dritten Schalter (7) aufweist.