[go: up one dir, main page]

CN1750168A - 磁存储器件及其操作和制造方法 - Google Patents

磁存储器件及其操作和制造方法 Download PDF

Info

Publication number
CN1750168A
CN1750168A CNA200510092762XA CN200510092762A CN1750168A CN 1750168 A CN1750168 A CN 1750168A CN A200510092762X A CNA200510092762X A CN A200510092762XA CN 200510092762 A CN200510092762 A CN 200510092762A CN 1750168 A CN1750168 A CN 1750168A
Authority
CN
China
Prior art keywords
layer
magnetic
conductive
memory device
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510092762XA
Other languages
English (en)
Other versions
CN1750168B (zh
Inventor
卢振瑞
金泰完
金洪奭
金恩植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1750168A publication Critical patent/CN1750168A/zh
Application granted granted Critical
Publication of CN1750168B publication Critical patent/CN1750168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种磁存储器件和操作该磁存储器件的方法,该磁存储器件具有一致翻转特性并且能够由低电流翻转。该磁存储器件包括具有圆柱形状和共轴形成的元件的MTJ(磁性隧道结)层。该MTJ层包括:被施加写电流的导电层、共轴形成在该导电层周围的绝缘层、以及形成在该绝缘层周围的材料层,该材料层与该导电层共轴并且具有多个磁层。该材料层至少包括沿该导电层顺序堆叠的下磁层、隧穿层和上磁层。

Description

磁存储器件及其操作和制造方法
技术领域
本发明涉及半导体存储器件及其操作方法,更具体地,涉及具有一致翻转特性并且能够由低电流翻转的磁存储器件及其操作和制造方法。
背景技术
磁RAM包括作为开关器件的场效应晶体管和作为数据存储单元的磁性隧道结(MTJ)单元。
该MTJ层包括隧穿层和形成在该隧穿层之上和之下的磁性层。该MTJ层的电阻根据形成在隧穿层之上和之下的磁性层的磁化方向而变化。磁RAM利用MTJ层的这一属性来存储数据在MTJ层中。
图1是根据传统技术的磁RAM的剖视图。
参考图1,磁RAM包括半导体衬底10和在半导体衬底10上的栅极堆叠结构12。该栅极堆叠结构12包括栅极电极。源极区域14和漏极区域16形成在栅极堆叠结构12旁边半导体衬底10上。栅极堆叠结构12、源极区域14和该漏极区域16一起构成晶体管(T)。附图标记11表示场氧化层。覆盖晶体管(T)的层间绝缘层18形成在衬底10上。当层间绝缘层18形成时,数字线(digit line)20也形成在栅极堆叠结构12之上。数字线20被层间绝缘层18所覆盖并且形成为平行于栅极堆叠结构12。接触孔22形成在层间绝缘层18之中。漏极区域16通过接触孔22被暴露。接触孔22被导电栓24所填充,导电栓24的顶部接触形成在层间绝缘层18上的焊盘导电层26。焊盘导电层26形成在数字线20之上。MTJ层S形成在焊盘导电层26上并且和数字线20对齐。覆盖MTJ层S和焊盘导电层26的第二层间绝缘层28形成在其中形成有MTJ层S的生成物上。通孔30形成在第二层间绝缘层28之中从而暴露MTJ层S的上层。位线32形成在第二层间绝缘层28上从而填充通孔30。位线32在垂直方向越过栅极电极和数字线20行进。
图2示出MTJ层S的详细结构。
参考图2,MTJ层(S)包括形成在焊盘导电层26上的种子层40和顺序形成在种子层40上的钉扎层42、被钉扎层44、隧穿氧化物层48、自由磁层50、以及盖帽层52。
为了从磁RAM准确地读取数据,优选的是磁RAM具有大的检测容限(sensing margin)。磁RAM的检测容限由MTJ层的磁致电阻比值(MR比值)确定。也就是说,优选的是MTJ层的最小电阻和最大电阻之间的差要大。
为了增加MTJ层的MR比值,优选的是MTJ层具有稳定性并且MTJ层具有均匀的厚度。具体地,隧穿层的厚度必须要均匀。为此,隧穿层的制造工艺必须要稳定。
此外,需要好的选择性。也就是说,当一个MTJ层从磁RAM中被选择时,邻近的MTJ层不应被该选择所影响。
然而,传统的磁RAM中,在数据被写入到MTJ层中或者从MTJ层读取数据期间,反常现象例如旋涡钉扎(vortex pinning)(参考图3)和畴壁钉扎(domain wall pinning)(参考图4)出现在自由磁层处。
旋涡钉扎和畴壁钉扎妨碍MTJ层的自由磁层的正常翻转操作。也就是说,旋涡钉扎或畴壁钉扎显著增加了用于自由磁层的翻转操作的磁场,因此增加了产生该磁场所需要的电流。
当旋涡钉扎或畴壁钉扎出现并且用正常量的电流翻转自由磁层时,可能会有其自由磁层未被翻转的MTJ层。这些MTJ层成为故障位。
图5示出出现在具有图2所示的MTJ层的传统磁RAM的写数据过程中的故障位比率。
参考图5,在正常翻转场下未翻转的MTJ层表示为C1、C2、C3和C4。MTJ层C1、C2和C4在强度比正常翻转场更大的翻转场下翻转,MTJ层C3在比正常翻转场弱地多的翻转场下翻转。
虽然旋涡钉扎可通过减小自由磁层的厚度而稍微降低,但是厚度减小显著降低自由磁层的磁矩的热稳定性并且从而增加MTJ层的热不稳定性。
发明内容
本发明提供一种磁存储器件,其中MTJ层的自由磁层具有一致的并且低电流翻转的特征以及稳定的热特性。
本发明也提供一种操作具有一致翻转特性并且能够由低电流翻转的该磁存储器件的方法
根据本发明的一方面,提供含有MTJ(磁性隧道结)层的磁存储器件。该MTJ层是圆柱形状并且其元件共轴地形成。
该MTJ层可包括被施加写电流的导电层、共轴形成在该导电层周围的绝缘层、以及形成在该绝缘层周围的材料层,该材料层与该导电层共轴并且具有多个磁层。
该多个磁层可至少包括沿该导电层顺序堆叠的下磁层、隧穿层、以及上磁层。
该下磁层可包括顺序堆叠的钉扎层和被钉扎层。
该被钉扎层可以是硬磁层,其是钐钴层(SmCo)和钕铁硼(NdFeB)层中的一种。
当该被钉扎层是硬磁层时,该钉扎层可以从下磁层中省略。
该上磁层可以是软磁层,其是选自由镍铁(NiFe)层以及钴铁(CoFe)层和镍铁(NiFe)层顺序堆叠的层构成的组的一种。
该磁存储器件还可以包括形成在该MTJ层上并连接该材料层的第一导电线和连接该导电层的第二导电线。此时,该第二导电线可以形成在该第一导电线之上,并且该第一导电线和该导电层可以彼此绝缘。
该导电层可以向上突出从而连接该第二导电线。
开关器件可以设置在该MTJ层之下,该开关器件连接该导电层和该材料层。
该磁存储器件还可以包括含有第一开关单元的第一连接单元从而开启或关闭在该开关器件和该材料层之间的电流,并且包括含有第二开关单元的第二连接单元从而开启或关闭在该开关器件和该导电层之间的电流。
该磁存储器件还可以包括形成在该MTJ层之下并且连接该材料层的第一晶体管和形成在该MTJ层之下并且连接该导电层的第二晶体管。此时,该第一和第二晶体管可以形成在相同衬底上,公共电极可以连接在该第一和第二晶体管之间。
根据本发明的另一方面,提供一种操作磁存储器件的方法,该磁存储器件包括磁性隧道结层、第一导电线、第二导电线、以及开关器件,该磁性隧道结层具有圆柱形状,其包括在中心的导电层、共轴形成在该导电层周围的绝缘层、以及含有和该导电层有共轴关系形成在该绝缘层周围的多个磁层的材料层,该方法包括:在浮止该第一和第二导电线中的一个之后,向该第一和第二导电线中的另一个施加电流。
在上述方法中,施加电流包括在浮止该第一导电线之后,施加写电流到该第二导电线来在该材料层中写数据。
在上述方法中,施加电流包括:在浮止该第二导电线之后,施加读电流到该第一导电线;测量通过该材料层的电流;以及通过比较该测量电流和参考电流来从该材料层读取数据。
根据本发明的另一方面,还提供一种制造包括磁性隧道结结构的磁存储器件的方法,该方法包括:形成多个连续磁性层;在多个连续磁性层中形成孔;在孔中形成绝缘层,该绝缘层沿着孔的侧壁排列;以及在其中具有绝缘层的孔中形成导电层。
在上述方法中,形成多个连续磁性层包括:形成低磁性层;形成隧穿层;以及形成上磁性层,顺序堆叠下磁性层、隧穿层和上磁性层。
在上述方法中,形成下磁性层包括:形成钉扎层;以及形成被钉扎层,顺序堆叠钉扎层和被钉扎层。
根据本发明,在该磁RAM的操作期间可以防止该自由磁层被反常钉扎现象所影响,从而该自由磁层可以由显著减小的电流一致地翻转。
附图说明
通过参考附图详细说明示例性实施例,本发明的上述和其它特征和优点将变得更加清楚,其中:
图1是根据相关技术的磁RAM的剖视图;
图2是图1中的磁RAM的磁性隧道结(MTJ)层的剖视图;
图3示出在图2中描述的MTJ层的数据写和读模式期间出现在自由磁层的旋涡钉扎;
图4示出在图2中描述的MTJ层的数据写和读模式期间出现在自由磁层的畴壁钉扎;
图5示出在图1中描述的磁RAM的数据写模式期间正常翻转的MTJ层和不正常翻转的MTJ层的分布;
图6是根据本发明的实施例的磁RAM的MTJ层的俯视图;
图7是沿图6中7-7′线截取的剖视图。
图8是显示图6中描述的MTJ层的磁感应的俯视图;
图9是显示当磁致电阻低时图7中描述的MTJ层的自由磁层的磁化状态的剖视图;
图10是显示当磁致电阻高时图7中描述的MTJ层的自由磁层的磁化状态的剖视图;
图11是根据本发明第一实施例的具有图6和7中描述的MTJ层的磁RAM的剖视图;
图12是图11的等效电路;
图13是根据本发明第二实施例的具有图6和7中描述的MTJ层的磁RAM的剖视图;
图14是显示在图11中描述的磁RAM的数据写模式期间电流通道和自由磁层的磁化状态的剖视图;
图15是显示图11中描述的磁RAM的数据写模式的等效电路;
图16是显示在图11中描述的磁RAM的数据读模式期间电流通道和自由磁层的磁化状态的剖视图;以及
图17是显示图11中描述的磁RAM的数据读模式的等效电路。
具体实施方式
现在将参考附图更完整地说明本发明,附图中示出了本发明的示例性实施例。为了清晰起见,附图中夸大了区域和层的厚度。
首先,将说明根据本发明的磁RAM。
图6是根据本发明的实施例的磁RAM的MTJ层的平面图,图7是沿图6中7-7′线截取的剖视图。
参考图6和7,本发明的MTJ层(C)可具有圆柱形状。该MTJ层(C)包括在其中心部分的圆柱形导电层60、在该导电层60周围的绝缘层62、以及在该绝缘层62周围的材料层64。该导电层60可以由导电材料例如铝(Al)或铜(Cu)制成。该绝缘层62在该导电层60周围形成有预定厚度。该绝缘层62可以由氧化物例如二氧化硅(SiO2)制成或者由非氧化物例如氮化物制成。该材料层64包括多个磁层。附图标记D1和D2表示该材料层64的内径和外径。
再参考图7,该多个磁层在垂直方向堆叠在该导电层60周围,从而构成该材料层64。该材料层64的多个磁层包括顺序堆叠的缓冲层64a、钉扎层64b、被钉扎层64c、隧穿层64d、自由磁层64e、以及盖帽层64f。为了上面的层(钉扎层64b)的良好的晶体生长和表面形状,所以形成该缓冲层64a。该缓冲层64a可以由钌(Ru)、钽(Ta)、钴锆钕(Co/Zr/Nb,CZN)等制成。该钉扎层64b将该被钉扎层64c的磁化方向固定在给定方向上,其可以是单层或复合层。该复合钉扎层64b可以是含有顺序堆叠的下磁层、中间非磁层和上磁层的合成反铁磁(SAF)层(未示出)。该下和上磁层可以是铁磁层例如钴铁(CoFe)层,该中间非磁层可以是金属层例如钌(Ru)层。该被钉扎层64c可以是硬磁层例如钐钴(SmCo)层和钕铁硼(NdFeB)层。当该被钉扎层64c具有大的矫顽力时,该钉扎层64b可以被省略。该隧穿层64d可以是具有预定厚度的氧化物层例如铝氧化物(AlOx)层,或者可以是不同的绝缘层。该自由磁层64e可以是预定厚度的具有磁矩的软磁层。例如,该自由磁层64e可以是镍铁(NiFe)层,或者它可以是顺序堆叠的钴铁(CoFe)层和镍铁(NiFe)层的复合层。该盖帽层64f可以是钌(Ru)层或钽(Ta)层。
在该MTJ层(C)中,该钉扎层64b、该被钉扎层64c、该隧穿层64d、该自由磁层64e、以及该盖帽层64f沿垂直方向顺序堆叠在该导电层60周围,从而与该导电层60形成共轴关系。因此,如图8所示,流经该导电层60的电流(I)在该导电层60周围感应环形闭合磁场(H)。因为该磁场(H)在该自由磁层64e中形成闭合回路而没有穿过该自由磁层64e,所以该自由磁层64e的磁矩沿该环形闭合磁场(H)排列。该自由磁层64e的这一磁矩取向防止了出现在传统MTJ层的自由磁层中的反常钉扎现象例如旋涡钉扎和畴壁钉扎。
该环形闭合磁场(H)满足下面的方程式1:
【方程式1】
H=(2I)/(10R)
其中″I″是该导电层60的电流,″R″是形成在该导电层60周围的该绝缘层62的厚度。
例如,当电流(I)=0.1mA,厚度(R)=0.1μm时,可感应200奥斯特(Oe)的磁场(H)。
当和用约4-5mA的电流产生约20Oe的磁场的传统MTJ层比较时,本发明的该MTJ层(C)用小地多的电流在该导电层60周围产生大地多的磁场(H)。
图9示出该自由磁层64e具有和该被钉扎层64c相同的磁化状态,图10示出图9的相反情况。该隧穿层64d的磁致电阻在图9中低而在图10中高。
在图6和7中显示的MTJ层(C)可以如下形成:
该缓冲层64a、该钉扎层64b、该被钉扎层64c、该隧穿层64d、该自由磁层64e和该盖帽层64f顺序堆叠在基衬底上;掩模(未示出)例如光致抗蚀剂膜图案形成在该盖帽层64f之上,该光致抗蚀剂膜图案暴露该盖帽层64f的将要形成该导电层60和该绝缘层62的某些部分;利用光致抗蚀剂膜层作为刻蚀掩模来刻蚀该盖帽层64f和该材料层64的其它层以暴露该基衬底,从而在该MTJ层(C)中确定接触孔(hc);该光致抗蚀剂膜图案被除去,并且该绝缘层62形成在该接触孔(hc)的内侧;该导电层60形成在该盖帽层64f之上从而填充该绝缘层62的内部;以及刻蚀该导电层60直到暴露该盖帽层64f。通过此示例性过程,形成具有图7所示的截面的MTJ层(C)。
现在将详细说明具有MTJ层的磁RAM。
<第一实施例>
参考图11,根据第一实施例的磁RAM(下文中称为第一磁RAM)包括半导体衬底80、形成在该半导体衬底80上的晶体管(Tr)、以及形成在该晶体管(Tr)之上的MTJ层(C)。该晶体管(Tr)和该MTJ层(C)经由导电栓84和导电焊盘86彼此连接。该导电栓84形成在该晶体管(Tr)的导电的第一杂质区域82上。该导电焊盘86连接该导线栓84和该MTJ层(C)。该导电焊盘86和该MTJ层(C)在两处产生接触:导电层60和材料层64。虽然未示出,但是第一开关单元可以形成在该导电焊盘86和该MTJ层(C)的导电层60之间,第二开关单元可以形成在该导电焊盘86和该MTJ层(C)的材料层64之间。在该第一磁RAM的操作中,从该MTJ层(C)到该导电焊盘86的电流可以被选择性地控制。该晶体管(Tr)包括该第一杂质区域82、第二杂质区域83、以及在该第一杂质区域82和该第二杂质区域83之间的栅极堆叠结构(G)。该第二杂质区域83经由导电栓87连接公共电极90。第一层间绝缘层92形成在该导电焊盘86和该半导体衬底80之间从而覆盖该晶体管(Tr)并且围住该第一和第二杂质区域82和83。第二层间绝缘层94形成在该第一层间绝缘层92上从而覆盖该公共电极90和该导电焊盘86。该第二层间绝缘层94定义第一接触孔h1和第二接触孔h2从而在两个位置暴露该导电焊盘86。该第一接触孔h1填充有第一连接单元96a从而电连接该导电焊盘86和该材料层64。该第一连接单元96a可以是开关单元例如晶体管从而开关该材料层64和该导电焊盘86之间的电流。该第二接触孔h2填充有第二连接单元96b从而电连接该导电焊盘86和该导电层60。该第二连接单元96b可以是开关单元从而开关该导电层60和该导电焊盘86之间的电流。第三层间绝缘层96形成在该第二层间绝缘层94上从而围住该MTJ层(C)。形成在该第三层间绝缘层96上的是在垂直方向上彼此间隔开的第一导电线L1和第二导电线L2。该第一和第二导电线L1和L2排列在该栅极堆叠结构(G)的垂直方向上。该第一导电线L1与该材料层64产生接触但不与该导电层60产生接触。为此,该绝缘层62延伸在该第一导电线L1和该导电层60之间。虽然优选的是该第二导电线L2对齐该第一导电线L1,但是也可以接受的是,该第二导电线L2和该第一导电线L1稍微不对齐。该导电层60向上延伸从而与该第二导电线L2产生接触。在此构造中,电流可选择性地施加到该MTJ层(C)的该导电层60和该材料层64。该第一导电线L1被用作读位线(read bit line),该第二导电线L2被用作写位线(write bit line)。第四层间绝缘层98形成在该第三层间绝缘层96上从而覆盖该第一导电线L1并且围住该导电层60的延伸部分。该第二导电线L2形成在该第四层间绝缘层98上。
图12示出该第一磁RAM的等效电路。
<第二实施例>
图13示出根据第二实施例的磁RAM(下文中称为第二磁RAM).
参考图13,第二磁RAM包括形成在半导体衬底100上的第一晶体管T1和第二晶体管T2。可选地,该第一和第二晶体管T1和T2可以被替换为其它开关器件。该第一晶体管T1包括第一杂质区域102、第二杂质区域104、以及在该第一杂质区域102和该第二杂质区域104之间的第一栅极堆叠结构G1。该第二晶体管T2包括该第二杂质区域104、第三杂质区域106、以及在该第二杂质区域104和该第三杂质区域106之间的第二栅极堆叠结构G2。该第二杂质区域104被包括在该第一和第二晶体管T1、T2两者之中作为公共漏极区域。公共电极108形成在该第二杂质区域104上。该第一晶体管T1、该第二晶体管T2、以及该公共电极108被表面被平坦化的第一层间绝缘层110所覆盖。该第一层间绝缘层110定义第一接触孔h11和第二接触孔h12从而分别暴露该第一杂质区域102和该第三杂质区域106。该第一和第二接触孔h11和h12分别填充有第一导电栓112和第二导电栓114。形成在该第一层间绝缘层110上的是彼此间隔开的第一导电焊盘116和第二导电焊盘118。该第一导电焊盘116连接该第一导电栓112,该第二导电焊盘118连接该第二导电栓114。第二层间绝缘层119形成在该第一层间绝缘层110上从而覆盖该第一导电焊盘116和该第二导电焊盘118。该第二层间绝缘层119定义第三接触孔h21和第四接触孔h22从而分别暴露该第一导电焊盘116和该第二导电焊盘118。该第三和第四接触孔分别填充有第三导电栓P1和第四导电栓P2。MTJ层(C)包括导电层60和材料层64。该导电层60通过该第四导电栓P2连接该第二导电焊盘118,该材料层64通过该第三导电栓P1连接该第一导电焊盘116。
因此,电流可以从具有多个磁层的该材料层64经该第一导电焊盘116和该第一导电栓112流到该第一晶体管T1。此时,该第一晶体管T1保持开启状态,第二晶体管T2保持关闭状态。另外,电流可以从该导电层60经该第二导电焊盘118和该第二导电栓114流到该第二晶体管T2。此时,该第一晶体管T1保持关闭状态,第二晶体管T2保持开启状态。
第三层间绝缘层120形成在该第二层间绝缘层119上从而围住该MTJ层(C)。该第三层间绝缘层120优选由与该第一和第二层间绝缘层110和119相同的绝缘层构成。对该第三层间绝缘层120来说其它绝缘层也是可接受的。第一导电线L1形成在该第三层间绝缘层120上从而与该MTJ层(C)的材料层64的顶部产生接触。也就是说,该第一导电线L1与该材料层64的盖帽层64f产生接触。绝缘层62延伸在该第一导电线L1和该MTJ层(C)的导电层60之间从而防止该第一导电线L1与该导电层60产生接触。该导电层60延伸得高于该第一导电线L1。第四层间绝缘层122形成在该第三层间绝缘层120上从而覆盖该第一导电线L1并且围住该导电层60的延伸部分。该第四层间绝缘层122可以由与该第一、第二和第三层间绝缘层110、119和120相同的绝缘层形成,或者可由其它绝缘层形成。第二导电线L2形成在该第四层间绝缘层122上从而与该延伸的导电层60产生接触。
现在,将更完整地说明该磁RAM的操作。该第一磁RAM示例性用于说明该操作,并且假定该被钉扎层64c的磁化方向与当电流从该晶体管(Tr)流向该导电层60时在该导电层60周围所形成的磁场一致。
<写>
参考图14,该第一连接单元96a保持关闭状态。为了表明该关闭状态,该第一连接单元96a表示为虚线。浮止该第一导电线L1后,该第二导电线L2被施加第一电流I1。施加到该第二导电线L2的该第一电流I1经由该导电层60、该导电焊盘86、以及该导电栓84流向该晶体管(Tr)。
该第一电流I1在该导电层60周围产生与该被钉扎层64c的磁化相反的磁场H′。因为该自由磁层64e的磁化方向与该磁场H′的方向相同,所以该被钉扎层64c和该自由磁层64e的磁化方向彼此相反。因此,该MTJ层(C)具有高电阻。下文中,假定当该MTJ层(C)具有高电阻时“0”被存储在该MTJ层(C)之中。
当该第一电流I1在相反的方向流动时(当第二电流I2从该晶体管(Tr)流向该导电层60时),该第二电流I2在该导电层60周围产生磁场H″。该磁场H″的方向与该被钉扎层64c的磁化方向相同。因此,该自由磁层64e和该被钉扎层64c具有相同的磁化方向从而减小该MTJ层(C)的电阻。下文中,假定当该MTJ层(C)具有减小的(低)电阻时“1”被存储在该MTJ层(C)中。
图15是显示在数据写模式中该第一和第二电流I1、I2在该第一磁RAM中流动的等效电路。
<读>
参考图16,为了从该第一磁RAM中读取数据,该第二连接单元96b保持关闭状态,从而电流没有从该导电层60经该导电焊盘86流到该晶体管(Tr)。为了表明该关闭状态,该第二连接单元96b表示为虚线。在此关闭状态中,该第一磁RAM被施加电压从而产生从该第一导电线L1经该材料层64和该导电焊盘86到该晶体管(Tr)的电流(I)。因为该MTJ层(C)的电阻根据该自由磁层64e的磁化方向而变化,该电流(I)的值也根据该自由磁层64e的磁化方向而变化。也就是说,存储在该MTJ层(C)中的数据可以利用此特性被读出。
例如,当该自由磁层64e和该被钉扎层64c具有相同的磁化方向(该MTJ层(C)的低电阻态)时,该MTJ层(C)的电流(I)的值大于参考电流值,当该自由磁层64e和该被钉扎层64c具有不同的磁化方向(该MTJ层(C)的高电阻态)时,该MTJ层(C)的电流(I)的值小于该参考电流值。因此,可以假定,当施加电压到该第一磁RAM后测量到大于该参考电流值的电流时,从该第一磁RAM中读出″1″,当施加电压到该第一磁RAM后测量到小于该参考电流值的电流时,从该第一磁RAM中读出″0″。
图17是显示在该数据读取模式中该第一磁RAM的电流通路的等效电路。
同时,为了写数据在该第二磁RAM中,该第一导电线L1被浮止,该第一晶体管T1保持关闭状态。相反,为了从该第二磁RAM中读取数据,该第二导电线L2被浮止,该第二晶体管T2保持在关闭状态。
虽然参考其示例性实施例具体地显示和描述了本发明,但是本领域普通技术人员应该明白的是,在不偏离本发明的思想和范围的情况下,可以发生形式和细节上的各种变化。例如,该第一连接单元96a可以形成为被邻接在该材料层64的下部前表面上;该第一磁RAM可以构成为不含晶体管(Tr);以及该第一和第二导电线L1和L2可以在垂直方向彼此不对齐。因此,本发明的范围不是由本发明的详细说明定义而是由后附权利要求书定义。
如上所述,本发明的磁RAM包括圆形MTJ层。该MTJ层包括位于中心的导电层、在该导电层周围的绝缘层、以及在该绝缘层周围的材料层。该材料层包括沿该导电层垂直堆叠的多个磁层。该磁层例如钉扎层、被钉扎层、隧穿层、自由磁层、以及盖帽层在该导电层周围形成圆环形。
因此,当电流流过该导电层时,该导电层在其周围产生环形闭合磁场。该闭合磁场也形成在该材料层中。也就是说,该闭合磁场形成在该自由磁层中而没有穿过它,从而该自由磁层可以被一致地翻转而没有反常钉扎现象。因此,该MTJ层可以由给定的磁场强度一致地翻转。换言之,用给定的磁场强度没有翻转的该MTJ层的数目可以被减小。此外,因为该MTJ层被构造为具有环形形状,所以可以用低电流产生强磁场。

Claims (20)

1.一种磁存储器件,包括具有圆柱形状和共轴形成的元件的磁性隧道结层。
2.如权利要求1所述的磁存储器件,其中该磁性隧道结层包括:
被施加写电流的导电层;
共轴形成在该导电层周围的绝缘层;以及
形成在该绝缘层周围的材料层,该材料层与该导电层共轴并且具有多个磁层。
3.如权利要求2所述的磁存储器件,其中该多个磁层至少包括沿该导电层顺序堆叠的下磁层、隧穿层和上磁层。
4.如权利要求3所述的磁存储器件,其中该下磁层包括顺序堆叠的钉扎层和被钉扎层。
5.如权利要求4所述的磁存储器件,其中该被钉扎层是钐钴层和钕铁硼层之一的硬磁层。
6.如权利要求3所述的磁存储器件,其中该下磁层包括由硬磁材料形成的被钉扎层。
7.如权利要求3所述的磁存储器件,其中该上磁层是选自由镍铁层以及钴铁层和镍铁层顺序堆叠的层构成的组的一种的软磁层。
8.如权利要求2所述的磁存储器件,还包括:
形成在该磁性隧道结层之上并且连接该材料层的第一导电线;
连接该导电层的第二导电线。
9.如权利要求8所述的磁存储器件,其中该第二导电线形成在该第一导电线之上,该第一导电线和该导电层彼此绝缘。
10.如权利要求8所述的磁存储器件,其中该导电层向上突出从而连接该第二导电线。
11.如权利要求2所述的磁存储器件,还包括在该磁性隧道结层下突出的开关器件,该开关器件连接该导电层和该材料层。
12.如权利要求11所述的磁存储器件,还包括:
第一连接单元,具有第一开关单元从而开启或关闭在该开关器件和该材料层之间的电流;以及
第二连接单元,具有第二开关单元从而开启或关闭在该开关器件和该导电层之间的电流。
13.如权利要求2所述的磁存储器件,还包括:
形成在该磁性隧道结之下并且连接该材料层的第一晶体管;以及
形成在该磁性隧道结之下并且连接该导电层的第二晶体管。
14.如权利要求13所述的磁存储器件,其中该第一和第二晶体管形成在相同衬底上,公共电极连接在该第一和第二晶体管之间。
15.一种操作磁存储器件的方法,该磁存储器件包括磁性隧道结层、第一导电线、第二导电线、以及开关器件,该磁性隧道结层具有圆柱形状,其包括在中心的导电层、共轴形成在该导电层周围的绝缘层、以及含有和该导电层有共轴关系形成在该绝缘层周围的多个磁层的材料层,该方法包括:
在浮止该第一和第二导电线中的一个之后,向该第一和第二导电线中的另一个施加电流。
16.如权利要求15所述的方法,其中施加电流包括在浮止该第一导电线之后,施加写电流到该第二导电线来在该材料层中写数据。
17.如权利要求15所述的方法,其中施加电流包括:
在浮止该第二导电线之后,施加读电流到该第一导电线;
测量通过该材料层的电流;以及
通过比较该测量电流和参考电流来从该材料层读取数据。
18.一种制造包括磁性隧道结结构的磁存储器件的方法,该方法包括:
形成多个连续磁性层;
在多个连续磁性层中形成孔;
在孔中形成绝缘层,该绝缘层沿着孔的侧壁排列;以及
在其中具有绝缘层的孔中形成导电层。
19.如权利要求18所述的方法,其中形成多个连续磁性层包括:
形成低磁性层;
形成隧穿层;以及
形成上磁性层,顺序堆叠下磁性层、隧穿层和上磁性层。
20.如权利要求19所述的方法,其中形成下磁性层包括:
形成钉扎层;以及
形成被钉扎层,顺序堆叠钉扎层和被钉扎层。
CN200510092762XA 2004-08-23 2005-08-23 磁存储器件及其操作和制造方法 Active CN1750168B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR66395/04 2004-08-23
KR1020040066395A KR100707170B1 (ko) 2004-08-23 2004-08-23 균일한 스위칭 특성을 가지며 저 전류 스위칭이 가능한자기 메모리 소자 및 그 동작방법

Publications (2)

Publication Number Publication Date
CN1750168A true CN1750168A (zh) 2006-03-22
CN1750168B CN1750168B (zh) 2012-05-16

Family

ID=36107392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510092762XA Active CN1750168B (zh) 2004-08-23 2005-08-23 磁存储器件及其操作和制造方法

Country Status (4)

Country Link
US (1) US7508041B2 (zh)
JP (1) JP2006060236A (zh)
KR (1) KR100707170B1 (zh)
CN (1) CN1750168B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218043A (zh) * 2014-09-05 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN111108617A (zh) * 2019-12-24 2020-05-05 长江存储科技有限责任公司 磁阻随机存取存储器
TWI731680B (zh) * 2020-02-19 2021-06-21 大陸商長江存儲科技有限責任公司 磁性儲存結構和元件

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007076718A1 (fr) * 2005-12-31 2007-07-12 Institute Of Physics, Chinese Academy Of Sciences Film multicouche magnetique forme ferme comprenant ou non un noyau metallique et procede de fabrication correspondant et application correspondante
KR101096517B1 (ko) * 2009-10-19 2011-12-20 한국과학기술연구원 수직 자화 자성층을 갖는 자기 터널 접합 구조
JP2011233835A (ja) * 2010-04-30 2011-11-17 Toshiba Corp 半導体記憶装置およびその製造方法
JP5417369B2 (ja) * 2011-03-25 2014-02-12 株式会社東芝 磁気素子及び不揮発性記憶装置
US8472240B2 (en) 2011-05-16 2013-06-25 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
DE112012005566T8 (de) 2012-01-04 2014-11-13 National Institute For Materials Science Seltenerdnanoverbundmagnet
US8901529B2 (en) 2013-03-15 2014-12-02 International Business Machines Corporation Memory array with self-aligned epitaxially grown memory elements and annular FET
KR102084726B1 (ko) 2013-11-05 2020-03-04 삼성전자주식회사 반도체 소자
KR102245834B1 (ko) * 2014-09-26 2021-04-30 삼성전자주식회사 자기기억 장치
US11917835B2 (en) 2020-12-21 2024-02-27 International Business Machines Corporation Three-dimensional funnel-like spin transfer torque MRAM cell with a non-uniform thicknesses in each layer

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3035838B2 (ja) * 1991-08-29 2000-04-24 三菱マテリアル株式会社 磁気抵抗複合素子
FR2722918B1 (fr) 1994-07-21 1996-08-30 Commissariat Energie Atomique Capteur a magnetoresistance multicouche autopolarisee
JPH1187801A (ja) 1997-09-08 1999-03-30 Nok Corp 磁気抵抗効果素子および磁気センサ
JPH11154389A (ja) * 1997-09-18 1999-06-08 Canon Inc 磁気抵抗素子、磁性薄膜メモリ素子および該メモリ素子の記録再生方法
JP4040173B2 (ja) * 1998-06-05 2008-01-30 キヤノン株式会社 メモリ
JP2000076844A (ja) 1998-05-18 2000-03-14 Canon Inc 磁性薄膜メモリ素子およびその記録再生方法、画像録画再生装置
KR100369721B1 (ko) * 1998-08-12 2003-01-30 인피니언 테크놀로지스 아게 자기 저항성 소자 및 메모리 셀 장치내에 메모리 소자로서상기 소자의 사용
DE50000924D1 (de) * 1999-03-19 2003-01-23 Infineon Technologies Ag Speicherzellenanordnung und verfahren zu deren herstellung
JP2001084758A (ja) * 1999-09-17 2001-03-30 Fujitsu Ltd 強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ
US6519179B2 (en) * 1999-12-10 2003-02-11 Sharp Kabushiki Kaisha Magnetic tunnel junction device, magnetic memory adopting the same, magnetic memory cell and access method of the same
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
JP3884312B2 (ja) * 2002-03-28 2007-02-21 株式会社東芝 磁気記憶装置
JP4047615B2 (ja) * 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
KR20040008058A (ko) * 2002-07-15 2004-01-28 삼성전자주식회사 환형 마그네틱 터널링 정션을 갖는 반도체 장치와 그제조방법
US6621730B1 (en) * 2002-08-27 2003-09-16 Motorola, Inc. Magnetic random access memory having a vertical write line
US7205598B2 (en) * 2002-08-29 2007-04-17 Micron Technology, Inc. Random access memory device utilizing a vertically oriented select transistor
JP3893456B2 (ja) 2002-10-18 2007-03-14 国立大学法人大阪大学 磁性メモリ及び磁性メモリアレイ
JP2004259913A (ja) * 2003-02-26 2004-09-16 Sony Corp 環状体の製造方法および磁気記憶装置およびその製造方法
KR100520611B1 (ko) * 2003-03-03 2005-10-10 주식회사 하이닉스반도체 자기저항 램 및 그 제조 방법
US6936479B2 (en) * 2004-01-15 2005-08-30 Hewlett-Packard Development Company, L.P. Method of making toroidal MRAM cells

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218043A (zh) * 2014-09-05 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2016033880A1 (zh) * 2014-09-05 2016-03-10 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US9646998B2 (en) 2014-09-05 2017-05-09 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, as well as display device
CN104218043B (zh) * 2014-09-05 2018-03-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN111108617A (zh) * 2019-12-24 2020-05-05 长江存储科技有限责任公司 磁阻随机存取存储器
US11222675B2 (en) 2019-12-24 2022-01-11 Yangtze Memory Technologies Co., Ltd. Megnetoresistive random access memory
TWI731680B (zh) * 2020-02-19 2021-06-21 大陸商長江存儲科技有限責任公司 磁性儲存結構和元件

Also Published As

Publication number Publication date
US20060038247A1 (en) 2006-02-23
JP2006060236A (ja) 2006-03-02
KR20060018060A (ko) 2006-02-28
US7508041B2 (en) 2009-03-24
CN1750168B (zh) 2012-05-16
KR100707170B1 (ko) 2007-04-13

Similar Documents

Publication Publication Date Title
US8564079B2 (en) STT MRAM magnetic tunnel junction architecture and integration
US8865481B2 (en) MRAM device and integration techniques compatible with logic integration
KR100610710B1 (ko) 자기 랜덤 액세스 메모리
TWI574440B (zh) 電場加強之自旋轉移力矩記憶體裝置及其製造與使用方法
JP5559146B2 (ja) 単一のマスクを使用して磁気トンネル接合を形成する方法
US8283712B2 (en) Semiconductor memory device and manufacturing method for semiconductor memory device
CN1252728C (zh) 采用soi衬底的磁存储器及其制造方法
US7684233B2 (en) Multi-bit magnetic memory device using spin-polarized current and methods of manufacturing and operating the same
CN108630805B (zh) 磁存储装置
JP2011518440A (ja) 2つのマスクを用いる磁気トンネル接合素子の製造方法
CN1345091A (zh) 利用隧道磁阻效应的半导体存储器及其制造方法
US8218356B2 (en) Spin-torque memory with unidirectional write scheme
CN1379408A (zh) 用于运行中固定的软参考层的包围层读-写导体
CN1750168A (zh) 磁存储器件及其操作和制造方法
CN1363955A (zh) 半导体存储装置
CN112234077A (zh) 磁性存储单元及其制作方法
JP2005515625A (ja) 低減された粗さを有する抵抗性メモリ素子
KR100520175B1 (ko) 반도체소자의 제조방법
CN1339826A (zh) 单片集成的电感
JP2004056128A (ja) マグネチックラムのmtjセル製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant