[go: up one dir, main page]

CN108630805B - 磁存储装置 - Google Patents

磁存储装置 Download PDF

Info

Publication number
CN108630805B
CN108630805B CN201710845287.1A CN201710845287A CN108630805B CN 108630805 B CN108630805 B CN 108630805B CN 201710845287 A CN201710845287 A CN 201710845287A CN 108630805 B CN108630805 B CN 108630805B
Authority
CN
China
Prior art keywords
layer
magnetic
sub
magnetic layer
magnetoresistive element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710845287.1A
Other languages
English (en)
Other versions
CN108630805A (zh
Inventor
及川忠昭
永濑俊彦
李永珉
渡边大辅
泽田和也
吉野健一
大鸟博之
金亮坤
郑求烈
林钟久
李哉衡
徐秀万
郑星雄
李泰荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
SK Hynix Inc
Original Assignee
Kioxia Corp
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp, SK Hynix Inc filed Critical Kioxia Corp
Publication of CN108630805A publication Critical patent/CN108630805A/zh
Application granted granted Critical
Publication of CN108630805B publication Critical patent/CN108630805B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Materials of the active region

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)

Abstract

根据一个实施例,磁存储装置包括磁阻元件,该磁阻元件包括具有可变磁化方向的第一磁性层(20)、具有固定磁化方向的第二磁性层(40)、以及设置在第一磁性层(20)和第二磁性层(40)之间的非磁性层(30)。第一磁性层(20)包括第一子磁性层和第二子磁性层(21,22),每个至少包含铁(Fe)和硼(B),以及在第一子磁性层(21)中包含的硼(B)的浓度与在第二子磁性层(22)中包含的硼(B)的浓度不同。

Description

磁存储装置
相关申请的交叉引用
本申请基于并要求于2017年3月24日提交的日本专利申请No.2007-058937的优先权,其全部内容通过引用并入本文。
技术领域
在此所述的实施例一般涉及磁存储装置。
背景技术
已经提出了其中晶体管和磁阻元件被集成在半导体基板上的磁存储装置(半导体集成电路装置)。
上述磁阻元件包括具有可变磁化方向的存储层、具有固定磁化方向的参考层、以及设置在存储层和参考层之间的隧道势垒层。
在磁阻元件中,根据存储层的磁化方向存储二进制数据。因此,重要的是实现包括优化的存储层的磁阻元件以获得优异的磁存储装置。
附图说明
图1是示意性地示出在根据第一、第二和第三实施例的每一个磁存储装置中包括的磁阻元件的结构的横截面图。
图2是示意性地示出在根据第一实施例的磁阻元件中设置的存储层的第一结构示例的说明图。
图3是示意性地示出在根据第一实施例的磁阻元件中设置的存储层的第二结构示例的说明图。
图4是示意性地示出在根据第一实施例的磁阻元件中设置的存储层的第三结构示例的说明图。
图5是示意性地示出在根据第一实施例的磁阻元件中设置的存储层的第四结构示例的说明图。
图6是示意性地示出在第一、第二和第三实施例中所示的每一个磁阻元件所应用的半导体集成电路装置的总体结构的示例的横截面图。
具体实施方式
通常,根据一个实施例,磁存储装置包括磁阻元件,磁阻元件包括具有可变磁化方向的第一磁性层、具有固定磁化方向的第二磁性层、以及设置在第一磁性层和第二磁性层之间的非磁性层,其中第一磁性层包括每个至少包含铁(Fe)和硼(B)的第一和第二子磁性层,并且在第一子磁性层中包含的硼(B)的浓度与在第二子磁性层中包含的硼(B)的浓度不同。
下面将参考附图描述实施例。
(实施例1)
图1是示意性地示出在根据第一实施例的磁存储装置中包括的磁阻元件的结构的横截面图。磁阻元件同样被称为磁隧道结(MTJ)元件。
图1所示的磁阻元件100被设置在底层结构(未示出)上。底层结构包括半导体基板、MOS晶体管、层间绝缘膜等。底部电极(未示出)被连接到磁阻元件的下表面。磁阻元件100经由底部电极被电连接到MOS晶体管。顶部电极(未示出)被连接到磁阻元件100的上表面。磁阻元件100经由顶部电极被电连接到位线(未示出)。
如图1所示,磁阻元件100包括缓冲层10、存储层(第一磁性层)20、隧道势垒层(非磁性层)30、参考层(第二磁性层)40、反铁磁性层50以及盖层60。存储层20同样被称为自由层。参考层40同样被称为被钉扎层。
缓冲层10是用于控制存储层等的结晶度和晶粒尺寸的层。缓冲层10形成为例如Ta/Ru层或Ta层。
存储层(第一磁性层)20是具有可变磁化方向的铁磁层。存储层20的磁化方向垂直于其主表面。存储层20包括第一子磁性层21和第二子磁性层22。第一子磁性层21与第二子磁性层22接触。第一子磁性层21和第二子磁性层22二者都具有结晶性,并且至少包含铁(Fe)和硼(B)。除了铁(Fe)和硼(B)之外,第一子磁性层21和第二子磁性层22还可以包含钴(Co)。具体地,第一子磁性层21和第二子磁性层22二者均由FeCoB形成。在第一子磁性层21中包含的硼(B)的浓度与在第二子磁性层22中包含的硼(B)的浓度不同。
隧道势垒层(非磁性层)30被设置在存储层20和参考层40之间,并与存储层20和参考层40接触。隧道势垒层30由包含镁(Mg)和氧(O)的绝缘材料形成。具体地,隧道势垒层30由MgO形成。该MgO层包含体心立方晶格的结构,并具有(001)取向。
参考层(第二磁性层)40是具有固定磁化方向的铁磁层。参考层40的磁化方向垂直于其主表面。参考层40具有结晶性,并且至少包含铁(Fe)和硼(B)。除了铁(Fe)和硼(B)之外,参考层40还可以包含钴(Co)。具体地,参考层40由FeCoB形成。
反铁磁层50被设置在参考层40上,并且起固定参考层40的磁化方向的作用。IRMn被优选用于反铁磁层50。然而,例如,PtMn、NiMn、OsMn、RuMn、RhMn或PdMn也可以被用于反铁磁层50。通常,在参考层40和反铁磁层50之间设置由诸如钌(Ru)的非磁性元素形成的层,使得参考层40的磁化方向与反铁磁层50的磁化方向反平行。
盖层60被设置在反铁磁层50上,并且形成为Ru层、Ta层、Ru/Ta/Ru层等。
当在上述磁阻元件100中存储层20的磁化方向与参考层40的磁化方向平行时,磁阻元件100处于低电阻状态。当存储层20的磁化方向与参考层40的磁化方向反平行时,磁阻元件100处于高电阻状态。因此,磁阻元件100能够存储基于电阻状态的二进制数据。磁阻元件100同样能够基于在磁阻元件100中流动的电流的方向来设置电阻状态,换句话说,写入二进制数据。
如上所述,在本实施例的磁阻元件100中,存储层20包括第一子磁性层21和第二子磁性层22。第一子磁性层21和第二子磁性层22二者都至少包含铁(Fe)和硼(B)。应注意,在本实施例中,除了铁(Fe)和硼(B)之外,第一子磁性体层21和第二子磁性体层22还包含钴(Co)。在第一子磁性层21中包含的硼(B)的浓度与在第二子磁性层22中包含的硼(B)的浓度不同。
由于第一子磁性层21的B浓度与第二子磁性层22的B浓度不同,所以可以使第一子磁性层21的饱和磁化强度Ms与第二子磁性层22的饱和磁化强度Ms不同。结果,如下所述,可以获得具有优异特性的磁阻元件。
为了更好地实现磁阻元件的性能,写入错误率(WER)的改进是重要的。为了改进WER,降低饱和磁化强度(Ms)是有效的。例如,已知用于向存储层添加非磁性元素以降低Ms的方法。然而,为了降低Ms而添加非磁性元素导致垂直磁各向异性(K)(各向异性磁场[Hk])的降低。当饱和磁化强度(Ms)降低时,磁阻比率(MR)同样被降低。因此,需要磁阻元件来防止由Ms的降低引起的MR和K的降低,并且即使当Ms低时也保持适当的MR和K。
在本实施例中,通过构造存储层20包括第一子磁性层21和第二子磁性层22并且将第一子磁性层21的B浓度设定为与第二子磁性层22的B浓度不同,使第一子磁性层21的饱和磁化强度(Ms)与第二子磁性层22的饱和磁化强度(Ms)不同。通过将第一子磁性层21的饱和磁化强度(Ms)设定为与第二子磁性层22的饱和磁化强度(Ms)不同,可以获得能够降低存储层20的整体饱和磁化强度并且防止MR和Hk降低的磁阻元件。下面进一步说明该结构。
图2至图5是示意性地示出根据本实施例的磁阻元件的存储层20(包括第一子磁性层21和第二子磁性层22)的第一至第四结构示例的说明图。在所有第一至第四结构示例中,第一子磁性层21和第二子磁性层22由FeCoB形成。
在图2所示的第一示例中,第一子磁性层21的厚度与第二子磁性层22的厚度相同。此外,第一子磁性层21的B浓度低于第二子磁性层22的B浓度。
在图3所示的第二结构示例中,第一子磁性层21的厚度与第二子磁性层22的厚度相同。此外,第一子磁性层21的B浓度高于第二子磁性层22的B浓度。
在图4所示的第三结构示例中,第一子磁性层21比第二子磁性层22更薄。此外,第一子磁性层21的B浓度低于第二子磁性层22的B浓度。
在图5所示的第四结构示例中,第一子磁性层21比第二子磁性层22更厚。此外,第一子磁性层21的B浓度高于第二子磁性层22的B浓度。
与由单个磁性层形成存储层20的情况相比,在所有第一至第四结构示例中,通过构造存储层20包括第一子磁性层21和第二子磁性层22并且将第一子磁性层21的B浓度设定为与第二子磁性层22的B浓度不同,可以获得具有优异特性的磁阻元件。例如,实际的测量结果示出,即使当第一至第四结构示例中的整个存储层的总膜厚度、平均B浓度和饱和磁化强度(Ms)与其中存储层20由单个磁性层形成的结构的总膜厚度、平均B浓度和饱和磁化强度(Ms)相同时,第一至第四结构示例中的各向异性磁场(Hk)和隧道磁阻比率(TMR)二者均大于其中存储层20由单个磁性层形成的结构中的各向异性磁场(Hk)和隧道磁阻比率(TMR)。因此,当利用本实施例的结构时,即使在存储层20的整体饱和磁化强度(Ms)低的条件下,可以获得能够改进各向异性磁场(Hk)同时防止磁阻比率(MR)降低的磁阻元件。
如上所述,第一至第四结构示例中的各向异性磁场(Hk)和磁阻比率(MR)二者均大于由单个磁性层形成存储层20的结构中的各向异性磁场(Hk)和磁阻比率(MR)。因此,只要第一子磁性层21的B浓度与第二子磁性层22的B浓度不同,则第一子磁性层21的B浓度可以高于或低于第二子磁性层22的B浓度。类似地,只要第一子磁性层21的B浓度与第二子磁性层22的B浓度不同,则第一子磁性层21的厚度可以等于或大于或小于第二子磁性层22的厚度。
如上所述,通过将第一子磁性层21的B浓度设定为与第二子磁性层22的B浓度不同,换句话说,通过设定第一子磁性层21的饱和磁化强度(Ms)与第二子磁性层22的饱和磁化强度(Ms)不同,可以获得具有优异特性的磁阻元件。下面分析原因。
该说明书考虑了第二子磁性层22的B浓度高于第一子磁性层21的B浓度的情况,换句话说,第二子磁性层22的饱和磁化强度(Ms)低于第一子磁性层21的饱和磁化强度(Ms)。磁阻比率(MR)特性受到存储层20和隧道势垒层30之间的界面的状态的强烈影响。当第二子磁性层22的B浓度高于第一子磁性层21的B浓度时,在第二子磁性层22中包含大量的硼(B)。因此,第二子磁性层22的非晶性(amorphous property)相对高。以该方式,改进了存储层20(第二子磁性层22)和隧道势垒层30之间的界面的平坦度,从而使存储层20和隧道势垒层30之间的界面明晰。结果,晶体生长的连续性加快,并且改进了存储层20和隧道势垒层30之间的界面的特性。此外,改进了磁阻比率(MR)。当第二子磁性层22的B浓度高于第一子磁性层21的B浓度时,在第一子磁性层21中包含少量的硼(B)。因此,第一子磁性层21的结晶性相对高。以该方式,可以进行优异的晶体生长。此外,可以改进各向异性磁场(Hk)(垂直磁各向异性)。可以获得具有优异特性的磁阻元件。
现在,本说明书考虑了第二子磁性层22的B浓度低于第一子磁性层21的B浓度的情况,换句话说,第二子磁性层22的饱和磁化强度(Ms)高于第一子磁性层21的饱和磁化强度(Ms)。通常,随着饱和磁化强度(Ms)的增加,TMR增加。因此,当隧道势垒层30侧上的第二子磁性层22的饱和磁化强度(Ms)大时,整个存储层20的TMR同样很大。以该方式,可以获得具有优异特性的磁阻元件。
如上所述,通过将第一子磁性层21的B浓度(硼的浓度)设定为与第二子磁性层22的B浓度不同,换句话说,通过将第一子磁性层21的饱和磁化强度(Ms)设定为与第二子磁性层22的饱和磁化强度(Ms)不同,可以获得具有优异特性的磁阻元件。
(实施例2)
现在,本说明书说明了根据第二实施例的磁存储装置。磁存储装置的基本结构和磁阻元件的基本结构与第一实施例的相同。省略了在第一实施例中已说明的事项的说明。
参考图1,下面说明本实施例的磁存储装置中包括的磁阻元件。
以与第一实施例的磁阻元件的方式类似的方式,在本实施例的磁阻元件中,存储层(第一磁性层)20包括第一子磁性层21和第二子磁性层22。第一子磁性层21与第二子磁性层22接触。以与第一实施例的方式相同的方式,第一子磁性层21和第二子磁性层22二者均具有结晶性,并且至少包含铁(Fe)和硼(B)。除了铁(Fe)和硼(B)之外,第一子磁性层21和第二子磁性层22可以包含钴(Co)。具体地,第一子磁性层21和第二子磁性层22二者均由FeCoB形成。
在本实施例中,除了钴(Co)、铁(Fe)和硼(B)之外,第一子磁性层21和第二子磁性层22二者都包含相同的非磁性元素(预定的非磁性元素)。在第一子磁性层21中包含的预定的非磁性元素的浓度与第二子磁性层中包含的预定的非磁性元素的浓度不同。预定的非磁性元素选自硅(Si)、钽(Ta)、铌(Nb)、钨(W)、钼(Mo)、铬(Cr)、锰(Mn)和铜(Cu)。
通常,通过将上述非磁性元素添加到存储层可以降低饱和磁化强度(Ms)。然而,如第一实施例所述,当饱和磁化强度(Ms)降低时,磁阻比率(MR)同样降低。因此,为了降低饱和磁化强度(Ms)而添加非磁性元素导致垂直磁各向异性(K)(各向异性磁场[Hk])的降低。
在本实施例中,取决于与第一实施例相同的因素,通过构造存储层20包括第一子磁性层21和第二子磁性层22,并且将第一子磁性层21中的预定的非磁性元素的浓度设定为与第二子磁性层22中的预定的非磁性元素的浓度不同,可以使第一子磁性层21的饱和磁化强度(Ms)与第二子磁性层22的饱和磁化强度(Ms)不同。以该方式,由于与第一实施例相同的原因,可以获得具有优异特性的磁阻元件。具体地,可以获得能够在降低存储层20的整体饱和磁化强度(Ms)的同时防止MR和Hk降低的磁阻元件。
以与第一实施例的磁阻元件相同的方式,在本实施例中,只要第一子磁性层21中的预定的非磁性元素的浓度与第二子磁性层22中的预定的非磁性元素的浓度不同,则第一子磁性层21中的预定的非磁性元素的浓度可以高于或低于第二子磁性层22中的预定的非磁性元素的浓度。类似地,只要第一子磁性层21中的预定的非磁性元素的浓度与第二子磁性层22中的预定的非磁性元素的浓度不同,则第一子磁性层21的厚度可以等于或大于或小于第二子磁性层22的厚度。
(实施例3)
现在,本说明书说明了根据第三实施例的磁存储装置。磁存储装置的基本结构和磁阻元件的基本结构与第一实施例的相同。省略了第一实施例中已说明的事项的说明。
参考图1,下面说明本实施例的磁存储装置中包括的磁阻元件。
以与第一实施例的磁阻元件的方式类似的方式,在本实施例的磁阻元件中,存储层(第一磁性层)20包括第一子磁性层21和第二子磁性层22。第一子磁性层21与第二子磁性层22接触。以与第一实施例的方式相同的方式,第一子磁性层21和第二子磁性层22二者均具有结晶性,并且至少包含铁(Fe)和硼(B)。除了铁(Fe)和硼(B)之外,第一子磁性层21和第二子磁性层22可以包含钴(Co)。具体地,第一子磁性层21和第二子磁性层22二者均由FeCoB形成。
在本实施例中,除了钴(Co)、铁(Fe)和硼(B)之外,第一子磁性层21和第二子磁性层22中的一个子磁性层包含的非磁性元素(预定的非磁性元素)在第一子磁性层21和第二子磁性层22中的另一个子磁性层中不包含。预定的非磁性元素选自硅(Si)、钽(Ta)、铌(Nb)、钨(W)、钼(Mo)、铬(Cr)、锰(Mn)和铜(Cu)。具体地,考虑以下两个结构示例。
在第一结构示例中,第一子磁性层21和第二子磁性层22中的一个子磁性层包含上述预定的非磁性元素中的一个非磁性元素。第一子磁性层21和第二子磁性层22中的另一个子磁性层不包含上述预定的非磁性元素中的任何一个非磁性元素。
在第二结构示例中,第一子磁性层21和第二子磁性层22中的一个子磁性层包含从上述预定的非磁性元素中选择的第一非磁性元素。第一子磁性层21和第二子磁性层22中的另一个子磁性层包含从上述预定的非磁性元素中选择的第二非磁性元素。第一非磁性元素与第二非磁性元素不同。
在本实施例中,以与第一实施例的方式相同的方式,可以使第一子磁性层21的饱和磁化强度(Ms)与第二子磁性层22的饱和磁化强度(Ms)不同。因此,由于与第一实施例中说明的相同原因,可以获得具有优异特性的磁阻元件。具体地,可以获得能够防止MR降低同时降低存储层20的整体饱和磁化强度(Ms)的磁阻元件。
在本实施例中,只要第一子磁性层21和第二子磁性层22中的一个子磁性层包含的预定的非磁性元素在第一子磁性层21和第二子磁性层22中的另一个子磁性层中不包含,则第一子磁性层21的厚度可以等于或大于或小于第二子磁性层22的厚度。
在上述第一、第二和第三实施例中,如图1所示,磁阻元件100被构造成按照存储层20、隧道势垒层30、参考层40和反铁磁层50的顺序堆叠。然而,也可以按照反铁磁层50、参考层40、隧道势垒层30和存储层20的顺序堆叠。
图6是示意性地示出应用第一、第二和第三实施例中所示的每一个磁阻元件的半导体集成电路装置的整体结构的示例的横截面图。
在半导体基板SUB中,形成掩埋栅(buried-gate)MOS晶体管TR。MOS晶体管TR的栅电极被用作字线WL。底部电极BEC被连接到MOS晶体管TR的源极/漏极区域(S/D)中的一个区域。源极线触点SC被连接到源极/漏极区域(S/D)中的另一个区域。
在底部电极BEC上形成磁阻元件MTJ。在磁阻元件MTJ上形成顶部电极TEC。位线BL被连接到顶部电极TEC。源极线SL被连接到源极线触点SC。
当将第一、第二和第三实施例中说明的每一个磁阻元件应用于图6所示的半导体集成电路装置时,可以获得优异的半导体集成电路装置。
虽然已经描述了某些实施例,但是这些实施例仅仅是作为示例提出的,并不意图限制本发明的范围。实际上,在此描述的新颖实施例可以以各种其它形式来体现;此外,在不脱离本发明的精神的情况下,可以对在此描述的实施例的形式进行各种省略、替换和改变。所附权利要求及其等同物旨在涵盖落入本发明的范围和精神内的这些形式或修改。

Claims (7)

1.一种磁存储装置,其特征在于,包括磁阻元件,所述磁阻元件包括具有可变磁化方向的第一磁性层、具有固定磁化方向的第二磁性层、以及设置在所述第一磁性层和所述第二磁性层之间的非磁性层,其中,
所述第一磁性层包括第一子磁性层和第二子磁性层,每个至少包含铁(Fe)和硼(B),
所述第一子磁性层和所述第二子磁性层进一步包含相同的非磁性元素,以及
在所述第一子磁性层中包含的所述非磁性元素的浓度与在所述第二子磁性层中包含的所述非磁性元素的浓度不同。
2.根据权利要求1所述的磁存储装置,其特征在于,
所述第一子磁性层和所述第二子磁性层进一步包含钴(Co)。
3.根据权利要求1所述的磁存储装置,其特征在于,
所述非磁性元素选自硅(Si)、钽(Ta)、铌(Nb)、钨(W)、钼(Mo)、铬(Cr)、锰(Mn)和铜(Cu)。
4.根据权利要求1所述的磁存储装置,其特征在于,
所述第一子磁性层的饱和磁化强度与所述第二子磁性层的饱和磁化强度不同。
5.根据权利要求1所述的磁存储装置,其特征在于,
所述第一子磁性层和所述第二子磁性层二者都具有结晶性。
6.根据权利要求1所述的磁存储装置,其特征在于,
所述第一子磁性层与所述第二子磁性层接触。
7.根据权利要求1所述的磁存储装置,其特征在于,
所述非磁性层包含镁(Mg)和氧(O)。
CN201710845287.1A 2017-03-24 2017-09-19 磁存储装置 Active CN108630805B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017058937A JP2018163921A (ja) 2017-03-24 2017-03-24 磁気記憶装置
JP2017-058937 2017-03-24

Publications (2)

Publication Number Publication Date
CN108630805A CN108630805A (zh) 2018-10-09
CN108630805B true CN108630805B (zh) 2022-06-03

Family

ID=63581157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710845287.1A Active CN108630805B (zh) 2017-03-24 2017-09-19 磁存储装置

Country Status (4)

Country Link
US (1) US20180277745A1 (zh)
JP (1) JP2018163921A (zh)
CN (1) CN108630805B (zh)
TW (1) TWI654719B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020035976A (ja) 2018-08-31 2020-03-05 キオクシア株式会社 磁気記憶装置
JP6952672B2 (ja) * 2018-11-28 2021-10-20 株式会社東芝 磁気記憶装置
CN112490353A (zh) * 2019-09-11 2021-03-12 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及磁性随机存储器
JP2021044369A (ja) 2019-09-11 2021-03-18 キオクシア株式会社 磁気装置
JP2021044398A (ja) 2019-09-11 2021-03-18 キオクシア株式会社 磁気記憶装置
JP2021144969A (ja) 2020-03-10 2021-09-24 キオクシア株式会社 磁気記憶装置
JP2021144967A (ja) 2020-03-10 2021-09-24 キオクシア株式会社 記憶装置
JP2022049499A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 磁気記憶装置
JP2022051178A (ja) 2020-09-18 2022-03-31 キオクシア株式会社 磁気記憶装置
US12004355B2 (en) 2020-10-23 2024-06-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction element and magnetoresistive memory device
JP2022144398A (ja) * 2021-03-19 2022-10-03 キオクシア株式会社 磁気記憶装置
JP2023032148A (ja) 2021-08-26 2023-03-09 キオクシア株式会社 磁気記憶装置
TWI837741B (zh) * 2021-09-17 2024-04-01 日商鎧俠股份有限公司 磁性記憶體裝置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244436A (zh) * 2014-07-03 2016-01-13 三星电子株式会社 使用不对称的自由层且适用于自旋转移矩存储器的磁性结

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006054469A1 (ja) * 2004-11-22 2006-05-26 Nec Corporation 強磁性膜、磁気抵抗素子、及び磁気ランダムアクセスメモリ
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
US8059374B2 (en) * 2009-01-14 2011-11-15 Headway Technologies, Inc. TMR device with novel free layer structure
US8183653B2 (en) * 2009-07-13 2012-05-22 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
US8685756B2 (en) * 2011-09-30 2014-04-01 Everspin Technologies, Inc. Method for manufacturing and magnetic devices having double tunnel barriers
JP2013235914A (ja) 2012-05-08 2013-11-21 Toshiba Corp 磁気抵抗素子および磁気メモリ
US8995181B2 (en) 2013-03-21 2015-03-31 Daisuke Watanabe Magnetoresistive element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244436A (zh) * 2014-07-03 2016-01-13 三星电子株式会社 使用不对称的自由层且适用于自旋转移矩存储器的磁性结

Also Published As

Publication number Publication date
CN108630805A (zh) 2018-10-09
US20180277745A1 (en) 2018-09-27
TW201836071A (zh) 2018-10-01
JP2018163921A (ja) 2018-10-18
TWI654719B (zh) 2019-03-21

Similar Documents

Publication Publication Date Title
CN108630805B (zh) 磁存储装置
JP4682998B2 (ja) 記憶素子及びメモリ
US8098514B2 (en) Magnetoresistive element and magnetic memory
US8488375B2 (en) Magnetic recording element and nonvolatile memory device
US20120155164A1 (en) Multibit Cell of Magnetic Random Access Memory With Perpendicular Magnetization
JP4277870B2 (ja) 記憶素子及びメモリ
JP5504704B2 (ja) 記憶素子及びメモリ
US9305576B2 (en) Magnetoresistive element
JP6434103B1 (ja) 磁気メモリ
US9608199B1 (en) Magnetic memory device
JP2007305882A (ja) 記憶素子及びメモリ
JP2007103471A (ja) 記憶素子及びメモリ
KR20120024469A (ko) 기억 소자 및 메모리 장치
JP6567272B2 (ja) 磁性多層スタック
JP6237162B2 (ja) 磁気抵抗メモリ素子および磁気抵抗メモリ
JP4187021B2 (ja) 記憶素子及びメモリ
TWI825474B (zh) 磁性記憶裝置
CN115117233A (zh) 磁存储器件
US20170263678A1 (en) Magnetic memory device
JP2006295001A (ja) 記憶素子及びメモリ
JP2006295000A (ja) 記憶素子及びメモリ
US20180083185A1 (en) Magnetic memory device
KR20090005877A (ko) 자속 가이드 구조체를 갖는 자기 메모리 장치
TWI787991B (zh) 磁性記憶裝置
JP2007053143A (ja) 記憶素子、メモリ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: TOSHIBA MEMORY Corp.

Applicant after: SK Hynix

Address before: Tokyo, Japan

Applicant before: Japanese businessman Panjaya Co.,Ltd.

Applicant before: SK Hynix

Address after: Tokyo, Japan

Applicant after: Kaixia Co.,Ltd.

Applicant after: SK Hynix

Address before: Tokyo, Japan

Applicant before: TOSHIBA MEMORY Corp.

Applicant before: SK Hynix

CB02 Change of applicant information
TA01 Transfer of patent application right

Effective date of registration: 20220121

Address after: Tokyo, Japan

Applicant after: Japanese businessman Panjaya Co.,Ltd.

Applicant after: SK Hynix

Address before: Tokyo, Japan

Applicant before: TOSHIBA MEMORY Corp.

Applicant before: SK Hynix

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant