[go: up one dir, main page]

JP5504704B2 - 記憶素子及びメモリ - Google Patents

記憶素子及びメモリ Download PDF

Info

Publication number
JP5504704B2
JP5504704B2 JP2009143678A JP2009143678A JP5504704B2 JP 5504704 B2 JP5504704 B2 JP 5504704B2 JP 2009143678 A JP2009143678 A JP 2009143678A JP 2009143678 A JP2009143678 A JP 2009143678A JP 5504704 B2 JP5504704 B2 JP 5504704B2
Authority
JP
Japan
Prior art keywords
layer
magnetization
storage
intermediate layer
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009143678A
Other languages
English (en)
Other versions
JP2011003617A (ja
Inventor
一陽 山根
政功 細見
博司 鹿野
広之 大森
実 五十嵐
哲也 山元
和宏 別所
豊 肥後
雄紀 大石
真一郎 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009143678A priority Critical patent/JP5504704B2/ja
Priority to TW099117989A priority patent/TW201123439A/zh
Priority to US12/796,802 priority patent/US8194443B2/en
Priority to CN201010201355.9A priority patent/CN101923889B/zh
Priority to KR1020100054822A priority patent/KR20100135181A/ko
Publication of JP2011003617A publication Critical patent/JP2011003617A/ja
Application granted granted Critical
Publication of JP5504704B2 publication Critical patent/JP5504704B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H01F10/3277—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets by use of artificial ferrimagnets [AFI] only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリに係わる。そして、不揮発メモリに適用して好適なものである。
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている（例えば、非特許文献１参照）。
ＭＲＡＭは、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。
一般的なＭＲＡＭの模式図（斜視図）を、図６に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、磁化の向きを反転させる電流値が増大する傾向を示す反面、アドレス配線が細くなるため、充分な電流が流せなくなってくる。
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１、特許文献２、非特許文献２、非特許文献３参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
上述したスピン注入による磁化反転を利用する構成のメモリの模式図を、図７及び図８に示す。図７は斜視図、図８は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図７中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図７中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図７中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
このようなスピン注入による磁化反転を利用する構成のメモリの場合、図６に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができ、そのために高密度化が可能になるという特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
ところで、ＭＲＡＭの場合は、記憶素子とは別に書き込み配線（ワード線やビット線）を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み（記録）を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。
スピン注入による磁化反転を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するためには、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネル絶縁層（トンネルバリア層）とした記憶素子の構成にすることが効果的である。
しかし、このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点から、（１）大きな磁気抵抗変化率を確保しつつ、（２）スピン注入時の電流を抑制し、かつ、（３）記憶素子の絶縁破壊電圧を向上させることが必要であるといえる。
これらの課題のうち、スピン注入時の電流を抑制する一つの解決策として、記憶素子の記録層の上下に中間層を介して２つの磁化固定層を配した、デュアルピン構造を採用することが考えられる。
そして、スピン注入時の電流を抑制するために、このデュアルピン構造において、さらに２つの磁化固定層のそれぞれの中間層に最も近接する強磁性層の磁化の向きを反平行にした構成が、提案されている（例えば、特許文献３及び特許文献４を参照。）。
特開２００３−１７７８２号公報 米国特許第６２５６２２３号明細書 特開２００４−１９３５９５号公報 特開２００６−２６９５３０号公報
日経エレクトロニクス 2001．2．12号（第164頁−171頁） PHYs. Rev. B,54.,9353,(1996) J. Magn. Mat.,159.,L１,(1996)
スピン注入により記憶層の磁化の向きを反転させる構成の記憶素子がメモリとして存在し得るためには、（１）大きな磁気抵抗変化率を確保しつつ、（２）スピン注入時の電流を抑制し、かつ、（３）記憶素子の絶縁破壊電圧を向上させることが必要である。
スピン注入磁化反転に必要な電流を低減して、スピン注入時の電流を抑制する観点では、前記特許文献３に記載されている構成のように、記録材料の上下に互いに反平行な磁化を有する磁化固定層を配置した構造の記憶素子を用いることが有効である。
しかしながら、前記特許文献３及び前記特許文献４のように単純な中間層を用いた場合、上下の中間層を介した磁気抵抗効果がお互いに打ち消し合って、実効的な抵抗変化が小さくなる等の問題が生じてしまう。
そのため、上述した（１）〜（３）の条件を同時に満たすことは困難である。
上述した問題の解決のために、本発明においては、大きな磁気抵抗変化率を確保しつつ、スピン注入時の電流を抑制し、かつ、絶縁破壊電圧を向上させることが可能な記憶素子、並びにこの記憶素子を有するメモリを提供するものである。
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、この記憶層を挟むように設けられた、絶縁体から成る、第１の中間層及び第２の中間層とを含む。また、第１の中間層の記憶層とは反対側に配置された第１の磁化固定層と、第２の中間層の記憶層とは反対側に配置された第２の磁化固定層と、第１の中間層、或いは、第２の中間層のいずれか一方と、記憶層との間に設けられた非磁性導体層とを含み、非磁性導体層の材料に、Ｏｓ，Ｂｉ，Ｂ，Ｃ，Ｐｄ，Ｐｔが用いられている。また、第１の磁化固定層及び前記第２の磁化固定層は、非磁性層を介して積層された複数の強磁性層から構成される積層フェリ構造であり、第１の磁化固定層が２層の強磁性層から構成され、第２の磁化固定層が３層の強磁性層から構成され、第１の磁化固定層及び第２の磁化固定層は、それぞれを構成する強磁性層のうち、最も記憶層に近い側の強磁性層の磁化の向きが反平行である。また、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるものである。
本発明の他の記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、この記憶層を挟むように設けられた、絶縁体から成る、第１の中間層及び第２の中間層とを含む。また、第１の中間層の記憶層とは反対側に配置された第１の磁化固定層と、第２の中間層の記憶層とは反対側に配置された第２の磁化固定層とを含む。さらに、第１の中間層と第１の磁化固定層との間、或いは、第２の中間層と第２の磁化固定層との間のいずれか一方に設けられた非磁性導体層とを含み、非磁性導体層の材料に、Ｏｓ，Ｂｉ，Ｂ，Ｃ，Ｐｄ，Ｐｔが用いられている。また、第１の磁化固定層及び前記第２の磁化固定層は、非磁性層を介して積層された複数の強磁性層から構成される積層フェリ構造であり、第１の磁化固定層が２層の強磁性層から構成され、第２の磁化固定層が３層の強磁性層から構成され、第１の磁化固定層及び第２の磁化固定層は、それぞれを構成する強磁性層のうち、最も記憶層に近い側の強磁性層の磁化の向きが反平行である。また、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるものである。
本発明のメモリは、上記本発明の記憶素子の構成の記憶素子と、記憶素子に積層方向の電流を供給する配線とを含むものである。
本発明の他のメモリは、上記本発明の他の記憶素子の構成の記憶素子と、記憶素子に積層方向の電流を供給する配線とを含むものである。
上述の本発明の記憶素子の構成によれば、記憶層を挟んで、絶縁体からなる第１の中間層及び第２の中間層を設けたので、２つの中間層（絶縁体）で分圧して、記憶素子の破壊耐圧を向上することが可能になる。
また、それぞれの中間層の記憶層とは反対側に、第１の磁化固定層と第２の磁化固定層とを配置したので、スピン注入効率を向上することができ、記憶層の磁化の反転電流を低減することが可能になる。これにより、スピン注入により記憶素子に記録を行う際に、記憶素子に流す電流を抑制することが可能になる。
さらに、第１の中間層、或いは、第２の中間層のいずれか一方と、記憶層との間に非磁性導体層を設けたので、各中間層による２つの磁気抵抗効果素子において、抵抗値に大きく差を生じる。これにより、２つの磁気抵抗効果素子の磁気抵抗効果が打ち消し合っても、充分に大きい磁気抵抗効果が残るので、記憶素子全体で大きな磁気抵抗変化率を確保することが可能になる。
上述の本発明の他の記憶素子の構成によれば、記憶層を挟んで、絶縁体からなる第１の中間層及び第２の中間層が設けられているので、２つの中間層（絶縁体）で分圧して、記憶素子の破壊耐圧を向上することが可能になる。
また、それぞれの中間層の記憶層とは反対側に、第１の磁化固定層と第２の磁化固定層とを配置したので、スピン注入効率を向上することができ、記憶層の磁化の反転電流を低減することが可能になる。これにより、スピン注入により記憶素子に記録を行う際に、記憶素子に流す電流を抑制することが可能になる。
さらに、第１の中間層と第１の磁化固定層との間、或いは、第２の中間層と第２の磁化固定層との間のいずれか一方に非磁性導体層を設けたので、各中間層による２つの磁気抵抗効果素子において、抵抗値に大きく差を生じる。これにより、２つの磁気抵抗効果素子の磁気抵抗効果が打ち消し合っても、充分に大きい磁気抵抗効果が残るので、記憶素子全体で大きな磁気抵抗変化率を確保することが可能になる。
上述の本発明のメモリの構成によれば、記憶素子が上記本発明の記憶素子の構成であるので、記憶素子において大きな磁気抵抗変化率を確保し、記憶素子に流す電流を抑制し、記憶素子の絶縁破壊電圧を向上させることが可能になる。
上述の本発明の他のメモリの構成によれば、記憶素子が上記本発明の他の記憶素子の構成であるので、記憶素子において大きな磁気抵抗変化率を確保し、記憶素子に流す電流を抑制し、記憶素子の絶縁破壊電圧を向上させることが可能になる。
上述の本発明によれば、記憶素子において大きな磁気抵抗変化率を確保しつつ、記憶素子に記録を行う際に記憶素子に流す電流を抑制し、かつ、記憶素子の絶縁破壊電圧を向上させることが可能になる。これにより、特性バランスに優れた記憶素子を構成することができる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
また、記録を行う際に記憶素子に流す電流を低減して、記憶素子に記録を行う際の消費電力を低減することが可能になる。
従って、メモリ全体の消費電力を低減することが可能になる。
本発明の第１の実施の形態のメモリの概略構成図（斜視図）である。 図１の記憶素子の断面図である。 本発明の第２の実施の形態の記憶素子の断面図である。 図２の第１の実施の形態に対する変形例の記憶素子の断面図である。 図３の第２の実施の形態に対する変形例の記憶素子の断面図である。 従来のＭＲＡＭの構成を模式的に示した斜視図である。 スピン注入による磁化反転を利用したメモリの概略構成図（斜視図）である。 図７のメモリの断面図である。
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
なお、説明は以下の順序で行う。
１．本発明の概要
２．第１の実施の形態
３．第２の実施の形態
４．変形例
５．実験
＜１．本発明の概要＞
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子（ＧＭＲ素子）もしくはトンネル磁気抵抗効果素子（ＭＴＪ素子）から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Ｉｃは、下記式（１）により表される。
Figure 0005504704
 ここで、Ａ：定数、α：スピン制動定数、η：スピン注入効率、Ｍｓ：飽和磁化量、Ｖ：記憶層の体積、Ｈｄ：実効的な反磁界である。
式（１）で表されるように、電流の閾値は、磁性層の体積Ｖ、磁性層の飽和磁化Ｍｓ、スピン注入効率η、並びに、スピン制動定数αを制御することにより、任意に設定することが可能である。
そして、磁化状態により情報を保持することができる磁性層（記憶層）と、磁化の向きが固定された磁化固定層とを有する記憶素子を構成する。
メモリとして存在し得るためには、書き込まれた情報を保持することができなければならない。情報を保持する能力の指標として、熱安定性指標（ＫＶ／ＫＢＴ）の値で判断される。ＫＶ／ＫＢＴは、下記式（２）により表される。
Figure 0005504704
 ここで、Ｈｋ：実効的な異方性磁界、ｋＢ：ボルツマン定数、Ｔ：温度、Ｍｓ：飽和磁化量、Ｖ：記憶層の体積である。
実効的な異方性磁界Ｈｋには、形状磁気異方性、誘導磁気異方性、結晶磁気異方性等の影響が取り込まれており、単磁区のコヒーレントローテンションモデルを仮定した場合、保磁力と同等である。
一般に、記憶された情報を８５℃で１０年間保持するため、ＫＶ／ＫＢＴの値として６０以上が必要とされる。ＩｃとＫＶ／ＫＢＴとはトレードオフの関係になることが多く、メモリ特性を維持するにはこれらの両立が課題となることが多い。
記憶層の磁化状態を変化させる電流の閾値は、実際には、例えば記憶層の厚さが２ｎｍであり、平面パターンが１００ｎｍ×１５０ｎｍの略楕円形のＴＭＲ素子において、＋側の閾値＋Ｉｃ＝＋０．６５ｍＡであり、−側の閾値−Ｉｃ＝−０．５ｍＡである。その際の電流密度は、約５×１０６Ａ／ｃｍ２である。これらは、上記の式（１）にほぼ一致する。
これに対して、電流磁場により磁化反転を行う通常のＭＲＡＭでは、書き込み電流が数ｍＡ以上必要となる。
従って、スピン注入によって磁化反転を行う場合には、上述のように書き込み電流の閾値が小さくなるため、集積回路の消費電力を低減させるために有効であることが分かる。
また、通常のＭＲＡＭで必要とされる電流磁界発生用の配線（図６の１０５）が不要となるため、集積度においても通常のＭＲＡＭに比較して有利である。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタで流すことが可能な電流（選択トランジスタの飽和電流）の大きさによって制限される。
前記特許文献３及び前記特許文献４によると、記憶素子の記憶層の上下に中間層を介して２つの磁化固定層を配し、かつ中間層に近接する固定層の磁化の向きを反平行にした構成にすることにより、情報書き込み電流を低減できることが提案されている。
しかしながら、前記特許文献３及び前記特許文献４のように単純な中間層を用いた場合、上下の中間層を介した磁気抵抗効果がお互いに打ち消し合って、実効的な抵抗変化が小さくなる等の問題が生じてしまう。そのため、大きな磁気抵抗変化率を確保しつつ、スピン注入時の電流を抑制し、かつ、記憶素子の絶縁破壊電圧を向上させることができるといった、特性バランスに優れた記憶素子を得ることはできない。
そこで、本願の発明者等が種々の検討を行った結果、記憶層の上下に絶縁体から成る中間層を介して磁化固定層を配置した構造において、上下２つの中間層のいずれか一方に非磁性導体層を設けることにより、上述の問題を解決できることを見出した。
このような構成とすることにより、大きな磁気抵抗変化率を確保しつつ、スピン注入時の電流を抑制し、かつ、記憶素子の絶縁破壊電圧を向上させることができるので、特性の優れたメモリの実現を可能にする。
本発明では、選択トランジスタの飽和電流値を考慮して、記憶層と非磁性導体層を設けない他方の中間層として、絶縁体から成るトンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成する。
そして、特に、このトンネル絶縁層の材料として、酸化マグネシウム（ＭｇＯ）を用いることにより、これまで一般的に用いられてきた酸化アルミニウムを用いた場合よりも、磁気抵抗変化率（ＭＲ比）を大きくすることができる。
もう一方の中間層では、スピントルクは伝達するが、非磁性導体層を設けたことにより、磁気抵抗効果は非常に小さくなる。
また特に、非磁性導体層を設けない他方の中間層のトンネル抵抗を、非磁性導体層を設けた一方の中間層のトンネル抵抗よりも大きくすることにより、磁気抵抗効果による抵抗変化の出力をより大きくすることができる。例えば、他方の中間層の材料を一方の中間層の材料よりも抵抗率の高い材料としたり、同じ材料で他方の中間層の厚さを一方の中間層の厚さよりも厚くしたりすれば良い。
本発明では、一方の中間層に非磁性導体層を設けた積層構造を用い、他方の中間層はトンネル絶縁層のみを用いている。これにより、両中間層に単純なトンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成した場合や、両中間層にスペーサーを用いて巨大磁気抵抗効果（ＧＭＲ）素子を構成した場合と比較して、磁気抵抗変化率（ＭＲ比）を大きくすることができる。このように磁気抵抗変化率を大きくすることができるので、読み出し信号強度を大きくすることができる。
中間層と積層構造を構成する非磁性導体層の材料としては、Ｒｕ，Ｏｓ，Ｒｅ，Ｉｒ，Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｂｉ，Ｂ，Ｃ，Ｃｒ，Ｔａ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｗ，Ｍｏ，Ｎｂまたはそれらの合金を用いることができる。
また、本発明の構成を用いる場合、２枚の絶縁体から成る中間層（トンネル絶縁層）が１つの記憶素子に存在するために、分圧効果が得られることから、トンネル絶縁層が１枚しか存在しない記憶素子と比較して、絶縁破壊耐圧が大きく向上する。
なお、酸化マグネシウム（ＭｇＯ）膜から成るトンネル絶縁層に関しては、ＭｇＯ膜が結晶化していて、００１方向に結晶配向性を維持していることがより望ましい。
また、中間層に酸化マグネシウムを用いた場合に、優れたＭＲ特性を得るためには、一般に、アニール温度を３００℃以上、望ましくは３４０℃〜３６０℃の高い温度とすることが要求される。これは、従来中間層に用いられている酸化アルミニウムの場合のアニール温度の範囲（２５０℃〜２８０℃）と比較して、高温になっている。
これは、酸化物と強磁性層の相分離を促し、整合界面を形成するためであり、同時に酸化マグネシウム等のトンネルバリア層の適正な内部構造や結晶構造を形成するために必要になるからであると考えられる。
このため、記憶素子の強磁性層にも、この高い温度のアニールに耐性を有するように、耐熱性のある強磁性材料を用いないと、優れたＭＲ特性を得ることができない。
トンネル絶縁層の面積抵抗値は、スピン注入により記憶層の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμｍ２程度以下に制御する必要がある。
そして、ＭｇＯ膜から成るトンネル絶縁層では、面積抵抗値を上述の範囲とするために、ＭｇＯ膜の膜厚を１．５ｎｍ以下に設定する必要がある。
また、記憶層の磁化の向きを、小さい電流で容易に反転できるように、記憶素子を小さくすることが望ましい。
従って、好ましくは、記憶素子の面積を０．０４μｍ２以下とする。
磁化固定層及び記憶層は、一方向の異方性を有していることが望ましい。
また、磁化固定層及び記憶層のそれぞれの膜厚は、１ｎｍから３０ｎｍであることが好ましい。
記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。
記憶層の上下にそれぞれ配置する磁化固定層は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とする。
また、磁化固定層は、単層の強磁性層から成る構成、或いは、複数層の強磁性層を非磁性層を介して積層した積層フェリ構造とする。
磁化固定層を積層フェリ構造としたときには、磁化固定層の外部磁界に対する感度を低下させることができるため、外部磁界による磁化固定層の不要な磁化変動を抑制して、記憶素子を安定して動作させることができる。さらに、各強磁性層の膜厚を調整することができ、磁化固定層からの漏洩磁界を抑えることができる。
積層フェリ構造の磁化固定層を構成する強磁性層の材料としては、Ｃｏ，ＣｏＦｅ，ＣｏＦｅＢ等を用いることができる。また、非磁性層の材料としては、Ｒｕ，Ｒｅ，Ｉｒ，Ｏｓ等を用いることができる。
記憶層の下層の磁化固定層と上層の磁化固定層とにおいて、磁化固定層を構成する強磁性層のうち、最も中間層に近い強磁性層の磁化の向きが、互いに反平行であることが望ましい。これらの強磁性層の磁化の向きを反平行とすることにより、向きが平行である場合と比較して、スピン注入の効率を高めることができる。
これら２つの磁化固定層の最も中間層に近い強磁性層の磁化の向きは、お互いに反平行になるように調整することができる。例えば、各磁化固定層を構成する強磁性層の数を、一方の磁化固定層は奇数、他方の磁化固定層は偶数として、各磁化固定層の記憶層及び中間層とは反対側に反強磁性層を配置する。そして、上下２つの反強磁性層に対して、同時に磁場中熱処理を行って同じ向きの磁場を加えて、各磁化固定層の最も反強磁性層に近い強磁性層の磁化の向きを平行にすれば、各磁化固定層の最も中間層反強磁性層に近い強磁性層の磁化の向きが反平行になる。
反強磁性層の材料としては、ＦｅＭｎ合金、ＰｔＭｎ合金、ＰｔＣｒＭｎ合金、ＮｉＭｎ合金、ＩｒＭｎ合金、ＮｉＯ、Ｆｅ２Ｏ３等の磁性体を挙げることができる。
また、これらの磁性体に、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ等の非磁性元素を添加することができる。これにより、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
なお、記憶素子の記憶層に記録された情報を読み出す方法としては、記憶素子の記憶層に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層を介して流れる強磁性トンネル電流によって読み出してもよいし、磁気抵抗効果により読み出してもよい。
＜２．第１の実施の形態＞
続いて、本発明の具体的な実施の形態を説明する。
本発明の第１の実施の形態のメモリの概略構成図（斜視図）を図１に示す。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
そして、ソース領域７と、上方に配置された、図中左右方向に延びる他方のアドレス配線（例えばビット線）６との間に、記憶素子３が配置されている。この記憶素子３は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて記憶素子３に電流を供給することができ、記憶素子３に上下方向（記憶素子３の積層方向）の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
また、本実施の形態のメモリの記憶素子３の断面図を図２に示す。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層と上層とにそれぞれ磁化固定層３１，３２を設けている。下層の第１の磁化固定層３１の下に反強磁性層１２が設けられ、この反強磁性層１２により、第１の磁化固定層３１の磁化の向きが固定される。また、上層の第２の磁化固定層３２の上に反強磁性層２５が設けられ、この反強磁性層２５により、第２の磁化固定層３２の磁化の向きが固定される。
記憶層１７と下層の第１の磁化固定層３１との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層（第１の中間層）１６が設けられている。また、記憶層１７と上層の第２の磁化固定層３２との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層（第２の中間層）１９が設けられている。
また、反強磁性層１２の下には下地層１１が形成され、反強磁性層２５の上にはキャップ層２６が形成されている。
２つの磁化固定層３１，３２は、それぞれ積層フェリ構造となっている。
具体的には、第１の磁化固定層３１は、２層の強磁性層１３，１５が、非磁性層１４を介して積層されて反強磁性結合した構成である。また、第２の磁化固定層３２は、３層の強磁性層２０，２２，２４が、非磁性層２１，２３を介して積層されて反強磁性結合した構成である。
第１の磁化固定層３１の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。これにより、第１の磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
第２の磁化固定層３２の各強磁性層２０，２２，２４が積層フェリ構造となっているため、強磁性層２０の磁化Ｍ２０が右向き、強磁性層２２の磁化Ｍ２２が左向き、強磁性層２４の磁化Ｍ２４が右向きとなっており、互いに反対向きになっている。これにより、第２の磁化固定層３２の各強磁性層２０，２２，２４から漏れる磁束が、互いに打ち消し合う。
本実施の形態の記憶素子３においては、特に、記憶層１７の上層の絶縁層（第２の中間層）１９と、記憶層１７との間に非磁性導体層１８が配置され、非磁性導体層１８と絶縁層１９との積層構造３３を有してＭＴＪ（磁気トンネル接合）素子が構成されている。
非磁性導体層１８の材料としては、前述した、Ｒｕ，Ｏｓ，Ｒｅ，Ｉｒ，Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｂｉ，Ｂ，Ｃ，Ｃｒ，Ｔａ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｗ，Ｍｏ，Ｎｂ、またはそれらの合金を用いることができる。
本実施の形態の記憶素子３は、下地層１１からキャップ層２６までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子３のパターンを形成することにより、製造することができる。
上述の本実施の形態によれば、記憶層１７の上層の絶縁層（第２の中間層）１９と、記憶層１７との間に非磁性導体層１８が配置されていることにより、各絶縁層（中間層）１６，１９による２つの磁気抵抗効果素子において、抵抗値に大きく差を生じる。これにより、２つの磁気抵抗効果素子の磁気抵抗効果が打ち消し合っても、充分に大きい磁気抵抗効果が残るので、記憶素子３全体で大きな磁気抵抗変化率を確保することが可能になる。
また、記憶層１７を挟んで、下層に絶縁層（第１の中間層）１６を設け、上層に絶縁層（第２の中間層）１９を設けたので、これら２つの絶縁層１６，１９で分圧して、記憶素子３の破壊耐圧を向上することが可能になる。
また、記憶層１７を挟んで、絶縁層１６，１９を介して第１の磁化固定層３１と第２の磁化固定層３２とを配置したので、スピン注入効率を向上することができ、記憶層１７の磁化の反転電流を低減することが可能になる。これにより、スピン注入により記憶素子３に記録を行う際に、記憶素子３に流す電流を抑制することが可能になる。
特に、第１の磁化固定層３１の最も絶縁層１６に近い強磁性層１５の磁化Ｍ１５と、第２の磁化固定層３２の最も絶縁層１９に近い強磁性層２０の磁化Ｍ２０とが、向きが互いに反平行であるので、向きが平行である場合よりもスピン注入効率が向上する。
さらにまた、本実施の形態の記憶素子３の耐熱性には問題なく、３４０℃〜３６０℃のアニールにも磁気特性が劣化することがなく、耐えうる。
これにより、記憶素子３を備えたメモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有し、本実施の形態の記憶素子３を備えたメモリを、汎用メモリとして適用することが可能になる。
さらに、本実施の形態において、中間層となる絶縁層１６，１９を、酸化マグネシウム層とした場合には、磁気抵抗変化率（ＭＲ比）を高くすることができる。
このようにＭＲ比を高くすることによっても、スピン注入の効率を向上して、記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流密度を低減することができる。
そして、本実施の形態の記憶素子３によれば、記憶素子３において大きな磁気抵抗変化率を確保しつつ、記憶素子３に記録を行う際に記憶素子３に流す電流を抑制し、かつ、記憶素子３の絶縁破壊電圧を向上させることが可能になる。これにより、特性バランスに優れた記憶素子３を構成することができる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
また、スピン注入により記憶素子３に記録を行う際に、記憶素子３に流す電流を抑制することが可能になるので、記憶素子３に記録を行う際の消費電力を低減することが可能になる。
これにより、本実施の形態の記憶素子３によりメモリセルを構成した、メモリ全体の消費電力を低減することが可能になる。
従って、情報保持特性が優れた、安定して動作する信頼性の高いメモリを実現することができ、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
＜３．第２の実施の形態＞
次に、本発明の第２の実施の形態の記憶素子の断面図を、図３に示す。
本実施の形態の記憶素子４１では、特に、図３に示すように、記憶層１７の上層の絶縁層（第２の中間層）１９と第２の磁化固定層３２との間に非磁性導体層１８が配置され、絶縁層１９と非磁性導体層１８との積層構造３３を有している。
本実施の形態の場合も、非磁性導体層１８の材料としては、前述した、Ｒｕ，Ｏｓ，Ｒｅ，Ｉｒ，Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｂｉ，Ｂ，Ｃ，Ｃｒ，Ｔａ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｗ，Ｍｏ，Ｎｂまたはそれらの合金を用いることができる。
その他の構成は、図２に示した第１の実施の形態の記憶素子３と同様であるので、同一符号を付して重複説明を省略する。
また、本実施の形態の記憶素子４１を用いても、図１に示したメモリと同様のメモリを構成することができる。
上述の本実施の形態によれば、記憶層１７の上層の絶縁層（第２の中間層）１９と、第２の磁化固定層３２との間に非磁性導体層１８が配置されているので、各絶縁層１６，１９による２つの磁気抵抗効果素子において、抵抗値に大きく差を生じる。これにより、２つの磁気抵抗効果素子の磁気抵抗効果が打ち消し合っても、充分に大きい磁気抵抗効果が残るので、記憶素子４１全体で大きな磁気抵抗変化率を確保することが可能になる。
また、第１の実施の形態の記憶素子３と同様に、記憶層１７を挟んで、絶縁層１６，１９を介して第１の磁化固定層３１と第２の磁化固定層３２とを配置したので、記憶素子４１に記録を行う際に記憶素子４１に流す電流を抑制することができる。
さらに、第１の実施の形態の記憶素子３と同様に、記憶層１７を挟んで、下層に絶縁層（第１の中間層）１６を設け、上層に絶縁層（第２の中間層）１９を設けたので、記憶素子４１の絶縁破壊電圧を向上させることが可能になる。
そして、本実施の形態の記憶素子４１によれば、記憶素子４１において大きな磁気抵抗変化率を確保しつつ、記憶素子４１に記録を行う際に記憶素子４１に流す電流を抑制し、かつ、記憶素子４１の絶縁破壊電圧を向上させることが可能になる。これにより、特性バランスに優れた記憶素子４１を構成することができる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
また、スピン注入により記憶素子４１に記録を行う際に、記憶素子４１に流す電流を抑制することが可能になるので、記憶素子４１に記録を行う際の消費電力を低減することが可能になる。
これにより、本実施の形態の記憶素子４１によりメモリセルを構成した、メモリ全体の消費電力を低減することが可能になる。
従って、情報保持特性が優れた、安定して動作する信頼性の高いメモリを実現することができ、記憶素子４１を備えたメモリにおいて、消費電力を低減することができる。
＜４．変形例＞
次に、図２に示した第１の実施の形態の記憶素子３に対する変形例の記憶素子の断面図を、図４に示す。
図４に示す記憶素子４２は、記憶層１７の下層の絶縁層（第１の中間層）１６と記憶層１７との間に非磁性導体層１８を配置して、絶縁層１６と非磁性導体層１８との積層構造３３を構成し、記憶層１７の上層の絶縁層１９は絶縁層１９単独としている。即ち、図２に示した第１の実施の形態の記憶素子３とは、非磁性導体層１８の位置が、記憶層１７に対して上下逆になった構成である。
その他の構成は、図２に示した第１の実施の形態の記憶素子３と同様であるので、重複説明を省略する。
図４に示す記憶素子４２によれば、記憶層１７の下層の絶縁層（第１の中間層）１６と記憶層１７との間に非磁性導体層１８を配置したので、図２に示した第１の実施の形態の記憶素子３と同様に、大きな磁気抵抗変化率を確保することが可能になる。
次に、図３に示した第２の実施の形態の記憶素子４１に対する変形例の記憶素子の断面図を、図５に示す。
図５に示す記憶素子４３は、記憶層１７の下層の絶縁層１６と第１の磁化固定層３１との間に非磁性導体層１８を配置して、非磁性導体層１８と絶縁層１６との積層構造３３を構成し、記憶層１７の上層の絶縁層１９は絶縁層１９単独としている。即ち、図３に示した第１の実施の形態の記憶素子４１とは、非磁性導体層１８の位置が、記憶層１７に対して上下逆になった構成である。
その他の構成は、図３に示した第２の実施の形態の記憶素子４１と同様であるので、重複説明を省略する。
図５に示す記憶素子４３によれば、記憶層１７の下層の絶縁層１６と第１の磁化固定層３１との間に非磁性導体層１８を配置したので、図３に示した第２の実施の形態の記憶素子４１と同様に、大きな磁気抵抗変化率を確保することが可能になる。
上述の各実施の形態及び変形例では、第１の磁化固定層３１の最も絶縁層１６に近い強磁性層１５の磁化Ｍ１５と、第２の磁化固定層３２の最も絶縁層１９に近い強磁性層２０の磁化Ｍ２０とが、向きが互いに反平行であった。
本発明は、記憶層の上下の磁化固定層の最も中間層（絶縁層）に近い強磁性層の磁化の向きが反平行である場合に限らず、これらの強磁性層の磁化の向きが平行である場合も含む。
なお、前述したように、これらの強磁性層の磁化の向きが反平行であることにより、磁化の向きが平行である場合と比較して、スピン注入の効率を高めることができる。
上述の各実施の形態では、第１の磁化固定層３１が２層の積層フェリ構造で、第２の磁化固定層３２が３層の積層フェリ構造となっていた。
これに対して、例えば、一方の磁化固定層を単層の強磁性層として、他方の磁化固定層を２層の積層フェリ構造として、２つの磁化固定層の最も中間層に近い強磁性層の磁化の向きが反平行になるように構成してもよい。
本発明の記憶素子においては、各磁化固定層の最も中間層（絶縁層）に近い強磁性層の磁化の向きが互いに反平行になっていれば、第１の磁化固定層及び第２の磁化固定層をそれぞれ構成する強磁性層の数は、特に限定されない。
そして、前述したように、一方の磁化固定層の強磁性層を奇数とし、他方の磁化固定層の強磁性層を偶数とすれば、反強磁性層に対する磁場中熱処理により、各磁化固定層の最も中間層に近い強磁性層の磁化の向きを互いに反平行とすることができる。
＜５．実験＞
ここで、本発明の記憶素子の構成において、特性を調べた。
実際には、メモリには、図１や図６や図７に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウェハにより検討を行った。
（実施例１）
厚さ０．７２５ｍｍのシリコン基板上に、厚さ３００ｎｍの熱酸化膜を形成し、その上に図２に示した構成の記憶素子３を形成した。
具体的には、図２に示した構成の記憶素子３において、各層の材料及び膜厚を、下記の膜構成１に示すように選定した。即ち、下地膜１１を膜厚１０ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、第１の磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、非磁性層１４を膜厚０．８ｎｍのＲｕ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜とした。また、トンネル絶縁層となる絶縁層（バリア層）１６を膜厚０．９ｎｍの酸化マグネシウム膜、記憶層１７を膜厚２ｎｍのＣｏＦｅＢ膜、非磁性導体層１８を膜厚０．５ｎｍのＲｕ膜、絶縁層１９を膜厚０．７ｎｍの酸化マグネシウム膜とした。また、第２の磁化固定層３２を構成する強磁性層２０を膜厚２．５ｎｍのＣｏＦｅＢ膜、非磁性層２１を膜厚０．８ｎｍのＲｕ膜、強磁性層２２を膜厚４ｎｍのＣｏＦｅ膜、非磁性層２３を膜厚０．８ｎｍのＲｕ膜、強磁性層２４を膜厚２ｎｍのＣｏＦｅ膜とした。また、反強磁性層２５を膜厚２０ｎｍのＰｔＭｎ膜、キャップ層２６を膜厚５ｎｍのＴａ膜とした。また、下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けた。なお、記憶層１７及び強磁性層１５，２０のＣｏＦｅＢ膜の組成はＣｏ４０Ｆｅ２０Ｂ（原子％）、反強磁性層１２，２５のＰｔＭｎ膜の組成はＰｔ５０Ｍｎ５０（原子％）、強磁性層１３，２２，２４のＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０(原子％)とした。
このようにして、記憶素子３の各層を形成した。
膜構成１：Ta(10)/Cu(100)/PtMn(20)/CoFe(2)/Ru(0.8)/CoFeB(2.5)/MgO(0.9)/CoFeB(2)/Ru(0.5)/MgO(0.7)/CoFeB(2.5)/Ru(0.8)/CoFe(4)/Ru(0.8)/CoFe(2)/PtMn(20)/Ta(5) (単位：ｎｍ)
酸化マグネシウム膜から成る絶縁層１６，１９以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム（ＭｇＯ）膜から成る絶縁層１６，１９は、ＲＦマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子３の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３６０℃・２時間の熱処理を行い、反強磁性層１２，２５のＰｔＭｎ膜の規則化熱処理を行った。
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
その後、電子ビーム描画装置により記憶素子３のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子３を形成した。記憶素子３部分以外は、ワード線のＣｕ層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子３のパターンを、短軸０．０９μｍ×長軸０．１８μｍの楕円形状として、記憶素子３の面積抵抗値（Ωμｍ2）が２０Ωμｍ2となるようにした。
次に、記憶素子３部分以外を、厚さ１００ｎｍ程度のＡｌ２Ｏ３のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、実施例１の記憶素子３の試料を作製した。
（実施例２）
厚さ０．７２５ｍｍのシリコン基板上に、厚さ３００ｎｍの熱酸化膜を形成し、その上に図３に示した構成の記憶素子４１を形成した。
具体的には、図３に示した構成の記憶素子４１において、各層の材料及び膜厚を、下記の膜構成２に示すように選定した。即ち、下地膜１１を膜厚１０ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、第１の磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、非磁性層１４を膜厚０．８ｎｍのＲｕ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜とした。また、トンネル絶縁層となる絶縁層（バリア層）１６を膜厚０．９ｎｍの酸化マグネシウム膜、記憶層１７を膜厚２ｎｍのＣｏＦｅＢ膜、絶縁層１９を膜厚０．７ｎｍの酸化マグネシウム膜、非磁性導体層１８を膜厚０．５ｎｍのＲｕ膜とした。また、第２の磁化固定層３２を構成する強磁性層２０を膜厚２．５ｎｍのＣｏＦｅＢ膜、非磁性層２１を膜厚０．８ｎｍのＲｕ膜、強磁性層２２を膜厚４ｎｍのＣｏＦｅ膜、非磁性層２３を膜厚０．８ｎｍのＲｕ膜、強磁性層２４を膜厚２ｎｍのＣｏＦｅ膜とした。また、反強磁性層２５を膜厚２０ｎｍのＰｔＭｎ膜、キャップ層２６を膜厚５ｎｍのＴａ膜とした。また、下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けた。なお、記憶層１７及び強磁性層１５，２０のＣｏＦｅＢ膜の組成はＣｏ４０Ｆｅ２０Ｂ（原子％）、反強磁性層１２，２５のＰｔＭｎ膜の組成はＰｔ５０Ｍｎ５０（原子％）、強磁性層１３，２２，２４のＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０(原子％)とした。
このようにして、記憶素子４１の各層を形成した。
以降は、実施例１と同様のプロセスを用いて、実施例２の記憶素子４１の試料を作製した。
膜構成２：Ta(10)/Cu(100)/PtMn(20)/CoFe(2)/Ru(0.8)/CoFeB(2.5)/MgO(0.9)/CoFeB(2)/MgO(0.7)/Ru(0.5)/CoFeB(2.5)/Ru(0.8)/CoFe(4)/Ru(0.8)/CoFe(2)/PtMn(20)/Ta(5) (単位：ｎｍ)
（比較例１）
実施例１の記憶素子３と同じ構成で下地層１１から記憶層１７までの各層を形成した後に、記憶層１７の直上にキャップ層２６を形成した構造の試料を比較例として作製した。各層の材料及び膜厚は、下記の膜構成３に示すように選定した。即ち、下地膜１１を膜厚１０ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、非磁性層１４を膜厚０．８ｎｍのＲｕ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜とした。また、トンネル絶縁層となる絶縁層（バリア層）１６を膜厚１．０ｎｍの酸化マグネシウム膜、記憶層１７を膜厚２ｎｍのＣｏＦｅＢ膜、キャップ層２６を膜厚５ｎｍのＴａ膜とした。また、下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けた。
このようにして、記憶素子の各層を形成した。
以降は、実施例１と同様のプロセスを用いて、比較例１の記憶素子の試料を作製した。
膜構成３：Ta(10)/Cu(100)/PtMn(20)/CoFe(2)/Ru(0.8)/CoFeB(2.5)/MgO(1.0)/CoFeB(2)/Ta(5) (単位：ｎｍ)
（比較例２）
実施例１の記憶素子３の構成の上層の中間層の積層構造（非磁性導体層１８と絶縁層１９）３３を、膜厚４ｎｍのＣｕ膜に置き換えた構造の試料を比較例２として作製した。各層の材料及び膜厚は、下記の膜構成４に示すように選定した。即ち、下地膜１１を膜厚１０ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、第１の磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、非磁性層１４を膜厚０．８ｎｍのＲｕ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜とした。また、トンネル絶縁層となる絶縁層（バリア層）１６を膜厚０．９ｎｍの酸化マグネシウム膜、記憶層１７を膜厚２ｎｍのＣｏＦｅＢ膜として、その上に膜厚４ｎｍのＣｕ膜を形成した。また、第２の磁化固定層３２を構成する強磁性層２０を膜厚２．５ｎｍのＣｏＦｅＢ膜、非磁性層２１を膜厚０．８ｎｍのＲｕ膜、強磁性層２２を膜厚４ｎｍのＣｏＦｅ膜、非磁性層２３を膜厚０．８ｎｍのＲｕ膜、強磁性層２４を膜厚２ｎｍのＣｏＦｅ膜とした。また、反強磁性層２５を膜厚２０ｎｍのＰｔＭｎ膜、キャップ層２６を膜厚５ｎｍのＴａ膜とした。また、下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けた。
このようにして、記憶素子の各層を形成した。
以降は、実施例１と同様のプロセスを用いて、比較例２の記憶素子の試料を作製した。
膜構成４：Ta(10)/Cu(100)/PtMn(20)/CoFe(2)/Ru(0.8)/CoFeB(2.5)/MgO(0.9)/CoFeB(2)/Cu(4)/CoFeB(2.5)/Ru(0.8)/CoFe(4)/Ru(0.8)/CoFe(2)/PtMn(20)/Ta(5) (単位：ｎｍ)
（比較例３）
実施例１の記憶素子３の構成の上層の中間層の積層構造（非磁性導体層１８と絶縁層１９）３３を、膜厚０．７ｎｍのＭｇＯ膜に置き換えた構造の試料を比較例３として作製した。各層の材料及び膜厚は、下記の膜構成５に示すように選定した。即ち、下地膜１１を膜厚１０ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、第１の磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、非磁性層１４を膜厚０．８ｎｍのＲｕ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜とした。また、トンネル絶縁層となる絶縁層（バリア層）１６を膜厚０．９ｎｍの酸化マグネシウム膜、記憶層１７を膜厚２ｎｍのＣｏＦｅＢ膜として、その上に膜厚０．７ｎｍのＭｇＯ膜を形成した。また、第２の磁化固定層３２を構成する強磁性層２０を膜厚２．５ｎｍのＣｏＦｅＢ膜、非磁性層２１を膜厚０．８ｎｍのＲｕ膜、強磁性層２２を膜厚４ｎｍのＣｏＦｅ膜、非磁性層２３を膜厚０．８ｎｍのＲｕ膜、強磁性層２４を膜厚２ｎｍのＣｏＦｅ膜とした。また、反強磁性層２５を膜厚２０ｎｍのＰｔＭｎ膜、キャップ層２６を膜厚５ｎｍのＴａ膜とした。また、下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けた。
このようにして、記憶素子の各層を形成した。
以降は、実施例１と同様のプロセスを用いて、比較例３の記憶素子の試料を作製した。
膜構成５：Ta(10)/Cu(100)/PtMn(20)/CoFe(2)/Ru(0.8)/CoFeB(2.5)/MgO(0.9)/CoFeB(2)/MgO(0.7)/CoFeB(2.5)/Ru(0.8)/CoFe(4)/Ru(0.8)/CoFe(2)/PtMn(20)/Ta(5) (単位：ｎｍ)
以上、作製した実施例及び比較例の記憶素子の各試料に対して、それぞれ以下のようにして、特性の評価を行った。
（トンネル磁気抵抗効果の測定）
本発明による記憶素子の抵抗変化率を評価する目的で、トンネル磁気抵抗効果（ＴＭＲ）の測定を行った。
記憶素子に外部磁場を掃引して、磁場に依存した抵抗値を測定した。そして、磁化Ｍ１５とＭ２０の向きが反平行の場合の高抵抗状態の抵抗値と、平行の場合の低抵抗状態の抵抗値とからＴＭＲ＝（高抵抗−低抵抗）／低抵抗×１００として、ＴＭＲを算出した。
（反転電流値の測定）
本発明による記憶素子の書き込み特性を評価する目的で、反転電流値の測定を行った。 記憶素子に１０μｓから１００ｍｓのパルス幅の電流を流して、その後の記憶素子の抵抗値を測定した。さらに、記憶素子に流す電流量を変化させて、記憶層の磁化の向きが反転する電流値を求めた。この電流値のパルス幅依存性をパルス幅１ｎｓに外挿した値を、反転電流値とした。
（トンネルバリア破壊耐圧の測定）
本発明による記憶素子の破壊耐圧を評価する目的で、破壊耐圧の測定を行った。記憶素子に１０μｓのパルス幅の電圧を印加して、記憶素子が絶縁破壊する電圧を測定した。
上記実験の各試料の測定結果を、表１に示す。
Figure 0005504704
表１より、実施例１及び実施例２は、反転電流が±３５０Ａ、ＴＭＲが１５０％、破壊耐圧が１．７Ｖと、比較例１〜比較例３の特性と比較して、全てでバランス良く高い特性が得られていることがわかる。
比較例１は、標準的なシングルピン（記憶層に対して磁化固定層が１つ）のトンネル磁気抵抗素子であるため、ＴＭＲは１６０％と大きな値になっている。しかし、実施例と比較してスピン注入効率が大きくないため、反転電流が大きくなっている。また、トンネルバリアが記憶素子中に１層しかないため、絶縁破壊耐圧も実施例より小さくなっている。
比較例２は、上層の中間層がＣｕ膜のみ、下層の中間層がＭｇＯ膜のデュアルピン構造のトンネル磁気抵抗素子であるため、ＴＭＲも比較例１と同じく、大きな値が得られている。また、デュアルピン構造に起因したスピン注入効率向上の効果が見られるため、反転電流も実施例とほぼ同程度まで小さくなっている。しかしながら、トンネルバリアが記憶素子中に１層しかないため、絶縁破壊耐圧は実施例より小さくなっている。
比較例３は、上層の中間層がＭｇＯ膜のみ、下層の中間層がＭｇＯ膜のデュアルピン構造のトンネル磁気抵抗素子であるため、スピン注入効率向上の効果が見られ、反転電流は実施例と同様の値まで小さくなっている。また、記憶素子中に２層のトンネルバリアが存在することに起因した分圧効果により、絶縁破壊耐圧も実施例と同様の大きな値が得られている。しかしながら、上下のトンネル磁気抵抗効果が打ち消し合い、ＴＭＲは非常に小さい値になっている。
以上より、実施例１及び実施例２のように、本発明の記憶素子を用いることにより、大きな磁気抵抗変化率を確保しつつ、スピン注入時の電流を抑制し、かつ、記憶素子の絶縁破壊電圧を向上させることができき、特性の優れたメモリの形成が可能になる。
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
１ ゲート電極（アドレス配線）、３，４１，４２，４３ 記憶素子、６ ビット線（アドレス配線）、１１ 下地層、１２，２５ 反強磁性層、１３，１５，２０，２２，２４ 強磁性層、１４，１８，２１，２３ 非磁性層、１６ 絶縁層（第１の中間層）、１７ 記憶層、１９ 絶縁層（第２の中間層）、２６ キャップ層、３１ 第１の磁化固定層、３２ 第２の磁化固定層、３３ 積層構造

Claims (8)

  1. 情報を磁性体の磁化状態により保持する記憶層と、
    前記記憶層を挟むように設けられた、絶縁体から成る、第１の中間層及び第２の中間層と、
    前記第１の中間層の前記記憶層とは反対側に配置された第１の磁化固定層と、
    前記第２の中間層の前記記憶層とは反対側に配置された第２の磁化固定層と、
    前記第１の中間層、或いは、前記第２の中間層のいずれか一方と、前記記憶層との間に設けられた非磁性導体層とを含み、
    前記非磁性導体層の材料に、Ｏｓ，Ｂｉ，Ｂ，Ｃ，Ｐｄ，Ｐｔが用いられ、
    前記第１の磁化固定層及び前記第２の磁化固定層は、非磁性層を介して積層された複数の強磁性層から構成される積層フェリ構造であり、前記第１の磁化固定層が２層の強磁性層から構成され、前記第２の磁化固定層が３層の強磁性層から構成され、
    前記第１の磁化固定層及び前記第２の磁化固定層は、それぞれを構成する強磁性層のうち、最も前記記憶層に近い側の強磁性層の磁化の向きが反平行であり、
    積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる
    記憶素子。
  2. 情報を磁性体の磁化状態により保持する記憶層と、
    前記記憶層を挟むように設けられた、絶縁体から成る、第１の中間層及び第２の中間層と、
    前記第１の中間層の前記記憶層とは反対側に配置された第１の磁化固定層と、
    前記第２の中間層の前記記憶層とは反対側に配置された第２の磁化固定層と、
    前記第１の中間層と前記第１の磁化固定層との間、或いは、前記第２の中間層と前記第２の磁化固定層との間のいずれか一方に設けられた非磁性導体層とを含み、
    前記非磁性導体層の材料に、Ｏｓ，Ｂｉ，Ｂ，Ｃ，Ｐｄ，Ｐｔが用いられ、
    前記第１の磁化固定層及び前記第２の磁化固定層は、非磁性層を介して積層された複数の強磁性層から構成される積層フェリ構造であり、前記第１の磁化固定層が２層の強磁性層から構成され、前記第２の磁化固定層が３層の強磁性層から構成され、
    前記第１の磁化固定層及び前記第２の磁化固定層は、それぞれを構成する強磁性層のうち、最も前記記憶層に近い側の強磁性層の磁化の向きが反平行であり、
    積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる
    記憶素子。
  3. 前記第１の中間層及び前記第２の中間層のうち、前記非磁性導体層が設けられていない中間層がＭｇＯである、請求項１又は請求項２のいずれか１項に記載の記憶素子。
  4. 前記第１の中間層及び前記第２の中間層のうち、前記非磁性導体層が設けられていない中間層のトンネル抵抗が、前記非磁性導体層が設けられている中間層のトンネル抵抗よりも大きい、請求項１又は請求項２のいずれか１項に記載の記憶素子。
  5. 情報を磁性体の磁化状態により保持する記憶層と、
    前記記憶層を挟むように設けられた、絶縁体から成る、第１の中間層及び第２の中間層と、
    前記第１の中間層の前記記憶層とは反対側に配置された第１の磁化固定層と、
    前記第２の中間層の前記記憶層とは反対側に配置された第２の磁化固定層と、
    前記第１の中間層、或いは、前記第２の中間層のいずれか一方と、前記記憶層との間に設けられた非磁性導体層とを含み、
    前記非磁性導体層の材料に、Ｏｓ，Ｂｉ，Ｂ，Ｃ，Ｐｄ，Ｐｔが用いられ、
    前記第１の磁化固定層及び前記第２の磁化固定層は、非磁性層を介して積層された複数の強磁性層から構成される積層フェリ構造であり、前記第１の磁化固定層が２層の強磁性層から構成され、前記第２の磁化固定層が３層の強磁性層から構成され、
    前記第１の磁化固定層及び前記第２の磁化固定層は、それぞれを構成する強磁性層のうち、最も前記記憶層に近い側の強磁性層の磁化の向きが反平行であり、
    積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子と、
    前記記憶素子に前記積層方向の電流を供給する配線とを含む
    メモリ。
  6. 情報を磁性体の磁化状態により保持する記憶層と、
    前記記憶層を挟むように設けられた、絶縁体から成る、第１の中間層及び第２の中間層と、
    前記第１の中間層の前記記憶層とは反対側に配置された第１の磁化固定層と、
    前記第２の中間層の前記記憶層とは反対側に配置された第２の磁化固定層と、
    前記第１の中間層と前記第１の磁化固定層との間、或いは、前記第２の中間層と前記第２の磁化固定層との間のいずれか一方に設けられた非磁性導体層とを含み、
    前記非磁性導体層の材料に、Ｏｓ，Ｂｉ，Ｂ，Ｃ，Ｐｄ，Ｐｔが用いられ、
    前記第１の磁化固定層及び前記第２の磁化固定層は、非磁性層を介して積層された複数の強磁性層から構成される積層フェリ構造であり、前記第１の磁化固定層が２層の強磁性層から構成され、前記第２の磁化固定層が３層の強磁性層から構成され、
    前記第１の磁化固定層及び前記第２の磁化固定層は、それぞれを構成する強磁性層のうち、最も前記記憶層に近い側の強磁性層の磁化の向きが反平行であり、
    積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる記憶素子と、
    前記記憶素子に前記積層方向の電流を供給する配線とを含む
    メモリ。
  7. 前記第１の中間層及び前記第２の中間層のうち、前記非磁性導体層が設けられていない中間層がＭｇＯである、請求項５又は請求項６のいずれか１項に記載のメモリ。
  8. 前記第１の中間層及び前記第２の中間層のうち、前記非磁性導体層が設けられていない中間層のトンネル抵抗が、前記非磁性導体層が設けられている中間層のトンネル抵抗よりも大きい、請求項５又は請求項６のいずれか１項に記載のメモリ。
JP2009143678A 2009-06-16 2009-06-16 記憶素子及びメモリ Expired - Fee Related JP5504704B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009143678A JP5504704B2 (ja) 2009-06-16 2009-06-16 記憶素子及びメモリ
TW099117989A TW201123439A (en) 2009-06-16 2010-06-03 Memory device and memory
US12/796,802 US8194443B2 (en) 2009-06-16 2010-06-09 Memory device and memory
CN201010201355.9A CN101923889B (zh) 2009-06-16 2010-06-09 存储装置和存储器
KR1020100054822A KR20100135181A (ko) 2009-06-16 2010-06-10 기억 소자 및 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009143678A JP5504704B2 (ja) 2009-06-16 2009-06-16 記憶素子及びメモリ

Publications (2)

Publication Number Publication Date
JP2011003617A JP2011003617A (ja) 2011-01-06
JP5504704B2 true JP5504704B2 (ja) 2014-05-28

Family

ID=43305677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009143678A Expired - Fee Related JP5504704B2 (ja) 2009-06-16 2009-06-16 記憶素子及びメモリ

Country Status (5)

Country Link
US (1) US8194443B2 (ja)
JP (1) JP5504704B2 (ja)
KR (1) KR20100135181A (ja)
CN (1) CN101923889B (ja)
TW (1) TW201123439A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2013033881A (ja) * 2011-08-03 2013-02-14 Sony Corp 記憶素子及び記憶装置
KR102008402B1 (ko) 2013-03-28 2019-08-08 에스케이하이닉스 주식회사 반도체 장치, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102082328B1 (ko) 2013-07-03 2020-02-27 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
KR101581160B1 (ko) * 2015-05-20 2015-12-30 연세대학교 산학협력단 자기터널접합의 특성 측정을 위한 면수평전류 터널링 측정법
US9614003B1 (en) * 2015-10-21 2017-04-04 Globalfoundries Inc. Method of forming a memory device structure and memory device structure
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
US12063868B2 (en) 2021-03-17 2024-08-13 International Business Machines Corporation Low RA narrow base modified double magnetic tunnel junction structure
US11501810B2 (en) 2021-03-17 2022-11-15 International Business Machines Corporation Amorphous spin diffusion layer for modified double magnetic tunnel junction structure
US20220406798A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Neuromorphic ferroelectric field effect transistor (fefet) device with anti-ferroelectric buffer layer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130814A (en) * 1998-07-28 2000-10-10 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
JP2002329905A (ja) * 2001-05-02 2002-11-15 Fujitsu Ltd Ｃｐｐ構造磁気抵抗効果素子およびその製造方法
JP2003017782A (ja) 2001-07-04 2003-01-17 Rikogaku Shinkokai キャリヤスピン注入磁化反転型磁気抵抗効果膜と該膜を用いた不揮発性メモリー素子及び該素子を用いたメモリー装置
JP4371781B2 (ja) 2002-11-26 2009-11-25 株式会社東芝 磁気セル及び磁気メモリ
CN101114694A (zh) * 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
US7675129B2 (en) * 2002-12-13 2010-03-09 Japan Science And Technology Agency Spin injection device, magnetic device using the same, magnetic thin film used in the same
US6845038B1 (en) * 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
JP2006093432A (ja) * 2004-09-24 2006-04-06 Sony Corp 記憶素子及びメモリ
EP1803128B1 (en) * 2004-10-12 2014-07-16 NVE Corporation Thermomagnetically assisted spin-momentum-transfer switching memory
JP2006165265A (ja) * 2004-12-07 2006-06-22 Sony Corp 記憶素子及びメモリ
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
JP4661230B2 (ja) * 2005-01-21 2011-03-30 ソニー株式会社 記憶素子及びメモリ
JP4693450B2 (ja) 2005-03-22 2011-06-01 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2007103471A (ja) * 2005-09-30 2007-04-19 Sony Corp 記憶素子及びメモリ
JP2007299931A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
JP4455558B2 (ja) * 2006-09-08 2010-04-21 株式会社東芝 スピンｍｏｓｆｅｔ

Also Published As

Publication number Publication date
TW201123439A (en) 2011-07-01
US8194443B2 (en) 2012-06-05
CN101923889B (zh) 2014-03-12
CN101923889A (zh) 2010-12-22
JP2011003617A (ja) 2011-01-06
US20100314673A1 (en) 2010-12-16
KR20100135181A (ko) 2010-12-24

Similar Documents

Publication Publication Date Title
JP4682998B2 (ja) 記憶素子及びメモリ
US9515254B2 (en) Storage element, memory and electronic apparatus
US9735343B2 (en) Magnetic memory device and element
JP5504704B2 (ja) 記憶素子及びメモリ
JP5104090B2 (ja) 記憶素子及びメモリ
JP4277870B2 (ja) 記憶素子及びメモリ
JP2008160031A (ja) 記憶素子及びメモリ
JP2007305882A (ja) 記憶素子及びメモリ
JP2008171882A (ja) 記憶素子及びメモリ
JP2008153527A (ja) 記憶素子及びメモリ
JP2007048790A (ja) 記憶素子及びメモリ
JP2012064624A (ja) 記憶素子、メモリ装置
JP5034317B2 (ja) 記憶素子及びメモリ
JP4187021B2 (ja) 記憶素子及びメモリ
JP2012059878A (ja) 記憶素子、メモリ装置
US8445980B2 (en) Memory element and memory device
JP2006295001A (ja) 記憶素子及びメモリ
JP5803079B2 (ja) 記憶素子、メモリ装置
JP2006049436A (ja) 記憶素子及びメモリ
JP2006295000A (ja) 記憶素子及びメモリ
JP2008004625A (ja) 記憶素子及びメモリ
JP2007053143A (ja) 記憶素子、メモリ
JP5641026B2 (ja) メモリ
JP2012059807A (ja) 記憶素子、メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140303

R151 Written notification of patent or utility model registration

Ref document number: 5504704

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees