[go: up one dir, main page]

CN101060122A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101060122A
CN101060122A CNA2007100961649A CN200710096164A CN101060122A CN 101060122 A CN101060122 A CN 101060122A CN A2007100961649 A CNA2007100961649 A CN A2007100961649A CN 200710096164 A CN200710096164 A CN 200710096164A CN 101060122 A CN101060122 A CN 101060122A
Authority
CN
China
Prior art keywords
layer
semiconductor device
insulating film
well layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100961649A
Other languages
English (en)
Other versions
CN101060122B (zh
Inventor
广岛崇
五嶋一智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101060122A publication Critical patent/CN101060122A/zh
Application granted granted Critical
Publication of CN101060122B publication Critical patent/CN101060122B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/221—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34—Bipolar devices
    • H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/619—Combinations of lateral BJTs and one or more of diodes, resistors or capacitors

Landscapes

  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

本发明提供一种具有二极管元件的半导体装置，其目的在于防止由纵向型寄生双极晶体管引起的漏电流并提高电流效率。该半导体装置在N阱层(2)上设置元件分离绝缘膜(3a)，在由元件分离绝缘膜(3a)包围的N阱层(2)上形成第一P+层(4)和与第一P+层(4)分离开的第二P+层(5)。在第一P+层(4)和第二P+层(5)之间的N阱层(2)上形成电极层(10)。在元件分离绝缘膜(3a)、(3b)之间的N阱层(2)上形成接触用的N+层(3)。第一P+层(4)与阳极配线(8)连接，电极层(10)、第二P+层(5)及N+层(13)与阴极配线(12)连接。这样，在半导体基板(1)上形成利用横向型PNP双极晶体管(60)的二极管元件。

Description

半导体装置
技术领域
本发明涉及半导体装置，尤其是，涉及防止寄生电流的二极管。
背景技术
以往，通常在半导体基板上设置二极管元件。二极管作为单纯的电阻或用于得到一定电压的定电压电路的一部分等而被广泛采用。
参照附图对半导体基板上设置的现有的二极管元件进行说明。图10是表示现有的二极管元件的平面图，图11是沿图10的X-X线的剖面图。其中，在图10中省略图11中的阳极配线104及阴极配线106的图示。
在P型半导体基板100内形成有由N型杂质构成的N阱层101。然后，在P型半导体基板100与N阱层101的边界、以及在N阱层101的规定区域上环状地形成由LOCOS(Local Oxidation of Silicon：硅的局部氧化)法或STI(Shallow Trench Isolation：浅沟槽隔离)法得到的元件分离绝缘膜102a、102b、102c。
另外，在被元件分离绝缘膜102a包围的N阱层101上形成有由P型杂质构成的P+层103。P+层103经由阳极配线104与阳极电极连接，被用作为二极管元件的阳极区域。
在夹在元件分离绝缘膜102a与元件分离绝缘膜102b之间的N阱层101上形成有由N型杂质构成的接触用的N+层105。N+层105经由阴极配线106与阴极电极连接，被用作为二极管元件的阴极区域。
另外，在元件分离绝缘膜102b外侧的半导体基板100的表面上形成有由P型杂质构成的P+层107。半导体基板100经由P+层107而接地。
与上述技术相关的内容例如记载在以下的专利文献中。
专利文献1：(日本)特开2002-198436号公报
但是，在对上述的二极管元件施加顺向电压而流经电流时，则如图11所示，P+层103作为发射极区域、N阱层101作为基极区域、P型半导体基板100作为集电极区域而出现使纵型寄生双极晶体管110导通并使漏电流向半导体基板100的问题。而且，由于该问题而引起如下的各种问题：如，不能实现低耗电、不能实现所希望的集成电路(例如定电压电路)等。
发明内容
因此，本发明的目的在于提供一种半导体装置，其具有使流向半导体基板的漏电流减少并使顺向电流能力提高的二极管元件。
本发明的主要特征如下。即，本发明的半导体装置，在半导体基板上设有二极管元件，其特征在于，包括：第一导电型的阱层，其形成在所述半导体基板上，与所述二极管元件的阴极电极连接；第二导电型的第一杂质层，其与所述二极管元件的阳极电极连接，形成在所述阱层内；第二导电型的第二杂质层，其与所述二极管元件的阴极电极连接，在所述阱层内与所述第一杂质层分开而形成，由所述第一杂质层、所述阱层以及所述第二杂质层构成横向型的双极晶体管。
另外，本发明的半导体装置，在所述第一杂质层与所述第二杂质层之间的所述阱层上经由绝缘膜而形成有电极层。
进而，本发明的半导体装置，在所述第一杂质层与所述第二杂质层之间的所述阱层上设有元件分离绝缘膜。
另外，本发明的半导体装置中，所述阱层是逆向型(レトログレ一ド型)的阱层。这里所谓的逆向型是指浓度从其表面侧沿基板的深度方向升高的结构。
在本发明的半导体装置中，形成新设置横向型双极晶体管的结构。根据该结构，可减少由纵向型的寄生双极晶体管引起的、流向基板侧的电流，并且可大幅度地提高自阳极向阴极的电流效率。
附图说明
图1是说明本发明第一实施方式的半导体装置的平面图。
图2是说明本发明第一实施方式的半导体装置的剖面图。
图3是说明本发明第一实施方式的半导体装置的电流效率的图表。
图4(a)、(b)是说明本发明第一实施方式的半导体装置的电流效率的图表。
图5(a)、(b)是说明本发明第一实施方式的半导体装置的电流效率的图表。
图6是说明本发明第二实施方式的半导体装置的平面图。
图7是说明本发明第二实施方式的半导体装置的剖面图。
图8是说明本发明第二实施方式的半导体装置的电流效率的图表。
图9是说明本发明其他实施方式的半导体装置的剖面图。
图10是说明现有的半导体装置的平面图。
图11是说明现有的半导体装置的剖面图。
附图标记说明
1：P型半导体基板；2：N阱层；3a：第一元件分离绝缘膜；3b：第二元件分离绝缘膜；3c：第三元件分离绝缘膜；4：第一P+层；5：第二P+层；6：P-层；7：P-层；8：阳极配线；9：栅极绝缘膜；10：电极层；11：侧墙；12：阴极配线；13：N+层；14：第三P+层；20：元件分离绝缘膜；30：第一P+层；31：电极层；50：横向型双极晶体管；60：寄生双极晶体管；70：横向型双极晶体管；100：P型半导体基板；101：N阱层；102a～102c：元件分离绝缘膜；103：第一P+层；104：阳极配线；105：N+层；106：阴极配线；107：P+层；110：寄生双极晶体管；
具体实施方式
接下来，参照附图说明本发明的第一实施方式。图1是表示第一实施方式的具有二极管元件的半导体装置的构造的平面图，图2是沿图1的Y-Y线的剖面图。其中，在图1中省略图2中的阳极配线8和阴极配线12的图示。
在P型半导体基板1中形成有例如1μm深的N型杂质构成的N阱层2。N阱层2作为N型杂质，例如将磷(P)分别以加速电压1000KeV、注入量5×1012/cm2的条件；加速电压450KeV、注入量5×1012/cm2的条件；加速电压160KeV、注入量4.5×1012/cm2的条件离子注入到P型半导体基板1的主面，在深度方向上改变浓度。即，本实施方式的N阱层2是与基板的表面侧相比、较深部分的浓度高的所谓逆向型的阱层。另外，在本实施方式中，虽然分成多次进行离子注入，但也可以通过一次离子注入而形成N阱层，另外，还可以不是逆向型的结构。
也可以在上述离子注入之后，进行用于调整阈值(Vt)的离子注入。用于调整阈值的离子注入例如将砷(As)离子以加速电压60KeV、注入量2.3×1012/cm2的条件进行。
在N阱层2的规定区域上，在P型半导体基板1与N阱层2的边界及N阱层2外侧的半导体基板1表面上分别环状地形成有元件分离绝缘膜3a、3b、3c(例如氧化硅膜)。元件分离绝缘膜3a、3b、3c由公知的LOCOS法或STI法而形成。另外，由于STI法与LOCOS法相比，可缩小分离宽度并加深分离深度，故从谋求半导体装置的高集成化及分离能力提高的观点出发，优选使用STI法。之后，将元件分离绝缘膜3a称为第一元件分离绝缘膜，将元件分离绝缘膜3b称为第二元件分离绝缘膜，将元件分离绝缘膜3c称为第三元件分离绝缘膜。
在被第一元件分离绝缘膜3a包围的N阱层2上形成有由P型杂质构成的第一P+层4和与该第一P+层4分开形成的第二P+层5。分开距离例如为约0.3μm。通过例如将后述的电极层10或形成于电极层10侧壁上的侧墙11用作掩模，作为P型杂质，将硼(B)离子以加速电压10KeV、注入量5×1015/cm2的条件离子注入，形成第一及第二P+层4、5。
另外，与第一及第二P+层4、5邻接而分别形成低浓度的P-层6、7，形成所谓的LDD(Lightly Doped Drain：轻掺杂漏极)构造。通过将后述的电极层10用作掩模，作为P型杂质，将二氟化硼(BF2)离子以加速电压10KeV、注入量7×1013/cm2的条件离子注入而形成这些P-层6、7。另外，在不形成LDD构造的情况下，不需要该离子注入。
第一P+层4经由阳极配线8与阳极电极电连接，被用作阳极区域。另外，在本实施方式中，第一P+层4在N阱层2上形成岛状。
第二P+层5与第一P+层4分离开并且包围第一P+层4而形成环状。另外，第二P+层5经由阴极配线12与阴极电极连接。
在第一P+层4与第二P+层5之间的N阱层2上形成氧化硅膜等栅极绝缘膜9，经由该栅极绝缘膜9例如由多晶硅层等构成的电极层10包围第一P+层4而形成环状。另外，在电极层10的侧壁形成有侧墙11。该侧墙11可通过例如由CVD法沉积氧化硅膜或氮化硅膜并对该膜进行回刻而形成。
另外，电极层10经由阴极配线12与阴极电极连接。另外，电极层10的宽度与上述第一P+层4与第二P+层5的分开距离大致相同，例如为0.3μm。
这样，在本实施方式中，形成有以第一P+层4为发射极区域、以N阱层2为基极区域、以第二P+层为集电极区域的横向型双极晶体管50。另外，该基极区域更加详细而言，是N阱层2、是第一P+层4与第二P+层5之间的区域。
另外，在夹于第一元件分离绝缘膜3a与第二元件分离绝缘膜3b之间的N阱层2表面形成有由N型杂质构成的接触用的N+层13。通过作为N型杂质，例如将砷(As)离子以加速电压50KeV、注入量6×1015/cm2的条件进行离子注入而形成N+层13。N+层13经由阴极配线12与阴极电极连接。这样，在本实施方式中，由第一P+层14和N层(N阱层2及N+层13)通过PN结形成二极管。
另外，在第二元件分离绝缘膜3b与第三元件分离绝缘膜3c之间的半导体基板1表面上形成有由P型杂质构成的第三P+层14。半导体基板1经由第三P+层14接地。另外，P+层14可与第一及第二P+层4、5在同一工序中形成。
这样，在第一实施方式中，形成利用横向型PNP双极晶体管的二极管元件。
接下来，以具体例说明第一实施方式的半导体装置的构造(以下，称为第一构造)的电流效率。在此，电流效率＝阴极输出电流(安培)÷阳极输入电流(安培)×100。另外，电流损失＝(阳极输入电流-阴极输出电流)÷阳极输入电流×100。另外，以下的表示测定结果的图表中横轴中的1.E-0n〔A〕意味着1×10-n〔A〕。电流效率的测定使用Agilent 4156C(アジレント·テクノロジ一(株))而进行。
在图3中，连接四方(■)图块的线表示在第一构造中电极层10的宽度(栅极宽度＝GL)为0.3μm时的第一构造中，流入有各阳极输入电流时的电流效率。另外，连接圆(●)图块的线表示图10及图11所示的现有结构的电流效率。
由该图可判断，在此次测定的全部范围(阳极输入电流为1×10-8～1×10-1〔A〕)中，第一构造的电流效率比现有构造高。尤其是在比1×10-4〔A〕低的范围中，现有构造的电流效率约为20％，而在第一构造中大致接近100％，可见第一构造的电流效率非常高。
这样，电流效率比现有结构大幅度提高，考虑为是由于形成第一构造的横向型双极晶体管50的结构。即，如图2所示，可通过第一构造的横向型双极晶体管50的作用来抑制寄生双极晶体管60的作用，将以往流向P型半导体基板1侧的漏电流向阴极侧释放。
接下来，表示在改变电极层10宽度的情况下的测定结果，说明电流效率与横向型双极晶体管50的栅极宽度(GL)的关系。图4表示第一构造的电极层10的宽度(GL)长为0.28μm、0.30μm、0.34μm、0.54μm、0.74μm各值时的电流效率和现有结构的电流效率。图4(b)是图4(a)的区域R的局部放大图。
由图4(a)、(b)可知，电极层10的宽度(GL)越窄，横向型双极晶体管50的电流增幅率越高，相对于更大的阳极输入电流也可维持高的电流效率。因此，从提高电流效率的观点来看，优选尽可能缩短横向型双极晶体管50的栅极宽度。
另外，如图3、图4(a)、(b)所示，在第一构造中，若将阳极输入电流增大至超过1×10-4(A)，电流效率逐渐降低，若进一步增大阳极输入电流，则电流效率逐渐上升。另外，在现有结构中，在阳极输入电流超过1×10-4的范围内，电流效率逐渐上升。这些现象的详细原理还不清楚。
接下来，说明电极层与阴极配线连接时(以下，称为阴极连接)、与阳极配线连接时(以下，称为阳极连接)各自的电流效率。图5(a)表示将与上述第一构造相同构成的电极层阴极连接时的电流效率(A)及电流损失(B)，图5(b)表示将相同构成的电极层阳极连接时的电流效率(C)及电流损失(D)。
由这些测定结果可知，阴极连接比阳极连接的电流效率高。阳极连接的电流效率较低是因为：若进行阳极连接，则电极层之下成为积蓄状态而汇集电子，横向型双极晶体管50的电流增幅率(hFE)降低，故电流效率比阴极连接降低。因此，从提高电流效率的观点来看，优选将电极层如本实施方式那样地阴极连接。另外，任何连接情况下的电流效率都比现有构造的高。
另外，从提高电流效率的观点来看，考虑优选构成为N阱层2的浓度自表面侧在深度方向上增高这样的逆向型。根据所述构成，基板表面侧比深处的电流增幅率高。因此，考虑使横向型双极晶体管50的电流增幅率提高，相反，可抑制寄生双极晶体管60的电流增幅率。
接下来，参照附图说明本发明的第二实施方式。图6是表示第二实施方式的具有二极管元件的半导体装置的构造(以下，称为第二构造)的平面图，图7是沿图6的Z-Z线的剖面图。另外，与第一实施方式相同的结构标注相同的附图标记并省略其说明。虽然省略了图示，但根据需要而与第一实施方式的P-层6、7同样地向第一及第二P+层4、5内注入低浓度的离子。
设有横向型双极晶体管的构成与第一实施方式相同，但在第二实施方式中，如图6及图7所示，通过元件分离绝缘膜20将第一P+层4和第二P+层5分离，并经由该元件分离绝缘膜20的下方构成横向型PNP双极晶体管70。
元件分离绝缘膜20通过公知的LOCOS法或STI法而形成，但从缩短分离宽度并提高该横向型PNP双极晶体管的电流驱动能力的观点来看，优选使用STI法生成绝缘膜(沟道绝缘膜)。元件分离绝缘膜20的膜厚例如为0.3μm，其宽度例如为0.3μm。
这样，在第二构造中，形成有利用将元件分离绝缘膜20配置在第一P+层4与第二P+层5之间的横向型PNP双极晶体管的二极管元件。
接着，以具体例说明第二构造的电流效率。在图8中，连接叉(×)图块的线表示元件分离绝缘膜20的宽度为0.3μm时的第二结构中，流入有各阳极输入电流时的电流效率。另外，连接圆(●)图块的线表示图10及图11所示的现有构造的电流效率。
由该图可判明，在测定的全部范围(阳极输入电流为1×10-8～1×10-1〔A〕)中，第二构造的电流效率比现有构造高出约20％左右。
另外，如图8所示，在第二构造中，将阳极输入电流增大至超过1×10-4〔A〕左右，电流效率逐渐上升。另外，在现有结构中，在阳极输入电流超过1×10-4〔A〕的范围中，电流效率逐渐上升。这些现象的详细原理还不清楚，但在高于1×10-1〔A〕的范围中也预测第二构造的电流效率比现有结构高。
另外，第二构造由于在第一P+层4与第二P+层5之间形成有元件分离绝缘膜20，故耐压效果比第一构造好。因此，若对阳极(第一P+层4)侧施加图2所示的栅极绝缘膜9的耐压以上的电压，则第二构造是理想的。
这样，通过如第一及第二实施方式地设置横向型双极晶体管，能够减少由纵向型寄生晶体管引起的寄生电流，可使顺向电流能力提高。因此，通过使用这样的半导体装置可实现低耗电，并且可实现具有所希望特性的集成电路。
另外，本发明不限于上述实施方式，显然，在不脱离其主旨的范围内可进行变更。
例如，在上述实施方式中，第一P+层4在N阱层2上形成一个岛状，但也可以如图9所示形成为两个岛状(第一P+层30)并将各自的第一P+层30包围而形成电极层31、进行各种设计。另外，在第一实施方式中，设置侧墙11并具有LDD构造，但也可以对应于形成在同一半导体基板上的其他元件而不形成侧墙11或LDD结构。另外，在上述实施方式中，说明了由P型半导体基板构成的半导体装置，但也可以将本发明适用于由N型半导体基板构成的半导体装置。

Claims (8)

1.一种半导体装置，在半导体基板上设有二极管元件，其特征在于，包括：
第一导电型的阱层，其形成在所述半导体基板上，与所述二极管元件的阴极电极连接；
第二导电型的第一杂质层，其与所述二极管元件的阳极电极连接，形成在所述阱层内；
第二导电型的第二杂质层，其与所述二极管元件的阴极电极连接，在所述阱层内与所述第一杂质层分开而形成，
由所述第一杂质层、所述阱层以及所述第二杂质层构成横向型的双极晶体管。
2.如权利要求1所述的半导体装置，其特征在于，在所述第一杂质层与所述第二杂质层之间的所述阱层上经由绝缘膜而形成有电极层。
3.如权利要求2所述的半导体装置，其特征在于，所述电极层与所述阴极电极连接。
4.如权利要求2所述的半导体装置，其特征在于，所述电极层与所述阳极电极连接。
5.如权利要求1所述的半导体装置，其特征在于，在所述第一杂质层与所述第二杂质层之间的所述阱层上设有元件分离绝缘膜。
6.如权利要求5所述的半导体装置，其特征在于，所述元件分离绝缘膜为沟道绝缘膜。
7.如权利要求1～6中任一项所述的半导体装置，其特征在于，具有形成在所述阱层上的第一导电型的第三杂质层，所述第三杂质层与所述阴极电极连接。
8.如权利要求1～7中任一项所述的半导体装置，其特征在于，所述阱层是逆向型的阱层。
CN2007100961649A 2006-04-18 2007-04-18 半导体装置 Expired - Fee Related CN101060122B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006114614A JP5132077B2 (ja) 2006-04-18 2006-04-18 半導体装置
JP114614/06 2006-04-18

Publications (2)

Publication Number Publication Date
CN101060122A true CN101060122A (zh) 2007-10-24
CN101060122B CN101060122B (zh) 2012-05-30

Family

ID=38604061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100961649A Expired - Fee Related CN101060122B (zh) 2006-04-18 2007-04-18 半导体装置

Country Status (5)

Country Link
US (1) US7633139B2 (zh)
JP (1) JP5132077B2 (zh)
KR (1) KR100872272B1 (zh)
CN (1) CN101060122B (zh)
TW (1) TWI332711B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958320B (zh) * 2009-07-15 2012-06-13 奕力科技股份有限公司 半导体装置
CN103077966A (zh) * 2011-10-26 2013-05-01 索尼公司 半导体器件
CN103681485A (zh) * 2012-09-25 2014-03-26 英飞凌科技股份有限公司 用于具有晶体管片段的集成电路的系统和方法
CN105280719A (zh) * 2014-07-17 2016-01-27 株式会社东芝 半导体器件
CN110880502A (zh) * 2018-09-05 2020-03-13 无锡华润上华科技有限公司 半导体结构及电机驱动装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7829405B2 (en) * 2007-12-28 2010-11-09 Texas Instruments Incorporated Lateral bipolar transistor with compensated well regions
US8476736B2 (en) * 2011-02-18 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Low leakage diodes
JP5938242B2 (ja) * 2012-03-16 2016-06-22 株式会社豊田中央研究所 ダイオード
US9716016B2 (en) * 2012-12-20 2017-07-25 Taiwan Semiconductor Manufacturing Company Limited Electrostatic discharge (ESD) clamp
CN105609500B (zh) * 2016-01-28 2018-10-12 嘉兴爱禾电子有限公司 一种共极集成二极管

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117507A (en) * 1976-06-22 1978-09-26 Sgs-Ates Componeti Elettronici S.P.A. Diode formed in integrated-circuit structure
JPS63205946A (ja) 1987-02-23 1988-08-25 Matsushita Electronics Corp 半導体装置
US5132235A (en) * 1987-08-07 1992-07-21 Siliconix Incorporated Method for fabricating a high voltage MOS transistor
US5272371A (en) * 1991-11-19 1993-12-21 Sgs-Thomson Microelectronics, Inc. Electrostatic discharge protection structure
JP3158738B2 (ja) * 1992-08-17 2001-04-23 富士電機株式会社 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
JPH0669429A (ja) * 1992-08-20 1994-03-11 Fujitsu Ltd 半導体回路
JP3210438B2 (ja) 1992-08-28 2001-09-17 シチズン時計株式会社 データキャリアの集積回路
JPH06151900A (ja) * 1992-11-05 1994-05-31 Sanyo Electric Co Ltd 半導体装置
JPH07202225A (ja) * 1993-12-28 1995-08-04 Nec Corp 半導体装置
JPH08330439A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH09120995A (ja) * 1995-08-22 1997-05-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0969616A (ja) * 1995-08-31 1997-03-11 Texas Instr Japan Ltd 半導体装置及びその製造方法
JP4144901B2 (ja) * 1996-11-07 2008-09-03 株式会社ルネサステクノロジ 半導体集積回路装置
JP3519226B2 (ja) * 1996-12-16 2004-04-12 富士電機デバイステクノロジー株式会社 半導体装置
JPH11307786A (ja) * 1998-04-27 1999-11-05 Citizen Watch Co Ltd 半導体ダイオード
JP2000022508A (ja) * 1998-07-06 2000-01-21 Mitsubishi Electric Corp 半導体装置
JP3386042B2 (ja) * 2000-08-02 2003-03-10 日本電気株式会社 半導体装置
JP2002198436A (ja) 2000-12-25 2002-07-12 Sanyo Electric Co Ltd 半導体集積回路装置およびその製造方法
TW511270B (en) * 2001-10-18 2002-11-21 Vanguard Int Semiconduct Corp Diode structure having high electrostatic discharge protection capability and its electrostatic discharge protection circuit design
JP2003179226A (ja) * 2001-12-13 2003-06-27 Rohm Co Ltd 半導体集積回路装置
KR100800252B1 (ko) * 2002-03-05 2008-02-01 매그나칩 반도체 유한회사 씨모스 공정을 이용한 다이오드 소자의 제조 방법
US6639284B1 (en) * 2002-10-25 2003-10-28 Texas Instruments Incorporated Compensated-well electrostatic discharge protection structure
KR101006508B1 (ko) * 2003-07-23 2011-01-07 매그나칩 반도체 유한회사 반도체 소자의 소자분리막 형성방법
US7045830B1 (en) * 2004-12-07 2006-05-16 Fairchild Semiconductor Corporation High-voltage diodes formed in advanced power integrated circuit devices
JP4845410B2 (ja) * 2005-03-31 2011-12-28 株式会社リコー 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958320B (zh) * 2009-07-15 2012-06-13 奕力科技股份有限公司 半导体装置
CN103077966A (zh) * 2011-10-26 2013-05-01 索尼公司 半导体器件
CN103681485A (zh) * 2012-09-25 2014-03-26 英飞凌科技股份有限公司 用于具有晶体管片段的集成电路的系统和方法
CN103681485B (zh) * 2012-09-25 2016-10-05 英飞凌科技股份有限公司 用于具有晶体管片段的集成电路的系统和方法
CN105280719A (zh) * 2014-07-17 2016-01-27 株式会社东芝 半导体器件
CN110880502A (zh) * 2018-09-05 2020-03-13 无锡华润上华科技有限公司 半导体结构及电机驱动装置
CN110880502B (zh) * 2018-09-05 2022-10-14 无锡华润上华科技有限公司 半导体结构及电机驱动装置

Also Published As

Publication number Publication date
CN101060122B (zh) 2012-05-30
US20070241426A1 (en) 2007-10-18
TW200742096A (en) 2007-11-01
JP2007287985A (ja) 2007-11-01
JP5132077B2 (ja) 2013-01-30
TWI332711B (en) 2010-11-01
US7633139B2 (en) 2009-12-15
KR100872272B1 (ko) 2008-12-05
KR20070103311A (ko) 2007-10-23

Similar Documents

Publication Publication Date Title
CN101060122A (zh) 半导体装置
CN1215570C (zh) Mos晶体管组件
CN1104043C (zh) 带有自对准单元的mos栅极器件及其制造方法
CN1832174A (zh) 半导体装置
TWI404205B (zh) 絕緣閘雙極電晶體與快速逆向恢復時間整流器之整合結構及其製作方法
CN1695255A (zh) 半导体部件及其制造方法
CN1520616A (zh) 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
CN1828898A (zh) 半导体装置
CN109713037B (zh) 一种绝缘栅双极性晶体管器件及其制备方法
CN108780814A (zh) 半导体装置及其制造方法
US7417296B2 (en) Dielectric isolation type semiconductor device
CN1738057A (zh) 具有增强的屏蔽结构的金属氧化物半导体器件
JP2008140817A (ja) 半導体装置
US11502164B2 (en) Method of manufacturing semiconductor integrated circuit
CN1838431A (zh) 双极性装置
CN1577892A (zh) 高压组件及其制造方法
KR101763167B1 (ko) 반도체 장치
CN101288176A (zh) Soi沟槽横型igbt
CN1841684A (zh) 半导体装置的制造方法
CN1755941A (zh) 具有沟槽扩散区的mos器件及其形成方法
CN1366349A (zh) 半导体装置及其制造方法
US8207575B2 (en) Semiconductor device and method of manufacturing the same
CN1770410A (zh) 半导体装置及其制造方法
CN1355934A (zh) 半导体及其制造方法
CN205542791U (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20210418

CF01 Termination of patent right due to non-payment of annual fee