[go: up one dir, main page]

KR101006508B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR101006508B1
KR101006508B1 KR1020030050620A KR20030050620A KR101006508B1 KR 101006508 B1 KR101006508 B1 KR 101006508B1 KR 1020030050620 A KR1020030050620 A KR 1020030050620A KR 20030050620 A KR20030050620 A KR 20030050620A KR 101006508 B1 KR101006508 B1 KR 101006508B1
Authority
KR
South Korea
Prior art keywords
trench
film
pad
forming
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030050620A
Other languages
English (en)
Other versions
KR20050011488A (ko
Inventor
이준현
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030050620A priority Critical patent/KR101006508B1/ko
Priority to US10/705,010 priority patent/US7018927B2/en
Publication of KR20050011488A publication Critical patent/KR20050011488A/ko
Application granted granted Critical
Publication of KR101006508B1 publication Critical patent/KR101006508B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 STI(Shallow Trench Isolation) 공정을 이용한 소자분리막 형성방법을 개시한다. 개시된 본 발명은, 실리콘 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계; 상기 패드질화막과 패드산화막 및 실리콘 기판을 식각하여 실리콘 기판 내에 트렌치를 형성하는 단계; 상기 트렌치 내부에 측벽산화막을 형성하는 단계; 상기 패드질화막을 제거하는 단계; 상기 측벽산화막 표면에 질화막을 형성하는 단계; 상기 트렌치 내부에만 질화막이 존재하도록 질화막을 평탄화하는 단계; 상기 패드산화막 및 측벽산화막을 선택적으로 제거하는 단계; 상기 실리콘 기판 부분 전체를 산화막화 시키는 단계; 상기 트렌치 내부에 존재하는 질화막 및 산화막을 제거하여 트렌치 바닥면을 노출시키는 단계; 및 상기 트렌치 내부에 SEG를 성장시키는 단계를 포함한다. 본 발명에 따르면, 실리콘 기판 영역에 트렌치를 형성하고, 측벽산화막에 질화막을 증착하여 트렌치 내부에 질화막이 존재하도록 질화막 표면을 연마하고, 실리콘 기판 영역을 산화 공정을 통해 산화막으로 형성함으로써, 소자분리막 형성 이후의 게이트 공정을 수행하기 전에 소자분리막과 액티브 영역의 경계에서 모트가 발생되는 것을 효과적으로 방지할 수 있다.

Description

반도체 소자의 소자분리막 형성방법{METHOD FOR FORMING ELEMENT ISOLATION LAYER OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1e는 종래의 STI 공정을 이용한 반도체 소자분리막 형성방법을 설명하기 위한 공정별 단면도.도 2a 내지 도 2j는 본 발명의 실시예에 따른 소자분리막 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 실리콘 기판 22 : 패드산화막
23 : 패드질화막 24 : 감광막 패턴
27 : 측벽산화막 31 : 질화막
33a : 소자분리막
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는, STI(Shallow Trench Isolation) 공정을 이용한 소자분리막 형성에서의 모트(Moat)를 개선할 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다.
반도체 기술의 진보와 더불어 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 칫수의 고정밀화에 대한 요구가 점점 높아지고 있다.
이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다. 이것은 고집적 소자로 갈수록 소자 영역의 폭이 감소되고 있는 추세에서 상대적으로 소자 영역의 폭을 증가시키기 위해서는 소자분리 영역의 폭을 감소시켜야만 하기 때문이다.
여기서, 기존의 소자분리막은 로커스(LOCOS) 공정에 의해 형성되어져 왔는데, 상기 로커스 공정에 의한 소자분리막은, 주지된 바와 같이, 그 가장자리 부분에서 새부리 형상의 버즈-빅(bird's-beak)이 발생되기 때문에 소자 분리막의 면적을 증대시키면서 누설전류를 발생시키는 단점이 있다.
따라서, 상기 로커스 공정에 의한 소자분리막의 형성방법을 대신해서 적은 폭을 가지면서 우수한 소자 분리 특성을 갖는 STI(Shallow Trench Isolation) 공정을 이용한 소자분리막의 형성방법이 제안되었고, 현재 대부분의 반도체 소자는 STI 공정을 적용해서 소자분리막을 형성하고 있다.
이러한 STI 공정을 적용한 소자분리막 형성방법에 대해 도 1a 내지 도 1d를 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래의 STI 공정을 이용한 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.
종래 기술에 따른 반도체 소자의 소자분리막 형성방법은, 도 1a에 도시된 바와 같이, 실리콘 기판(1) 상에 패드산화막(2)과 패드질화막(3)을 차례로 형성한 다 음, 소자분리 영역에 해당하는 기판부분이 노출되도록 상기 패드질화막(3) 부분을 식각한 후 이어 그 아래의 패드산화막 부분(2)과 반도체 기판(1) 부분을 순차적으로 과도 식각하여 반도체 기판(1) 내에 트렌치(4)를 형성한다.
이어서, 도 1b에 도시된 바와 같이, 상기 트렌치 식각을 형성한 후에 트렌치를 완전 매립하도록 기판의 전 영역 상에 HDP(High Density Plasma) 산화막(5)을 증착한다. 이때, 트렌치(4) 영역 부분에 매립된 HDP 산화막(5)은 필드 산화막과 같이 소자간의 절연막 역할을 하게 된다.그 다음, 도 1c에 도시된 바와 같이, HDP 산화막(5)이 얇은 트렌치 영역 부분에 감광막 패턴(7)을 형성하고 HDP 산화막(5)이 두꺼운 실리콘 기판 영역은 노출시킨다.
그 다음, 도 1d에 도시된 바와 같이, 패드질화막(3)이 노출되도록 HDP 산화막(5)을 CMP(Chemical Mechanical Polishing) 한다.
이어서, 도 1e에 도시된 바와 같이, 트렌치 식각시 식각 장벽으로 이용된 패드질화막(3)을 제거하여 트랜치형의 소자분리막(5a)을 형성한다.
그러나, 도 1b에서와 같이, 트렌치영역 부분에 매립된 HDP 산화막보다 실리콘 기판 영역의 HDP 산화막이 더 두껍기 때문에 바로 CMP를 진행하게 되면, 필드 산화막 위로 디싱(Dishing)이 심하게 발생하여 평탄화가 되지 않는다.
또한, 도 1c에서와 같이, HDP 산화막이 얇은 트렌치 영역 부분에 감광막 패턴을 형성하고 HDP 산화막이 두꺼운 실리콘 기판 영역은 노출시킨 후에 감광막 물질을 도포하고, 포토리소그라피 공정 기술에 의한 노광 및 현상 공정을 거쳐 식각 을 진행하는 경우에 HDP 산화막의 가장자리 부분(A)에 플라즈마 이온이 집중되고 이로 인해 식각이 빠르게 진행되어 마이크로 트렌치(Micro Ternch)가 발생하게 된다.그리고, 도 1d에서와 같이, HDP 산화막을 CMP하여 평탄화 시킬 때에 마이크로 트렌치에 의한 영향으로 인해 질화막 가장자리 부분(B)에서 침식(Attack)이 발생한다.
더욱이, 도 1e에서와 같이, 질화막 제거시 HDP 산화막의 가장자리 부분(A)에 마이크로 트렌치(Micro Ternch) 발생으로 인해 트렌치에 인접한 실리콘 기판 영역의 가장자리 부분(C)에 침식이 발생한다.
따라서, 전류와 전압 곡선의 험프(Hump)현상, 트랜지스터의 폭이 감소함에 따라 문턱전압이 감소하여 발생하는 인버스 네로우 위쓰 이펙트(Inverse Narrow Width Effect : INWE) 현상 등의 문제점이 발생하게 되어 반도체 소자가 비정상적으로 동작하게 된다.따라서, 본 발명은 상기와 같은 종래 문제점을 해결하기 위해 안출된 것으로서, 액티브 영역 경계에서의 발생하는 모트를 억제할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 실리콘 기판 상에 패드산화막과 패드질화막을 차례로 형성하는 단계; 상기 패드질화막과 패드산화막 및 실리콘 기판을 식각하여 실리콘 기판 내에 트렌치를 형성하는 단계; 상기 트렌치 내부에 측벽산화막을 형성하는 단계; 상기 패드질화막을 제거하는 단계; 상기 측벽산화막 표면에 질화막을 형성하는 단계; 상기 트렌치 내부에만 질화막이 존재하도록 질화막을 평 탄화하는 단계; 상기 패드산화막 및 측벽산화막을 선택적으로 제거하는 단계; 상기 실리콘 기판 부분 전체를 산화막화 시키는 단계; 상기 트렌치 내부에 존재하는 질화막 및 산화막을 제거하여 트렌치 바닥면을 노출시키는 단계; 및 상기 트렌치 내부에 SEG를 성장시키는 단계를 포함하는 것을 특징으로 한다.(실시예)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.
도 2a 내지 도 2j는 본 발명의 실시예에 따른 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.
본 발명의 바람직한 실시예는, 도 2a에 도시된 바와 같이, 실리콘 기판(21) 상에 패드산화막(22)과 패드질화막(23) 및 소자분리 영역을 한정하는 감광막 패턴(24)을 차례로 형성한다. 이때, 감광막 패턴(24)은 기존의 필드(Field) 영역을 오픈(Open)하여 형성하는 것과 달리 리버스(Reverse)방식을 사용하여 필드 영역이 될 부분을 클로즈(Close)하고 액티브 영역이 될 부분을 오픈하여 형성한다.
그 다음, 도 2b에 도시된 바와 같이, 노출된 패드질화막(23) 부분 및 그 아래의 패드산화막(22) 부분을 순차적으로 식각한 후 계속해서 노출된 기판 부분을 식각하여 트렌치(25)를 형성한다. 이때, 패드질화막(23) 식각시 건식 방식에 따라 CHF3, CF4, O2 및 Ar의 조합으로 활성화된 플라즈마를 사용하여 식각 공정을 수행하며, 이때에 CHF3 및 CF4 대신 "CxFy"를 사용할 수 있다. 여기에서, x, y는 자연수를 말한다.또한, 트렌치(25) 식각시 건식 방식에 따라 Cl2, HBr, He, O2 및 Ar의 조합으로 활성화된 플라즈마를 사용하여 식각 공정을 수행한다. 이때, He를 생략하고 Cl2, HBr, O2 및 Ar의 조합으로 활성화된 플라즈마를 사용하여 식각 공정을 수행할 수도 있고, HBr 및 He를 생략하고 Cl2, O2 및 Ar의 조합으로 활성화된 플라즈마를 사용하여 식각 공정을 수행할 수도 있다. 그리고, 플라즈마에 N2를 추가할 수도 있다.
이어서, 도 2c에 도시된 바와 같이, 트렌치 식각 후에 트렌치(25) 내부에 측벽산화막(27)을 형성한다. 이때, 측벽산화막(27)은 실리콘 기판(21)에 실리콘 성분이 존재하기 때문에 트렌치(25) 내부에만 형성되며, 패드질화막(23)에는 측벽산화막(27)이 형성되지 않는다. 또한, 트렌치(25) 내부에 측벽산화막(27)을 형성하는 이유는 질화막을 증착하는 후속공정에서 웨이퍼의 스트레스(Stress)를 방지하기 위해서이다.
그 다음, 도 2d에 도시된 바와 같이, 다운 플로우(Down Flow) 방식에 따라 CF4 및 O2 가스를 사용하여 패드질화막(23)을 식각한다. 이때, 다운 플로우 방식을 사용하여 패드질화막(23)을 식각하는 경우, 패드질화막(23) 및 패드산화막(22)의 식각 선택비가 약 12:1 이상의 비율이므로, 식각 속도가 빠르게 진행되어 패드질화막(23)이 제거되고 측벽산화막(27)이 남아있게 된다. 또한, 패드질화막(23)을 식각할 때에 H3PO4 용액을 이용한 습식 식각 방법을 사용할 수 있다. 여기에서, 제1산화막(29)은 패드산화막(22)과 측벽산화막(27)을 나타낸다. 이어서, 도 2e에 도시된 바와 같이, 제1산화막(29) 표면에 질화막(31)을 증착한다.
그 다음, 도 2f에 도시된 바와 같이, 트렌치(25) 내부에만 질화막(31)이 존재하도록 제1산화막(29) 상부의 질화막(31)을 CMP한다. 이때, 질화막(31)을 제거한 후에 질화막(31) 하부에 존재하는 제1산화막(29)까지 CMP를 진행하여도 되며, CMP를 과도하게 진행하여 질화막(31)과 제1산화막(29)을 제거하여도 된다.이어서, 도 2g에 도시된 바와 같이, 제1산화막(29) 상부의 질화막(31)을 제거한 후에 제1산화막(29)을 얇게 식각하여 실리콘 기판(21) 영역이 드러나도록 한다. 이때, 제1산화막(29)을 얇게 식각하는 방법은 BOE 또는 HF 계열 용액을 이용한 습식 식각 방법을 사용한다. 또한, "CxFy"를 근거로 한 활성화된 플라즈마를 사용하여 건식 방식에 따라 식각 공정을 진행할 수 있다. 여기에서, 활성화된 플라즈마를 사용하여 건식 식각을 진행하게 되면, 질화막과 산화막의 선택비가 높기 때문에 질화막은 얇게 식각되어 산화막을 식각하는 동안 질화막은 제거되지 않는다. 한편, HF 계열 용액을 이용한 습식 식각 방법은 실리콘 기판(21) 영역 위에 존재하는 제1산화막(29) 및 잔류하고 남아있는 이물질을 완전히 제거하기 위해 사용한다.
그 다음, 도 2h에 도시된 바와 같이, 제1산화막(29)을 얇게 제거한 후에 산화 공정을 진행하여 실리콘 기판(21) 영역에 제2산화막(33)을 형성한다. 이때, 제2산화막(33)은 실리콘 기판(21)을 기준으로 하여 상부에 60%, 하부에 40%의 비율로 형성된다. 또한, 제2산화막(33)은 소자 절연막의 역할을 하기 때문에 원하는 깊이(Depth) 만큼 산화막을 형성할 수 있다. 이와 같이, 산화 공정을 통해 제2산화막(33)을 형성하여도 질화막(31)이 트렌치 내부를 보호하고 있기 때문에 트렌치 내부에는 산화막이 형성되지 않는다.
이어서, 도 2i에 도시된 바와 같이, CF4 및 O2 가스를 이용한 다운 플로우 방 식을 사용하여 트렌치(24) 내부의 질화막(31)을 제거한다. 그리고, 잔류하고 있는 제1산화막(29)을 HF 계열 용액을 이용한 습식 식각 방법을 사용하여 제거함으로써 트렌치(24) 내부에 존재하는 실리콘 기판(21) 영역이 드러나도록 하여 소자분리막(33a)을 형성한다. 또한, 트렌치(24) 내부의 질화막(31)을 제거하기 위해 H3PO4 계열 용액을 이용한 습식 식각 방법을 사용할 수 있다.그 다음으로, 도 2j에 도시된 바와 같이, 소자분리막(33a)을 형성한 후에 SEG(Selective Epitaxial Growth)(37)를 성장시켜 소자 영역을 형성한다.
따라서, 본 발명은 실리콘 기판 영역에 트렌치를 형성하고, 측벽산화막에 질화막을 증착하여 트렌치 내부에 질화막이 존재하도록 질화막 표면을 연마하고, 실리콘 기판 영역을 산화 공정을 통해 산화막으로 형성함으로써, 소자분리막 형성 이후의 게이트 공정을 수행하기 전에 소자분리막과 액티브 영역의 경계에서 모트가 발생되는 것을 효과적으로 방지할 수 있다.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
이상에서와 같이, 본 발명에 따른 반도체 소자의 소자분리막 형성방법에 의하면, 트렌치 식각 후에 트렌치 내부에 산화 공정을 수행하여 트렌치에 인접한 실리콘 기판의 가장자리 부분을 라운딩 해 줌으로써, STI 소자에서 발생하는 험프 현 상 및 인버스 네로우 위쓰 이펙트 등과 같은 STI 소자에서 발생하는 비정상적인 동작을 효과적으로 방지할 수 있다.
또한, 트렌치 식각 후에 측벽산화막에 질화막을 증착하여 트렌치 내부에 질화막이 존재하도록 질화막 표면을 연마하고, 실리콘 기판 영역을 산화 공정을 통해 산화막으로 형성함으로써, 소자분리막과 액티브 영역의 경계에서 모트가 발생되는 것을 효과적으로 방지할 수 있다.

Claims (15)

  1. 실리콘 기판상에 패드산화막과 패드질화막을 차례로 형성하는 단계;
    상기 패드질화막과 패드산화막을 패터닝하고 패터닝된 상기 패드 질화막 및 패드 산화막을 마스크로 상기 실리콘 기판을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 내부에 측벽산화막을 형성하는 단계;
    상기 패드질화막을 제거하는 단계;
    상기 패드산화막 및 상기 측벽산화막 표면에 질화막을 형성하는 단계;
    CMP 공정으로 상기 패드산화막 상에 형성된 상기 질화막을 제거하는 단계;
    상기 질화막 제거로 노출된 상기 패드산화막을 제거하는 단계;
    상기 트렌치 양측의 상기 실리콘 기판을 산화시키어 소자분리막을 형성하는 단계;
    상기 트렌치 내부에 남아있는 상기 질화막 및 상기 측벽산화막을 제거하여 상기 트렌치 바닥의 상기 실리콘 기판을 노출시키는 단계; 및
    상기 트렌치 내부에 SEG 성장시키어 활성 영역을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  2. 제 1 항에 있어서, 상기 패드질화막을 패터닝하는 단계는 CHF3, CF4, O2 및 Ar의 조합으로 활성화된 플라즈마를 사용한 건식식각 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. 제 1 항에 있어서, 상기 트렌치를 형성하는 단계는 Cl2, HBr, He, O2및 Ar의 조합으로 활성화된 플라즈마를 사용한 건식식각 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  4. 제 1 항에 있어서, 상기 트렌치를 형성하는 단계는 Cl2, HBr, O2 및 Ar의 조합으로 활성화된 플라즈마를 사용한 건식식각 공정으로 수행되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  5. 제 1 항에 있어서, 상기 트렌치를 형성하는 단계는 Cl2, O2 및 Ar의 조합으로 활성화된 플라즈마를 사용한 건식식각 공정으로 수행되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  6. 제 3항 내지 제 5항 중 어느 한 항에 있어서, 상기 플라즈마에 N2를 추가하여 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  7. 제 1 항에 있어서, 상기 패드질화막을 제거하는 단계는 다운 플로우 방식으로 CF4 및 O2 가스를 플로우시키면서 상기 패드질화막을 식각하는 방법으로 수행되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  8. 제 7 항에 있어서, 상기 다운 플로우 방식으로 상기 패드질화막을 식각하는 과정에서 상기 패드질화막 및 상기 패드산화막의 식각 선택비를 12:1의 비율로 사용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  9. 제 1 항에 있어서, 상기 패드질화막을 제거하는 단계는 H3PO4 용액을 이용한 습식 식각 방법으로 수행되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  10. 제 1 항에 있어서, 상기 패드산화막을 제거하는 단계는 BOE 또는 HF를 이용한 습식 식각 방법으로 수행되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  11. 제 1 항에 있어서, 상기 패드산화막을 제거하는 단계는 활성화된 플라즈마를 사용하여 건식 식각 방법으로 수행되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  12. 제 1 항에 있어서, 상기 소자분리막은 산화되기 이전의 상기 트렌치 양측의 상기 실리콘 기판의 표면을 기준으로 상부에 60%, 하부에 40%의 두께 비율로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  13. 제 1 항에 있어서, 상기 트렌치 내부에 남아있는 상기 질화막을 제거하는 단계는 H3PO4 용액을 이용한 습식 식각 방법 또는 다운 플로우 방식으로 CF4 및 O2 가스를 플로우시키면서 식각하는 방법으로 수행되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  14. 삭제
  15. 삭제
KR1020030050620A 2003-07-23 2003-07-23 반도체 소자의 소자분리막 형성방법 Expired - Fee Related KR101006508B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030050620A KR101006508B1 (ko) 2003-07-23 2003-07-23 반도체 소자의 소자분리막 형성방법
US10/705,010 US7018927B2 (en) 2003-07-23 2003-11-10 Method for forming isolation film for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030050620A KR101006508B1 (ko) 2003-07-23 2003-07-23 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20050011488A KR20050011488A (ko) 2005-01-29
KR101006508B1 true KR101006508B1 (ko) 2011-01-07

Family

ID=34074940

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030050620A Expired - Fee Related KR101006508B1 (ko) 2003-07-23 2003-07-23 반도체 소자의 소자분리막 형성방법

Country Status (2)

Country Link
US (1) US7018927B2 (ko)
KR (1) KR101006508B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060105578A1 (en) * 2004-11-12 2006-05-18 Shih-Ping Hong High-selectivity etching process
KR100632653B1 (ko) * 2005-04-22 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법
JP5132077B2 (ja) * 2006-04-18 2013-01-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
KR100806351B1 (ko) 2007-02-16 2008-02-27 삼성전자주식회사 반도체 장치의 형성 방법
US9129823B2 (en) * 2013-03-15 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon recess ETCH and epitaxial deposit for shallow trench isolation (STI)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002543A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 소자분리막 형성 방법
KR100685581B1 (ko) 2000-12-11 2007-02-22 주식회사 하이닉스반도체 소자분리막 형성 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648281A (en) * 1992-09-21 1997-07-15 Siliconix Incorporated Method for forming an isolation structure and a bipolar transistor on a semiconductor substrate
KR0148296B1 (ko) * 1994-07-28 1998-12-01 문정환 반도체 소자의 격리방법
US6228746B1 (en) * 1997-12-18 2001-05-08 Advanced Micro Devices, Inc. Methodology for achieving dual field oxide thicknesses
US6188110B1 (en) * 1998-10-15 2001-02-13 Advanced Micro Devices Integration of isolation with epitaxial growth regions for enhanced device formation
KR100389923B1 (ko) * 2001-01-16 2003-07-04 삼성전자주식회사 트렌치 소자 분리구조를 가지는 반도체 소자 및 트렌치소자 분리 방법
KR20020083768A (ko) * 2001-04-30 2002-11-04 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002543A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 소자분리막 형성 방법
KR100685581B1 (ko) 2000-12-11 2007-02-22 주식회사 하이닉스반도체 소자분리막 형성 방법

Also Published As

Publication number Publication date
US20050020075A1 (en) 2005-01-27
US7018927B2 (en) 2006-03-28
KR20050011488A (ko) 2005-01-29

Similar Documents

Publication Publication Date Title
KR101006508B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100979233B1 (ko) 반도체 소자의 소자분리막 형성방법
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
KR100417853B1 (ko) Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법
KR100984854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100912987B1 (ko) 반도체 소자의 트렌치 형성 방법
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR100923764B1 (ko) Ｓｔｉ 에지 모트 방지방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
KR100588646B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100758494B1 (ko) 반도체 장치의 소자 분리 영역 및 그 형성 방법
KR100984855B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR20000013286A (ko) 반도체 장치의 소자분리막 제조방법
KR100944667B1 (ko) Ｓｔｉ 에지 모트 방지 방법
KR100475718B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100826779B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20050012654A (ko) 반도체 소자의 소자분리막 형성방법
KR20050012652A (ko) 반도체 소자의 소자분리막 형성방법
KR20050064232A (ko) 반도체 소자의 소자분리막 형성방법
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR20050012583A (ko) 반도체 소자의 소자분리막 형성방법
KR20070001553A (ko) 반도체 소자의 소자분리막 형성방법
KR20050026144A (ko) 반도체소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030723

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041006

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20080722

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030723

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20100226

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20100531

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20101130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20101230

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20101231

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20131118

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20141119

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20151118

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20161118

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20171117

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20181120

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20191119

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20201118

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20211101

Start annual number: 12

End annual number: 12

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20231010