[go: up one dir, main page]

KR100800252B1 - 씨모스 공정을 이용한 다이오드 소자의 제조 방법 - Google Patents

씨모스 공정을 이용한 다이오드 소자의 제조 방법 Download PDF

Info

Publication number
KR100800252B1
KR100800252B1 KR1020020011682A KR20020011682A KR100800252B1 KR 100800252 B1 KR100800252 B1 KR 100800252B1 KR 1020020011682 A KR1020020011682 A KR 1020020011682A KR 20020011682 A KR20020011682 A KR 20020011682A KR 100800252 B1 KR100800252 B1 KR 100800252B1
Authority
KR
South Korea
Prior art keywords
conductivity type
diode
well
high concentration
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020020011682A
Other languages
English (en)
Other versions
KR20030072113A (ko
Inventor
이상호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020011682A priority Critical patent/KR100800252B1/ko
Publication of KR20030072113A publication Critical patent/KR20030072113A/ko
Application granted granted Critical
Publication of KR100800252B1 publication Critical patent/KR100800252B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/045—Manufacture or treatment of PN junction diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 씨모스 공정을 이용한 다이오드 소자의 제조 방법에 관한 것이다. 본 발명에 의한 다이오드 소자의 제조 방법은 제 1 도전형 반도체 기판에 제 2 도전형의 웰을 형성한다. 제 2 도전형 웰에 다이오드 소자의 애노드 및 캐소드 영역을 정의하기 위한 제 1 도전형 및 제 2 도전형 웰을 형성하고, 제 1 도전형 웰에 제 2 도전형 드리프트 영역을 형성한다. 애노드, 캐소드 영역을 소자 분리하기 위한 필드 산화막을 형성하고, 제 1 도전형 웰 내에 고농도 제 1 도전형 불순물을 이온을 주입하여 고농도의 제 1 도전형 불순물 영역들을 형성하고, 그리고 드리프트 영역과 제 2 도전형 웰 내에 고농도 제 2 도전형 불순물을 이온 주입하여 고농도의 제 2 도전형 불순물 영역들을 형성한다. 그리고 제 1 및 제 2 도전형 불순물 영역들을 다이오드의 애노드 및 캐소드 전극을 위한 금속 배선을 형성한다. 따라서 본 발명에 의하면, CMOS 공정을 이용하여 다이오드 소자를 제조함으로써, 일반적인 다이오드 소자의 접합에서 고질적인 전류 누설 문제를 해결할 수 있으며, 고전압용 다이오드의 응용 분야에 사용이 가능하다.
반도체 소자, CMOS 공정, 다이오드, 고전압, 저누설

Description

씨모스 공정을 이용한 다이오드 소자의 제조 방법{METHOD OF MANUFACTURING DIODE USING CMOS PROCESS}
도 1a 내지 도 1d는 본 발명에 따른 CMOS 공정을 이용한 다이오드 소자의 제조 수순을 나타내는 단면도들; 그리고
도 2는 도 1에 의하여 형성된 다이오드 소자의 구성을 나타내는 단면도이다.
* 도면의 주요 부분에 대한 부호 설명 *
10 : 반도체 기판 12 : N 형 웰
14a : N 형 웰 14b : P 형 웰
16 : 필드 산화막 18a : N 형 불순물 영역
18b : P 형 불순물 영역 20 : 드리프트 영역
22 : 금속 배선
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 좀 더 구체적으로는 CMOS 공정을 이용한 고전압 저누설 다이오드 소자의 제조 방법에 관한 것이다.
최근 반도체 소자의 집적도를 증가시키고 제조 비용을 절감하기 위해서, 단 일 칩 내에 메모리 셀들과 CMOS 회로를 함께 제조하는 반도체 소자의 제조 기술이 증가하고 있는 실정이다. 따라서 메모리 셀 및 CMOS 회로 칩에 대한 각 공정을 공통화함으로써, 공정 절차의 간소화 및 제조 비용을 감소시킨다.
일반적으로 PN 접합 다이오드보다는 금속-반도체 접합 다이오드가 더 우수한 고속 스위칭 특성(high speed switching characteristics)을 갖는다. 이는 순방향 전압의 인가시 PN 접합과는 달리 소수 캐리어 주입(minority carrier injection)이 발생하지 않아 RC 지연(delay)이 생기지 않기 때문이다.
또한 금속-반도체 접합 다이오드는 반도체로서 실리콘을 사용하는 것이 대부분이다. 그러나, 금속-실리콘 접합 다이오드는 역방향 바이어스(reverse bias) 인가 시에 많은 누설 전류(leakage current)가 흐르기 때문에 항복 전압이 낮다. 따라서, 높은 항복 전압이 요구되어지는 고전압용 다이오드로 사용하기에는 부적절하다. 이를 보완하기 위하여 실리콘 대신에 SiC를 반도체로 사용한 금속-SiC 접합 다이오드가 많이 사용되고 있으나, 금속-SiC 접합 다이오드는 고가이어서 문제이다.
본 발명의 목적은 상술한 문제점을 해결하기 위한 것으로, CMOS 공정을 이용하여 고전압 및 저누설용 다이오드 소자의 제조 방법을 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 다이오드 소자의 제조 방법은 제 1 도전형 반도체 기판에 제 2 도전형의 웰을 형성하는 단계와, 상 기 제 2 도전형 웰에 상기 다이오드 소자의 애노드 및 캐소드 영역을 정의하기 위한 제 1 도전형 및 제 2 도전형 웰을 형성하는 단계와, 상기 제 1 도전형 웰에 제 2 도전형 드리프트 영역을 형성하는 단계와, 상기 애노드, 캐소드 영역을 소자 분리하기 위한 필드 산화막을 형성하는 단계와, 상기 제 1 도전형 웰 내에 고농도 제 1 도전형 불순물을 이온을 주입하여 고농도의 제 1 도전형 불순물 영역들을 형성하고, 상기 드리프트 영역과 상기 제 2 도전형 웰 내에 고농도 제 2 도전형 불순물을 이온 주입하여 고농도의 제 2 도전형 불순물 영역들을 형성하는 단계 및 상기 제 1 및 제 2 도전형 불순물 영역들을 상기 다이오드의 애노드 및 캐소드 전극을 위한 금속 배선을 형성하는 단계를 포함한다.
여기서 상기 금속 배선을 형성하는 단계는 상기 드리프트 영역의 상기 제 2 도전형 불순물 영역은 상기 캐소드 전극으로 형성하고, 상기 제 1 도전형 웰의 상기 제 1 도전형 불순물 영역과, 상기 제 2 도전형 웰의 상기 제 2 도전형 불순물 영역들은 상기 애노드 전극으로 형성되도록 상기 금속 배선을 연결시키는 것이 바람직하다.
따라서 본 발명에 의하면, CMOS 공정을 이용하여 다이오드 소자를 제조함으로써, 일반적인 다이오드 소자의 접합에서 고질적인 전류 누설 문제를 해결할 수 있으며, 고전압용 다이오드의 응용 분야에 사용이 가능하다.
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
도 1a 내지 도 1d는 본 발명에 따른 CMOS 공정을 이용한 다이오드 소자의 제조 수순을 나타내는 단면도들이고, 도 2는 도 1에 의하여 형성된 다이오드 소자의 구성을 나타내는 단면도이다.
도 1a를 참조하면, 본 발명에 의한 CMOS 공정을 이용한 다이오드 소자의 제조 방법은 P 형 반도체 기판(10) 표면 내의 특정 영역에 로우 리키지 다이오드(LLD : Low Leakage Diode)의 소자 분리를 위하여 이온 주입 공정, 드라이브 인 공정 등을 이용하여 선택적으로 N 형 불순물(12)을 주입한다. 이러한 구조는 누설 전류를 감소시키게 된다.
이어서 도 1b에 도시된 바와 같이, CMOS 공정을 실시한다. 즉, N 형 불순물이 주입된 영역(12) 내부에 이온 주입 공정, 드라이브 인 확산 등을 통해 P 형 웰(14b)과 N 형 웰(14a)을 형성한다.
도 1c를 참조하면, 상기 P 형 웰(14b) 영역 내에 N 형 드리프트 영역(16)을 형성한다.
그리고 도 1d에 도시된 바와 같이, 상기 반도체 기판(10) 상의 격리 영역에 일반적인 LOCOS(LOCal Oxidation of Silicon) 공정에 의해 필드 산화막(18)을 형성한다.
이어서 상기 N 형 드리프트 영역(16)과 상기 N 형 웰(14a)에 고농도 N 형 불순물(20a)을 이온 주입하고, 상기 P 형 웰(14b)에 고농도 P 형 불순물(20b) 이온을 주입한다. 여기서 CMOS 공정에서 소오스, 드레인 공정 만을 실시하고, 게이트 공정은 실시하지 않는다. 즉, 상기 P 형 웰(14b) 표면 내에 고농도 P 형 불순물 영역(20b)의 형성과, 상기 N 형 웰 (14a)표면 내에 고농도 N 형 불순물 영역(20a)의 형성으로 애노드 영역을 형성하고, 상기 N 형 드리프트 영역(16)에 고농도 N 형 불 순물 영역(20a)의 형성으로 캐소드 영역을 형성한다.
따라서 도 2에 도시된 바와 같이, 애노드 영역과 캐소드 영역에 금속 배선(22)을 형성한다. 이 때, 상기 드리프트 영역(16)의 상기 N 형 불순물 영역(20a)은 상기 다이오드의 캐소드 전극으로 형성되며, 상기 P 형 웰(14b)의 상기 P 형 불순물 영역(20b)과, 상기 N 형 웰(14b)의 상기 N 형 불순물 영역(20a)들은 상기 다이오드의 애노드 전극으로 형성되도록 금속 배선(22)을 연결한다.
상술한 바와 같이, 본 발명에 의하면, CMOS 공정을 이용하여 다이오드 소자를 제조함으로써, 일반적인 다이오드 소자의 접합에서 고질적인 전류 누설 문제를 해결할 수 있으며, 고전압용 다이오드의 응용 분야에 사용이 가능하다.
뿐만 아니라, 다이오드 소자 제조시, CMOS 공정을 이용함으로써 제조 공전의 절차가 간소화되며, 이로 인하여 제조 단가가 절감될 수 있다.

Claims (2)

  1. 다이오드 소자의 제조 방법에 있어서:
    제 1 도전형 반도체 기판에 제 2 도전형의 웰을 형성하는 단계와;
    상기 제 2 도전형 웰에 상기 다이오드 소자의 애노드 및 캐소드 영역을 정의하기 위한 제 1 도전형 및 제 2 도전형 웰을 형성하는 단계와;
    상기 제 1 도전형 웰에 제 2 도전형 드리프트 영역을 형성하는 단계와;
    상기 애노드, 캐소드 영역을 소자 분리하기 위한 필드 산화막을 형성하는 단계와;
    상기 제 1 도전형 웰 내에 고농도 제 1 도전형 불순물을 이온을 주입하여 고농도의 제 1 도전형 불순물 영역들을 형성하고, 상기 드리프트 영역과 상기 제 2 도전형 웰 내에 고농도 제 2 도전형 불순물을 이온 주입하여 고농도의 제 2 도전형 불순물 영역들을 형성하는 단계 및;
    상기 제 1 및 제 2 도전형 불순물 영역들을 상기 다이오드의 애노드 및 캐소드 전극을 위한 금속 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 다이오드 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 금속 배선을 형성하는 단계는;
    상기 드리프트 영역의 상기 제 2 도전형 불순물 영역은 상기 캐소드 전극으 로 형성하고,
    상기 제 1 도전형 웰의 상기 제 1 도전형 불순물 영역과, 상기 제 2 도전형 웰의 상기 제 2 도전형 불순물 영역들은 상기 애노드 전극으로 형성되도록 상기 금속 배선을 연결시키는 것을 특징으로 하는 다이오드 소자의 제조 방법.
KR1020020011682A 2002-03-05 2002-03-05 씨모스 공정을 이용한 다이오드 소자의 제조 방법 Expired - Fee Related KR100800252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020011682A KR100800252B1 (ko) 2002-03-05 2002-03-05 씨모스 공정을 이용한 다이오드 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020011682A KR100800252B1 (ko) 2002-03-05 2002-03-05 씨모스 공정을 이용한 다이오드 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030072113A KR20030072113A (ko) 2003-09-13
KR100800252B1 true KR100800252B1 (ko) 2008-02-01

Family

ID=32223499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020011682A Expired - Fee Related KR100800252B1 (ko) 2002-03-05 2002-03-05 씨모스 공정을 이용한 다이오드 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100800252B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5132077B2 (ja) * 2006-04-18 2013-01-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766469A (en) * 1986-01-06 1988-08-23 Siliconix Incorporated Integrated buried zener diode and temperature compensation transistor
JPH06104459A (ja) * 1992-09-21 1994-04-15 Sanken Electric Co Ltd 半導体装置
US5629558A (en) * 1994-05-31 1997-05-13 Sgs-Thomson Microelectronics, S.Rl Semiconductor diode integrated with bipolar/CMOS/DMOS technology
JPH10116920A (ja) * 1996-10-11 1998-05-06 Nec Corp 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766469A (en) * 1986-01-06 1988-08-23 Siliconix Incorporated Integrated buried zener diode and temperature compensation transistor
JPH06104459A (ja) * 1992-09-21 1994-04-15 Sanken Electric Co Ltd 半導体装置
US5629558A (en) * 1994-05-31 1997-05-13 Sgs-Thomson Microelectronics, S.Rl Semiconductor diode integrated with bipolar/CMOS/DMOS technology
JPH10116920A (ja) * 1996-10-11 1998-05-06 Nec Corp 半導体装置

Also Published As

Publication number Publication date
KR20030072113A (ko) 2003-09-13

Similar Documents

Publication Publication Date Title
US6307223B1 (en) Complementary junction field effect transistors
US8304827B2 (en) Semiconductor device having on a substrate a diode formed by making use of a DMOS structure
US5045900A (en) Semiconductor device having a vertical power MOSFET fabricated in an isolated form on a semiconductor substrate
JPH07130963A (ja) モノリシック集積回路と保護装置
US6307224B1 (en) Double diffused mosfet
US6376870B1 (en) Low voltage transistors with increased breakdown voltage to substrate
US6914270B2 (en) IGBT with PN insulation and production method
JP2814079B2 (ja) 半導体集積回路とその製造方法
US6831346B1 (en) Buried layer substrate isolation in integrated circuits
EP1041643A4 (en) SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THE PRODUCTION AND PROTECTIVE CIRCUIT OF A SEMICONDUCTOR ARRANGEMENT
US4476479A (en) Semiconductor device with operating voltage coupling region
US20040053439A1 (en) Method for producing low-resistance ohmic contacts between substrates and wells in CMOS integrated circuits
KR100800252B1 (ko) 씨모스 공정을 이용한 다이오드 소자의 제조 방법
US5122855A (en) Semiconductor device with latch-up prevention structure
JP3401840B2 (ja) 半導体装置
JPH0241910B2 (ko)
EP0281032B1 (en) Semiconductor device comprising a field effect transistor
US6306717B1 (en) Method of manufacturing an avalanche diode with an adjustable threshold
KR100192966B1 (ko) 모스 콘트롤 다이오드 및 그 제조방법
KR100332115B1 (ko) 반도체전력소자및그제조방법
JPS6050062B2 (ja) 半導体集積回路装置
JP3191285B2 (ja) 半導体装置及びその製造方法
KR970009032B1 (ko) 전력용 반도체 장치 및 그 제조방법
KR100264877B1 (ko) Soi형 소자 분리 영역을 가지는 반도체 장치의 제조 방법
KR19990006882A (ko) 반도체 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020305

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041006

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070216

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020305

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080114

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080125

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20101217

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20111222

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20121210

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20131217

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20141222

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20151217

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20161220

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20171218

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20181218

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20191217

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20210112

Start annual number: 14

End annual number: 14

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20221105