[go: up one dir, main page]

CN100355013C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100355013C
CN100355013C CNB001263196A CN00126319A CN100355013C CN 100355013 C CN100355013 C CN 100355013C CN B001263196 A CNB001263196 A CN B001263196A CN 00126319 A CN00126319 A CN 00126319A CN 100355013 C CN100355013 C CN 100355013C
Authority
CN
China
Prior art keywords
film
lead
dielectric film
wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB001263196A
Other languages
English (en)
Other versions
CN1286493A (zh
Inventor
柴田宽
矶部敦生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1286493A publication Critical patent/CN1286493A/zh
Application granted granted Critical
Publication of CN100355013C publication Critical patent/CN100355013C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Projection Apparatus (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

通过保证充足存储电容值(Cs)时获得较高孔径率，同时通过以适时方式分散电容器引线的负载(象素写入电流)以有效地减少负载，从而提供一种液晶显示装置。扫描线形成在与栅电极不同的层面上，电容器布置成与信号线平行。每个象素通过电介质与各自独立的电容器引线连接。这样，可避免由相邻象素的写入电流产生的电容器引线的电势变化，进而获得了满意的显示图象。

Description

半导体器件及其制造方法
本发明涉及一种具有由薄膜晶体管(后面称为TFT)组成的电路的半导体器件以及制造该器件的方法。例如，本发明涉及以液晶显示板为特征的电光器件以及将这种电光器件安装在其中作为一部分的电子设备。
需要注意的是，在这里贯穿本说明书中采用的半导体器件表示的是其功能是利用了半导体特性的一般器件。电光器件、半导体电路和电子设备都是半导体器件。
近年来，利用形成在带绝缘表面的衬底上的半导体薄膜(厚度大约在几个到几百纳米)制作薄膜晶体管(TFT)的技术已经成为热门。薄膜晶体管广泛地应用于如IC的电子器件或电光器件上，特别地，作为液晶显示器的开关元件的TFT正在迅猛地发展。
为了在液晶显示器中获得高质量的图象，一种有源矩阵型液晶显示器正引起更多注意，这种液晶显示器利用作为开关元件的TFT连接到布置成矩阵的相应象素电极上。
在与TFT连接的每个象素电极中，需要保持图象信号的电势，直到下一个写入时刻，从而在有源矩阵型液晶显示器中进行高质量的显示。一般地，在每个象素电极中提供存储电容器(Cs)来保持图象信号的电势。
对于上述存储电容器(Cs)的结构和形成方法已经提出了各种建议。然而，从制造方法的可靠性和简单化的观点来看，在用于制作象素的绝缘膜中，最好是利用具有高质量的TFT栅绝缘膜作为存储电容器(Cs)的电介质。如图18所示，在传统上，通过利用扫描线提供成为上电极的电容器引线，然后通过采用上电极(电容器引线)、介电层(栅绝缘膜)及下电极(半导体膜)形成存储电容器(Cs)。
另外，从显示性能的观点来看，需要为象素提高较大电容，同时使孔径率更高。如果每个象素具有较高的孔径率，就可提高背光照明的有效利用率。因此，用于获得预定显示亮度的背光照明度可受到限制，这样可获得节能和小型化的显示器。而且由于每个象素具有较大的存储电容器，于是提高了保持显示数据的每个象素的特性，进而提高了显示质量。另外，在显示器的点顺序驱动中，在每个信号线的驱动器电路一侧需要信号存储电容器(取样保持电容器)。然而，在每个象素中提供了较大存储电容器后，由取样保持电容器占据的表面面积变得更小，这样就使显示器更小。
随着每个显示象素间距的更加微观化，伴随着液晶显示器更小型化和高清晰度(增加象素数量)，上述需要就成为要解决的问题。
还有另外的问题是，在上面提到的传统的象素结构中，很难使高孔径率和大存储电容相互匹配。
图18中示出了根据表1的设计规则而具有19.2μm象素尺寸的传统象素结构的实例。
表1
  Si层：最小尺寸＝0.8μm，最小间隔＝1.5μm栅电极：最小尺寸＝1.0μm，最小间隔＝1.5μm扫描线：最小尺寸＝1.5μm，最小间隔＝1.5μm信号线和Si层的接触孔：最小尺寸＝1.0μm□接触孔和Si层的边缘＝1.0μm接触孔和扫描(栅电极)线的最小间隔＝1.3μm信号线：最小尺寸＝1.5μm，最小间隔＝1.5μm接触孔和信号线的边缘＝1.3μm象素尺寸：19.2μm □象素TFT：L＝1.5μm，W＝0.8μm，单栅扫描线：引线宽度的最小尺寸＝1.0μm扫描线：叠加在Si层部分的引线宽度的最小尺寸＝1.5μm电容器引线：最小尺寸＝2.0μm
传统象素结构的特点是，在两条引线(扫描线和电容器引线)连续形成中，该两条相应的引线彼此平行布置。在图18中，标号10表示半导体膜，11表示扫描线，12表示信号线，13表示电极以及14表示电容器引线。注意图18为象素的简化俯视图，因此在该图中没有示出连接到电极13的象素电极和通往电极13的接触孔。
于是，在用上电极(电容器引线)、介电层(栅绝缘膜)和下电极(半导体膜)制作存储电容器时，所有用于制作象素的必要电路元件(象素TFT、存储电容器、接触孔等)成为与栅绝缘膜相关的元件。因此，构成电路元件的这些元件在每个象素内基本上以平面布置。
于是至关重要的是，有效地设计构建象素电路必要的电路元件以在调整好的象素尺寸内获得每个象素的高孔径率和大存储电容器。换句话说，根据所有电路元件与栅绝缘膜连接的情况，可以说需要指出的是有必要提高栅绝缘膜的利用效率。
这样，根据上述观点，在图19中示出了图18中象素电路结构实例的有效平面设计。在图19中，标号21表示单个象素区，22表示象素开口区，23表示存储电容器区，24表示A区以及25表示TFT和接触区的一部分。
至于在图19中示出的为216.7μm2(孔径率为58.8％)的象素开口区22的区域，是由64.2μm2的存储电容器区23、42.2μm2的TFT和接触区的一部分及34.1μm2的A区24组成。
A区24是扫描线和电容器引线的隔离区，该区是来自用于相互连接作为TFT栅电极的区域的引线部分，扫描线和电容器引线彼此平行布置。A区的栅绝缘膜没有发挥本来的作用，而成为降低布线效率的因素。
上述结构中还存在的问题是对电容器引线电阻的要求很严格。
在通常的液晶显示器的驱动中，在扫描线方向可连续(在点顺序驱动情况下)或同时(在线顺序驱动下)把图象信号的电势写入到连接到扫描线的象素组。
如上所述，在象素结构中电容器引线和扫描线相互平行布置的情况下，连接到相应扫描线的象素组与共用电容器引线连接。这样，用于对应于象素写入电流的一组象素的相对电流可连续或同时流入到共用电容器引线中。为了避免由电容器引线的电势变化引起的显示质量降低，需要尽量降低电容器引线电阻。
然而，为降低电容器引线电阻而增加引线宽度意味着存储电容器的表面积扩大，同时象素的孔径率降低。
本发明针对上述问题，提出了设计方面的技术方案，于是本发明的目的是通过在保证充足存储电容器(Cs)的同时获得较高孔径率，同时通过以适时方式分散电容器引线的负载(象素写入电流)以有效地减少负载，从而提供一种液晶显示器件。
在本说明书中公开的发明结构是一种半导体器件，特征是包括：
在绝缘表面上的第一引线；
在所述第一引线上的第一绝缘膜；
在所述第一绝缘膜上的半导体膜；
在所述半导体膜上的第二绝缘膜；
在所述第二绝缘膜上与所述第一引线连接的第二引线和栅电极；
在所述第二引线和所述栅电极上的第三绝缘膜；及
在所述第三绝缘膜上与所述半导体膜连接的第三引线。
在上述结构中，半导体器件的特征在于：半导体膜和第二引线通过第二绝缘膜交迭在一起。
另外，在上述相应结构中，半导体器件的特征在于：在第二引线通过第二绝缘膜与半导体膜交迭的区域，以第二绝缘膜作为电介质形成存储电容器。
另外，在上述相应结构中，半导体器件的特征在于一种导电类型的杂质元素掺杂到第二引线通过第二绝缘膜交迭的半导体膜的区域。
另外，在上述相应结构中，半导体器件的特征在于：还包括与半导体膜连接的电极和与在第三绝缘膜上的电极连接的象素。
另外，在上述相应结构中，半导体器件的特征在于：第一引线与第二引线在相互垂直的方向上布置。
另外，在上述相应结构中，半导体器件的特征在于：第一引线在与第三引线垂直的方向上布置。
另外，在上述相应结构中，半导体器件的特征在于：栅电极形成在与第一引线不同的层上。
另外，在上述相应结构中，半导体器件的特征在于：栅电极通过图案制作成为岛形。
另外，在上述相应结构中，半导体器件的特征在于：第一引线为扫描线。
另外，在上述相应结构中，半导体器件的特征在于：第二引线为电容器引线。
另外，在上述相应结构中，半导体器件的特征在于：第三引线为信号线。
另外，在上述相应结构中，半导体器件的特征在于：第二绝缘膜为栅绝缘膜。
另外，在上述相应结构中，半导体器件的特征在于：栅电极由具有从下面元素组中选择作为其主要成分的元素的膜或这些元素结合的叠加膜组成，所述元素组包括多晶Si、W、WSiX、Al、Ta、Cr或Mo，这些元素中被掺杂可呈现某种导电性的杂质元素。
另外，另一个发明的结构为一种半导体器件，其特征在于包括：
一组以预定间隔相互平行布置并与信号线驱动器电路连接的信号线；
一组以预定间隔相互平行布置并与扫描线驱动器电路连接的扫描线；
平行于信号线的电容器引线。
另外，在上述相应结构中，半导体器件的特征在于：扫描线和信号线垂直。
另外，在上述相应结构中，半导体器件的特征在于：还包括具有栅电极和象素电极的薄膜晶体管，栅电极与扫描线连接，扫描线与信号线垂直，象素电极连接于薄膜晶体管。
另外，在上述相应结构中，半导体器件的特征在于：栅电极形成在与扫描线不同的层上。
另外，在上述相应结构中，半导体器件的特征在于：栅电极通过制作图案制成岛形。
另外，为获得上述结构，本发明的一个方面是一种制造半导体器件的方法，其特征在于包括：
第一步骤，在具有绝缘表面的衬底上形成第一引线；
第二步骤，在第一引线上形成第一绝缘膜；
第三步骤，在第一引线上形成半导体膜；
第四步骤，在半导体膜上形成第二绝缘膜；
第五步骤，通过选择性地刻蚀第一绝缘膜和第二绝缘膜形成通往第一引线的第一接触孔；
第六步骤，在第二绝缘膜上形成栅电极，所述栅电极覆盖半导体膜的一部分并经过第一接触孔和第一引线连接；
第七步骤，在栅电极上形成第三绝缘膜；
第八步骤，通过选择性地刻蚀第二绝缘膜和第三绝缘膜形成通往半导体膜的第二接触孔；及
第九步骤，在第三绝缘膜上形成第三引线，所述第三引线经过第二接触孔与半导体膜连接。
另外，在上述相应结构中，所述制造方法的特征在于：在第二绝缘膜上形成第二引线，以与形成栅电极相同的步骤覆盖半导体膜的一部分。
另外，在上述相应结构中，所述制造方法的特征在于：还包括在半导体膜上形成第二绝缘膜的步骤之后，使覆盖第二引线的第二绝缘膜部分变薄的步骤。
另外，在上述相应结构中，所述制造方法的特征在于：第二绝缘膜为栅绝缘膜，第一引线为扫描线，第二引线为电容器引线以及第三引线为信号线。
在附图中：
图1为象素的俯视图；
图2为TFT衬底的电路结构框图；
图3A和3B为TFT衬底的剖面图；
图4为示出了有源矩阵型液晶显示器剖面结构的示意图；
图5为AM-LCD的外观图；
图6A到6F为电子设备的实例图；
图7A到7D为电子设备的实例图；
图8A到8C(1)和图8C(2)分别为示出了制造象素部分的过程的剖面图和俯视图；
图9A到9C(1)和图9C(2)分别为示出了制造象素部分的过程的剖面图和俯视图；
图10A到10C(1)和图10C(2)分别为示出了制造象素部分的过程的剖面图和俯视图；
图11A和图11B(1)和图11B(2)分别为示出了制造象素部分的过程的剖面图和俯视图；
图12A和图12B分别为示出了制造象素部分的过程的剖面图和俯视图；
图13为描述TFT特性的图表；
图14为象素的俯视图；
图15A和15B为象素结构的剖面图；
图16为象素结构的剖面图；
图17A和17B为象素的俯视图；
图18为常规象素的俯视图；及
图19为常规象素开口区域的俯视图。
下面描述本发明的最佳实施例。
本发明的特征在于扫描线形成在与栅电极不同的层面上，从而增加了孔径比，同时增加了存储电容。图1中示出了本发明的象素结构的实例。
在图1中，由制作图案形成岛形的栅电极106经过形成在绝缘膜上的接触孔100c连接到扫描线102上。同时，半导体膜104经过接触孔100a与信号线109连接。另外，半导体膜104也经过接触孔100b与电极110连接。和信号线109或电极110连接的半导体区域被称为源区或漏区。另外，沟道形成区形成在源区和漏区之间，以及栅电极106经过栅绝缘膜存在于沟道形成区上。请注意，为简明起见，在图中没有示出源区、漏区和沟道形成区。
根据本发明，在如图1所示的栅电极106下层形成扫描线102的情况中，扫描线102布置在半导体薄膜104的下层上，这样可起到光屏蔽薄膜的作用。另外，随着作为半导体薄膜的下电极、作为电介质覆盖半导体膜的绝缘膜和作为电容器引线107的上电极形成，形成了存储电容器。需要注意的是，存储电容器可通过使覆盖半导体膜的绝缘膜部分变薄而使电容值增大。
另外，根据本发明的一个方面，每个象素的TFT可以是双栅结构，其中栅电极穿过绝缘膜布置在沟道形成区的上部和下部；通过恰当地设定第一绝缘膜的薄膜厚度，可限制由扫描线和另一引线形成的存储电容器，同时提高TFT的特性。
本发明不同于现有技术(电容器引线和扫描线平行布置)，其特征在于电容器引线和信号线平行。因此，即使在相应驱动方法下连续写入的图象信号到达每个扫描线的象素上，由于每个象素连接由各自独立电容器组成的存储电容器，于是避免了相邻象素的写入电流引起电容器引线的电势的变化，因此可获得高质量显示图象。
传统上取样保持电容器设置在每个信号线中，以避免信号线电势(写电势)在写入到每条扫描线的过程中减小。在本发明中，电容器引线平行并覆盖信号线。这样，由于信号线的寄生电容增加，提高了信号线电势的保持特性，于是就不必在外围电路部分中提供取样保持电容器。与现有技术相比，外围电路更简单了。
另外，由于如上所述的相同原因，减少了对电容器引线电阻性能的要求，同时在设计电容器引线的布置、尺寸和薄膜厚度中有更大的自由度。而且，因为扩大了电容器引线材料的选择范围，所以减轻了设计和制造的复杂程度，于是可获得较高的生产率。
根据由上述方面组成的本发明，现在对下面示出的实施例进行详细描述。
[实施例1]
下面以投射器型液晶显示器的点顺序驱动作为例子来描述本发明的实施例。
利用TFT作为开关元件的有源矩阵型液晶显示器是这样构成的，它包括带有布置成矩阵的象素电极的衬底(TFT衬底)和带有相对电极的相对衬底，该相对衬底借助于液晶层面对TFT衬底布置。在两个衬底之间通过衬垫等控制成预定的间隔，在显示区的外围采用密封材料，以封闭液晶层。
图4为本实施例的液晶显示器剖面结构示意图。在图4中，标号101表示衬底(TFT衬底)，102表示扫描线，103表示第一绝缘膜，104表示半导体膜，105表示栅绝缘膜(第二绝缘膜)，106表示栅电极，107表示电容器引线，108表示第三绝缘膜以及109和111表示信号线或从信号线分出的电极。标号110表示通过接触孔(图中未示出)与半导体膜相连的电极，接触孔形成在第三绝缘膜上。另外，栅电极110是把TFT连接到象素电极上的电极。
注意在本说明书中，术语“电极”有“引线”一部分的意思，是指引线和其它引线电连接之处，或者是指引线和半导体层接触之处。这样，为了解释方便，术语“引线”和“电极”区别使用。然而，术语“电极”始终包含有“引线”的意思。
注意标号101到110表示的部分在本说明书中确定为TFT。另外，标号109和110可以是从引线分出的电极或者就是引线。
另外，标号112表示覆盖在TFT上的第四绝缘膜，113表示防止TFT被光退化的光屏蔽层，114表示第五绝缘膜，115表示经过接触孔100d和电极110连接的象素电极，以及116表示使液晶层117定向的校准膜。
再来参见图4，在相对衬底120上设置有相对电极119和校准膜118，除此之外，需要时也可设置光屏蔽膜和颜色过滤层。
如图2所示，衬底(TFT衬底)101包括象素部分201、扫描线驱动器电路202和形成在其外围的信号线驱动器电路203。
扫描线驱动器电路202主要包括顺序传递扫描信号的移位寄存器。信号线驱动器电路203主要包括取样保持电路，该电路用于并且在根据移位寄存器的输出对输入的移位寄存器和图象信号进行采样后保持图象信号驱动信号线。
在象素部分201中，一组扫描线(栅引线)207和扫描线驱动器电路202连接，彼此以预定间隔平行布置，一组信号线208和带输入图象信号端子205的信号线驱动器电路203连接，彼此以预定间隔平行布置。扫描线207和信号线208垂直。在每个交叉点布置TFT(在图中未示出)，同时，象素电极(在图中未示出)布置在由扫描线和信号线划分出的各自区域内。这样，每个象素电极根据该结构布置成矩阵。另外，连接到GND(地)或固定电势206的一组电容器引线209和信号线208平行。标号204表示设在相对衬底上的驱动器电路。需要注意的是，为简单起见，在图2中只示出了几根信号线、扫描线和电容器引线。
下面参照图1、3A和3B描述制造图4中示出的半导体器件的简化过程。
首先，除了玻璃衬底作为衬底101外，还可采用石英衬底和塑料衬底。在使用玻璃衬底的情况下，预先在比玻璃变形点低约10到20度的温度下进行热处理。而且，基膜形成在其上将形成TFT的衬底101表面上，以避免衬底101上的杂质污染。基膜由例如二氧化硅膜、氮化硅膜或氮氧化硅膜的绝缘膜制成。
接下来在衬底上形成导电膜，然后制成图案以形成扫描线102。如多晶-Si、WSiX(X＝2.0到2.8)、Al、Ta、W和Cr等掺有可呈现一定导电性的杂质的导电材料及其叠加结构可用于扫描线102。在该实施例中，以一定间隔布置的扫描线102由WSiX膜(膜厚：100nm)和多晶硅膜(膜厚：50nm)组成的叠加结构形成，WSiX膜和多晶硅膜是具有高效光阻断特性的导电材料。
接着形成第一绝缘膜103，该膜覆盖在扫描线102上，其厚度大约为500nm。含有硅的绝缘膜可通过如等离子体CVD(化学汽相沉积)或溅射的公知方法形成，该膜可用作第一绝缘膜103。另外，第一绝缘膜103可由有机绝缘材料、氧化硅膜、氮氧化硅膜或氮化硅膜的薄膜制成，或者由这些薄膜结合的叠加膜制成。
接下来通过如等离子体CVD(化学汽相沉积)或溅射的公知方法形成厚度在25和80nm(最好在30和60nm)之间的半导体膜，然后构图成需要的形状。在该实施例中，通过等离子体化学汽相沉积形成厚度大约50nm的非晶硅。通过公知的结晶化方法，进行结晶化过程把非晶硅膜形成晶体硅(多晶硅)膜。然后在晶体硅膜上形成图案，把该膜制成岛形。虽然本实施例采用晶体硅膜(多晶硅)，但不特别限制，只要是半导体膜就行。
注意通过本说明书，术语“半导体膜”是指单晶半导体膜、晶体半导体膜(如多晶硅)、非晶半导体膜(如α-Si)或者微晶半导体膜。另外，如硅锗膜的组合半导体膜也包括在“半导体膜”中。
通过如等离子体CVD或溅射方法形成的含硅绝缘膜，或者由已经被热氧化的半导体膜形成的氧化膜用于制作第二绝缘膜(栅绝缘膜)105，第二绝缘膜105可以是由一组层片的叠加结构，例如需要时由两层或三层层片组成。
为了构造用作图象信号写入开关的TFT，利用相应岛形的半导体膜，采用公知技术有选择地掺杂杂质元素(如磷或硼)，该杂质元素可把p-型或n-型导电性引入到岛形半导体膜中，这样形成了低电阻源区和漏区，进而形成低电阻区。该低电阻区和漏区相似，均掺杂有杂质元素(一般地为磷或硼)，作为已经制成低电阻的半导体膜一部分。注意选择性地掺杂杂质元素工艺的顺序不是特别地限制。例如，杂质元素可在第一绝缘膜和栅电极形成之前掺杂，或者在栅电极形成之后掺杂。另外，LDD区和补偿区可根据电路结构形成。需要注意的是，为简明起见，在图中没有示出相应的区域。
这样，在半导体膜104的源区和漏区之间形成沟道形成区。
接下来在第一绝缘膜103和第二绝缘膜105上进行选择性刻蚀，这样就可形成如图3B所示通往扫描线102的第一接触孔100c。
接着在第二绝缘膜105上形成导电膜。然后制作图案形成栅电极106和电容器引线107。栅电极106和电容器引线107以大约300nm厚度的导电材料形成，导电材料例如为多晶-Si、WSiX(X＝2.0到2.8)、Al、Ta、W、Cr和Mo以及其叠加结构，该材料已经掺杂有呈现一定导电性的杂质元素的导电材料。另外，单层可用于形成栅电极106和电容器引线107，但是在需要时也可形成由例如两层或三层的一组层片组成的叠加结构。在这种情况下，形成岛形的每个栅电极通过第一接触孔100c与扫描线102进行电连接，该接触孔100c和第一绝缘膜103和第二绝缘膜105一起形成。
岛形的栅电极106经过第二绝缘膜105布置在每个象素的沟道形成区上。另外，电容器引线107经过第二绝缘膜105布置在低电阻区。注意存储电容器可通过增加一个工艺而变大，在该工艺中，把电容器引线107与第二绝缘膜105重叠区域的膜部分地变薄。电容器引线107在信号线方向上连续布置到每个象素上，并在显示区外围与地或者与固定电位进行电连接。
接着形成覆盖栅电极106和电容器107的第三绝缘膜108。通过如等离子体CVD或溅射方法形成的含硅绝缘膜可用于第三绝缘膜108。另外，第三绝缘膜108可由氧化硅膜、氮氧化硅膜或氮化硅膜制成，或者由这些薄膜结合的叠加膜制成。
接着在第二绝缘膜105和第三绝缘膜108上进行选择性刻蚀，从而分别形成在图3A和图3B中示出的第二接触孔100a和100b，以通往半导体膜(源区或漏区)。
接下来在第三绝缘膜108上形成以Al、W、Ti和TiN作为主要成分的膜或这些元素叠加结构的导电膜(膜厚度：500μm)。然后制作引线图案，这样形成信号线109和111以及连接象素电极的岛状电极110，象素电极在之后形成。信号线109和111经过接触半导体膜的第二接触孔110a和100b，或与源区连接，或与漏区连接。同样，岛状电极110经过通往半导体膜的第二接触孔110a，或与源区连接，或与漏区连接。而且，信号线109和111与电容器引线107平行布置。
岛状电极110布置成和信号线109分开。然而，信号线109和岛状电极110均不与源区连在一起。同样，信号线109和岛状电极110与漏区也不连在一起。
该阶段的象素的俯视图对应于图1，其中沿图中1A-A线和B-B线剖开的剖面结构的示意图分别对应于图3A和图3B。
接下来形成覆盖信号线109和岛状电极110的第四绝缘膜112。第四绝缘膜112可由有机绝缘材料膜、氧化硅膜、氮氧化硅膜或氮化硅膜制成，或者由这些薄膜结合的叠加膜制成。
接着，在第四绝缘膜112上形成具有高效屏蔽光特性的膜，该膜由如Ti、Al、W、Cr或黑色树脂的材料制成，然后把该膜制作成需要的图案，这样可形成光屏蔽膜113。光屏蔽膜113布置成网孔状，于是除了象素的开口部分外的其它区域可把光屏蔽掉。
在实施例1中，虽然光屏蔽膜113是电浮置的，但是如果选择低电阻膜作为光屏蔽膜，那么就可能在显示区外围把光屏蔽膜控制在可选择的电势。
接着在光屏蔽膜113上形成第五绝缘膜114。用有机绝缘材料制成的膜很合适形成第五绝缘膜114。通过利用有机绝缘材料形成第五绝缘膜114，表面可足够平整。另外，由于有机树脂材料一般介电常数较低，于是可减少寄生电容。然而，因为有机树脂材料是吸收剂，所以不适合作保护膜。这样，第五绝缘膜114可以是氧化硅膜、氮氧化硅膜或氮化硅膜结合的叠加结构。
接下来，在第四绝缘膜112和第五绝缘膜114上进行有选择地刻蚀，这样形成第三接触孔100d通往岛状电极。为方便起见，第三接触孔100d由图4中的虚线示出。
接着形成如ITO膜的透明导电膜，然后制作图案以形成象素电极115。象素电极115经过第三接触孔100d与岛状电极110连接。每个相应的象素电极单独布置，于是可覆盖每个象素电极的开口部分。
用于对液晶层117进行导向的校准膜116形成在制作好的TFT衬底上。然后TFT衬底和相对衬底120通过公知的单元结构技术结合在一起。然后，液晶材料注入到两个衬底之间并封闭在其中。这样就完成了液晶盒，其中液晶层容纳在两个衬底之间。
通过进行上述制作步骤，进而布置引线和半导体膜等，根据表2的设计规范，可获得表面积为236.9μm2象素开口区(孔径比：64.3％)和表面积为62.8μm2存储电容区。
表2
    Si层：最小尺寸＝0.8μm，最小间隔＝1.5μm栅电极：最小尺寸＝1.0μm，最小间隔＝1.5μm扫描线和栅电极的接触孔：最小尺寸＝1.0μm接触孔和栅电极的边缘＝1.0μm扫描线：最小尺寸＝1.5μm信号线和Si层的接触孔：最小尺寸＝1.0μm□接触孔和Si层的边缘＝1.0μm接触孔和扫描(栅电极)线的最小间隔＝1.3μm信号线：最小尺寸＝1.5μm接触孔和信号线的边缘＝1.3μm象素尺寸：19.2μm□象素TFT：L＝1.5μm，W＝0.8μm，单栅扫描线：引线宽度的最小尺寸＝1.0μm扫描线：叠加在Si层部分的引线宽度＝1.5μm电容器引线：最小尺寸＝2.0μm
在实施例1中，在重建的象素区中，需要预备连接栅电极106和扫描线102的接触孔100c的区域。而且，在实施例1中，上部光屏蔽膜仅仅屏蔽岛状Si膜的沟道形成区外围部分的光。因此，需要提供带上部光屏蔽膜的结构。
根据上述结构，因为扫描线102对沟道形成区及其外围部分起到下部光屏蔽膜的作用，所以从液晶层117射来的光在TFT的下部交界面被反射，接着射在沟道形成区及其外围部分上。因此，避免了来自TFT的光泄漏的发生，可获得更好的显示效果。
[实施例2]
在实施例2中，参照图5的透视图来描述实施例1所示的有源矩阵型液晶显示装置的结构。需要注意的是，对应于实施例1的部分用相同的标号表示。
在图5中，矩阵衬底包括象素部分、扫描线驱动器电路802、信号线驱动器电路803和其它形成在衬底101上的信号处理电路。在象素部分设有象素TFT800和存储电容器200，在其外围区设置的驱动器电路根据CMOS电路来构造。
另外，电容器引线107与信号线109的方向平行设置，作为存储电容器200的上电极。电容器引线107同时也接地或与固定电势端连接。
分别来自扫描线驱动器电路802和信号线驱动器电路803的扫描线102和信号线109延伸到象素部分，并与象素TFT800连接。而且，FPC(柔性印制电路)804连接到外部输入端子805，利用该端子输入如图象信号的信号。FPC804牢固地固定有加强树脂。接着连接引线806和807连接到相应的驱动器电路。在相对衬底808上设置有光屏蔽膜和透明电极，在图中并未示出。
[实施例3]
通过实施本发明形成的象素矩阵电路可用于各种电光器件(有源矩阵型液晶显示器件，有源矩阵EL显示器和有源矩阵EC显示器)中。也就是说，本发明可应用在带有作为显示部分的电光器件的所有电子设备中。
下面列出这些电子设备：摄象机、数字照相机、投影仪(背投型或前投型)、头戴显示器(护目镜型显示器)、汽车导航系统、个人计算机、便携式信息终端(如可移动计算机、蜂窝电话和电子笔记本)等。在图6A到6F和图7A到7D中示出了上述中的一些例子。
图6A示出了个人计算机，该计算机由主机2001、图象输入部分2002、显示部分2003和键盘2004组成。本发明可用于显示部分2003。
图6B示出了摄象机，该摄象机由主机2101、显示部分2102、声频输入部分2103、操作开关2104、电池2105和图象接收部分2106组成。本发明可用在显示部分2102中。
图6C示出了可移动计算机，该计算机由主机2201、照相机部分2202、图象接收部分2203、操作开关2204和显示部分2205组成。本发明可用在显示部分2205中。
图6D示出了护目型显示器，该护目型显示器由主体2301、显示部分2302和镜腿部2303组成。本发明可用在显示部分2302中。
图6E示出了使用其中存储有程序的记录媒介的游戏机(后面称为记录媒介)，该游戏机由主机2401、显示部分2402、扬声器部分2403、记录媒介2404和操作开关2405。DVD(数字化视频光盘)、压缩光盘(CD)等可作为记录媒介使操作者欣赏到音乐和电影，并可进行图象游戏或上网。本发明可用在显示部分2402中。
图6F示出了数字照相机，该照相机由主体2501、显示部分2502、目镜部分2503、操作开关2504和图象接收部分(图中未示出)组成。本发明可用于显示部分2502。
图7A示出了前投型投影仪，该投影仪由投影单元2601、屏幕2602等组成。本发明可用于作为投影单元2601一部分的液晶显示器2808。
图7B示出了背投型投影仪，该投影仪由主体2701、投影单元2702、镜子2703、屏幕2704等组成。本发明可用于作为投影单元2702一部分的液晶显示器2808。
图7C中示出了在图7A和图7B分别示出的投影单元2601和2702结构的实例。两个投影单元2601和2702均由光源光学系统2801、镜子2802和2804到2806、二向色镜2803、棱镜2807、液晶显示器2808、相差板2809和投影光学系统2810组成。投影光学系统2810由包括投射镜在内的光学系统组成。在实施例3中示出了三个板的系统，但并不特别地限定。例如，也可采用单板的光学系统。另外，操作者可在图7C中箭头示出的光学路径上适当地设置如光学透镜、偏振膜、调整相差的膜和IR膜等光学系统。
另外，图7D示出了图7C的光源光学系统2801结构的实例。在该实施例中，光源光学系统2801由反射器2811、光源2812、透镜组2813和2814、偏振变换元件2815和聚光镜2816组成。注意图7D中示出的光源光学系统是一个实例，并不限于示出的结构。例如，操作者可适当地设定如光学透镜、偏振膜、调整相差的膜和IR膜。
综上所述，本发明的应用范围非常宽，可用于所有领域的电子设备中。而且本实施例的电子设备可利用实施例1和2任何结合的组合物来实现。
[实施例4]
实施例1中描述了单栅TFT的实例，而在实施例4中将描述双栅TFT的实例。虽然如此，但它们的结构基本上相同。
首先，绝缘膜形成在具有绝缘表面的衬底401上，然后制作引线图案，于是形成扫描线402(见图8A)。扫描线402还起到光屏蔽膜的作用，以保护有源层不受光照射，该有源层将在后面形成。石英衬底作为衬底401，多晶硅膜(具有50nm的膜厚度)和钨硅(W-Si)膜(具有100nm的厚度)的叠加结构用于扫描线402。另外，多晶硅膜使衬底免受钨硅膜的污染。
接下来使覆盖扫描线402的绝缘膜403a和403b形成在100和1000nm(一般在300和500nm之间)之间的膜厚度(参见图8b)。在这里，通过采用CVD方法形成的100nm厚的氧化硅和采用LPCVD方法形成的280nm厚的氧化硅膜叠加在一起。
接着形成厚度为10到100nm的非晶半导体膜。在这里通过采用LPCVD方法形成69nm厚的非晶硅膜。接下来，采用在公开号为8-78329的日本专利申请(特开平8-78293)中公开的结晶技术，作为使非晶半导体膜结晶化的结晶技术，进行非晶半导体膜的结晶化。在上述出版物中公开的技术是其中促进结晶化的金属元素有选择地掺杂到非晶硅膜中，然后进行热处理。通过进行热处理，形成了其结构从掺杂区开始的晶体硅。在这里采用镍作为促使结晶化的金属元素。用于结晶化的热处理(600℃，12小时)在释放氢的热处理(450℃，1小时)之后进行。接着Ni从作为TFT的有源层区域中获得。作为TFT的有源层区域覆盖有掩膜(氧化硅膜)，然后磷(P)掺杂到部分晶体硅中。接下来在600℃的氮气下进行12小时的热处理。
在去掉掩膜后，制作布线图案，以去除晶体硅膜的不需要部分，这样形成了半导体层404(参见图8C(1))。注意在图8C(2)中示出了在形成半导体层404后的象素的俯视图。沿图8C(2)中的虚线A-A’剖开的剖面图对应于图8C(1)。
接下来形成掩膜405，然后磷掺杂到半导体层的一部分406(作为存储电容器的区域)，以形成存储电容器(参见图9A)。
接着去掉掩膜405，在形成覆盖半导体层的绝缘膜后，形成掩膜407。然后去除在区域406上作为存储电容器的绝缘膜(参见图9B)。
之后去掉掩膜407，进行热氧化以形成绝缘膜408a(栅绝缘膜)。经过热氧化后，栅绝缘膜的最后膜厚度变成80nm。注意绝缘膜408b比作为存储电容器区域上的其它区域要稍薄(参见图9C(1))。图9C(2)中示出了该阶段的象素的俯视图。在图9(2)中，沿虚线B-B’剖开的剖面图对应于图9C(1)。另外，在图9C(1)和(2)中虚线内示出的区域是薄绝缘膜408b形成的区域。
沟道掺杂过程可在整个表面上或可选择地进行。该过程可把呈现P-型或N-型导电性的杂质元素以低含量掺杂到将成为TFT的沟道形成区中。沟道掺杂过程是用于控制TFT阈值电压的过程。注意乙硼烷(B2H6)没有进行质量分离，但是硼通过等离子体受激离子掺杂方法掺杂。当然，也可采用离子注入技术进行质量分离。
接着，在绝缘膜408a和绝缘膜403a与403b上形成掩膜409，以形成通往扫描线402的接触孔(参见图10A)。然后在接触孔形成后去掉掩膜。
接下来形成导电膜，然后制作布线图案，以形成栅电极410和电容器引线411(参见图10B)。在这里采用掺杂有磷的硅膜(具有150nm的膜厚度)和钨硅膜(具有150nm的膜厚度)的叠加结构，需要注意的是，带有作为电介质的绝缘膜408b的存储电容器包括电容器引线411和半导体层部分406。
然后，较低含量的磷利用栅电极410和电容器引线411作掩膜以自对准的方式进行掺杂(参见图10C(1))。在图10C(2)中示出了该阶段象素的俯视图。在图10C(2)中，沿虚线C-C’剖开的剖面图对应于图10C(1)。对低含量掺杂的该区域的磷含量进行调整，可使含量变成1×1016到5×1018原子/cm3，一般为3×1017到3×1018原子/cm3。
接下来形成掩膜412，以较高含量掺杂磷，这样就形成了将成为源区或漏区的较高含量杂质区4B(参见图11A)。该较高含量杂质的磷含量可进行调整，变成1×1020到1×1021个原子/cm3(一般为2×1020到5×1020个原子/cm3)。与栅电极410交迭的半导体层404的区域变成沟道形成区414，由掩膜412覆盖的半导体层404的区域变成作为LDD区的较低含量杂质区415。在掺杂杂质元素后去掉掩膜412。
在图中没有示出的是，形成在相同衬底作为象素的驱动器电路中利用了P-型沟道TFT，为了形成该P-型沟道TFT，将成为N-型沟道TFT的区域覆盖有掩膜，然后掺杂有硼，以形成源区或漏区。
在去掉掩膜412后，钝化膜416接着形成，以覆盖栅电极410和电容器引线411。在这里钝化膜采用厚度为70nm的氧化硅膜。接着进行热处理以激活杂质元素，该杂质元素以相应的含量掺杂到半导体层中可呈现P-型导电性或N-型导电性。热处理在850℃进行30分钟。
接下来形成由有机树脂材料制成的夹层绝缘膜417。在这里采用厚度为400nm的丙烯酸树脂膜。然后在形成通往半导体层的接触孔后，形成电极418和电源引线419。在实施例4中，电极418和电源引线419用于三层结构的叠加膜，该叠加膜由依次通过溅射形成的100nm的Ti膜、300nm含Ti的Al膜和150nm的Ti膜(图11B(1))。在图11B(2)中，沿虚线D-D’剖开的剖面图对应于图11B(1)。
然后进行氢化过程，形成由丙烯酸制成的夹层绝缘膜420(图12A(1))。具有高效光屏蔽特性的100nm的导电膜形成在夹层绝缘膜420上，于是形成光屏蔽层421。之后，形成夹层绝缘膜422，然后形成通往栅电极418的接触孔。形成100nm的透明导电膜(在这里为氧化锡铟(ITO)膜)，并对其进行构图，以形成象素电极423和424。在图12A(2)中，沿虚线E-E’剖开的剖面图对应于图12A(1)。
因此，在象素区，显示区的表面区域(象素尺寸为26μm×26m)(孔径率为76.5％)可得到保护，同时由N-型TFT形成的象素TFT可形成，并且可获得足够的存储电容值(51.5fF)。
注意实施例4是一个实例，因此，不言而喻，本发明不限于该实施例的过程。例如，从下面一组元素中选择的元素可制造膜。该元素包括：钽(Ta)、钛(Ti)、钼(Mo)、钨(W)、铬(Cr)和硅(Si)，或者从这些元素组合的合金膜(一般为Mo-W合金及Mo-Ti合金)中选择作为相应的导电膜。另外，氧化硅膜、氮化硅膜、氮氧化硅膜以及有机树脂材料(如聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺和BCB(苯并环丁烯))制成的膜可作为相应的绝缘膜。
于是获得的TFT特性表现出满意值。在图13中示出了TFT的特性(v-I特性)。特别地是，由于本发明是双栅结构，S-值呈现出105.8(mV/dec)的满意值。另外，通过制造本发明的结构，在V-I特性图象中，表示起始点处的电压值的阈值(Vth)当Vd＝0.1V时为0.964V，当Vd＝5V时为0.886V。这样，存在了特别小的的差值0.06。可以说差值越小，就越抑制了短沟效应。而且，迁移率(μFF)呈现出220(cm2/Vs)的满意值.
[实施例5]
实施例5的特征在于扫描线502a形成在与栅电极不同的层上，另外，电容器电极502b形成在和扫描线相同的层上，以增加孔径率以及扩大存储电容器。本发明的象素结构的实例在图14和图15A和图15B中示出。
注意在图14中沿虚线A-A’和B-B’剖开的剖面结构图分别和图15A和15B对应。
在图14中，制成岛形的栅电极506经过形成在绝缘膜上的接触孔500c与扫描线502a连接。另外，半导体膜504经过接触孔500b连接到电极510上。连接到信号线509或连接到电极510上半导体膜的区域称为源区或漏区。另外，在源区和漏区之间形成沟道形成区，同时栅电极506经过栅绝缘膜存在于沟道形成区上。注意为简明起见，在图中没有示出源区和漏区以及沟道形成区。
在实施例5中，如图14所示，当在栅电极506的下层形成扫描线502a时，扫描线502a将形成在半导体膜504的下层，于是就起到光屏蔽膜的作用。另外，存储电容器与作为半导体膜的下电极、覆盖半导体膜作为电介质的绝缘膜和作为电容器引线507的上电极一起形成。需要注意的是存储电容可通过使覆盖半导体膜的绝缘膜部分变薄而增大。
再有，如图15A和15B所示，实施例5的存储电容器还可与连接到电容器引线507的电容器电极502b、作为电介质的绝缘膜503一起形成。因此，存储电容可有效地得到保证，并可提高利用该象素结构的液晶显示装置的对比度。需要注意，标号501表示衬底，502表示栅绝缘膜(第二绝缘膜)，508表示第三绝缘膜及511表示信号线。
根据实施例5的结构，每个象素的TFT可以是双栅结构，其中栅电极经过绝缘膜布置在沟道形成区的上部和下部，当适当调整第一绝缘膜的厚度以改进TFT的特性时，可抑制由扫描线形成的寄生电容。
实施例5中描述的象素结构的制造方法基本上与实施例1或4中的相同，因此在这里对其描述省略。
需要注意的是，实施例5可与实施例1到4中描述结构的任何一个进行随意组合。
[实施例6]
实施例6公开了在减小象素尺寸的情况下提高孔径率并增大存储电容器。特别地，本发明的特征在于存储电容器由光屏蔽膜和象素电极形成。
图16为示出了本实施例的液晶显示装置的剖面图。标号601表示衬底(TFT衬底)，602表示扫描线，603表示第一绝缘膜，604表示半导体膜，605表示栅绝缘膜(第二绝缘膜)，606b表示栅电极，606c表示栅引线，606a表示电容器引线，607表示第三绝缘膜，608表示经过形成在第三绝缘膜上的接触孔与象素电极612连接的电极。
标号609表示覆盖TFT的第四绝缘膜，610表示避免TFT由于光照造成的失真的光屏蔽膜，611表示第五绝缘膜，612表示经过接触孔与电极608连接的象素电极，以及613表示对液晶层614进行导向的校准膜。
在图16中，相对电极616和校准膜615布置在相对衬底617上。光屏蔽膜或颜色过滤层也可设置在相对衬底617上。
如图16所示，本实施例的存储电容器由第一存储电容器和第二存储电容器构成，第一存储电容器由电容器引线606a、半导体膜604和作为电介质的绝缘膜605组成；第二存储电容器由光屏蔽膜610、象素电极612和作为电介质的绝缘膜611组成。需要注意的是绝缘膜611可以是有机树脂膜或者是如氮氧化硅和氧化硅等的无机绝缘膜。绝缘膜的厚度可由操作者适当地确定。
例如，既使象素尺寸设定为14μm×14μm，通过构建图17B示出的象素电极也可保证存储电容值(大约100fF)和48.8％的孔径率。
图17A为形成电极608的步骤的俯视图，图17B为形成光屏蔽膜610和象素电极612的步骤的俯视图。与图16对应的部分用相同标号。
图需要注意的是，实施例6可与实施例1到5中描述结构的任何一种随意地组合。
根据本发明，在扫描线和扫描线/电容器引线隔离区内传统上作为引线区的区域(与图19中A区对应的区域)可用作为存储电容器。另外，通过构建与相应扫描线连接的象素组而使其各自连接到独立的电容器引线上，可连续地对每个象素进行信号写入，既使在进行上述信号写入时，每个象素也不会受到相邻象素写入电流的影响。另外，相应电容器引线的电负载以适时的方式被分散，于是减少了有效负载。这样，电容器引线电阻的需要就减少了。因此，根据采用本发明的液晶显示装置，可获得这样的液晶显示元件，该元件具有较高孔径率、其中带有保持充足显示信号电势的存储电容器的相应象素。所以在得到小型化及节电装置同时，可获得满意的图象显示。

Claims (29)

1.一种半导体器件，包括：
在绝缘表面上的第一引线；
在所述第一引线上的第一绝缘膜；
在所述第一绝缘膜上的半导体膜；
在所述半导体膜上的第二绝缘膜；
在所述第二绝缘膜上的第二引线；
在所述第二绝缘膜上的具有岛形的栅电极，所述栅电极通过
所述第二绝缘膜和所述第一绝缘膜中的接触孔与所述第一引线电连接；
在所述第二引线和所述栅电极上的第三绝缘膜；及
在所述第三绝缘膜上的与所述半导体膜连接的第三引线。
2.根据权利要求1所述的半导体器件，其特征在于：所述半导体膜和第二引线通过第二绝缘膜交迭在一起。
3.根据权利要求1所述的半导体器件，其特征在于：可呈现一种导电类型的杂质元素掺杂到其中第二引线通过第二绝缘膜交迭的半导体膜的区域。
4.根据权利要求1所述的半导体器件，还包括与半导体膜连接的电极和与在第三绝缘膜上的电极连接的象素电极。
5.根据权利要求1所述的半导体器件，其特征在于：栅电极形成在与第一引线不同的层上。
6.根据权利要求1所述的半导体器件，其特征在于：栅电极由具有从下面元素组中选择作为其主要成分的元素的膜或这些膜结合的叠加膜组成，所述元素组包括多晶Si、W、WSiX、Al、Ta、Cr或Mo，这些元素中被掺杂可呈现一种导电性的杂质元素。
7.一种制造半导体器件的方法，包括下面步骤：
在具有绝缘表面的衬底上形成第一引线；
在第一引线上形成第一绝缘膜；
在第一引线上形成半导体膜；
在半导体膜上形成第二绝缘膜；
通过可选择地刻蚀第一绝缘膜和第二绝缘膜形成通往第一引线的第一接触孔；
在第二绝缘膜上形成栅电极，所述栅电极覆盖半导体膜的一部分并经过第一接触孔和第一引线连接；
在栅电极上形成第三绝缘膜；
通过可选择地刻蚀第二绝缘膜和第三绝缘膜形成通往半导体膜的第二接触孔；及
在第三绝缘膜上形成第三引线，所述第三引线经过第二接触孔与半导体膜连接。
8.根据权利要求7所述的方法，其特征在于：以与形成栅电极相同的步骤，在第二绝缘膜上形成第二引线，覆盖半导体膜的一部分。
9.根据权利要求7所述的方法，还包括使覆盖第二引线的第二绝缘膜变薄的步骤，该步骤在半导体膜上形成第二绝缘膜的步骤之后。
10.根据权利要求7所述的方法，其特征在于：第二绝缘膜为栅绝缘膜。
11.根据权利要求7所述的方法，其特征在于第一引线为扫描线。
12.根据权利要求7的方法，其特征在于第二引线为电容器引线。
13.根据权利要求7所述的方法，其特征在于第三引线为信号线。
14.一种具有根据权利要求7所述的方法制造的半导体器件的电子装置，其中所述电子装置是下面装置组中选择的一种，该装置组包括摄象机、数字照相机、投影仪、头戴显示器、汽车导航系统、个人计算机及信息处理终端组成。
15.一种根据权利要求7所述的方法制造的EL显示器。
16.根据权利要求1所述的半导体器件，其中：
所述栅电极与一个像素中的所述第一布线电连接。
17.根据权利要求1所述的半导体器件，包括：
所述第三布线与所述第二布线平行。
18.根据权利要求1所述的半导体器件，还包括：
在所述第三布线上的第四绝缘膜；和
在所述第四绝缘膜上的光掩蔽膜。
19.根据权利要求1所述的半导体器件，还包括：
在所述第三布线上的第四绝缘膜；和
在所述第四绝缘膜上的像素电极，所述像素电极电连接所述半导体膜。
20.根据权利要求1、16、17、18和19中任何一项的半导体器件，其中一个存储电容器以第二绝缘膜作为电介质在第二布线与上述半导体膜通过上述第二绝缘膜重叠的地方形成。
21.根据权利要求1、16、17、18和19中任何一项的半导体器件，其中上述第一布线位于与第二布线垂直的方向。
22.根据权利要求1、16、17、18和19中任何一项的半导体器件，其中上述第一布线位于与第三布线垂直的方向。
23.根据权利要求1、16、17、18和19中任何一项的半导体器件，其中上述第一布线是扫描线。
24.根据权利要求1、16、17、18和19中任何一项的半导体器件，其中上述第二布线是电容器布线。
25.根据权利要求1、16、17、18和19中任何一项的半导体器件，其中上述第三布线是信号线。
26.根据权利要求1、16、17、18和19中任何一项的半导体器件，其中上述第二绝缘膜是栅绝缘膜。
27.一种具有根据权利要求1、16、17、18和19中任何一项所述的半导体器件的电子装置，其中所述电子装置是选自视频摄像机、数字相机、投影仪、头戴式显示器、汽车导航系统、个人计算机、便携式计算机、使用记录媒质的播放器和信息处理终端中的一种装置。
28.一种具有根据权利要求1、16、17、18和19中任何一项所述的半导体器件的电致发光显示器件。
29.一种具有根据权利要求1、16、17、18和19中任何一项所述的半导体器件的液晶显示器。
CNB001263196A 1999-08-31 2000-08-30 半导体器件及其制造方法 Expired - Lifetime CN100355013C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP246798/1999 1999-08-31
JP24679899 1999-08-31
JP246798/99 1999-08-31

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CNB2005100673892A Division CN100492640C (zh) 1999-08-31 2000-08-30 半导体器件
CN2007101822889A Division CN101150135B (zh) 1999-08-31 2000-08-30 半导体器件及其制造方法
CN2006100959019A Division CN1979877B (zh) 1999-08-31 2000-08-30 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN1286493A CN1286493A (zh) 2001-03-07
CN100355013C true CN100355013C (zh) 2007-12-12

Family

ID=17153845

Family Applications (4)

Application Number Title Priority Date Filing Date
CN2006100959019A Expired - Fee Related CN1979877B (zh) 1999-08-31 2000-08-30 半导体器件及其制造方法
CNB2005100673892A Expired - Fee Related CN100492640C (zh) 1999-08-31 2000-08-30 半导体器件
CN2007101822889A Expired - Fee Related CN101150135B (zh) 1999-08-31 2000-08-30 半导体器件及其制造方法
CNB001263196A Expired - Lifetime CN100355013C (zh) 1999-08-31 2000-08-30 半导体器件及其制造方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN2006100959019A Expired - Fee Related CN1979877B (zh) 1999-08-31 2000-08-30 半导体器件及其制造方法
CNB2005100673892A Expired - Fee Related CN100492640C (zh) 1999-08-31 2000-08-30 半导体器件
CN2007101822889A Expired - Fee Related CN101150135B (zh) 1999-08-31 2000-08-30 半导体器件及其制造方法

Country Status (6)

Country Link
US (9) US6583472B1 (zh)
EP (3) EP1564713A3 (zh)
JP (12) JP2001144301A (zh)
KR (2) KR100788870B1 (zh)
CN (4) CN1979877B (zh)
TW (1) TW478014B (zh)

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3784491B2 (ja) * 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
TW478014B (en) 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP4700156B2 (ja) * 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6646692B2 (en) * 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
TW513753B (en) 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6583576B2 (en) * 2000-05-08 2003-06-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, and electric device using the same
US7804552B2 (en) * 2000-05-12 2010-09-28 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with light shielding portion comprising laminated colored layers, electrical equipment having the same, portable telephone having the same
TW504846B (en) 2000-06-28 2002-10-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3918412B2 (ja) * 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
US6642986B2 (en) * 2001-04-13 2003-11-04 Koninklijke Philips Electronics N.V. Liquid crystal display device having uniform integrated spacers
JP4831885B2 (ja) 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6906344B2 (en) 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
US6897477B2 (en) 2001-06-01 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device
JP2003229578A (ja) * 2001-06-01 2003-08-15 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置およびその作製方法
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
JP5046445B2 (ja) * 2001-07-31 2012-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003177682A (ja) * 2001-09-05 2003-06-27 Konica Corp ディスプレイパネルおよびその製造方法
WO2003036374A1 (en) 2001-09-26 2003-05-01 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
KR100840318B1 (ko) 2001-12-10 2008-06-20 삼성전자주식회사 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치
KR100635042B1 (ko) * 2001-12-14 2006-10-17 삼성에스디아이 주식회사 전면전극을 구비한 평판표시장치 및 그의 제조방법
KR100484591B1 (ko) * 2001-12-29 2005-04-20 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
TWI244571B (en) * 2002-01-30 2005-12-01 Sanyo Electric Co Semiconductor display device
TW594336B (en) * 2002-01-30 2004-06-21 Sanyo Electric Co Semiconductor display device, method for making the same, and active matrix type display device
JP4216092B2 (ja) * 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
JP3925555B2 (ja) * 2002-04-25 2007-06-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004004722A (ja) * 2002-04-25 2004-01-08 Seiko Epson Corp 電気光学装置及び電子機器
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
JP4214741B2 (ja) * 2002-08-27 2009-01-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3850364B2 (ja) 2002-10-25 2006-11-29 株式会社ミツトヨ 変位測定器の測定子駆動機構
JP3925549B2 (ja) * 2002-11-26 2007-06-06 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3767590B2 (ja) * 2002-11-26 2006-04-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4168836B2 (ja) 2003-06-03 2008-10-22 ソニー株式会社 表示装置
CN1307479C (zh) * 2003-07-10 2007-03-28 友达光电股份有限公司 电容器装置
JP2005045017A (ja) * 2003-07-22 2005-02-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
JP4069906B2 (ja) * 2003-08-04 2008-04-02 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2005084104A (ja) * 2003-09-04 2005-03-31 Seiko Epson Corp 半導体装置及び電気光学装置
JP4529450B2 (ja) * 2004-01-19 2010-08-25 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100850613B1 (ko) * 2004-08-24 2008-08-05 샤프 가부시키가이샤 액티브 매트릭스 기판 및 그것을 구비한 표시 장치
JP2006098641A (ja) * 2004-09-29 2006-04-13 Seiko Epson Corp 薄膜半導体装置、電気光学装置、および電子機器
JP4063266B2 (ja) * 2004-09-30 2008-03-19 セイコーエプソン株式会社 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置、および電子機器
US7379718B2 (en) * 2004-12-20 2008-05-27 Marvell World Trade Ltd. Method and apparatus to manage power consumption of a semiconductor device
JP4349375B2 (ja) * 2005-04-11 2009-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
CN102331639A (zh) * 2005-12-05 2012-01-25 株式会社半导体能源研究所 液晶显示器
JP5222477B2 (ja) * 2006-01-31 2013-06-26 株式会社半導体エネルギー研究所 表示装置
JP5178018B2 (ja) * 2006-01-31 2013-04-10 株式会社半導体エネルギー研究所 表示装置
EP1832915B1 (en) 2006-01-31 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device with improved contrast
JP2007233361A (ja) * 2006-02-02 2007-09-13 Semiconductor Energy Lab Co Ltd 表示装置
EP1816508A1 (en) 2006-02-02 2007-08-08 Semiconductor Energy Laboratory Co., Ltd. Display device
EP1826605A1 (en) 2006-02-24 2007-08-29 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5346441B2 (ja) * 2006-02-24 2013-11-20 株式会社半導体エネルギー研究所 液晶表示装置
US20090207329A1 (en) * 2006-03-24 2009-08-20 Sharp Kabushiki Kaisha Liquid crystal display
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
JP5028906B2 (ja) * 2006-08-11 2012-09-19 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
US7952100B2 (en) 2006-09-22 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
US8021518B2 (en) * 2006-11-30 2011-09-20 Nalco Company Method of applying a super-absorbent composition to tissue or towel substrates
JP5280671B2 (ja) * 2006-12-20 2013-09-04 富士フイルム株式会社 画像検出器および放射線検出システム
JP4007412B2 (ja) * 2007-01-12 2007-11-14 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
KR101366162B1 (ko) * 2007-03-20 2014-02-25 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조방법
JP4730407B2 (ja) * 2008-07-17 2011-07-20 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2010134395A (ja) * 2008-11-06 2010-06-17 Seiko Epson Corp 電気光学装置及び電子機器
TWI401494B (zh) 2009-03-06 2013-07-11 Hannstar Display Corp 接地結構
CN101840899B (zh) * 2009-03-19 2012-05-02 瀚宇彩晶股份有限公司 接地结构
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
KR101073174B1 (ko) * 2009-07-31 2011-10-12 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
JP4530105B2 (ja) * 2009-10-13 2010-08-25 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5874804B2 (ja) * 2010-02-15 2016-03-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ、その製造方法、及び表示装置並びに電子機器
CN202404339U (zh) * 2012-01-12 2012-08-29 京东方科技集团股份有限公司 阵列基板及包括该阵列基板的显示装置
KR101335527B1 (ko) * 2012-02-23 2013-12-02 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
JP2013222124A (ja) * 2012-04-18 2013-10-28 Sony Corp 信号伝達装置、表示装置および電子機器
JP5386626B2 (ja) * 2012-11-06 2014-01-15 株式会社半導体エネルギー研究所 表示装置
CN103926760B (zh) * 2013-01-14 2017-08-25 瀚宇彩晶股份有限公司 像素结构及像素阵列基板
JP6098309B2 (ja) * 2013-04-09 2017-03-22 セイコーエプソン株式会社 電気光学装置、電子機器、及び電気光学装置の製造方法
JP2013200574A (ja) * 2013-06-05 2013-10-03 Semiconductor Energy Lab Co Ltd 半導体装置
JP6367655B2 (ja) * 2013-09-13 2018-08-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5685633B2 (ja) * 2013-10-08 2015-03-18 株式会社半導体エネルギー研究所 表示装置
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
KR102132697B1 (ko) 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
US9704888B2 (en) 2014-01-08 2017-07-11 Apple Inc. Display circuitry with reduced metal routing resistance
KR102206377B1 (ko) * 2014-01-24 2021-01-22 삼성디스플레이 주식회사 액정 표시 장치
CN103985671B (zh) * 2014-04-30 2016-06-15 京东方科技集团股份有限公司 阵列基板制备方法和阵列基板、显示装置
JP5799132B2 (ja) * 2014-05-02 2015-10-21 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
JP6749252B2 (ja) 2015-02-12 2020-09-02 株式会社半導体エネルギー研究所 表示装置
JP6087970B2 (ja) * 2015-03-26 2017-03-01 株式会社半導体エネルギー研究所 表示装置、表示モジュール及び電子機器
CN110571227B (zh) * 2015-04-15 2021-12-07 群创光电股份有限公司 显示面板
US9899445B2 (en) * 2015-05-19 2018-02-20 Canon Kabushiki Kaisha Method for manufacturing solid-state image pickup apparatus, solid-state image pickup apparatus, and image pickup system including the same
JP2017022377A (ja) 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
CN105096871B (zh) * 2015-08-11 2017-08-08 京东方科技集团股份有限公司 阵列基板驱动电路、阵列基板、显示面板、显示装置
CN105226055B (zh) * 2015-11-03 2018-06-01 京东方科技集团股份有限公司 阵列基板及制作方法、显示面板及显示装置
US10243010B2 (en) * 2015-11-30 2019-03-26 Sharp Kabushiki Kaisha Semiconductor substrate and display device
KR102611499B1 (ko) * 2015-12-15 2023-12-06 엘지디스플레이 주식회사 플렉서블 표시장치
JP6749591B2 (ja) * 2015-12-29 2020-09-02 天馬微電子有限公司 表示装置および表示装置の製造方法
CN115185395A (zh) 2016-01-20 2022-10-14 株式会社半导体能源研究所 输入装置、输入/输出装置及数据处理装置
JP2018017981A (ja) * 2016-07-29 2018-02-01 株式会社ジャパンディスプレイ 電子機器
JP6697101B2 (ja) * 2016-09-05 2020-05-20 株式会社日立製作所 情報処理システム
KR20180040185A (ko) * 2016-10-11 2018-04-20 삼성디스플레이 주식회사 표시 장치
CN111540779B (zh) * 2016-10-12 2023-01-06 群创光电股份有限公司 发光二极管显示设备
JP6999272B2 (ja) 2017-01-20 2022-01-18 株式会社ジャパンディスプレイ 表示装置
CN106876429B (zh) * 2017-02-16 2019-09-17 信利（惠州）智能显示有限公司 有机发光显示设备
JP6412181B2 (ja) * 2017-02-22 2018-10-24 株式会社半導体エネルギー研究所 半導体装置
JP6673386B2 (ja) * 2018-02-26 2020-03-25 セイコーエプソン株式会社 電気光学装置および電子機器
CN108899339B (zh) * 2018-05-07 2021-04-30 武汉天马微电子有限公司 显示面板和显示装置
CN108767016B (zh) * 2018-05-21 2021-09-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
JP6466614B2 (ja) * 2018-06-04 2019-02-06 株式会社半導体エネルギー研究所 液晶表示装置
CN109064908B (zh) * 2018-10-31 2021-04-02 厦门天马微电子有限公司 阵列基板和显示面板
KR20200110573A (ko) 2019-03-15 2020-09-24 삼성디스플레이 주식회사 표시 장치
JP7352826B2 (ja) * 2019-10-21 2023-09-29 セイコーエプソン株式会社 電気光学装置および電子機器
CN112397562B (zh) * 2020-11-13 2023-09-22 合肥鑫晟光电科技有限公司 一种显示基板及其制备方法、显示装置
JP7540362B2 (ja) 2021-02-22 2024-08-27 セイコーエプソン株式会社 電気光学装置、及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0040941A1 (en) * 1980-05-28 1981-12-02 AMP INCORPORATED (a New Jersey corporation) Electrical connector shield
EP0450941A2 (en) * 1990-04-05 1991-10-09 Sharp Kabushiki Kaisha An active matrix display device
CN1148269A (zh) * 1995-08-04 1997-04-23 株式会社半导体能源研究所 制造半导体器件的方法

Family Cites Families (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US523211A (en) * 1894-07-17 Car-door
US36836A (en) * 1862-11-04 Improvement in revolving battery-guns
DE3015936A1 (de) * 1980-04-25 1981-10-29 Albrecht G. Prof. Dr. 4600 Dortmund Fischer Herstellungsverfahren fuer duennfilmtransistor-grossmatrizen fuer flache bildschirme
JPS586127A (ja) * 1981-07-03 1983-01-13 Hitachi Ltd フオトマスク欠陥修正方法とその装置
US5650637A (en) * 1982-04-30 1997-07-22 Seiko Epson Corporation Active matrix assembly
JPS59121876A (ja) 1982-12-28 1984-07-14 Toshiba Corp 薄膜デバイス用ガラス基板
JP2727562B2 (ja) 1988-04-27 1998-03-11 ソニー株式会社 表示装置
JPH02234128A (ja) 1989-03-08 1990-09-17 Hitachi Ltd 液晶表示装置の製造方法
JPH0728093Y2 (ja) 1989-05-16 1995-06-28 トーイン株式会社 容器類の多段収納パッケージ
JP2906470B2 (ja) 1989-08-23 1999-06-21 セイコーエプソン株式会社 アクティブマトリックス基板
JP3070062B2 (ja) * 1990-03-29 2000-07-24 ソニー株式会社 液晶表示装置及びその製造方法
EP0456479B1 (en) * 1990-05-09 2001-01-31 Canon Kabushiki Kaisha Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process
JPH0451120A (ja) * 1990-06-19 1992-02-19 Nec Corp 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ
JPH0472769A (ja) 1990-07-13 1992-03-06 Seiko Epson Corp 薄膜トランジスタ
JPH0824193B2 (ja) * 1990-10-16 1996-03-06 工業技術院長 平板型光弁駆動用半導体装置の製造方法
JP3024661B2 (ja) 1990-11-09 2000-03-21 セイコーエプソン株式会社 アクティブマトリクス基板及びその製造方法
JPH04217230A (ja) * 1990-12-19 1992-08-07 Nec Corp 液晶表示素子およびその製造方法
JPH04283729A (ja) 1991-03-13 1992-10-08 Sharp Corp アクティブマトリクス表示装置
JP2998255B2 (ja) 1991-04-04 2000-01-11 セイコーエプソン株式会社 薄膜トランジスタ装置及びその製造方法
JP2776083B2 (ja) * 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
TW226044B (zh) * 1992-04-15 1994-07-01 Toshiba Co Ltd
JPH0621455A (ja) * 1992-06-30 1994-01-28 Sanyo Electric Co Ltd 薄膜トランジスタ
JP3357687B2 (ja) * 1992-07-15 2002-12-16 株式会社東芝 薄膜トランジスタおよび液晶表示装置の製造方法
JP3287806B2 (ja) 1992-09-03 2002-06-04 シャープ株式会社 アクティブマトリクス基板
JP2859784B2 (ja) * 1992-09-03 1999-02-24 シャープ株式会社 アクティブマトリクス基板
JP2950061B2 (ja) 1992-11-13 1999-09-20 日本電気株式会社 液晶表示素子
JPH06175154A (ja) * 1992-12-03 1994-06-24 Seiko Epson Corp 液晶表示装置の製造方法
JPH06202155A (ja) 1992-12-28 1994-07-22 Toshiba Corp 液晶表示装置の製造方法
JP2556252B2 (ja) * 1993-05-14 1996-11-20 日本電気株式会社 薄膜電界効果型トランジスタアレイ
JPH0728093A (ja) 1993-07-13 1995-01-31 Sony Corp 表示用アクティブマトリクス基板
JP3267011B2 (ja) * 1993-11-04 2002-03-18 セイコーエプソン株式会社 液晶表示装置
JPH07147411A (ja) 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
US5822026A (en) 1994-02-17 1998-10-13 Seiko Epson Corporation Active matrix substrate and color liquid crystal display
WO1995022782A1 (fr) 1994-02-17 1995-08-24 Seiko Epson Corporation Substrat matriciel actif et dispositif d'affichage couleur a cristaux liquides
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
CN1146056C (zh) * 1994-06-02 2004-04-14 株式会社半导体能源研究所 有源矩阵显示器
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH0869009A (ja) 1994-08-30 1996-03-12 Rohm Co Ltd Ｔｆｔ型液晶表示装置
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2643098B2 (ja) * 1994-12-07 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置及びその製造方法並びに画像形成方法
JP3307144B2 (ja) 1995-02-28 2002-07-24 ソニー株式会社 表示装置
JP3617857B2 (ja) 1995-04-17 2005-02-09 株式会社東芝 カラー撮像装置
JPH0926603A (ja) * 1995-05-08 1997-01-28 Semiconductor Energy Lab Co Ltd 表示装置
JP3307181B2 (ja) 1995-07-31 2002-07-24 ソニー株式会社 透過型表示装置
JPH0990405A (ja) 1995-09-21 1997-04-04 Sharp Corp 薄膜トランジスタ
JP3490216B2 (ja) * 1996-04-24 2004-01-26 シャープ株式会社 スイッチング素子基板の製造方法
US5917563A (en) 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JP3245527B2 (ja) * 1995-12-13 2002-01-15 シャープ株式会社 液晶表示装置
JP3468986B2 (ja) * 1996-04-16 2003-11-25 株式会社半導体エネルギー研究所 アクティブマトリクス回路および表示装置
JP3433779B2 (ja) * 1996-06-19 2003-08-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JPH1010580A (ja) 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 表示装置
JPH1010581A (ja) 1996-06-25 1998-01-16 Semiconductor Energy Lab Co Ltd 表示装置
US6005648A (en) 1996-06-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Display device
JP3708637B2 (ja) * 1996-07-15 2005-10-19 株式会社半導体エネルギー研究所 液晶表示装置
JPH1048667A (ja) 1996-08-01 1998-02-20 Seiko Epson Corp 液晶パネル用基板およびその製造方法並びに投射型表示装置
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
JP3830213B2 (ja) 1996-10-04 2006-10-04 セイコーエプソン株式会社 スイッチング素子を備えた基板及び液晶表示パネル並びにそれを用いた電子機器
TW479151B (en) * 1996-10-16 2002-03-11 Seiko Epson Corp Substrate for liquid crystal device, the liquid crystal device and projection-type display
WO1998018044A1 (en) * 1996-10-22 1998-04-30 Seiko Epson Corporation Active matrix liquid crystal panel
JP3087841B2 (ja) * 1996-10-29 2000-09-11 日本電気株式会社 広視野角液晶表示装置
JPH10133217A (ja) * 1996-11-05 1998-05-22 Hosiden Corp 液晶表示素子
JP3588945B2 (ja) * 1996-11-25 2004-11-17 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法
US6532053B2 (en) * 1996-12-18 2003-03-11 Hitachi, Ltd. Transverse electric field system liquid crystal display device suitable for improving aperture ratio
JP3468003B2 (ja) 1996-12-20 2003-11-17 ソニー株式会社 表示用薄膜半導体装置
JP4201862B2 (ja) * 1997-02-27 2008-12-24 シャープ株式会社 液晶表示装置
JP3784491B2 (ja) 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JPH10282527A (ja) 1997-04-11 1998-10-23 Casio Comput Co Ltd 液晶表示装置
US5889302A (en) * 1997-04-21 1999-03-30 Advanced Micro Devices, Inc. Multilayer floating gate field effect transistor structure for use in integrated circuit devices
JPH112844A (ja) * 1997-06-13 1999-01-06 Nec Corp 液晶表示パネル及びその製造方法
JP3767154B2 (ja) * 1997-06-17 2006-04-19 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置
JP3892115B2 (ja) 1997-07-07 2007-03-14 株式会社半導体エネルギー研究所 ディスプレイ及びディスプレイを備えた装置
JP3929119B2 (ja) 1997-08-04 2007-06-13 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP3919900B2 (ja) 1997-09-19 2007-05-30 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
JP4050377B2 (ja) * 1997-10-31 2008-02-20 セイコーエプソン株式会社 液晶装置及び電子機器並びに投射型表示装置
JP4312851B2 (ja) 1998-04-27 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3702096B2 (ja) 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
KR100357213B1 (ko) * 1998-07-23 2002-10-18 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
JP2000058847A (ja) 1998-07-31 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP3141860B2 (ja) 1998-10-28 2001-03-07 ソニー株式会社 液晶表示装置の製造方法
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
US6576926B1 (en) * 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6531993B1 (en) * 1999-03-05 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix type display device
JP2000284723A (ja) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd 表示装置
US7122835B1 (en) * 1999-04-07 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and a method of manufacturing the same
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP4700156B2 (ja) 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) * 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002319679A (ja) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
JP2003149681A (ja) * 2002-07-18 2003-05-21 Seiko Epson Corp 液晶パネル用基板、液晶パネル及び投射型表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0040941A1 (en) * 1980-05-28 1981-12-02 AMP INCORPORATED (a New Jersey corporation) Electrical connector shield
EP0450941A2 (en) * 1990-04-05 1991-10-09 Sharp Kabushiki Kaisha An active matrix display device
CN1148269A (zh) * 1995-08-04 1997-04-23 株式会社半导体能源研究所 制造半导体器件的方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IEEE TRANSA CTIONS ON ELECTRON DEVICES 第45卷第12期 1998.12.01 *
JP NIPPON ELECTRIC LTD TOKYO, NEC RESEARCH AND DEVELOPMENT, 1 April 1994 (1994-04-01) *
NEC RESEARCH AND DEVELOPMENT JP NIPP ON ELECTRIC LTD TOKYO 1994.04.01 *
PROCEEDINGS OF THE FOURTH ASLAN SYMP-OSIUM ON INFORMATION DE 1997.02.01 *

Also Published As

Publication number Publication date
US8933455B2 (en) 2015-01-13
JP2010282216A (ja) 2010-12-16
US7501685B2 (en) 2009-03-10
JP6546258B2 (ja) 2019-07-17
EP1081676A1 (en) 2001-03-07
JP2012212936A (ja) 2012-11-01
US9466622B2 (en) 2016-10-11
US20050167674A1 (en) 2005-08-04
US20040126945A1 (en) 2004-07-01
US8253140B2 (en) 2012-08-28
US8552431B2 (en) 2013-10-08
JP2013178525A (ja) 2013-09-09
CN101150135B (zh) 2010-04-07
EP2299435B1 (en) 2017-03-08
JP2014170952A (ja) 2014-09-18
JP2018197859A (ja) 2018-12-13
CN1697179A (zh) 2005-11-16
JP2015129968A (ja) 2015-07-16
JP2015008336A (ja) 2015-01-15
CN101150135A (zh) 2008-03-26
US20110114964A1 (en) 2011-05-19
US7982267B2 (en) 2011-07-19
CN1979877B (zh) 2011-07-27
KR100666150B1 (ko) 2007-01-09
US20090189173A1 (en) 2009-07-30
KR20050082168A (ko) 2005-08-22
JP6158848B2 (ja) 2017-07-05
CN1979877A (zh) 2007-06-13
JP2016153917A (ja) 2016-08-25
JP5277212B2 (ja) 2013-08-28
EP1564713A3 (en) 2005-09-21
KR20010039857A (ko) 2001-05-15
US9250490B2 (en) 2016-02-02
JP2001144301A (ja) 2001-05-25
US6583472B1 (en) 2003-06-24
JP2014032415A (ja) 2014-02-20
EP2299435A3 (en) 2011-08-31
JP5531136B2 (ja) 2014-06-25
EP2299435A2 (en) 2011-03-23
JP2018087980A (ja) 2018-06-07
CN1286493A (zh) 2001-03-07
JP5478678B2 (ja) 2014-04-23
JP2019083341A (ja) 2019-05-30
US20150049278A1 (en) 2015-02-19
EP1564713A2 (en) 2005-08-17
US20120305924A1 (en) 2012-12-06
US20160133656A1 (en) 2016-05-12
US7098086B2 (en) 2006-08-29
TW478014B (en) 2002-03-01
KR100788870B1 (ko) 2007-12-27
JP5913514B2 (ja) 2016-04-27
CN100492640C (zh) 2009-05-27
US20140021476A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
CN100355013C (zh) 半导体器件及其制造方法
JP4700156B2 (ja) 半導体装置
JP4994491B2 (ja) プロジェクタ
JP5685613B2 (ja) 表示装置
JP5298156B2 (ja) フロント型プロジェクタ、及び半導体装置
JP5084114B2 (ja) プロジェクター
JP3950906B2 (ja) 半導体装置及びプロジェクター
JP6488328B2 (ja) 表示装置
KR100720069B1 (ko) 반도체장치
JP5526187B2 (ja) 表示装置
JP5593435B2 (ja) 液晶表示装置
JP2019168695A (ja) 表示装置
JP2018180559A (ja) 表示装置
JP2016012152A (ja) 表示装置
JP2014078033A (ja) 表示装置
JP2015007806A (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20071212