[go: up one dir, main page]

CN108767016B - 一种薄膜晶体管及其制作方法、阵列基板、显示装置 - Google Patents

一种薄膜晶体管及其制作方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN108767016B
CN108767016B CN201810487978.3A CN201810487978A CN108767016B CN 108767016 B CN108767016 B CN 108767016B CN 201810487978 A CN201810487978 A CN 201810487978A CN 108767016 B CN108767016 B CN 108767016B
Authority
CN
China
Prior art keywords
base substrate
layer
gate
away
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810487978.3A
Other languages
English (en)
Other versions
CN108767016A (zh
Inventor
王玲
林奕呈
盖翠丽
徐攀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810487978.3A priority Critical patent/CN108767016B/zh
Publication of CN108767016A publication Critical patent/CN108767016A/zh
Priority to PCT/CN2019/087785 priority patent/WO2019223682A1/zh
Priority to EP19808048.3A priority patent/EP3799132A4/en
Priority to US16/619,446 priority patent/US11133367B2/en
Priority to JP2019570058A priority patent/JP7482631B2/ja
Application granted granted Critical
Publication of CN108767016B publication Critical patent/CN108767016B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明实施例公开一种薄膜晶体管及其制作方法、阵列基板、显示装置，其中，薄膜晶体管包括：设置在衬底基板一侧的第一栅极、有源层、第二栅极和源漏电极；其中，有源层设置在第一栅极远离衬底基板的一侧；第二栅极设置在第一栅极远离衬底基板的一侧；源漏电极设置在第二栅极远离衬底基板的一侧；源漏电极在衬底基板上的正投影与第二栅极在衬底基板上的正投影存在重叠区域。本发明实施例避免后续工艺中氢原子进入有源层，避免薄膜晶体管的阈值电压负漂，降低了薄膜晶体管的漏电流，进而保证了光学检测时暗电流变小以及信噪比，能够准确地对显示器进行光学补偿。

Description

一种薄膜晶体管及其制作方法、阵列基板、显示装置
技术领域
本发明实施例涉及显示技术领域，具体涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode，简称OLED)是当前平板显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，简称LCD)相比，OLED显示器具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、平板电脑、数码相机等显示领域，OLED显示器已经开始取代传统的LCD显示器。
OLED显示器在工作过程中会出现亮度衰减的问题，为了保证显示器均匀而持续的亮度，需要采用合适的补偿方法，其中一种就是光学补偿。光学补偿即利用光敏元件侦测像素亮度，根据得到的结果针对性的调整数据电压，进而补偿亮度的方法。
目前常用的光敏元件是PIN二极管，控制器件是氧化物薄膜晶体管(Thin FilmTransistor，简称TFT)。但PIN二极管在制作过程中会产生较多的氢原子，这些氢原子会侵蚀薄膜晶体管有源层的沟道区域，导致TFT的阈值电压负漂，漏电流增大，造成光学检测时暗电流较大，无法保证信噪比，进而无法准确地进行光学补偿。
发明内容
为了解决上述技术问题，本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板、显示装置，能够避免在薄膜晶体管上形成PIN二极管时氢原子进入有源层，侵蚀薄膜晶体管有源层的沟道区域；避免薄膜晶体管的阈值电压负漂，降低了薄膜晶体管的漏电流，进而保证了光学检测时暗电流减小以及信噪比，能够准确地对显示器进行光学补偿。
第一方面，本发明实施例提供一种薄膜晶体管，包括：设置在衬底基板一侧的第一栅极、有源层、第二栅极和源漏电极；
其中，所述有源层设置在所述第一栅极远离所述衬底基板的一侧；所述第二栅极设置在所述有源层远离所述衬底基板的一侧；所述源漏电极设置在所述第二栅极远离衬底基板的一侧；所述源漏电极在所述衬底基板上的正投影与所述第二栅极在所述衬底基板上的正投影存在重叠区域。
可选地，还包括：缓冲层、栅绝缘层和层间介质层；
其中，所述缓冲层设置在所述第一栅极远离所述衬底基板的一侧；所述栅绝缘层设置在所述有源层远离所述衬底基板的一侧；所述层间介质层设置在所述第二栅极远离所述衬底基板的一侧。
可选地，还包括：设置在所述层间介质层远离所述衬底基板一侧的连接电极；
所述缓冲层包括：第一过孔，所述第一过孔在衬底基板上的正投影与所述第一栅极在衬底基板上的正投影存在重叠区域；所述层间介质层包括：第二过孔和第三过孔，所述第二过孔在衬底基板上的正投影与所述第二栅极在衬底基板上的正投影存在重叠区域，所述第三过孔在衬底基板上的正投影覆盖所述第一过孔在衬底基板上的正投影；
所述连接电极通过所述第一过孔、所述第二过孔和所述第三过孔电连接所述第一栅极和所述第二栅极。
可选地，所述第一栅极在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影。
可选地，所述有源层包括金属氧化物半导体。
可选地，所述连接电极的制作材料为透明导电材料。
可选地，还包括：钝化层和遮光层；
所述钝化层设置在所述源漏电极远离所述衬底基板的一侧；
所述遮光层设置在所述钝化层远离所述衬底基板的一侧，用于吸收和/或反射环境光。
第二方面，本发明实施例还提供一种阵列基板，包括上述薄膜晶体管和光敏元件；其中，
所述光敏元件设置在所述薄膜晶体管的源漏电极远离所述衬底基板的一侧；
所述光敏元件的第一电极与所述薄膜晶体管的源电极或漏电极连接。
可选地，还包括：导出层；
所述导出层设置在所述光敏元件远离所述衬底基板一侧；所述光敏元件的第二电极与导出层连接。
可选地，还包括：导电层；
所述导电层与薄膜晶体管中的第二栅极同层设置，且与所述导出层连接；
其中，所述导电层在衬底基板上的正投影与薄膜晶体管中的源漏电极在衬底基板上的正投影存在重叠区域。
可选地，还包括：连接层；
所述连接层与薄膜晶体管中的源漏电极同层设置；
所述导电层通过所述连接层与所述导出层连接。
第三方面，本发明实施例还提供一种显示装置，包括：上述阵列基板。
第四方面，本发明实施例还提供一种薄膜晶体管的制作方法，包括：
提供衬底基板；
在所述衬底基板的一侧形成第一栅极；
在所述第一栅极远离所述衬底基板的一侧形成有源层；
在所述有源层远离所述衬底基板的一侧形成第二栅极；
在所述第二栅极远离衬底基板的一侧形成源漏电极；其中，所述源漏电极在所述衬底基板上的正投影与所述第二栅极在所述衬底基板上的正投影存在重叠区域。
可选地，所述在所述第一栅极远离所述衬底基板的一侧形成有源层包括：
在第一栅极远离所述衬底基板的一侧形成缓冲层；缓冲层包括：第一过孔，所述第一过孔在衬底基板上的正投影与所述第一栅极在衬底基板上的正投影存在重叠区域；
在所述缓冲层远离所述衬底基板的一侧形成有源层；
所述在所述第二栅极远离衬底基板的一侧形成源漏电极包括：
在第二栅极远离衬底基板的一侧形成层间介质层；所述层间介质层包括：第二过孔和第三过孔，所述第二过孔在衬底基板上的正投影与所述第二栅极在衬底基板上的正投影存在重叠区域，所述第三过孔在衬底基板上的正投影覆盖所述第一过孔在衬底基板上的正投影；
在层间介质层远离衬底基板的一侧形成源漏电极和连接电极，所述连接电极通过所述第一过孔、所述第二过孔和所述第三过孔电连接所述第一栅极和所述第二栅极。
可选地，所述方法还包括：
在所述源漏电极远离所述衬底基板的一侧形成钝化层；
在所述钝化层远离所述衬底基板的一侧形成用于吸收和/或反射环境光的遮光层。
本发明实施例提供一种薄膜晶体管及其制作方法、阵列基板、显示装置，其中，薄膜晶体管包括：设置在衬底基板一侧的第一栅极、有源层、第二栅极和源漏电极；其中，有源层设置在第一栅极远离衬底基板的一侧；第二栅极设置在第一栅极远离衬底基板的一侧；源漏电极设置在第二栅极远离衬底基板的一侧；源漏电极在衬底基板上的正投影与第二栅极在衬底基板上的正投影存在重叠区域。本发明实施例通过有源层设置在所述第一栅极和第二栅极之间，且源漏电极在衬底基板上的正投影与第二栅极在衬底基板上的正投影存在重叠区域，能够避免在后续工艺中氢原子进入有源层，侵蚀薄膜晶体管有源层的沟道区域；避免薄膜晶体管的阈值电压负漂，降低了薄膜晶体管中的漏电流，进而保证了光学检测时暗电流减小以及信噪比，能够准确地对显示器进行光学补偿。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为本发明实施例提供的薄膜晶体管的结构示意图一；
图2为本发明实施例提供的薄膜晶体管的结构示意图二；
图3为本发明实施例提供的薄膜晶体管的平面图；
图4为本发明实施例提供的薄膜晶体管的结构示意图三；
图5为本发明实施例提供的薄膜晶体管的制作方法的流程图；
图6A为本发明实施例提供的薄膜晶体管的制作方法示意图一；
图6B为本发明实施例提供的薄膜晶体管的制作方法示意图二；
图6C为本发明实施例提供的薄膜晶体管的制作方法示意图三；
图6D为本发明实施例提供的薄膜晶体管的制作方法示意图四；
图6E为本发明实施例提供的薄膜晶体管的制作方法示意图五；
图6F为本发明实施例提供的薄膜晶体管的制作方法示意图六；
图6G为本发明实施例提供的薄膜晶体管的制作方法示意图七
图7为本发明实施例提供的阵列基板的结构示意图一；
图8为本发明实施例提供的阵列基板的结构示意图二；
图9为本发明实施例提供的阵列基板的结构示意图三。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
除非另外定义，本发明实施例公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语一直出该词前面的元件或误检涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述的对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
实施例一
图1为本发明实施例提供的薄膜晶体管的结构示意图一；如图1所示，本发明实施例提供的薄膜晶体管包括：设置在衬底基板10一侧的第一栅极11、有源层13、第二栅极15和源漏电极17。
其中，有源层13设置在第一栅极11远离衬底基板10的一侧；第二栅极15设置在有源层13远离衬底基板10的一侧；源漏电极17设置在第二栅极15远离衬底基板10的一侧；源漏电极17在衬底基板10上的正投影与第二栅极15在衬底基板10上的正投影存在重叠区域。
需要说明的是，如图1所示，本发明实施例提供的薄膜晶体管还包括：缓冲层12、栅绝缘层14和层间介质层16，具体的，其中，缓冲层12设置在第一栅极11远离衬底基板10的一侧；栅绝缘层14设置在有源层13远离衬底基板10的一侧；层间介质层16设置在第二栅极15远离衬底基板的一侧。
可选地，衬底基板10可以是透明绝缘基板，比如玻璃基板、石英基板或其他合适的基板，本发明实施例对此不作任何限定
可选地，第一栅极11设置在衬底基板10上，且第一栅极11的制作材料可以包括铜基金属、铝基金属、镍基技术。例如，该铜基金属包括：铜、铜锌合金、铜镍合金或铜锌镍合金等性能稳定的铜基金属合金，本发明实施例对此不作任何限定。
可选地，缓冲层12覆盖整个衬底基板10，本发明实施例中的缓冲层12不仅可以防止衬底基板中的有害杂质、离子等扩散到有源层之中，还吸收和反射环境光等光线，保证薄膜晶体管的光学稳定性。
可选地，缓冲层12的制作材料可以包括硅氧化物或硅氮化物，硅氮氧化物等。例如，该缓冲层还可以为由氮化硅或氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层或多层结构，本发明实施例对此不作任何限定。
可选地，有源层13设置在缓冲层12上，且有源层的制作材料可以包括非晶硅、多晶硅或金属氧化物半导体。
优选地，为了减小薄膜晶体管的漏电流，本发明实施例提供的有源层的制作材料为金属氧化物半导体，可选地，氧化物半导体层可以为氧化铟锡锌IGZO、氧化铟锌IZO、氧化锌或氧化镓锌GZO等。
可选地，栅绝缘层14设置在有源层13的沟道区域上，且栅绝缘层14的制作材料可以包括硅氧化物或硅氮化物，硅氮氧化物等。例如，该栅绝缘层还可以为由氮化硅或氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层或多层结构，本发明实施例对此不作任何限定。
可选地，第二栅极15设置在栅绝缘层14上，且第二栅极15的制作材料可以由选自钼、铜、铝、钛中的有一种或多种或以上金属任意组合形成的合金中的一种或多种或其他合适的材料形成。例如，第二栅极可为单层或多层结构，本发明实施例对此不作任何限定。
可选地，层间介质层16覆盖整个衬底基板10，且层间介质层16的制作材料可以包括硅氧化物或硅氮化物，硅氮氧化物等。例如，该层间介质层16还可以为由氮化硅或氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层或多层结构，本发明实施例对此不作任何限定。
可选地，源漏电极17设置在层间介质层16上，且源漏电极17的制作材料可以由选自钼、铜、铝、钛中的有一种或多种或以上金属任意组合形成的合金中的一种或多种或其他合适的材料形成。例如，源漏电极可为单层或多层结构，本发明实施例对此不作任何限定。具体的，层间介质层16包括：暴露有源层的第一端的第四过孔和暴露有源层的第二端的第五过孔，其中，源漏电极17分别通过第四过孔和第五过孔与有源层13连接。
本发明实施例提供的薄膜晶体管包括：设置在衬底基板一侧的第一栅极、有源层、第二栅极和源漏电极；其中，有源层设置在第一栅极远离衬底基板的一侧；第二栅极设置在第一栅极远离衬底基板的一侧；源漏电极设置在第二栅极远离衬底基板的一侧；源漏电极在衬底基板上的正投影与第二栅极在衬底基板上的正投影存在重叠区域。本发明实施例通过有源层设置在第一栅极和第二栅极之间，且源漏电极在衬底基板上的正投影与第二栅极在衬底基板上的正投影存在重叠区域，能够保证在后边的制作工艺中，有源层被源漏电极和第二栅极完全遮挡，避免在薄膜晶体管上形成PIN二极管时氢原子进入有源层，侵蚀薄膜晶体管有源层的沟道区域；避免薄膜晶体管的阈值电压负漂，降低了薄膜晶体管的漏电流，进而保证了光学检测时暗电流减小以及信噪比，能够准确地对显示器进行光学补偿。
可选地，图2为本发明实施例提供的薄膜晶体管的结构示意图二；图3为本发明实施例提供的薄膜晶体管的平面图一，如图2和3所示，本发明实施例还包括：设置在层间介质层16远离衬底基板10一侧的连接电极18。
具体的，缓冲层12包括：第一过孔21，第一过孔21在衬底基板10上的正投影与第一栅极11在衬底基板10上的正投影存在重叠区域；层间介质层16包括：第二过孔22和第三过孔23，第二过孔22在衬底基板10上的正投影与第二栅极15在衬底基板10上的正投影存在重叠区域，第三过孔23在衬底基板10上的正投影覆盖第一过孔21在衬底基板10上的正投影。连接电极18通过第一过孔21、第二过孔22和第三过孔23电连接第一栅极11和第二栅极15。
需要说明的是，第一过孔21暴露一部分第一栅极11，第二过孔22暴露一部分第二栅极15，第三过孔23暴露第一过孔21。
可选地，在本实施例中，如图1和2所示，第一栅极11设置在衬底基板10的一侧；缓冲层12、有源层13、栅绝缘层14、第二栅极15、层间介质层16和源漏电极17依次设置在第一栅极11在远离衬底基板10的一侧。本发明实施例并不以此为限，还可以为其他结构。需要说明的是，图1和图2为薄膜晶体管不同角度的截面图。
在本实施例中，第一栅极11和第二栅极15分别位于有源层13两侧，且通过连接电极电连接，第一栅极11和第二栅极15能够同时接收到栅线传输的相同的扫描信号，进而保证对有源层同时产生驱动作用。具体的，当栅线上被施加开启信号时，在第一栅极和第二栅极共同作用下，有源层表面产生感应电荷，相应的形成低沟道电阻、大电流的开态，该薄膜晶体管导通，源漏电极彼此电连接，可以在二者之间进行数据传输，当栅线上被施加关闭信号时，源漏电极断开，不能在二者之间进行数据传输。该薄膜晶体管中的有源层通过第一栅极和第二栅极的相同电压驱动作用，使得有源层更加稳定的导通源漏电极，提高了薄膜晶体管的开关比，保证了薄膜晶体管的稳定性和驱动能力。
可选地，图4为本发明实施例提供的薄膜晶体管的结构示意图三，如图4所示，本发明实施例提供的薄膜晶体管还包括：钝化层19和遮光层20。
具体的，钝化层19设置在源漏电极17远离衬底基板10的一侧；遮光层20设置在钝化层19远离衬底基板10的一侧，用于吸收和/或反射环境光。
可选地，钝化层19覆盖整个衬底基板10，且钝化层19的制作材料可以包括硅氧化物或硅氮化物，硅氮氧化物等。例如，该钝化层19还可以为由氮化硅或氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层或多层结构，本发明实施例对此不作任何限定。
可选地，为了吸收和反射环境光，避免光线进入到有源层的沟道区域，本发明实施例中的遮光层20在衬底基板上的正投影覆盖整个有源层13在衬底基板上的正投影。
本发明实施例中，通过同时设置缓冲层12和遮光层20，能够保证环境光和OLED光线被吸收和反射，从而进一步地减少或消除有源层的沟道区域漏电流现象的发生，提高了产品良率，保证了薄膜晶体管的光学稳定性。
可选地，如图1和图4所示，为了能够保证环境光和OLED光线被吸收和反射，从而进一步地减少或消除有源层的沟道区域漏电流现象的发生，提高产品良率，保证薄膜晶体管的光学稳定性，本发明实施例中的第一栅极11在衬底基板10上的正投影覆盖有源层13在衬底基板10上的正投影。
可选地，连接电极18的制作材料为透明导电材料，可选地，透明导电材料可以为氧化铟锡等，本发明实施例对此不作任何限定。
实施例二
基于上述实施例的发明构思，本发明实施例还提供一种薄膜晶体管的制作方法，图5为本发明实施例提供的薄膜晶体管的制作方法的流程图，如图5所示，本发明实施例提供的薄膜晶体管的制作方法具体包括以下步骤：
步骤100、提供衬底基板。
可选地，衬底基板可以是透明绝缘基板，比如玻璃基板、石英基板或其他合适的基板，本发明实施例对此不作任何限定。
步骤200、在衬底基板的一侧形成第一栅极。
可选地，第一栅极的制作材料可以包括铜基金属、铝基金属、镍基技术。例如，该铜基金属包括：铜、铜锌合金、铜镍合金或铜锌镍合金等性能稳定的铜基金属合金，本发明实施例对此不作任何限定。
步骤300、在第一栅极远离衬底基板的一侧形成有源层。
具体的，步骤300包括：在第一栅极远离衬底基板的一侧形成缓冲层；缓冲层包括：第一过孔，第一过孔在衬底基板上的正投影与第一栅极在衬底基板上的正投影存在重叠区域；在缓冲层远离衬底基板的一侧形成有源层。
具体的，缓冲层包括：第一过孔，第一过孔在衬底基板上的正投影与第一栅极在衬底基板上的正投影存在重叠区域，也就是说，第一过孔暴露一部分第一栅极。
可选地，缓冲层覆盖整个衬底基板，本发明实施例中的缓冲层不仅可以防止衬底基板中的有害杂质、离子等扩散到有源层之中，还吸收和反射环境光等光线，保证薄膜晶体管的光学稳定性。
可选地，缓冲层的制作材料可以包括硅氧化物或硅氮化物，硅氮氧化物等。例如，该缓冲层还可以为由氮化硅或氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层或多层结构，本发明实施例对此不作任何限定。
可选地，有源层的制作材料可以包括非晶硅、多晶硅或金属氧化物半导体。
优选地，为了减小薄膜晶体管的漏电流，本发明实施例提供的有源层的制作材料为金属氧化物半导体，可选地，氧化物半导体层可以为氧化铟锡锌IGZO、氧化铟锌IZO、氧化锌或氧化镓锌GZO等。
步骤400、在有源层远离衬底基板的一侧形成第二栅极。
具体的，步骤400包括：在有源层远离衬底基板的一侧形成栅绝缘层；在栅绝缘层远离衬底基板的一侧形成第二栅极。
可选地，栅绝缘层的制作材料可以包括硅氧化物或硅氮化物，硅氮氧化物等。例如，该栅绝缘层还可以为由氮化硅或氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层或多层结构，本发明实施例对此不作任何限定。
可选地，第二栅极的制作材料可以由选自钼、铜、铝、钛中的有一种或多种或以上金属任意组合形成的合金中的一种或多种或其他合适的材料形成。例如，第二栅极可为单层或多层结构，本发明实施例对此不作任何限定。
步骤500、在第二栅极远离衬底基板的一侧形成源漏电极。
具体的，源漏电极在衬底基板上的正投影与第二栅极在衬底基板上的正投影存在重叠区域。
具体的，步骤500包括：在第二栅极远离衬底基板的一侧形成层间介质层；层间介质层包括：第二过孔和第三过孔，第二过孔在衬底基板上的正投影与第二栅极在衬底基板上的正投影存在重叠区域，第三过孔在衬底基板上的正投影覆盖第一过孔在衬底基板上的正投影；在层间介质层远离衬底基板的一侧形成源漏电极和连接电极，连接电极通过第一过孔、第二过孔和第三过孔电连接第一栅极和第二栅极。
具体的，第二过孔在衬底基板上的正投影与第二栅极在衬底基板上的正投影存在重叠区域，第三过孔在衬底基板上的正投影覆盖第一过孔在衬底基板上的正投影，也就是说，第二过孔暴露一部分第二栅极，第三过孔暴露第一过孔。
可选地，层间介质层覆盖整个衬底基板，且层间介质层的制作材料可以包括硅氧化物或硅氮化物，硅氮氧化物等。例如，该层间介质层还可以为由氮化硅或氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层或多层结构，本发明实施例对此不作任何限定。
可选地，连接电极的制作材料为透明导电材料，可选地，透明导电材料可以为氧化铟锡等，本发明实施例对此不作任何限定。
可选地，源漏电极的制作材料可以由选自钼、铜、铝、钛中的有一种或多种或以上金属任意组合形成的合金中的一种或多种或其他合适的材料形成。例如，源漏电极可为单层或多层结构，本发明实施例对此不作任何限定。
在本实施例中，第一栅极和第二栅极分别位于有源层两侧，且电连接，第一栅极和第二栅极能够同时接收到栅线传输的相同的扫描信号，进而保证对有源层同时产生驱动作用。具体的，当栅线上被施加开启信号时，在第一栅极和第二栅极共同作用下，有源层表面产生感应电荷，相应的形成低沟道电阻、大电流的开态，该薄膜晶体管导通，源漏电极彼此电连接，可以在二者之间进行数据传输，当栅线上被施加关闭信号时，源漏电极断开，不能在二者之间进行数据传输。该薄膜晶体管中的有源层通过第一栅极和第二栅极的相同电压驱动作用，使得有源层更加稳定的导通源漏电极，提高了薄膜晶体管的开关比，保证了薄膜晶体管的稳定性和驱动能力。
本发明实施例提供的薄膜晶体管的制作方法包括：提供衬底基板；在衬底基板的一侧形成第一栅极；在第一栅极远离衬底基板的一侧形成有源层；在有源层远离衬底基板的一侧形成第二栅极；在第二栅极远离衬底基板的一侧形成源漏电极；其中，源漏电极在衬底基板上的正投影与第二栅极在衬底基板上的正投影存在重叠区域。本发明实施例通过将有源层设置在第一栅极和第二栅极之间，且源漏电极在衬底基板上的正投影与第二栅极在衬底基板上的正投影存在重叠区域，能够避免在后续工艺中氢原子进入有源层，侵蚀薄膜晶体管有源层的沟道区域；避免薄膜晶体管的阈值电压负漂，降低了薄膜晶体管中的漏电流。
可选地，在步骤500之后，本发明实施例提供的薄膜晶体管还包括：在源漏电极远离衬底基板的一侧形成钝化层；在钝化层远离衬底基板的一侧形成用于吸收和/或反射环境光的遮光层。
可选地，钝化层覆盖整个衬底基板，且钝化层的制作材料可以包括硅氧化物或硅氮化物，硅氮氧化物等。例如，该钝化层还可以为由氮化硅或氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层或多层结构，本发明实施例对此不作任何限定。
可选地，为了吸收和反射环境光，避免光线进入到有源层的沟道区域，本发明实施例中的遮光层在衬底基板上的正投影覆盖整个有源层在衬底基板上的正投影。
本发明实施例中，通过同时设置缓冲层和遮光层，能够保证环境光和OLED光线被吸收和反射，从而进一步地减少或消除有源层的沟道区域漏电流现象的发生，提高了产品良率，保证了薄膜晶体管的光学稳定性。
下面结合图6A-图6G，进一步地描述本发明实施例提供的薄膜晶体管的制作方法，其中，构图工艺例如可以为光刻构图工艺，其例如可以包括：在需要被构图的结构层上涂覆光刻胶，使用掩膜板对光刻胶进行曝光，对曝光的光刻胶进行显影以得到光刻胶图案，使用光刻胶图案作为掩膜板对结构层进行刻蚀，然后剥离光刻胶。具体说明如下：
步骤410、提供衬底基板10，在衬底基板10上沉积第一金属薄膜，通过构图工艺形成第一栅极11，具体如图6A所示。
具体的，在衬底基板10上采用物理气相沉积等工艺沉积第一金属薄膜。
可选地，衬底基板10可以是透明绝缘基板，比如玻璃基板、石英基板或其他合适的基板，本发明实施例对此不作任何限定。
可选地，第一金属薄膜可以包括铜基金属、铝基金属、镍基技术。例如，该铜基金属包括：铜、铜锌合金、铜镍合金或铜锌镍合金等性能稳定的铜基金属合金。
步骤420、在第一栅极11上形成缓冲层12，如图6B所示。
具体的，采用采用化学气相沉积(Chemical Vapor Deposition，简称CVD)工艺在第一栅极11上沉积缓冲层12。
可选地，缓冲层的制作材料可以包括硅氧化物或硅氮化物，硅氮氧化物等。例如，该缓冲层还可以为由氮化硅或氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层或多层结构，本发明实施例对此不作任何限定。
步骤430、在缓冲层12上形成有源层13，具体如图6C所示。
可选地，有源层的制作材料可以包括非晶硅、多晶硅或金属氧化物半导体。
优选地，为了减小薄膜晶体管的漏电流，本发明实施例提供的有源层的制作材料为金属氧化物半导体，可选地，氧化物半导体层可以为氧化铟锡锌IGZO、氧化铟锌IZO、氧化锌或氧化镓锌GZO等。
步骤440、在有源层13上形成栅绝缘层14，具体如图6D所示。
具体的，采用CVD等工艺在有源层的沟道区域上沉积栅绝缘层14。
具体的，栅绝缘层可以为氧化硅层、氮化硅层或由氧化硅和氮化硅所组成的复合绝缘层等，本发明实施例对此不作任何限定。
可选地，栅绝缘层的制作材料可以包括硅氧化物或硅氮化物，硅氮氧化物等。例如，该栅绝缘层还可以为由氮化硅或氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层或多层结构，本发明实施例对此不作任何限定。
步骤450、在栅绝缘层14上沉积第二金属薄膜，并通过构图工艺形成第二栅极15，具体如图6E所示。
具体的，在栅绝缘层14上采用物理气相沉积等方法沉积第二金属薄膜。
可选地，第二金属薄膜可以由选自钼、铜、铝、钛中的有一种或多种或以上金属任意组合形成的合金中的一种或多种或其他合适的材料形成。例如，第二栅极可为单层或多层结构，本发明实施例对此不作任何限定。
步骤460、在第二栅极15上沉积绝缘薄膜，通过构图工艺形成层间介质层16，具体如图6F所示。
具体的，在第二栅极上采用CVD等工艺沉积绝缘薄膜，并通过构图工艺形成暴露有源层一端的第四过孔，暴露有源层另一端的第五过孔，暴露第二栅极的第二过孔、暴露第一栅极的第一过孔和暴露第一过孔的第三过孔。
可选地，绝缘薄膜可以包括硅氧化物或硅氮化物，硅氮氧化物等。例如，该层间介质层还可以为由氮化硅或氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层或多层结构，本发明实施例对此不作任何限定。
步骤470、在层间介质层16上形成源漏电极17和连接电极(图中未示出)，具体如图6G所示。
具体的，在层间介质层16上物理沉积第三金属薄膜，通过构图工艺形成源漏电极17。
可选地，第三金属薄膜可以由选自钼、铜、铝、钛中的有一种或多种或以上金属任意组合形成的合金中的一种或多种或其他合适的材料形成。例如，源漏电极可为单层或多层结构，本发明实施例对此不作任何限定。
步骤480、在源漏电极17上形成钝化层19和遮光层20，具体如图4所示。
具体的，步骤480在源漏电极17上采用CVD工艺沉积绝缘薄膜，形成钝化层，在钝化层19上形成为黑矩阵层的遮光层20。
可选地，绝缘薄膜可以包括硅氧化物或硅氮化物，硅氮氧化物等。例如，该层间介质层还可以为由氮化硅或氧化硅构成的单层结构，或者由氮化硅和氧化硅构成的双层或多层结构，本发明实施例对此不作任何限定。
另外，需要说明的是，若薄膜晶体管应用在阵列基板中，那么阵列基板的制作工艺包括步骤410-步骤470，其中，步骤450还包括：形成导电层，步骤470还包括：形成连接层，且在步骤470之后包括：在源电极或漏电极上设置PIN二极管；在PIN二极管上形成钝化层，其中，钝化层覆盖整个衬底基板，钝化层包括暴露PIN二极管的过孔；在钝化层上沉积透明导电材料，通过构图工艺形成导出层；在导出层上形成遮光层。
实施例三
基于上述实施例的发明构思，本发明实施例还提供一种阵列基板，图7为本发明实施例提供的阵列基板的结构示意图一，如图7所示，本发明实施例提供的阵列基板，包括薄膜晶体管1和光敏元件2。
其中，薄膜晶体管1为实施例一提供的薄膜晶体管。
具体的，光敏元件2设置在薄膜晶体管1的源漏电极远离衬底基板的一侧；光敏元件2的第一电极2a与薄膜晶体管1的源电极或漏电极连接。
可选地，光敏元件2可以为PIN二极管。
可选地，如图7所示，本发明实施例中的薄膜晶体管的源电极或漏电极在衬底基板上的正投影覆盖光敏元件在衬底基板上的正投影。
本发明实施例提供的阵列基板在薄膜晶体管上制作光敏元件时，避免氢原子进入有源层，侵蚀薄膜晶体管有源层的沟道区域；避免薄膜晶体管的阈值电压负漂，降低了薄膜晶体管的漏电流，进而保证了光学检测时暗电流减小以及信噪比，能够准确地对显示器进行光学补偿。
图8为本发明实施例提供的阵列基板的结构示意图二，如图8所示，本发明实施例提供的阵列基板还包括：导出层3。
具体的，导出层3设置在光敏元件2远离衬底基板10一侧；光敏元件2的第二电极2b与导出层3连接。
需要说明的是，导出层3相当于导线。
可选地，导电层的制作材料为透明导电材料，例如氧化铟锡等，本发明实施例对此不作任何限定。
需要说明的是，如图8所示，在制作阵列基板的工艺中，在制作完成薄膜晶体管的源漏电极之后，在源电极或漏电极远离衬底基板的一侧设置PIN二极管，然后在源漏电极和PIN二极管远离衬底基板的一侧形成钝化层，钝化层包括过孔。具体的，导出层3通过钝化层过孔与PIN二极管连接。
本发明实施例提供的阵列基板包括实施例一提供的薄膜晶体管，其实现原理和实现效果类似，在此不再赘述。
具体的，本发明实施例提供的阵列基板，当第一栅极和第二栅极同时接收到导通信号时，薄膜晶体管1导通驱动光敏元件2发光。
可选地，图9为本发明实施例提供的阵列基板的结构示意图三，如图9所示，本发明实施例提供的阵列基板，还包括：导电层4。
具体的，导电层4与薄膜晶体管1中的第二栅极同层设置，且与导出层3连接；其中，导电层4在衬底基板上的正投影与薄膜晶体管中的源漏电极在衬底基板上的正投影存在重叠区域。
需要说明的是，导电层4和源漏电极之间形成电容，用来存储或者释放电量。另外，导出层3与导电层4连接是为了向导电层4提供电位。
可选地，导电层4的制作材料与第二栅极的制作材料可以相同也可以不同。优选地，导电层4的制作材料与第二栅极的制作材料相同，可以简化制作工艺。
可选地，如图9所示，本发明实施例提供的阵列基板还包括：连接层5。
具体的，连接层5与薄膜晶体管中的源漏电极同层设置；导电层4通过连接层5与导出层3连接。
在本实施例中，通过设置连接层5能够避免导出层3通过过孔导电层4连接时，过孔电性连接不好。
可选地，连接层5可以采用导电，且电阻率较低的材料制成，本发明实施例对此不作任何限定。
可选地，连接层5的制作材料与源漏电极的制作材料可以相同也可以不同。优选地，连接层5的制作材料与源漏电极的制作材料相同，可以简化制作工艺。
实施例四
基于上述实施例的发明构思，本发明实施例还提供一种显示装置，包括阵列基板。
其中，显示装置包括的实施例三的阵列基板，其实现原理和实现效果类似，在此不再赘述。
具体的，显示装置可以为电视、数码相机、手机、手表、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。
有以下几点需要说明：
本发明实施例附图只涉及本发明实施例涉及到的结构，其他结构可参考通常设计。
为了清晰起见，在用于描述本发明的实施例的附图中，层或微结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在不冲突的情况下，本发明的实施例即实施例中的特征可以相互组合以得到新的实施例。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：设置在衬底基板一侧的第一栅极、有源层、第二栅极、源漏电极；还包括：缓冲层、栅绝缘层、层间介质层、钝化层、遮光层和设置在所述层间介质层远离所述衬底基板一侧的连接电极；
其中，所述有源层设置在所述第一栅极远离所述衬底基板的一侧；所述第二栅极设置在所述有源层远离所述衬底基板的一侧；所述源漏电极设置在所述第二栅极远离衬底基板的一侧；所述源漏电极在所述衬底基板上的正投影与所述第二栅极在所述衬底基板上的正投影存在重叠区域；
其中，所述缓冲层设置在所述第一栅极远离所述衬底基板的一侧；所述栅绝缘层设置在所述有源层远离所述衬底基板的一侧；所述层间介质层设置在所述第二栅极远离所述衬底基板的一侧；
所述缓冲层包括：第一过孔，所述第一过孔在衬底基板上的正投影与所述第一栅极在衬底基板上的正投影存在重叠区域；所述层间介质层包括：第二过孔和第三过孔，所述第二过孔在衬底基板上的正投影与所述第二栅极在衬底基板上的正投影存在重叠区域，所述第三过孔在衬底基板上的正投影覆盖所述第一过孔在衬底基板上的正投影；
所述连接电极通过所述第一过孔、所述第二过孔和所述第三过孔电连接所述第一栅极和所述第二栅极；
所述钝化层设置在所述源漏电极远离所述衬底基板的一侧；所述遮光层设置在所述钝化层远离所述衬底基板的一侧，用于吸收和/或反射环境光。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一栅极在所述衬底基板上的正投影覆盖所述有源层在所述衬底基板上的正投影。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层包括金属氧化物半导体。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述连接电极的制作材料为透明导电材料。
5.一种阵列基板，其特征在于，包括如权利要求1～4任一项所述的薄膜晶体管和光敏元件；其中，
所述光敏元件设置在所述薄膜晶体管的源漏电极远离所述衬底基板的一侧；
所述光敏元件的第一电极与所述薄膜晶体管的源电极或漏电极连接。
6.根据权利要求5所述的阵列基板，其特征在于，还包括：导出层；
所述导出层设置在所述光敏元件远离所述衬底基板一侧；所述光敏元件的第二电极与导出层连接。
7.根据权利要求6所述的阵列基板，其特征在于，还包括：导电层；
所述导电层与薄膜晶体管中的第二栅极同层设置，且与所述导出层连接；
其中，所述导电层在衬底基板上的正投影与薄膜晶体管中的源漏电极在衬底基板上的正投影存在重叠区域。
8.根据权利要求7所述的阵列基板，其特征在于，还包括：连接层；
所述连接层与薄膜晶体管中的源漏电极同层设置；
所述导电层通过所述连接层与所述导出层连接。
9.一种显示装置，其特征在于，包括：如权利要求5～8任一项所述的阵列基板。
10.一种薄膜晶体管的制作方法，其特征在于，包括：
提供衬底基板；
在所述衬底基板的一侧形成第一栅极；
在所述第一栅极远离所述衬底基板的一侧形成有源层；
在所述有源层远离所述衬底基板的一侧形成第二栅极；
在所述第二栅极远离衬底基板的一侧形成源漏电极；其中，所述源漏电极在所述衬底基板上的正投影与所述第二栅极在所述衬底基板上的正投影存在重叠区域；所述有源层的沟道区域在衬底基板上的正投影覆盖所述第二栅极在衬底基板上的正投影；
在所述源漏电极远离所述衬底基板的一侧形成钝化层；
在所述钝化层远离所述衬底基板的一侧形成用于吸收和/或反射环境光的遮光层；
所述在所述第一栅极远离所述衬底基板的一侧形成有源层包括：
在第一栅极远离所述衬底基板的一侧形成缓冲层；缓冲层包括：第一过孔，所述第一过孔在衬底基板上的正投影与所述第一栅极在衬底基板上的正投影存在重叠区域；
在所述缓冲层远离所述衬底基板的一侧形成有源层；
所述在所述第二栅极远离衬底基板的一侧形成源漏电极包括：
在第二栅极远离衬底基板的一侧形成层间介质层；所述层间介质层包括：第二过孔和第三过孔，所述第二过孔在衬底基板上的正投影与所述第二栅极在衬底基板上的正投影存在重叠区域，所述第三过孔在衬底基板上的正投影覆盖所述第一过孔在衬底基板上的正投影；
在层间介质层远离衬底基板的一侧形成源漏电极和连接电极，所述连接电极通过所述第一过孔、所述第二过孔和所述第三过孔电连接所述第一栅极和所述第二栅极。
CN201810487978.3A 2018-05-21 2018-05-21 一种薄膜晶体管及其制作方法、阵列基板、显示装置 Active CN108767016B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201810487978.3A CN108767016B (zh) 2018-05-21 2018-05-21 一种薄膜晶体管及其制作方法、阵列基板、显示装置
PCT/CN2019/087785 WO2019223682A1 (zh) 2018-05-21 2019-05-21 薄膜晶体管及其制作方法、阵列基板、显示装置
EP19808048.3A EP3799132A4 (en) 2018-05-21 2019-05-21 Thin-film transistor and manufacturing method therefor, array substrate, and display device
US16/619,446 US11133367B2 (en) 2018-05-21 2019-05-21 Thin film transistor and fabricating method thereof, array substrate and display device
JP2019570058A JP7482631B2 (ja) 2018-05-21 2019-05-21 薄膜トランジスタ及びその製造方法、アレイ基板、表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810487978.3A CN108767016B (zh) 2018-05-21 2018-05-21 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
CN108767016A CN108767016A (zh) 2018-11-06
CN108767016B true CN108767016B (zh) 2021-09-21

Family

ID=64007308

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810487978.3A Active CN108767016B (zh) 2018-05-21 2018-05-21 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Country Status (5)

Country Link
US (1) US11133367B2 (zh)
EP (1) EP3799132A4 (zh)
JP (1) JP7482631B2 (zh)
CN (1) CN108767016B (zh)
WO (1) WO2019223682A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108767016B (zh) * 2018-05-21 2021-09-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
US11289548B2 (en) * 2018-11-20 2022-03-29 Boe Technology Group Co., Ltd. Display substrate, display apparatus, and method of fabricating display substrate
CN109560141B (zh) * 2018-12-13 2020-09-25 合肥鑫晟光电科技有限公司 薄膜晶体管、发光装置及其制造方法
CN109728060B (zh) 2019-01-04 2021-02-02 京东方科技集团股份有限公司 一种阵列基板、电致发光面板及显示装置
CN109742126B (zh) * 2019-01-11 2022-02-11 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板、显示装置
CN109887965B (zh) * 2019-02-20 2022-01-21 京东方科技集团股份有限公司 显示模组及其制造方法、显示装置
WO2020248128A1 (zh) * 2019-06-11 2020-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN110634929B (zh) * 2019-09-26 2022-02-08 京东方科技集团股份有限公司 显示基板及其制备方法、亮度补偿方法、显示装置
JP7504130B2 (ja) 2019-10-14 2024-06-21 京東方科技集團股▲ふん▼有限公司 検出基板、その製造方法及び平板検出装置
CN112750861B (zh) * 2019-10-29 2025-02-25 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110648629B (zh) * 2019-10-31 2023-09-22 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN110993616B (zh) * 2019-11-28 2022-08-09 京东方科技集团股份有限公司 显示背板及其制备方法和显示装置
WO2021120172A1 (zh) * 2019-12-20 2021-06-24 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
CN116564231A (zh) * 2020-04-10 2023-08-08 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
US12087788B2 (en) * 2020-06-17 2024-09-10 Samsung Display Co., Ltd. Fingerprint sensor, method for manufacturing the same, and display device including the same
CN112242413B (zh) * 2020-10-10 2022-10-04 武汉华星光电技术有限公司 灯板及显示装置
CN112289841B (zh) 2020-10-30 2024-07-05 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN112331141A (zh) * 2020-11-03 2021-02-05 Tcl华星光电技术有限公司 Oled显示面板和显示装置
WO2022160125A1 (zh) 2021-01-27 2022-08-04 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板、显示装置
US20230079382A1 (en) * 2021-02-01 2023-03-16 Boe Technology Group Co., Ltd. Driving Backplane, Method for Manufacturing Same and Display Device
CN112965310B (zh) * 2021-02-26 2023-01-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
WO2022188116A1 (zh) * 2021-03-11 2022-09-15 京东方科技集团股份有限公司 阵列基板及其显示面板和显示装置
CN113363329A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
CN117457722A (zh) * 2023-03-30 2024-01-26 广州华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934605A (zh) * 2004-03-17 2007-03-21 皇家飞利浦电子股份有限公司 电致发光显示器件
CN203133439U (zh) * 2013-02-28 2013-08-14 信利半导体有限公司 一种液晶显示器
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3980167B2 (ja) * 1998-04-07 2007-09-26 株式会社日立製作所 Ｔｆｔ電極基板
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
JP2002072963A (ja) * 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
US6774578B2 (en) * 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP4312420B2 (ja) 2001-05-18 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2003338628A (ja) 2002-05-20 2003-11-28 Seiko Epson Corp 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
JP4459990B2 (ja) 2007-08-06 2010-04-28 株式会社半導体エネルギー研究所 半導体装置
JP5740132B2 (ja) * 2009-10-26 2015-06-24 株式会社半導体エネルギー研究所 表示装置及び半導体装置
US8637802B2 (en) 2010-06-18 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Photosensor, semiconductor device including photosensor, and light measurement method using photosensor
CN102956649A (zh) * 2012-11-26 2013-03-06 京东方科技集团股份有限公司 阵列基板、阵列基板制作方法及显示装置
CN103137641B (zh) * 2013-01-25 2015-10-21 北京京东方光电科技有限公司 一种阵列基板及其制作方法、x射线平板探测器
TWI690085B (zh) * 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
CN103280181B (zh) * 2013-05-29 2015-12-23 中国科学院上海高等研究院 Amoled像素亮度的补偿方法及补偿系统
CN103489826B (zh) 2013-09-26 2015-08-05 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN103560135B (zh) * 2013-11-14 2015-12-02 北京京东方光电科技有限公司 一种x射线传感器的阵列基板及其制造方法
CN104821339B (zh) * 2015-05-11 2018-01-30 京东方科技集团股份有限公司 Tft及制作方法、阵列基板及制作驱动方法、显示装置
CN105720012A (zh) * 2016-02-18 2016-06-29 深圳市华星光电技术有限公司 双栅极tft阵列基板及制作方法
CN107946196B (zh) * 2017-11-28 2021-12-28 合肥鑫晟光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN108767016B (zh) 2018-05-21 2021-09-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1934605A (zh) * 2004-03-17 2007-03-21 皇家飞利浦电子股份有限公司 电致发光显示器件
CN203133439U (zh) * 2013-02-28 2013-08-14 信利半导体有限公司 一种液晶显示器
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器

Also Published As

Publication number Publication date
WO2019223682A1 (zh) 2019-11-28
JP2021524148A (ja) 2021-09-09
JP7482631B2 (ja) 2024-05-14
US20200161402A1 (en) 2020-05-21
US11133367B2 (en) 2021-09-28
CN108767016A (zh) 2018-11-06
EP3799132A1 (en) 2021-03-31
EP3799132A4 (en) 2022-03-23

Similar Documents

Publication Publication Date Title
CN108767016B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN108022948B (zh) 有机发光显示装置及其制造方法
CN107424957B (zh) 柔性tft基板的制作方法
CN103000628B (zh) 显示装置、阵列基板及其制作方法
US7790526B2 (en) System for displaying images and method for fabricating the same
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
US9230951B2 (en) Antistatic device of display device and method of manufacturing the same
US8179506B2 (en) Method for fabricating a pixel structure and the pixel structure
WO2016065852A1 (zh) 一种coa基板及其制作方法和显示装置
CN107039491A (zh) 有机发光显示装置及其制造方法
US9356208B2 (en) Manufacturing method of pixel structure
CN104269413B (zh) 阵列基板及其制作方法、液晶显示装置
CN102236204B (zh) 具有薄膜晶体管的透反射液晶显示装置及其制造方法
TW202011597A (zh) 陣列基板及其製造方法、以及顯示面板
US10629834B2 (en) Thin film transistor, method for preparing the same, and display device
WO2019080254A1 (zh) 背沟道蚀刻型氧化物半导体tft基板及其制作方法
US20190355836A1 (en) Manufacturing method for amorphous silicon tft substrate
CN110429115A (zh) 显示面板及显示装置
WO2013174105A1 (zh) 阵列基板、其制造方法、显示面板及显示装置
US10527900B2 (en) Display substrate
CN115411113A (zh) 薄膜晶体管及其制备方法、阵列基板
US20070243673A1 (en) Thin-film transistor array for lcd and the method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant