[go: up one dir, main page]

JP7482631B2 - 薄膜トランジスタ及びその製造方法、アレイ基板、表示装置 - Google Patents

薄膜トランジスタ及びその製造方法、アレイ基板、表示装置 Download PDF

Info

Publication number
JP7482631B2
JP7482631B2 JP2019570058A JP2019570058A JP7482631B2 JP 7482631 B2 JP7482631 B2 JP 7482631B2 JP 2019570058 A JP2019570058 A JP 2019570058A JP 2019570058 A JP2019570058 A JP 2019570058A JP 7482631 B2 JP7482631 B2 JP 7482631B2
Authority
JP
Japan
Prior art keywords
base substrate
layer
gate electrode
via hole
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019570058A
Other languages
English (en)
Other versions
JP2021524148A (ja
Inventor
玲 王
奕呈 林
翠▲麗▼ ▲蓋▼
攀 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2021524148A publication Critical patent/JP2021524148A/ja
Application granted granted Critical
Publication of JP7482631B2 publication Critical patent/JP7482631B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明の実施例は、表示技術分野に関し、特に、薄膜トランジスタ及びその製造方法、アレイ基板、表示装置に関する。
本願は、２０１８年５月２１日に出願した中国出願番号が２０１８１０４８７９７８．３である中国特許出願に基づいて優先権を主張し、その内容の全てを本願に援用する。
現在、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ－Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、単にＯＬＥＤと呼ぶ）は、フラットパネルディスプレイ研究分野におけるホットスポットの一つになっている。ＯＬＥＤディスプレイは、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、単にＬＣＤと呼ぶ）に比べて、低エネルギー消費、生産コストが低く、自発光、広視野角、応答速度が速いという利点を有する。現在、ＯＬＥＤディスプレイは、携帯電話、タブレット、デジタルカメラなどの表示分野において、従来のＬＣＤディスプレイを代えて行く。
しかしながら、ＯＬＥＤディスプレイは、動作中に輝度が減衰される問題が存在している。ＯＬＥＤディスプレイが均一で連続的な輝度を有するように確保するために、光学補償のような適切な補償方法が必要となる。光学補償は、感光素子を利用して画素の輝度を検出し、得られた結果に基づいてデータ電圧を適切に調整することにより輝度を補償する方法である。現在、感光素子を利用して補償する設計には、改良の余地があった。
本発明の第１態様によれば、薄膜トランジスタを提供する。前記薄膜トランジスタは、ベース基板と、ベース基板の一方側に位置する第１ゲート電極と、前記第１ゲート電極における前記ベース基板から離れる一方側に位置する活性層と、前記活性層における前記ベース基板から離れる一方側に位置する第２ゲート電極と、前記第２ゲート電極におけるベース基板から離れる一方側に位置するソース・ドレイン電極と、を含む。前記ベース基板における前記ソース・ドレイン電極の正投影と、前記ベース基板における前記第２ゲート電極の正投影とは、少なくとも部分的に重畳している。
本発明のいくつかの例示的な実施例において、前記薄膜トランジスタは、前記第１ゲート電極における前記ベース基板から離れる一方側に位置するバッファ層と、前記活性層における前記ベース基板から離れる一方側に位置するゲート絶縁層と、前記第２ゲート電極における前記ベース基板から離れる一方側に位置する層間誘電体層と、をさらに含む。
本発明のいくつかの例示的な実施例において、前記薄膜トランジスタは、前記層間誘電体層における前記ベース基板から離れる一方側に位置する接続電極をさらに含む。前記バッファ層は、前記バッファ層を貫通する第１ビアホールを含む。前記ベース基板における前記第１ビアホールの正投影と前記ベース基板における前記第１ゲート電極の正投影とは、少なくとも部分的に重畳している。前記層間誘電体層は、前記層間誘電体層を貫通する第２ビアホール及び第３ビアホールを含む。前記ベース基板における前記第２ビアホールの正投影と前記ベース基板における前記活性層の正投影とは、少なくとも部分的に重畳している。前記ベース基板における前記第３ビアホールの正投影は、前記ベース基板における前記第１ビアホールの正投影を覆っている。前記接続電極は、前記第１ビアホール及び前記第３ビアホールを介して前記第１ゲート電極に電気的に接続され、且つ、前記第３ビアホールを介して前記第２ゲート電極に電気的に接続される。
本発明のいくつかの例示的な実施例において、前記ベース基板における前記第１ゲート電極の正投影は、前記ベース基板における前記活性層の正投影を覆っている。
本発明のいくつかの例示的な実施例において、前記活性層は、金属酸化物半導体材料を含む。
本発明のいくつかの例示的な実施例において、前記接続電極は、透明導電材料を含む。
本発明のいくつかの例示的な実施例において、前記薄膜トランジスタは、前記ソース・ドレイン電極における前記ベース基板から離れる一方側に位置するパッシベーション層と、前記パッシベーション層における前記ベース基板から離れる一方側に位置する遮光層と、をさらに含み、前記遮光層は、環境光を吸収及び／又は反射するように構成される。
本発明の他の態様によれば、アレイ基板を提供する。前記アレイ基板は、上記のいずれかの薄膜トランジスタと、前記薄膜トランジスタの前記ソース・ドレイン電極における前記ベース基板から離れる一方側に位置する感光素子と、を含む。前記感光素子の第１電極は、前記薄膜トランジスタのソース電極又はドレイン電極に接続される。
本発明のいくつかの例示的な実施例において、前記アレイ基板は、前記感光素子における前記ベース基板から離れる一方側に位置する導出層をさらに含む。前記感光素子の第２電極は、前記導出層に接続される。
本発明のいくつかの例示的な実施例において、前記アレイ基板は、薄膜トランジスタにおける第２ゲート電極と同一の層に設置されている導電層をさらに含む。前記導電層は、前記導出層に接続され、且つ、前記ベース基板における前記導電層の正投影と前記ベース基板における前記薄膜トランジスタの前記ソース・ドレイン電極の正投影とは、少なくとも部分的に重畳している。
本発明のいくつかの例示的な実施例において、前記アレイ基板は、前記薄膜トランジスタの前記ソース・ドレイン電極と同一の層に設置されている接続層をさらに含む。前記導電層は、前記接続層を介して前記導出層に接続される。
本発明の他の態様によれば、上記のいずれかのアレイ基板を含む表示装置を提供する。
本発明の他の態様によれば、薄膜トランジスタの製造方法をさらに提供する。前記薄膜トランジスタの製造方法は、ベース基板を用意するステップと、前記ベース基板の一方側に第１ゲート電極を形成するステップと、前記第１ゲート電極における前記ベース基板から離れる一方側に活性層を形成するステップと、前記活性層における前記ベース基板から離れる一方側に第２ゲート電極を形成するステップと、前記第２ゲート電極におけるベース基板から離れる一方側にソース・ドレイン電極を形成するステップと、を含む。前記ベース基板における前記ソース・ドレイン電極の正投影と前記ベース基板における前記第２ゲート電極の正投影とが少なくとも部分的に重畳している。
本発明のいくつかの例示的な実施例において、前記第１ゲート電極における前記ベース基板から離れる一方側に活性層を形成するステップは、前記第１ゲート電極における前記ベース基板から離れる一方側に第１ビアホールを含むバッファ層を形成し、前記第１ビアホールが前記バッファ層を貫通し、前記ベース基板における前記第１ビアホールの正投影と前記ベース基板における前記第１ゲート電極の正投影が少なくとも部分的に重畳しているステップと、前記バッファ層における前記ベース基板から離れる一方側に活性層を形成するステップと、を含む。前記第２ゲート電極における前記ベース基板から離れる一方側にソース・ドレイン電極を形成するステップは、前記第２ゲート電極における前記ベース基板から離れる一方側に第２ビアホール及び第３ビアホールを含む層間誘電体層を形成し、前記第２ビアホール及び前記第３ビアホールが前記層間誘電体層を貫通し、前記ベース基板における前記第２ビアホールの正投影と前記ベース基板における前記活性層の正投影が少なくとも部分的に重畳しており、前記ベース基板における前記第３ビアホールの正投影は、前記ベース基板における前記第１ビアホールの正投影を覆っているステップと、前記層間誘電体層における前記ベース基板から離れる一方側にソース・ドレイン電極及び接続電極を形成し、前記接続電極は、前記第１ビアホール及び前記第３ビアホールを介して前記第１ゲート電極に電気的に接続され、且つ、前記第３ビアホールを介して前記第２ゲート電極に電気的に接続されるステップと、を含む。
本発明のいくつかの例示的な実施例において、前記薄膜トランジスタの製造方法は、前記ソース・ドレイン電極における前記ベース基板から離れる一方側にパッシベーション層を形成するステップと、前記パッシベーション層における前記ベース基板から離れる一方側に、環境光を吸収及び／又は反射するための遮光層を形成するステップと、をさらに含む。
勿論、本発明のいずれか製品又は方法は、必ずしも上記の利点のすべてを同時に達成する必要があるものではない。本発明の他の特徴及び利点は、以下の本明細書の実施例に記載され、且つ、一部が本明細書の実施例によって明瞭となり、又は、本発明の実践によって得られる。本発明の実施例の目的及び他の利点は、明細書、特許請求の範囲及び図面において特に指摘された構造によって実現及び取得されることができる。
図面は、本発明の技術的案に対するさらなる理解を提供するために使用され、且つ本明細書の一部を構成し、本願の実施例とともに本発明の技術的案を解釈するためのものであり、本発明の技術的案に対する限定として構成されない。
本発明の実施例に係る薄膜トランジスタの構造の模式図である。 本発明の実施例に係る他の薄膜トランジスタの構造の模式図である。 本発明の実施例に係る薄膜トランジスタの平面図である。 本発明の実施例に係る別の薄膜トランジスタの構造の模式図である。 本発明の実施例に係る薄膜トランジスタの製造方法のフローチャートである。 本発明の実施例に係る薄膜トランジスタの製造方法の模式図である。 本発明の実施例に係る薄膜トランジスタの製造方法の模式図である。 本発明の実施例に係る薄膜トランジスタの製造方法の模式図である。 本発明の実施例に係る薄膜トランジスタの製造方法の模式図である。 本発明の実施例に係る薄膜トランジスタの製造方法の模式図である。 本発明の実施例に係る薄膜トランジスタの製造方法の模式図である。 本発明の実施例に係る薄膜トランジスタの製造方法の模式図である。 本発明の実施例に係るアレイ基板の構造の模式図である。 本発明の実施例に係る他のアレイ基板の構造の模式図である。 本発明の実施例に係る別のアレイ基板の構造の模式図である。
以下、本発明の目的、技術的案、及び利点をより明確にするために、図面を参照しながら、本発明の実施例をさらに詳細に説明する。なお、矛盾しない場合、本願に係る実施例と実施例における特徴をお互いに任意的に組み合わせることができる。
図面のフローチャートに示されているステップは、１組のコンピュータ実行可能な命令が記憶されたコンピュータシステムにおいて実行されることができる。なお、フローチャートには論理的な順序が示されているが、場合によっては、ここで図示又は説明されているステップは、本明細書と異なる順序で実行されることができる。
特に定義されない限り、本発明の実施例において使用される技術用語又は科学用語は、当業者によって理解される通常の意義を意味すべきである。本発明の実施例において使用される用語「第１」、「第２」のような用語は、任意の順序、量、又は重要性を示すものではなく、単に異なる構成要素を区別するためのものに過ぎない。本開示において「第１素子」のような用語の出現は、必ずしも第２素子が存在することを意味するわけではなく、且つ、本開示において「第２素子」のような用語の出現は、必ずしも第１素子が存在することを意味するわけではない。「含む」又は「備える」のような用語は、その用語の前に現れる素子、又はその用語の後に列挙された素子又は部品及びその同等のものを含むが、他の素子又は部品を排除するものではない。「接続される」又は「接続する」のような用語は、物理的又は機械的な接続に限定されないが、直接又は間接を問わず、電気的接続を含むことができる。「上」、「下」、「左」、「右」などは、相対的な位置関係を示すためのものに過ぎなく、記述されている対象の絶対位置が変更されると、その相対的な位置関係もそれに応じて変更される可能性がある。
現在、よく使われている感光素子は、ＰＩＮダイオードであり、その制御デバイスが酸化物薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、単にＴＦＴと呼ぶ）である。しかしながら、ＰＩＮダイオードの製造過程において、多くの水素原子を発生される。これらの水素原子は、ＴＦＴにおける活性層のチャネル領域を侵食するので、ＴＦＴの閾値電圧を負方向にドリフトさせ、漏れ電流を増加させる。ことにより、光学検出する時に暗電流が大きくなり、信号対雑音比を確保することができないので、光学補償を正確に行うことができない。
図１は、本発明の実施例に係る感光素子であるＰＩＮダイオードを制御するための薄膜トランジスタの構造の模式図である。図１に示すように、本発明の実施例に係る薄膜トランジスタは、ベース基板１０の一方側に設置されている第１ゲート電極１１と、活性層１３と、第２ゲート電極１５と、ソース・ドレイン電極１７と、を含む。
具体的に、図１に示すように、活性層１３は、第１ゲート電極１１におけるベース基板１０から離れる一方側に設置され、第２ゲート電極１５は、活性層１３におけるベース基板１０から離れる一方側に設置され、ソース・ドレイン電極１７は、第２ゲート電極１５におけるベース基板１０から離れる一方側に設置されている。また、ベース基板１０におけるソース・ドレイン電極１７の正投影とベース基板１０における第２ゲート電極１５の正投影は、少なくとも部分的に重畳している。
本発明の上記の実施例において、活性層が第１ゲート電極と第２ゲート電極との間に設置され、且つ、ベース基板におけるソース・ドレイン電極の正投影とベース基板における第２ゲート電極の正投影が少なくとも部分的に重畳していることにより、後続の製造プロセスにおいて、活性層がソース・ドレイン電極及び第２ゲート電極に完全に遮蔽されることを確保することで、当該薄膜トランジスタの上にＰＩＮダイオードを形成する際、水素原子が活性層に進入して薄膜トランジスタにおける活性層のチャネル領域を侵食することを回避することができる。従って、薄膜トランジスタの閾値電圧がマイナス側にドリフトすることを回避し、薄膜トランジスタでの漏れ電流を低減し、光学検出する時に暗電流の低減及び信号対雑音比を確保することができるので、ディスプレイに対して光学補償を正確に行うことができる。
なお、本発明の実施例に係る薄膜トランジスタは、図１に示すように、バッファ層１２、ゲート絶縁層１４、層間誘電体層１６などのような他の層をさらに含む。バッファ層１２は、第１ゲート電極１１におけるベース基板１０から離れる一方側に設置されている。ゲート絶縁層１４は、活性層１３におけるベース基板１０から離れる一方側に設置されている。また、層間誘電体層１６は、バッファ層１２におけるベース基板１０から離れる一方側に設置されている。
ベース基板１０は、例えば、ガラス基板、石英基板或いは他の適切な基板のような透明絶縁基板であってもよいが、本発明の実施例では、これに対して限定しない。
第１ゲート電極１１は、ベース基板１０の上に設置される。そして、第１ゲート電極１１の製造材料は、銅基金属、アルミニウム基金属、ニッケル基金属を含むことができる。例えば、当該銅基金属は、銅、銅亜鉛合金、銅ニッケル合金または銅亜鉛ニッケル合金などの安定した性能を有する銅基金属合金を含んでもよいが、本発明の実施例では、これに対して限定しない。
例示的な実施例において、バッファ層１２は、ベース基板１０の全体を覆っていることにより、ベース基板における有害な不純物やイオンなどが活性層へ拡散することを防ぐだけではなく、環境光などの光線を吸収及び反射することができるので、薄膜トランジスタの光学的な安定性を確保することができる。
バッファ層１２の製造材料は、シリコン酸化物、シリコン窒化物またはシリコン窒素酸化物などを含むことができる。例えば、当該バッファ層は、窒化シリコンまたは酸化シリコンから構成される単層構造、或いは、窒化シリコン及び／又は酸化シリコンから構成される２層または多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
活性層１３は、バッファ層１２の上に設置される。そして、活性層１３の製造材料は、アモルファスシリコン、多結晶シリコンまたは金属酸化物半導体を含むことができる。
選択的に、薄膜トランジスタでの漏れ電流を低減するために、本発明の実施例に係る活性層の製造材料は、例えば、酸化インジウムガリウム亜鉛ＩＧＺＯ、酸化インジウム亜鉛ＩＺＯ、酸化亜鉛又は酸化ガリウム亜鉛ＧＺＯなどのような金属酸化物半導体を採用することができる。
ゲート絶縁層１４は、活性層１３のチャネル領域に設置される。そして、ゲート絶縁層１４の製造材料は、シリコン酸化物、シリコン窒化物またはシリコン窒素酸化物などを含むことができる。例えば、当該ゲート絶縁層は、窒化シリコンまたは酸化シリコンから構成される単層構造、或いは、窒化シリコン及び／又は酸化シリコンから構成される２層或いは多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
第２ゲート電極１５は、ゲート絶縁層１４の上に設置される。そして、第２ゲート電極１５の製造材料は、モリブデン、銅、アルミニウム、チタンから選択される一種または複数種、或いは上記の金属の任意の組み合わせから構成される合金のうちの一種又は複数種、或いは、他の適切な材料により形成されることができる。例えば、第２ゲート電極は、単層または多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
層間誘電体層１６は、ベース基板１０を覆っている。そして、層間誘電体層１６の製造材料は、シリコン酸化物、シリコン窒化物またはシリコン窒素酸化物などを含むことができる。例えば、当該層間誘電体層１６は、窒化シリコン又は酸化シリコンから構成される単層構造、或いは、窒化シリコン及び／又は酸化シリコンから構成される２層或いは多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
ソース・ドレイン電極１７は、層間誘電体層１６に設置される。そして、ソース・ドレイン電極１７の製造材料は、モリブデン、銅、アルミニウム、チタンから選択される一種又は複数種、或いは、上記の金属の任意の組み合わせから構成される合金のうちの一種又は複数種、或いは、他の適切な材料により形成されることができる。例えば、ソース・ドレイン電極は、単層或いは多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
図２は、本発明の実施例に係る他の薄膜トランジスタの構造の模式図であり、図３は、本発明の実施例に係る薄膜トランジスタの平面図である。なお、この平面図において、ソース・ドレイン電極層の下方に位置する活性層１３を模式的に示すために、ソース・ドレイン電極１７の一部が点線枠にて示されている。図１に示す実施例に比べて、当該薄膜トランジスタは、図２及び３に示すように、層間誘電体層１６におけるベース基板１０から離れる一方側に設置されている接続電極１８をさらに含む。
接続電極１８の製造材料は、例えば、酸化インジウムスズなどのような透明導電材料であってもよいが、本発明の実施例では、これに対して限定しない。例えば、例示的な実施例において、接続電極１８及び薄膜トランジスタのソース・ドレイン電極は、同一のパターニングプロセスにより形成されることができ、ソース・ドレイン電極と同一の材料を採用することができる。
さらに、バッファ層１２は、第１ビアホール２１を含む。第１ビアホール２１は、バッファ層１２を貫通する。ベース基板１０における第１ビアホール２１の正投影とベース基板１０における第１ゲート電極１１の正投影は、少なくとも部分的に重畳している。層間誘電体層１６は、第２ビアホール２２及び第３ビアホール２３を含む。前記第２ビアホール２２及び前記第３ビアホール２３は、層間誘電体層１６を貫通する。ベース基板１０における第２ビアホール２２の正投影とベース基板１０における活性層１３の正投影とは少なくとも部分的に重畳しており、且つ、ベース基板１０に対する第３ビアホール２３の正投影は、ベース基板１０に対する第１ビアホール２１の正投影を覆っている。接続電極１８は、第１ビアホール２１及び第３ビアホール２３を介して第１ゲート電極１１に電気的に接続され、且つ、第３ビアホール２３を介して第２ゲート電極１５に電気的に接続される。言い換えれば、第１ゲート電極１１の一部は、第１ビアホール２１及び第３ビアホール２３により露出され、且つ、第２ゲート電極１５の一部は、第３ビアホール２３により露出される。
本明細書で使用される「貫通」とは、ベース基板に垂直な方向において当該層の厚さ全体を通過することを意味する。
選択的に、層間誘電体層１６は、ベース基板１０に平行な方向における活性層１３の第１端を露出させる第４ビアホールと、前記方向における活性層１３の第２端を露出させる第５ビアホールと、を含む。ここで、ソース・ドレイン電極１７は、それぞれ第４ビアホール及び第５ビアホールを介して活性層１３に接続される。なお、図３を参照すると、第４ビアホール及び第５ビアホールは、いずれも第２ビアホール２２にて示されている。ソース・ドレイン電極１７は、第２ビアホール２２を介して下方の活性層１３に接続される。
選択的に、例示的な実施例において、第１ゲート電極１１は、図１及び図２に示すように、ベース基板１０の一方側に設置されている。また、バッファ層１２、活性層１３、ゲート絶縁層１４、第２ゲート電極１５、層間誘電体層１６及びソース・ドレイン電極１７は、第１ゲート電極１１におけるベース基板１０から離れる一方側に順次に設置されている。勿論、本発明の実施例は、これに限定されるものではなく、他の構造であってもよい。なお、図２において、ソース・ドレイン電極が示されていないが、図２の実施例におけるソース・ドレイン電極の配置は、図１と同一であってもよい。そして、図１及び図２は、異なる角度における薄膜トランジスタの断面図である。
図２に示す実施例において、第１ゲート電極１１及び第２ゲート電極１５がそれぞれ活性層１３の両側に位置し、且つ接続電極１８を介して互いに電気的に接続されることにより、第１ゲート電極１１及び第２ゲート電極１５がゲートラインにより伝送される同一のスキャン信号を同時に受信するので、活性層を同時に駆動することを確保することができる。具体的に、オン信号がゲートラインに印加される場合、第１ゲート電極及び第２ゲート電極の共同作用によって、活性層の表面に誘導電荷を発生させることにより、この薄膜トランジスタがオンされ、且つ、ソース電極及びドレイン電極は、活性層における導電チャネルを介して互いに電気的に接続されるので、両者の間にデータを伝送することができる。オフ信号がゲートラインに印加される場合、ソース・ドレイン電極がオフされるので、両者の間にデータが伝送されることができない。この薄膜トランジスタにおける活性層は、第１ゲート電極及び第２ゲート電極からの同一の電圧駆動作用を受けるので、ソース・ドレイン電極をより安定的にオンにさせることで、薄膜トランジスタのオン・オフ比を向上させ、薄膜トランジスタの安定性及び駆動能力を確保する。
図４は、本発明の別の実施例に係る薄膜トランジスタの構造の模式図である。図１に示す実施例に比べて、当該実施例に係る薄膜トランジスタは、図４に示すように、パッシベーション層１９及び遮光層２０をさらに含む。
具体的に、パッシベーション層１９は、ソース・ドレイン電極１７におけるベース基板１０から離れる一方側に設置されており、遮光層２０は、パッシベーション層１９におけるベース基板１０から離れる一方側に設置され、環境光を吸収及び／又は反射するように構成される。
パッシベーション層１９は、ベース基板１０の全体を覆っている。また、パッシベーション層１９の製造材料は、シリコン酸化物、シリコン窒化物、シリコン窒素酸化物などを含むことができる。例えば、当該パッシベーション層１９は、窒化シリコンまたは酸化シリコンから構成される単層構造、或いは窒化シリコン及び／又は酸化シリコンから構成される２層又は多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
選択的に、環境光を十分に吸収及び／又は反射することによって光線が活性層のチャネル領域に進入されることを回避するために、ベース基板１０における遮光層２０の正投影は、ベース基板１０における活性層１３の全体の正投影を覆っている。
本発明の実施例において、バッファ層１２及び遮光層２０の両者を設置することにより、環境光及びＯＬＥＤ光線が吸収及び／又は反射されることを確保することができるので、活性層におけるチャネル領域での漏れ電流をさらに低減又は解消し、製品の歩留まりを向上させ、薄膜トランジスタの光学的安定性を確保する。
選択的に、図１及び図４に示すように、環境光及びＯＬＥＤ光線がより十分に反射されることを確保することにより、活性層におけるチャネル領域での漏れ電流をさらに低減又は解消し、製品の歩留まりを向上させ、薄膜トランジスタの光学的安定性を確保できるために、ベース基板１０における第１ゲート電極１１の正投影は、ベース基板１０における活性層１３の正投影を覆うことができる。
本発明の実施例は、薄膜トランジスタの製造方法をさらに提供する。図５は、本発明の実施例に係る薄膜トランジスタの製造方法のフローチャートである。
ステップ１００において、ベース基板を用意する。ベース基板は、例えば、ガラス基板、石英基板或いは他の適切な基板のような透明絶縁基板であってもよいが、本発明の実施例では、これに対して限定しない。
ステップ２００において、ベース基板の一方側に第１ゲート電極を形成する。第１ゲート電極の製造材料は、銅基金属、アルミニウム基金属、ニッケル基金属などを含むことができる。例えば、当該銅基金属は、銅、銅亜鉛合金、銅ニッケル合金或いは銅亜鉛ニッケル合金などの安定した性能を有する銅基金属合金を含んでもよいが、本発明の実施例では、これに対して限定しない。
ステップ３００において、第１ゲート電極におけるベース基板から離れる一方側に活性層を形成する。
例示的な実施例において、具体的に、ステップ３００は、第１ゲート電極におけるベース基板から離れる一方側にバッファ層を形成するステップと、バッファ層に第１ビアホールを形成し、ベース基板における第１ビアホールの正投影とベース基板における第１ゲート電極の正投影が少なくとも部分的に重畳しているステップと、バッファ層におけるベース基板から離れる一方側に活性層を形成するステップと、を含むことができる。
選択的に、バッファ層は、ベース基板の全体を覆っているので、ベース基板における有害な不純物やイオンなどが活性層へ拡散することを防ぐだけではなく、環境光などの光線を吸収及び反射することができるので、薄膜トランジスタの光学的な安定性を確保することができる。
バッファ層の製造材料は、シリコン酸化物、シリコン窒化物またはシリコン窒素酸化物などを含むことができる。例えば、当該バッファ層は、窒化シリコンまたは酸化シリコンから構成される単層構造、又は窒化シリコン及び／又は酸化シリコンから構成される２層或いは多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
活性層の製造材料は、アモルファスシリコン、多結晶シリコンまたは金属酸化物半導体を含むことができる。
さらに、薄膜トランジスタでの漏れ電流を低減するために、本発明の実施例に係る活性層の製造材料は、例えば、酸化インジウムガリウム亜鉛ＩＧＺＯ、酸化インジウム亜鉛ＩＺＯ、酸化亜鉛又は酸化ガリウム亜鉛ＧＺＯなどのような金属酸化物半導体であってもよい。
ステップ４００において、活性層におけるベース基板から離れる一方側に第２ゲート電極を形成する。
例示的な実施例において、具体的に、ステップ４００は、活性層におけるベース基板から離れる一方側にゲート絶縁層を形成するステップと、ゲート絶縁層におけるベース基板から離れる一方側に第２ゲート電極を形成するステップと、を含むことができる。
ゲート絶縁層の製造材料は、シリコン酸化物、シリコン窒化物またはシリコン窒素酸化物などを含むことができる。例えば、当該ゲート絶縁層は、窒化シリコンまたは酸化シリコンから構成される単層構造、或いは、窒化シリコン及び／又は酸化シリコンから構成される２層或いは多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
第２ゲート電極の製造材料は、モリブデン、銅、アルミニウム、チタンから選択される一種または複数種、或いは、上記の金属の任意の組み合わせから構成される合金のうちの一種又は複数種、或いは、他の適切な材料により形成されることができる。例えば、第２ゲート電極は、単層または多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
ステップ５００において、第２ゲート電極におけるベース基板から離れる一方側にソース・ドレイン電極を形成する。ベース基板におけるソース・ドレイン電極の正投影とベース基板における第２ゲート電極の正投影が、少なくとも部分的に重畳している。
本発明の実施例に係る薄膜トランジスタの製造方法において、活性層を第１ゲート電極と第２ゲート電極との間に設置するともに、ベース基板におけるソース・ドレイン電極の正投影とベース基板における第２ゲート電極の正投影とが少なくとも部分的に重畳していることにより、後続のプロセスにおいて水素原子が活性層に進入して薄膜トランジスタにおける活性層のチャネル領域を侵食することを回避することができるので、薄膜トランジスタの閾値電圧がマイナス側にドリフトすることを回避し、薄膜トランジスタでの漏れ電流を低減することができる。
例示的な実施例において、具体的に、ステップ５００は、第２ゲート電極におけるベース基板から離れる一方側に層間誘電体層を形成するステップと、層間誘電体層に第２ビアホール及び第３ビアホールを形成し、ベース基板における第２ビアホールの正投影とベース基板における活性層の正投影とが少なくとも部分的に重畳しており、ベース基板における第３ビアホールの正投影は、ベース基板における第１ビアホールの正投影を覆っているステップと、層間誘電体層におけるベース基板から離れる一方側にソース・ドレイン電極及び接続電極を形成し、接続電極が第１ビアホール及び第３ビアホールを介して第１ゲート電極に電気的に接続されるとともに、第３ビアホールを介して第２ゲート電極に電気的に接続されるステップと、を含むことができる。
選択的に、層間誘電体層は、ベース基板の全体を覆う。層間誘電体層の製造材料は、シリコン酸化物、シリコン窒化物、シリコン窒素酸化物などを含むことができる。例えば、当該層間誘電体層は、窒化シリコン又は酸化シリコンから構成される単層構造、或いは窒化シリコン及び／又は酸化シリコンから構成される２層または多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
接続電極の製造材料は、例えば、酸化インジウムスズなどのような透明導電材料であってもよいが、本発明の実施例は、これに対して限定しない。
選択的に、ソース・ドレイン電極の製造材料は、モリブデン、銅、アルミニウム、チタンから選択される一種又は複数種、或いは上記の金属の任意の組み合わせから構成される合金のうちの一種または複数種、或いは、他の適切な材料により形成されることができる。例えば、ソース・ドレイン電極は、単層または多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
本実施例において、第１ゲート電極及び第２ゲート電極をそれぞれ活性層の両側に位置するとともに、接続電極を介して互いに電気的に接続されることにより、第１ゲート電極及び第２ゲート電極がゲートラインにより伝送される同一のスキャン信号を同時に受信するので、さらに活性層を同時に駆動することを確保することができる。具体的に、オン信号がゲートラインに印加される場合、第１ゲート電極及び第２ゲート電極の共同作用によって、活性層の表面に誘導電荷を発生させることにより、この薄膜トランジスタがオンされ、且つ、ソース電極及びドレイン電極は、活性層における導電チャネルを介して互いに電気的に接続されるので、両者の間にデータを伝送することができる。オフ信号がゲートラインに印加される場合、ソース・ドレイン電極がオフされるので、両者の間にデータが伝送されることができない。この薄膜トランジスタにおける活性層は、第１ゲート電極及び第２ゲート電極からの同一の電圧駆動作用を受けるので、ソース・ドレイン電極をより安定的にオンにさせることで、薄膜トランジスタのオン・オフ比を向上させ、薄膜トランジスタの安定性及び駆動能力を確保する。
選択的に、ステップ５００の後に、上記の薄膜トランジスタの製造方法は、ソース・ドレイン電極におけるベース基板から離れる一方側にパッシベーション層を形成するステップと、パッシベーション層におけるベース基板から離れる一方側に、環境光を吸収及び／又は反射するための遮光層を形成するステップと、をさらに含むことができる。
選択的に、パッシベーション層は、ベース基板の全体を覆っており、且つ、パッシベーション層の製造材料は、シリコン酸化物、シリコン窒化物、シリコン窒素酸化物などを含むことができる。例えば、当該パッシベーション層は、窒化シリコン又は酸化シリコンから構成される単層構造、或いは、窒化シリコン及び／又は酸化シリコンから構成される２層または多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
選択的に、環境光を吸収・反射することにより光線が活性層のチャネル領域に入ることを回避するために、例示的な実施例において、ベース基板における遮光層の正投影は、ベース基板における活性層の正投影を覆っている。
上記の実施例において、バッファ層及び遮光層を同時に設置することにより、環境光及びＯＬＥＤ光線が吸収・反射されることを確保することができるので、活性層のチャネル領域での漏れ電流をさらに低減又は解消し、製品の歩留まりを向上させ、薄膜トランジスタの光学的な安定性を確保することができる。
以下、図６Ａ～図６Ｇを参照しながら、本発明の実施例に係る薄膜トランジスタの製造方法をさらに説明する。ここで、パターニングプロセスは、例えば、フォトリソグラフィパターニングプロセスであることができる。そのフローは、主に、パターニングされる構造層にフォトレジストを塗布し、マスク板を利用してフォトレジストを露光し、露光されたフォトレジストを現像することにより、フォトレジストパターンを得て、その後、フォトレジストパターンをマスク板として利用することにより構造層をエッチングし、その後、フォトレジストを剥離するステップを含む。
本発明の実施例に係る薄膜トランジスタの製造方法において、先ず、図６Ａに示すように、ベース基板１０を用意し、ベース基板１０に第１金属薄膜を形成し、当該第１金属薄膜に対してパターニングプロセスを実行することによって第１ゲート電極１１を形成する。
具体的に実施する場合、物理気相成長などのプロセスにより、ベース基板１０に第１金属薄膜を積層することができる。ベース基板１０は、例えば、ガラス基板、石英基板又は他の適切な基板のような透明絶縁基板であってもよいが、本発明の実施例では、これに対して限定しない。第１金属薄膜は、銅基金属、アルミニウム基金属、ニッケル基金属などを含むことができる。例えば、当該銅基金属は、銅、銅亜鉛合金、銅ニッケル合金又は銅亜鉛ニッケル合金などの安定した性能を有する銅基金属合金を含むことができる。
その後、図６Ｂに示すように、第１ゲート電極１１にバッファ層１２を形成する。具体的に実施する場合、化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、単にＣＶＤと呼ぶ）プロセスにより、第１ゲート電極１１にバッファ層１２を積層することができる。
バッファ層の製造材料は、シリコン酸化物、シリコン窒化物、シリコン窒素酸化物などを含むことができる。例えば、当該バッファ層は、窒化シリコンまたは酸化シリコンから構成される単層構造、或いは、窒化シリコン及び／又は酸化シリコンから構成される２層または多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
そして、図６Ｃに示すように、バッファ層１２に活性層１３を形成する。具体的に実施する場合、活性層の製造材料は、アモルファスシリコン、多結晶シリコンまたは金属酸化物半導体を含むことができる。
さらに、薄膜トランジスタでの漏れ電流を低減するために、活性層の製造材料は、例えば、酸化インジウムガリウム亜鉛ＩＧＺＯ、酸化インジウム亜鉛ＩＺＯ、酸化亜鉛又は酸化ガリウム亜鉛ＧＺＯなどのような金属酸化物半導体であってもよい。
そして、図６Ｄに示すように、活性層１３にゲート絶縁層１４を形成する。具体的に実施する場合、ＣＶＤなどのプロセスにより、活性層のチャネル領域にゲート絶縁層１４を積層することができる。
ゲート絶縁層は、酸化シリコン層、窒化シリコン層或いは酸化シリコンと窒化シリコンとからなる複合絶縁層などであってもよいが、本発明の実施例では、これに対して限定しない。
ゲート絶縁層の製造材料は、シリコン酸化物、シリコン窒化物、シリコン窒素酸化物などを含むことができる。例えば、当該ゲート絶縁層は、窒化シリコン又は酸化シリコンから構成される単層構造、或いは、窒化シリコン及び／又は酸化シリコンから構成される２層または多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
その後、図６Ｅに示すように、ゲート絶縁層１４に第２金属薄膜を積層するとともに、第２金属薄膜に対してパターニングプロセスを実行することにより、第２ゲート電極１５を形成する。具体的に実施する場合、物理気相成長などの方法により、ゲート絶縁層１４に第２金属薄膜を積層することができる。
第２金属薄膜は、モリブデン、銅、アルミニウム、チタンから選択される一種または複数種、或いは、上記の金属の任意の組み合わせから構成される合金のうちの一種又は複数種、或いは、他の適切な材料により形成されることができる。例えば、第２ゲート電極は、単層または多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
そして、図６Ｆに示すように、第２ゲート電極１５に絶縁薄膜を積層するとともに、当該絶縁薄膜に対してパターニングプロセスを実行することにより、層間誘電体層１６を形成する。具体的に実施する場合、ＣＶＤなどのプロセスにより、第２ゲート電極に絶縁薄膜を積層し、且つ、パターニングプロセスによりベース基板１０に平行な方向における活性層の一端部を露出させる第４ビアホールと、前記方向における活性層の他端部を露出させる第５ビアホールと、第２ゲート電極を露出させる第２ビアホールと、第１ゲート電極を露出させる第１ビアホールと、及び第１ビアホールを露出させる第３ビアホールとを形成することができる。
絶縁薄膜は、シリコン酸化物、シリコン窒化物、シリコン窒素酸化物などを含むことができる。例えば、当該層間誘電体層は、窒化シリコン又は酸化シリコンから構成される単層構造、あるいは、窒化シリコン及び／又は酸化シリコンから構成される２層または多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
そして、図６Ｇに示すように、層間誘電体層１６にソース・ドレイン電極１７及び接続電極（図示せず）を形成する。具体的に実施する場合、ソース・ドレイン電極１７を形成するステップは、層間誘電体層１６に第３金属薄膜を物理的に積層するとともに、当該第３金属薄膜に対してパターニングプロセスを実行することにより、ソース・ドレイン電極１７を形成するステップを含むことができる。
第３金属薄膜は、モリブデン、銅、アルミニウム、チタンから選択される一種又は複数種、或いは、上記の金属の任意の組み合わせから構成される合金のうちの一種又は複数種、あるいは、他の適切な材料により形成されることができる。例えば、ソース・ドレイン電極は、単層または多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
そして、ソース・ドレイン電極１７にパッシベーション層１９及び遮光層２０を形成することにより、図４に示す薄膜トランジスタを形成する。具体的に実施する場合、ＣＶＤプロセスにより、ソース・ドレイン電極１７に絶縁薄膜を積層してパッシベーション層とするとともに、当該パッシベーション層にブラックマトリクス層である遮光層２０を形成することができる。
上記の絶縁薄膜は、シリコン酸化物、シリコン窒化物、シリコン窒素酸化物などを含むことができる。例えば、当該層間誘電体層は、窒化シリコン又は酸化シリコンから構成される単層構造、あるいは、窒化シリコン及び／又は酸化シリコンから構成される２層または多層構造であってもよいが、本発明の実施例では、これに対して限定しない。
なお、上記の方法により製造された薄膜トランジスタがアレイ基板に適用される場合、アレイ基板の製造方法は、上記の各ステップを含む。さらに、このアレイ基板の製造方法において、第２ゲート電極を形成するステップにおいて、導電層を形成することができ、ドレイン電極及び接続電極を形成するステップにおいて、接続層を形成することができる。その後、上記のアレイ基板の製造方法は、ソース電極又はドレイン電極の上にＰＩＮダイオードを設置するステップと、ＰＩＮダイオードの上にパッシベーション層を形成し、前記パッシベーション層がベース基板の全体を覆っており、且つＰＩＮダイオードを露出させるビアホールを含むステップと、パッシベーション層に透明導電材料を積層し、パターニングプロセスにより導出層を形成するステップと、導出層に遮光層を形成するステップと、をさらに含むことができる。
上記の実施例の発明構想に基づいて、本発明の実施例は、アレイ基板をさらに提供する。図７は、本発明の実施例に係るアレイ基板の構造の模式図である。本発明の実施例に係るアレイ基板は、図７に示すように、薄膜トランジスタ１及び感光素子２を含む。薄膜トランジスタ１は、上記のいずれかの実施例に係る薄膜トランジスタである。感光素子２は、薄膜トランジスタ１のソース・ドレイン電極におけるベース基板から離れる一方側に設置されている。また、感光素子２の第１電極２ａは、薄膜トランジスタ１のソース電極又はドレイン電極に接続される。
例示的な実施例において、感光素子２は、ＰＩＮダイオードであってもよい。
例示的な実施例において、図７に示すように、本発明の実施例のベース基板における薄膜トランジスタのソース電極又はドレイン電極の正投影は、ベース基板における感光素子の正投影を覆っている。
本発明の実施例に係るアレイ基板において、活性層を第１ゲート電極と第２ゲート電極との間に設置するとともに、ベース基板におけるソース・ドレイン電極の正投影とベース基板における第２ゲート電極の正投影とが少なくとも部分的に重畳していることにより、感光素子を製造する際に水素原子が活性層に進入して薄膜トランジスタにおける活性層のチャネル領域を侵食することを回避することができるので、薄膜トランジスタの閾値電圧がマイナス側にドリフトすることを回避し、薄膜トランジスタでの漏れ電流を低減し、さらに光学検出する時に暗電流の低減を確保し、そして許容可能な信号対雑音比を確保することで、ディスプレイに対して光学補償を正確に行うことができる。
図８は、本発明の他の実施例に係るアレイ基板の構造の模式図である。図８に示すように、図７に示すアレイ基板に比べて、本発明の実施例に係るアレイ基板は、導出層３をさらに含む。導出層３は、感光素子２におけるベース基板１０から離れる一方側に設置されている。また、感光素子２の第２電極２ｂは、導出層３に接続されている。この実施例において、導出層３の作用は、導線に相当する。
導電層３の製造材料は、透明導電材料、例えば酸化インジウムスズなどであってもよく、本発明の実施例は、これに対して限定しない。
なお、図８に示すように、アレイ基板の製造プロセスにおいて、薄膜トランジスタのソース・ドレイン電極を製作してから、ソース電極又はドレイン電極におけるベース基板から離れる一方側にＰＩＮダイオードを設置し、その後、ソース・ドレイン電極及びＰＩＮダイオードにおけるベース基板から離れる一方側にビアホールを含むパッシベーション層を形成する。導出層３は、パッシベーション層におけるビアホールを介してＰＩＮダイオードに接続される。
本発明の実施例に係るアレイ基板が上記のいずれかの実施例における薄膜トランジスタを含むので、その実現原理及び実現効果が同様であり、ここでは、その説明を省略する。
本発明の実施例に係るアレイ基板において、第１ゲート電極及び第２ゲート電極がオン信号を同時に受信した場合、薄膜トランジスタ１がオンされることにより、感光素子２を駆動して発光させる。
図９は、本発明の他の実施例に係るアレイ基板の構造の模式図である。図９に示すように、図８に示すアレイ基板に比べて、本発明の実施例に係るアレイ基板は、導電層４をさらに含む。
導電層４は、薄膜トランジスタ１における第２ゲート電極と同一の層に設置されるとともに導出層３に接続されている。特に、ベース基板における導電層４の正投影とベース基板における薄膜トランジスタのソース・ドレイン電極の正投影が、少なくとも部分的に重畳している。
上記の配置において、導電層４とソース・ドレイン電極との間には、電気量を蓄積又は放出するためのコンデンサが形成されている。導出層３は、導電層４に電気信号を提供するように、導電層４に接続されている。
導電層４及び第２ゲート電極の製造材料は、同一でもよく、異なってもよい。導電層４の製造材料が第２ゲート電極と同一である場合、同一のプロセスにおいて、導電層４及び第２ゲート電極を同時に形成することができるので、製造プロセスを簡略化することができる。
導電層４及び導出層３は、ビアホールを介して接続されることができる。その代わりに、図９に示すように、上記のアレイ基板は、接続層５をさらに含む。導電層４が接続層５を介して導出層３に接続されるように、導電層５を薄膜トランジスタにおけるソース・ドレイン電極と同一の層に設置する。
本実施例において、接続層５を設置することにより、導出層３がビアホールを介して導電層４に接続される場合、ビアホールの電気的な接続不良による短絡を回避することができる。
接続層５は、導電性を有し且つ抵抗率が低い材料から製作されてもよいが、本発明の実施例では、これに対して限定しない。
接続層５及びソース・ドレイン電極の製造材料は、同一でもよく、異なってもよい。接続層５の製造材料がソース・ドレイン電極と同一である場合、同一のプロセスにおいて導電層５及びソース・ドレイン電極を同時に形成することができるので、製造プロセスを簡略化することができる。
上記の実施例の発明構想に基づいて、本発明の実施例は、上記のいずれかのアレイ基板を含む表示装置をさらに提供する。
当該表示装置が上記のいずれかの実施例に係るアレイ基板を含むので、その実現原理及び実現効果が同様であり、ここでは、その説明を省略する。
表示装置は、テレビ、デジタルカメラ、携帯電話、腕時計、ノート型パソコン、ナビゲータなどの表示機能を有する任意の製品又は部品であってもよい。
本発明の実施形態の図面は、本発明の実施例に係る構造のみに関し、他の構造は、一般的な設計を参照すればよい。
本発明の実施例を説明するための図面において、明瞭にするために、層又は微細構造の厚さ及びサイズを拡大して示している。層、フィルム、領域又は基板などの素子が別の素子の「上」又は「下」に位置すると呼ばれる場合、この素子は別の素子の「上」又は「下」に直接に位置するか、又は中間の素子が存在してもよいことを理解できる。
なお、矛盾しない場合、本発明に係る実施例、即ち実施例における特徴をお互いに任意的に組み合わせて新たな実施例を得ることができる。
以上、本発明の実施形態について説明したが、上記の内容は、本発明を理解するためのものに過ぎなく、本発明を限定することを意図するものではない。当業者は、本発明に公開された精神及び範囲を逸脱しない前提で、実施形態及び細部に対して任意の修正及び変更を行うことができるが、本発明の範囲は、特許請求の範囲によって限定される。
１ 薄膜トランジスタ
１０ ベース基板
１１ 第１ゲート電極
１３ 活性層
１５ 第２ゲート電極
１７ ソース・ドレイン電極

Claims (13)

  1. 薄膜トランジスタであって、
    ベース基板と、
    ベース基板の一方側に位置する第１ゲート電極と、
    前記第１ゲート電極における前記ベース基板から離れる一方側に位置する活性層と、
    前記活性層における前記ベース基板から離れる一方側に位置する第２ゲート電極と、
    前記第２ゲート電極における前記ベース基板から離れる一方側に位置するソース・ドレイン電極と、
    前記ソース・ドレイン電極における前記ベース基板から離れる一方側に位置するパッシベーション層と、
    前記パッシベーション層における前記ベース基板から離れる一方側に位置し、環境光を吸収及び／又は反射するための遮光層と、
    前記第２ゲート電極における前記ベース基板から離れる一方側に位置する層間誘電体層と、を含み、
    前記ベース基板における前記ソース・ドレイン電極の正投影と前記ベース基板における前記第２ゲート電極の正投影は、少なくとも部分的に重畳し、
    前記層間誘電体層は、前記層間誘電体層を貫通する第２ビアホールを含み、
    前記ベース基板における前記第２ビアホールの正投影と前記ベース基板における前記活性層の正投影は、少なくとも部分的に重畳している
    ことを特徴とする薄膜トランジスタ。
  2. 前記第１ゲート電極における前記ベース基板から離れる一方側に位置するバッファ層と、
    前記活性層における前記ベース基板から離れる一方側に位置するゲート絶縁層と、をさらに含む
    ことを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記層間誘電体層における前記ベース基板から離れる一方側に位置する接続電極をさらに含み、
    前記バッファ層は、前記バッファ層を貫通する第１ビアホールを含み、
    前記ベース基板における前記第１ビアホールの正投影と前記ベース基板における前記第１ゲート電極の正投影は、少なくとも部分的に重畳しており、
    前記層間誘電体層は、前記層間誘電体層を貫通する第３ビアホールを含み、
    前記ベース基板における前記第３ビアホールの正投影は、前記ベース基板における前記第１ビアホールの正投影を覆うとともに、前記ベース基板における第２ゲート電極の正投影と少なくとも部分的に重畳しており、
    前記接続電極は、前記第１ビアホール及び前記第３ビアホールを介して前記第１ゲート電極に電気的に接続されるとともに、前記第３ビアホールを介して前記第２ゲート電極に電気的に接続される
    ことを特徴とする請求項２に記載の薄膜トランジスタ。
  4. 前記ベース基板における前記第１ゲート電極の正投影は、前記ベース基板における前記活性層の正投影を覆っている
    ことを特徴とする請求項１に記載の薄膜トランジスタ。
  5. 前記活性層は、金属酸化物半導体材料を含む
    ことを特徴とする請求項１に記載の薄膜トランジスタ。
  6. 前記接続電極は、透明導電材料である
    ことを特徴とする請求項３に記載の薄膜トランジスタ。
  7. アレイ基板であって、
    請求項１～６のいずれか１項に記載の薄膜トランジスタと、
    前記薄膜トランジスタの前記ソース・ドレイン電極における前記ベース基板から離れる一方側に位置する感光素子と、を含み、
    前記感光素子の第１電極は、前記薄膜トランジスタのソース電極又はドレイン電極に接続される
    ことを特徴とするアレイ基板。
  8. 前記感光素子における前記ベース基板から離れる一方側に位置する導出層をさらに含み、
    前記感光素子の第２電極は、前記導出層に接続される
    ことを特徴とする請求項７に記載のアレイ基板。
  9. 薄膜トランジスタにおける第２ゲート電極と同一の層に設置されている導電層をさらに含み、
    前記導電層は、前記導出層に接続され、
    前記ベース基板における前記導電層の正投影と前記ベース基板における前記薄膜トランジスタの前記ソース・ドレイン電極の正投影は、少なくとも部分的に重畳している
    ことを特徴とする請求項８に記載のアレイ基板。
  10. 前記薄膜トランジスタの前記ソース・ドレイン電極と同一の層に設置されている接続層をさらに含み、
    前記導電層は、前記接続層を介して前記導出層に接続される
    ことを特徴とする請求項９に記載のアレイ基板。
  11. 表示装置であって、
    請求項７～１０のいずれか１項に記載のアレイ基板を含む
    ことを特徴とする表示装置。
  12. 薄膜トランジスタの製造方法であって、
    ベース基板を用意するステップと、
    前記ベース基板の一方側に第１ゲート電極を形成するステップと、
    前記第１ゲート電極における前記ベース基板から離れる側に活性層を形成するステップと、
    前記活性層における前記ベース基板から離れる側に第２ゲート電極を形成するステップと、
    前記第２ゲート電極における前記ベース基板から離れる側にソース・ドレイン電極を形成するステップと、
    前記ソース・ドレイン電極における前記ベース基板から離れる一方側にパッシベーション層を形成するステップと、
    前記パッシベーション層における前記ベース基板から離れる一方側に、環境光を吸収及び／又は反射するための遮光層を形成するステップと、を含み、
    前記ベース基板における前記ソース・ドレイン電極の正投影と前記ベース基板における前記第２ゲート電極の正投影は、少なくとも部分的に重畳し、
    前記第２ゲート電極における前記ベース基板から離れる一方側にソース・ドレイン電極を形成するステップは、
    前記第２ゲート電極における前記ベース基板から離れる一方側に第２ビアホールを含む層間誘電体層を形成し、前記第２ビアホールが前記層間誘電体層を貫通し、前記層間誘電体層は、前記層間誘電体層を貫通する第２ビアホールを含み、前記ベース基板における前記第２ビアホールの正投影と前記ベース基板における前記活性層の正投影は、少なくとも部分的に重畳しているステップを含む
    ことを特徴とする薄膜トランジスタの製造方法。
  13. 前記第１ゲート電極における前記ベース基板から離れる一方側に活性層を形成するステップは、
    前記第１ゲート電極における前記ベース基板から離れる一方側に第１ビアホールを含むバッファ層を形成し、前記第１ビアホールが前記バッファ層を貫通し、前記ベース基板における前記第１ビアホールの正投影と前記ベース基板における前記第１ゲート電極の正投影が少なくとも部分的に重畳しているステップと、
    前記バッファ層における前記ベース基板から離れる一方側に活性層を形成するステップと、を含み、
    前記第２ゲート電極における前記ベース基板から離れる一方側にソース・ドレイン電極を形成するステップは、
    前記第２ゲート電極における前記ベース基板から離れる一方側に第３ビアホールを含む層間誘電体層を形成し、前記第３ビアホールが前記層間誘電体層を貫通し、前記ベース基板における前記第３ビアホールの正投影が前記ベース基板における前記第１ビアホールの正投影を覆っているステップと、
    前記層間誘電体層における前記ベース基板から離れる一方側にソース・ドレイン電極及び接続電極を形成し、前記接続電極が前記第１ビアホール及び前記第３ビアホールを介して前記第１ゲート電極に電気的に接続されるとともに、前記第３ビアホールを介して前記第２ゲート電極に電気的に接続されるステップと、を含む
    ことを特徴とする請求項１２に記載の薄膜トランジスタの製造方法。
JP2019570058A 2018-05-21 2019-05-21 薄膜トランジスタ及びその製造方法、アレイ基板、表示装置 Active JP7482631B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201810487978.3A CN108767016B (zh) 2018-05-21 2018-05-21 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN201810487978.3 2018-05-21
PCT/CN2019/087785 WO2019223682A1 (zh) 2018-05-21 2019-05-21 薄膜晶体管及其制作方法、阵列基板、显示装置

Publications (2)

Publication Number Publication Date
JP2021524148A JP2021524148A (ja) 2021-09-09
JP7482631B2 true JP7482631B2 (ja) 2024-05-14

Family

ID=64007308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019570058A Active JP7482631B2 (ja) 2018-05-21 2019-05-21 薄膜トランジスタ及びその製造方法、アレイ基板、表示装置

Country Status (5)

Country Link
US (1) US11133367B2 (ja)
EP (1) EP3799132A4 (ja)
JP (1) JP7482631B2 (ja)
CN (1) CN108767016B (ja)
WO (1) WO2019223682A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108767016B (zh) 2018-05-21 2021-09-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
EP3884524B1 (en) * 2018-11-20 2024-03-20 BOE Technology Group Co., Ltd. Display substrate, display apparatus, and method of fabricating display substrate
CN109560141B (zh) * 2018-12-13 2020-09-25 合肥鑫晟光电科技有限公司 薄膜晶体管、发光装置及其制造方法
CN109728060B (zh) * 2019-01-04 2021-02-02 京东方科技集团股份有限公司 一种阵列基板、电致发光面板及显示装置
CN109742126B (zh) * 2019-01-11 2022-02-11 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板、显示装置
CN109887965B (zh) * 2019-02-20 2022-01-21 京东方科技集团股份有限公司 显示模组及其制造方法、显示装置
US11637152B2 (en) 2019-06-11 2023-04-25 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same, and display device having photosensitive element, light emitting device and sensing transistor
CN110634929B (zh) * 2019-09-26 2022-02-08 京东方科技集团股份有限公司 显示基板及其制备方法、亮度补偿方法、显示装置
WO2021072604A1 (zh) * 2019-10-14 2021-04-22 京东方科技集团股份有限公司 一种探测基板、其制作方法及平板探测器
CN112750861B (zh) * 2019-10-29 2025-02-25 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110648629B (zh) * 2019-10-31 2023-09-22 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN110993616B (zh) * 2019-11-28 2022-08-09 京东方科技集团股份有限公司 显示背板及其制备方法和显示装置
WO2021120172A1 (zh) * 2019-12-20 2021-06-24 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板和显示装置
EP4134940B1 (en) * 2020-04-10 2024-09-11 BOE Technology Group Co., Ltd. Display substrate
KR102773831B1 (ko) * 2020-06-17 2025-02-27 삼성디스플레이 주식회사 지문 센서, 그의 제조 방법, 및 그를 포함한 표시 장치
CN112242413B (zh) * 2020-10-10 2022-10-04 武汉华星光电技术有限公司 灯板及显示装置
CN112289841B (zh) 2020-10-30 2024-07-05 湖北长江新型显示产业创新中心有限公司 显示面板及显示装置
CN112331141A (zh) * 2020-11-03 2021-02-05 Tcl华星光电技术有限公司 Oled显示面板和显示装置
US11688343B2 (en) 2021-01-27 2023-06-27 Boe Technology Group Co., Ltd. Pixel driving circuit and method of driving the same, display substrate and display device
CN112965310B (zh) * 2021-02-26 2023-01-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板
WO2022188116A1 (zh) 2021-03-11 2022-09-15 京东方科技集团股份有限公司 阵列基板及其显示面板和显示装置
CN113363329A (zh) * 2021-06-04 2021-09-07 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
CN117457722A (zh) * 2023-03-30 2024-01-26 广州华星光电半导体显示技术有限公司 阵列基板及显示面板
WO2025043409A1 (zh) * 2023-08-25 2025-03-06 京东方科技集团股份有限公司 压力传感器、压力感应面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002072963A (ja) 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
JP2003037271A (ja) 2001-05-18 2003-02-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003338628A (ja) 2002-05-20 2003-11-28 Seiko Epson Corp 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
JP2008034859A (ja) 2007-08-06 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016178321A (ja) 2010-06-18 2016-10-06 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3980167B2 (ja) * 1998-04-07 2007-09-26 株式会社日立製作所 Ｔｆｔ電極基板
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
US6774578B2 (en) * 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
US6509616B2 (en) * 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
GB0406107D0 (en) * 2004-03-17 2004-04-21 Koninkl Philips Electronics Nv Electroluminescent display devices
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
JP5740132B2 (ja) * 2009-10-26 2015-06-24 株式会社半導体エネルギー研究所 表示装置及び半導体装置
CN102956649A (zh) * 2012-11-26 2013-03-06 京东方科技集团股份有限公司 阵列基板、阵列基板制作方法及显示装置
CN103137641B (zh) * 2013-01-25 2015-10-21 北京京东方光电科技有限公司 一种阵列基板及其制作方法、x射线平板探测器
CN203133439U (zh) * 2013-02-28 2013-08-14 信利半导体有限公司 一种液晶显示器
TWI690085B (zh) 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
CN103280181B (zh) 2013-05-29 2015-12-23 中国科学院上海高等研究院 Amoled像素亮度的补偿方法及补偿系统
CN103489826B (zh) 2013-09-26 2015-08-05 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN103560135B (zh) * 2013-11-14 2015-12-02 北京京东方光电科技有限公司 一种x射线传感器的阵列基板及其制造方法
CN104821339B (zh) * 2015-05-11 2018-01-30 京东方科技集团股份有限公司 Tft及制作方法、阵列基板及制作驱动方法、显示装置
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
CN105720012A (zh) * 2016-02-18 2016-06-29 深圳市华星光电技术有限公司 双栅极tft阵列基板及制作方法
CN107946196B (zh) * 2017-11-28 2021-12-28 合肥鑫晟光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN108767016B (zh) 2018-05-21 2021-09-21 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002072963A (ja) 2000-06-12 2002-03-12 Semiconductor Energy Lab Co Ltd 発光モジュールおよびその駆動方法並びに光センサ
JP2003037271A (ja) 2001-05-18 2003-02-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003338628A (ja) 2002-05-20 2003-11-28 Seiko Epson Corp 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法
JP2008034859A (ja) 2007-08-06 2008-02-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2016178321A (ja) 2010-06-18 2016-10-06 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20200161402A1 (en) 2020-05-21
CN108767016A (zh) 2018-11-06
US11133367B2 (en) 2021-09-28
EP3799132A4 (en) 2022-03-23
JP2021524148A (ja) 2021-09-09
WO2019223682A1 (zh) 2019-11-28
EP3799132A1 (en) 2021-03-31
CN108767016B (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
JP7482631B2 (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、表示装置
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US11665940B2 (en) Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus
US10741787B2 (en) Display back plate and fabricating method for the same, and display device
US20240179940A1 (en) Display substrate and preparation method thereof, and display device
US20220276540A1 (en) Array substrate, manufacturing method thereof and display panel
CN111211145A (zh) 显示装置
US11404508B2 (en) Display device and method thereof of reduced masks
TWI606283B (zh) 顯示裝置
US11985842B2 (en) Display substrate with display area having different pixel density regions, method of manufacturing the same, and electronic apparatus
US20150318311A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
US8179506B2 (en) Method for fabricating a pixel structure and the pixel structure
CN106024690B (zh) 静电吸盘系统
US8760596B2 (en) Thin film transistor array panel and display device including the same, and manufacturing method thereof
CN108831914B (zh) 一种有机发光显示面板、其制作方法及显示装置
US20220262883A1 (en) Display device
US9356208B2 (en) Manufacturing method of pixel structure
US20140145200A1 (en) Array substrate, fabrication method thereof and display device
CN102236204B (zh) 具有薄膜晶体管的透反射液晶显示装置及其制造方法
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN113421886B (zh) 显示面板及其制备方法
CN210403734U (zh) 一种显示基板、显示装置
US20200091204A1 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN220934081U (zh) 阵列基板及显示装置
US11588053B2 (en) Display device and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240430

R150 Certificate of patent or registration of utility model

Ref document number: 7482631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150