JPH1010581A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH1010581A JPH1010581A JP18564096A JP18564096A JPH1010581A JP H1010581 A JPH1010581 A JP H1010581A JP 18564096 A JP18564096 A JP 18564096A JP 18564096 A JP18564096 A JP 18564096A JP H1010581 A JPH1010581 A JP H1010581A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- common electrode
- pixel electrode
- electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 23
- 230000002093 peripheral effect Effects 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims 4
- 238000000576 coating method Methods 0.000 claims 4
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 55
- 239000010408 film Substances 0.000 description 36
- 239000011229 interlayer Substances 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000012212 insulator Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008570 general process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
いて、画素に設けられる補助容量の構成に関する。 【構成】 透明導電性被膜よりなる画素電極22の周辺
部を覆うように、ブラックマトリクスを兼ねた金属のコ
モン電極19を配置する。ここでコモン電極19は、画
素の周辺部を覆うブラックマトリクスと機能し、かつ、
一定の電位に保持される。したがって、画素電極22と
コモン電極19とが重なった領域が補助容量23として
機能する。また、コモン電極を外部の配線と電気的に接
続するために、コンタクトホールを2つ設け、一方はソ
ース配線と同一層の配線までエッチングし、他方はコモ
ン電極をエッチングストッパーとする。その後、画素電
極と同一層の被膜により、コモン電極と配線を接続す
る。
Description
ティブマトリクス型の表示装置(特に液晶表示装置)の
画素の構成に関する。さらにいうならば、画素電極と並
列に接続される補助容量とブラックマトリクス(BM)
の構成に関する。また、広くブラックマトリクスを必要
とするフラットパネルディスプテイの画素の構成に関す
る。
装置が知られている。これは、画像データを伝達するた
めの複数のソース配線と、それに交差するように配置さ
れ、スイッチング信号を伝達するための複数のゲイト配
線と、それらの交差部に設けられた複数の画素を有する
構造のもので、スイッチング素子としては通常、トラン
ジスタ(特に薄膜トランジスタ)が用いられる。
タのみならず、画素電極をも有し、トランジスタのゲイ
ト電極をゲイト配線に、ソースをソース配線に、ドレイ
ンを画素電極に接続した構造となる。なお、トランジス
タの動作上はソース、ドレインの区別は定常のものでは
なく、通常の電気回路的な定義からすると信号によって
変動するものであるが、以下の記述では、トランジスタ
に設けられた不純物領域のうち、単にソース配線に接続
する方をソース、画素電極に接続する方をドレインと称
する。
る。特に2つ以上のトランジスタを直列に接続したもの
ではトランジスタが非選択状態でもリーク電流が低減で
きるので有効である。このような場合でも上記の定義を
適用し、ソース配線、画素電極のいずれにも接続しない
不純物領域は特に定義しないものとする。
間で容量(キャパシタ)を形成している。上記のトラン
ジスタは、この容量に電荷を出し入れするスイッチング
素子として機能する。しかし、実際の動作においては、
この画素電極部分のみでは、容量が値が小さすぎ、十分
な時間、必要な電荷を保持できない。そのため、別に補
助の容量を設ける必要がある。
う)を金属等の不透明な導電材料を別に設け、これと、
画素電極もしくは半導体層との間とで容量を形成してい
た。通常は、次行のゲイト配線が対向電極として用いら
れた。しかし、画素面積が大きい場合にはゲイト配線を
用いて形成された容量でも十分であったが、画素面積が
小さくなると、本来のゲイト配線のみでは容量が不十分
となり、補助容量の電極の面積を確保するためにゲイト
配線を必要以上に拡げることが要求された。このような
構造では、画素内に光を遮蔽する部分が存在することと
なるので、開口率が低下してしまう。
鑑みてなされたものであり、実質的な開口率の低下をと
もなうことなく、十分な容量を得ることのできる画素の
構造を提供することを課題とする。
ス型の液晶表示装置においては、画素電極の周囲には、
ブラックマトリクスという光を遮蔽する部材が必要とさ
れる。一般に、格子状に配置されたソース配線とゲイト
配線が形成されている領域においては、その上部が盛り
上がってしまう。
るラビング処理が上手くいかず、その部分での液晶分子
の配向性が乱れてしまう。そしてこのことにより、画素
の周辺部において、光が漏れたり、逆に光が十分に透過
しなかったりする現象が現れてしまう。また、この部分
において液晶に所定の電気光学的な動作を行わすことが
できなくなってしまう。
ぼやけたようになり、全体としての画像の鮮明さが失わ
れてしまう。この問題を解決するための構成として、画
素電極の縁の部分を覆うように遮光膜を配置する構成が
ある。この遮光膜はブラックマトリクス(BM)と称さ
れている。
る電極(一定の電位に保持されるので、コモン電極と称
する)が配置されている。 画素電極の周辺部は前記コモン電極と重なっている。 前記コモン電極は、前記画素電極と同一層の被膜を介
して、ソース配線と同一層の配線と接続されている。と
いう特徴を有する。
ランジスタのソース、ドレインの一部以外の領域を全て
コモン電極によって入射光から遮光することができる。
特に、ソース配線やゲイト配線を完全に外部からシール
ドすることができる。このようにすることにより、ソー
ス配線やゲイト配線に外部から電磁波が飛び込み、装置
の誤動作や動作不良が生じてしまうことも防ぐことがで
きる。
成することができる。これは、ブラックマトリクス自体
は本来必要とされているものであり、本発明では、ブラ
ックマトリクスとしても機能するコモン電極と画素電極
の重なりの部分に補助容量を形成することができる。上
記構成において、画素電極はITO(インディウム錫酸
化物)等の透明導電膜で構成される。基本的な構成にお
いては、画素電極は各画素に一つであるが、一つの画素
において、画素電極を複数に分割する構成も採用しても
よい。
置されるコモン電極(ブラックマトリクス)は、チタン
やクロムで構成される。上記の説明から明らかなように
コモン電極は、補助容量を構成する一方の電極としても
機能する。そのためには、コモン電極を外部と接続する
必要がある。本発明では、その目的のためにの要件を
設けた。すなわち、の要件において、ソース配線と同
一層の配線は外部の配線とのボンディング部分に接続し
た配線である。しかしながら、一般のプロセスにおいて
はコモン電極の層と、上記の配線とを直接、コンタクト
させる工程は存在しない。そこで、本発明では、画素電
極と同一層の被膜を仲介して、コモン電極と外部のボン
ディング部分とを電気的に接続させる。
(第1の絶縁層)を介して存在する。また、画素電極の
層は、コモン電極と別の絶縁層(第2の絶縁層)を介し
て存在する。そこで、コモン電極上と、コモン電極の存
在しない部分のそれぞれに、第2の絶縁層をエッチング
してコンタクトホールを形成する。さらに、連続的に第
1の絶縁層をもエッチングし、コンタクトホールを形成
する。その際には、コモン電極は後者のエッチング工程
でエッチングされないことが望ましい。
コンタクトホール(第1のコンタクトホール)と、下層
の配線に達するコンタクトホール(第2のコンタクトホ
ール)が形成される。その後、透明導電性被膜を形成
し、画素電極の形成と同一の工程でこれをエッチング
し、第1のコンタクトホールと第2のコンタクトホール
を接続する配線を該透明導電性被膜により構成する。か
くして、コモン電極が外部の配線と接続される。
配置されている。 前記画素電極と同一層の被膜よりなり、前記コモン電
極および前記ソース配線と同一層の配線とコンタクトす
る被膜を有する。た有機樹脂層に配置されているという
特徴を有する。第2の発明の作用、効果は、第1の発明
に関して説明したものと同じである。
画素電極の層とコモン電極の間の絶縁層(第2の絶縁
層)はポリイミド等の有機樹脂を用いて、その表面が平
坦となるようにしてもよい。また、上記の第1もしくは
第2の発明において、画素電極の層とコモン電極の間の
絶縁層(第2の絶縁層)は、高誘電材料としてもよい。
特に、コモン電極がその表面に形成される絶縁層(第1
の絶縁層)よりも高い誘電率のものを用いると良い。
層の誘電率が、コモン電極がその表面に形成される有機
樹脂層の誘電率よりも高くすると、当然のことながら、
補助容量を大きくできる。一般に、配線間の容量結合が
大きくなるので、半導体回路においては絶縁層の誘電率
を高くすることは避けられてきた。しかしながら、本発
明においては、主たる配線であるソース配線、ゲイト配
線はコモン電極によって遮蔽された状態にあり、該絶縁
層を介して、画素電極と容量結合する配線は皆無であ
る。したがって、該絶縁層を高誘電材料とすることに関
しては全く問題がない。
は、上記の第1もしくは第2の発明において、ボンディ
ングされる部分(ボンディングパッド)は、画素電極と
同一層の被膜と、ソース配線と同一層の配線の多層構造
とするとよい。
用したアクティブマトリクス型の液晶表示装置の画素の
構成を示す。図1に本実施例の画素のTFT部分の作製
工程断面図の概略を、また、図2に上記画素の各配線、
コモン電極、画素電極、半導体層等の配置を示す。図2
(A)の点線X−Yに沿った断面を図1に示すが、図1
は概念的なものであり、図2の配置とは厳密には同一で
はない。さらに、図3は表示装置のコモン電極と下層の
配線のコンタクト部分(層間コンタクト領域)、外部引
き出し端子(ボンディングされる部分、端子領域)およ
びTFT領域の作製工程断面図を示す。図中の番号は全
ての図において対応する。
薄膜トランジスタが配置された基板側の構成のみであ
り、実際には、対向する基板(対向基板)も存在し、対
向基板と図1に示す基板との間に液晶が数μmの間隔を
有して保持される。以下、作製工程を説明する。図1
(A)に示すように、下地の酸化珪素膜(図示せず)の
設けられたガラス基板11上にはトランジスタの半導体
層(活性層)12が設けられる。
レーザー光の照射によって、結晶化させた結晶性珪素膜
で構成される。活性層12を覆って、ゲイト絶縁膜13
が形成される。ゲイト絶縁膜13の材料としては、酸化
珪素もしくは窒化珪素が好ましく、例えば、プラズマC
VD法によって形成された酸化珪素膜を用いればよい。
ゲイト絶縁膜上には、公知のスパッタ法によりアルミニ
ウム−チタン合金によってゲイト配線(ゲイト電極)1
4が形成される。(図1(A)、図3(A))
(A)に示す。(図2(A)) 次にゲイト配線をマスクとして公知のイオンドーピング
法によって活性層にN型もしくはP型の不純物を導入
し、不純物領域15を形成する。不純物導入後、必要に
よっては、熱アニールもしくはレーザーアニール等によ
って不純物の活性化(半導体膜の再結晶化)をおこなっ
てもよい。以上の工程の後,窒化珪素膜(もしくは酸化
珪素膜)16をプラズマCVD法で堆積する。これは第
1の層間絶縁物として機能する。(図1(B)、図3
(B))
15に達するコンタクトホールを形成する。そして、公
知のスパッタ法によりチタンとアルミニウムの多層膜を
形成し、これをエッチングして、ソース配線17aおよ
びドレイン電極17b、さらに、ボンディングパッドに
接続する配線17cを形成する。図3においては、配線
17cは端子領域と層間コンタクト領域の双方に記載さ
れているが、これは同一のものである。以上の工程の
後,窒化珪素膜(もしくは酸化珪素膜)18をプラズマ
CVD法で堆積する。これは第2の層間絶縁物として機
能する。(図1(C)、図3(C))
(B)に示す。(図2(B)) 次に、公知のスパッタ法により、クロム膜を形成し、こ
れをエッチングして、コモン電極22を形成する。クロ
ム以外にチタンを用いてもよい。この状態での画素部分
の回路の配置を図2(C)に示す。図からわかるよう
に、コモン電極はソース配線とゲイト配線を覆うように
形成される。(図2(C))
イミドの有機樹脂層20を形成する。その厚さは、コモ
ン電極の厚さより厚いことが必要であるが、典型的に
は、0.5〜1μmとするとよい。この場合、コモン電
極上の部分での厚さは0.3μm以上とできる。そし
て、有機樹脂層にコンタクトホール21を形成する。こ
こで、コンタクトホール21aは画素電極とTFTを接
続するコンタクトを形成するものである。また、コンタ
クトホール21bはボンディングする部分の開口部分で
ある。さらに、コンタクトホール21cおよび21d
は、本発明のコモン電極と下層配線とを接続する配線を
設けるためのコンタクトホールである。(図1(D)、
図3(D))
縁膜18をもエッチングする。この工程によって、コン
タクトホール21a、21bおよび21dでは下層の配
線17に達する。しかしながら、コンタクトホール21
cにおいては、コモン電極19がエッチングストッパー
となり、それ以上、エッチングが進行しない。次に、公
知のスパッタ法により、ITO膜を形成し、これをエッ
チングして、画素電極22a、22bおよび22c、ボ
ンディング部の表面の保護膜22dおよび層間接続配線
22eを形成する。
電極であり、画素電極22aおよび22bは隣接する画
素電極である。本実施例では、保護膜22dは配線17
cとのみコンタクトし、層間接続配線22eは配線17
cおよびコモン電極19のみとコンタクトするものとす
る。
9と重なる部分には、有機樹脂層20を介して、容量2
3a、23b、23cが、それぞれ形成される。コンタ
クトホール21b(ボンディングパッド)においては、
ボンディング配線24を接続する。該部分では配線17
cと透明導電性被膜の保護膜22dが多層に設けれてお
り、保護膜22dは表面が外気によって劣化しないの
で、いつでも安定したボンディングができる。(図1
(E)、図3(E))
(D)に示す。なお、図においては画素電極および画素
電極とコモン電極の重なりの部分(すなわち、容量の存
在する部分)の位置を分かりやすくするため、網掛けで
示す。図からわかるように、画素電極はコモン電極に重
なるように形成され、コモン電極がブラックマトリクス
として機能する。例えば、強光の照射による電荷の発生
や蓄積を防ぐこともできる。
極19は、外部からの電磁波に対するシールドとしても
機能する。即ち、ゲイト配線14やソース配線17aが
アンテナとなることによる不要な信号の侵入を防ぐ機能
も有する。(図2(D)) なお、図2(C)に明らかなように、コモン電極19
は、薄膜トランジスタのチャネルをも覆うように配置さ
れている。これは、薄膜トランジスタに光が照射される
ことによって、その動作に影響が出ることを防ぐためで
ある。
成を示したが、多層構造にしてもよい。また、無機材料
やより誘電率の高い材料により構成してもよい。なぜな
らば、有機樹脂層に相当する絶縁層を介して画素電極と
下層の配線が容量結合することは全くないからである。
有機樹脂層20に相当する絶縁層を高誘電材料とすると
補助容量を高くする上で効果的である。
クスと画素電極とを絶縁膜を介して一部重ねることによ
り、その部分を補助容量として構成することができる。
このこと自体は、画素の開口率を低下させる要因ではな
い。また、絶縁膜を薄くすることができるので、その容
量値を大きなものとすることができる。
トリクス型の液晶電気光学装置のみではなく、画素電極
とその周辺を覆うブラックマトリクスと、薄膜トランジ
スタに接続さえる補助容量とが必要とされるフラットパ
ネルディスプレイ一般に利用することができる。このよ
うに本発明は工業上、有益である。
Claims (6)
- 【請求項1】 格子状に配置されたソース配線とゲイト
配線と、 前記ソース配線またはゲイト配線によって囲まれた領域
に少なくも一つの画素電極と、 前記画素電極の層と前記ソース配線とゲイト配線の層の
間には、前記ソース配線およびゲイト配線を覆って可視
光を遮蔽する材料よりなるコモン電極と、を有し、 前記画素電極の周辺部は前記コモン電極と重なってお
り、 前記コモン電極は、前記画素電極と同一層の被膜を介し
て、ソース配線と同一層の配線と接続されていることを
特徴とするアクティブマトリクス型表示装置。 - 【請求項2】 格子状に配置されたソース配線とゲイト
配線と、 前記ソース配線またはゲイト配線によって囲まれた領域
に少なくとも一つの画素電極と、 前記画素電極の周辺部に重ねて形成され、可視光を遮蔽
する材料よりなるコモン電極と前記画素電極と同一層の
被膜よりなり、前記コモン電極および前記ソース配線と
同一層の配線とコンタクトする被膜と、を有することを
特徴とするアクティブマトリクス型表示装置。 - 【請求項3】 請求項1もしくは請求項2において、画
素電極の層とコモン電極の間には有機樹脂層が存在する
ことを特徴とするアクティブマトリクス型表示装置。 - 【請求項4】 請求項1もしくは請求項2において、画
素電極とコモン電極の間に存在する絶縁層の誘電率は、
コモン電極がその表面に形成される絶縁層の誘電率より
も高いことを特徴とするアクティブマトリクス型表示装
置。 - 【請求項5】 請求項1もしくは請求項2において、ソ
ース配線の層とコモン電極の間に存在する絶縁層をエッ
チングする工程においては、コモン電極がエッチングさ
れないことを特徴とするアクティブマトリクス型表示装
置。 - 【請求項6】 請求項1もしくは請求項2において、外
部の配線がボンディングされる部分は、画素電極と同一
層の被膜と、ソース配線と同一層の配線の多層構造より
なることを特徴とするアクティブマトリクス型表示装
置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18564096A JPH1010581A (ja) | 1996-06-25 | 1996-06-25 | 表示装置 |
US08/881,872 US6005648A (en) | 1996-06-25 | 1997-06-24 | Display device |
US09/345,110 US6097454A (en) | 1996-06-25 | 1999-06-29 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18564096A JPH1010581A (ja) | 1996-06-25 | 1996-06-25 | 表示装置 |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005003490A Division JP2005189862A (ja) | 2005-01-11 | 2005-01-11 | 表示装置及びその作製方法 |
JP2005003499A Division JP2005148766A (ja) | 2005-01-11 | 2005-01-11 | 液晶表示装置 |
JP2005003494A Division JP2005134925A (ja) | 2005-01-11 | 2005-01-11 | 表示装置及びその作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1010581A true JPH1010581A (ja) | 1998-01-16 |
Family
ID=16174315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18564096A Withdrawn JPH1010581A (ja) | 1996-06-25 | 1996-06-25 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1010581A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002182244A (ja) * | 2000-12-15 | 2002-06-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2007279753A (ja) * | 2007-04-24 | 2007-10-25 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の作製方法 |
WO2012042824A1 (ja) * | 2010-09-30 | 2012-04-05 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
JP2012073647A (ja) * | 2005-02-25 | 2012-04-12 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
JP2012181530A (ja) * | 1999-02-23 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2014032415A (ja) * | 1999-08-31 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014078033A (ja) * | 2013-12-23 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2015132835A (ja) * | 2000-07-27 | 2015-07-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2016012152A (ja) * | 2015-10-20 | 2016-01-21 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2020096192A (ja) * | 2020-02-19 | 2020-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
US11978745B2 (en) | 2019-09-10 | 2024-05-07 | Seiko Epson Corporation | Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus |
-
1996
- 1996-06-25 JP JP18564096A patent/JPH1010581A/ja not_active Withdrawn
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012181530A (ja) * | 1999-02-23 | 2012-09-20 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2018200467A (ja) * | 1999-02-23 | 2018-12-20 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
US9910334B2 (en) | 1999-02-23 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
US9431431B2 (en) | 1999-02-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
JP2012190022A (ja) * | 1999-02-23 | 2012-10-04 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
JP2015129968A (ja) * | 1999-08-31 | 2015-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
JP2016153917A (ja) * | 1999-08-31 | 2016-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2014032415A (ja) * | 1999-08-31 | 2014-02-20 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9250490B2 (en) | 1999-08-31 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including light shielding film |
US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
JP2015008336A (ja) * | 1999-08-31 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015132835A (ja) * | 2000-07-27 | 2015-07-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9489884B2 (en) | 2000-07-27 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of driving display device |
JP2002182244A (ja) * | 2000-12-15 | 2002-06-26 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US20130153906A1 (en) * | 2005-02-25 | 2013-06-20 | Samsung Display Co., Ltd. | Thin film transistor array panel having improved storage capacitance and manufacturing method thereof |
JP2012073647A (ja) * | 2005-02-25 | 2012-04-12 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びその製造方法 |
JP4628393B2 (ja) * | 2007-04-24 | 2011-02-09 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型液晶表示装置の作製方法 |
JP2007279753A (ja) * | 2007-04-24 | 2007-10-25 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置の作製方法 |
WO2012042824A1 (ja) * | 2010-09-30 | 2012-04-05 | シャープ株式会社 | 薄膜トランジスタ基板及びその製造方法、表示装置 |
JP2014078033A (ja) * | 2013-12-23 | 2014-05-01 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2016012152A (ja) * | 2015-10-20 | 2016-01-21 | 株式会社半導体エネルギー研究所 | 表示装置 |
US11978745B2 (en) | 2019-09-10 | 2024-05-07 | Seiko Epson Corporation | Electro-optical device, method for manufacturing electro-optical device, and electronic apparatus |
JP2020096192A (ja) * | 2020-02-19 | 2020-06-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6005648A (en) | Display device | |
JP3901902B2 (ja) | 液晶表示装置 | |
US5966193A (en) | LCD device having coupling capacitances and shielding films | |
KR100351398B1 (ko) | 표시 장치 | |
US6078366A (en) | Array substrate comprising semiconductor contact layers having same outline as signal lines | |
US6724443B1 (en) | Active matrix type display device | |
JP2002277889A (ja) | アクティブマトリクス型液晶表示装置 | |
JP2760462B2 (ja) | アクティブマトリクス基板 | |
JPH10319431A (ja) | 薄膜トランジスタアレイ基板 | |
WO2017177734A1 (zh) | 阵列基板、制造方法以及显示面板和电子装置 | |
JPH0954342A (ja) | アクティブマトリクス液晶表示パネル及びその製造方法 | |
JPH1010581A (ja) | 表示装置 | |
JP4370806B2 (ja) | 薄膜トランジスタパネルおよびその製造方法 | |
JPH1010580A (ja) | 表示装置 | |
JP4011606B2 (ja) | 表示装置 | |
US6861671B2 (en) | Thin film transistor liquid crystal display and fabrication method thereof | |
JPH09274202A (ja) | 薄膜トランジスタアレイ基板 | |
US20230296949A1 (en) | Method of manufacturing electro-optical device | |
JPH10170950A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
JP2006018326A (ja) | 表示装置 | |
JP3901925B2 (ja) | アクティブマトリクス型の液晶表示装置 | |
JP2005134925A (ja) | 表示装置及びその作製方法 | |
JP2005189862A (ja) | 表示装置及びその作製方法 | |
JP2005148766A (ja) | 液晶表示装置 | |
JP2006003925A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041019 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050121 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050222 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050325 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070716 |