[go: up one dir, main page]

KR101461886B1 - 쇼트키 배리어 다이오드 및 그 제조 방법 - Google Patents

쇼트키 배리어 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR101461886B1
KR101461886B1 KR20130108479A KR20130108479A KR101461886B1 KR 101461886 B1 KR101461886 B1 KR 101461886B1 KR 20130108479 A KR20130108479 A KR 20130108479A KR 20130108479 A KR20130108479 A KR 20130108479A KR 101461886 B1 KR101461886 B1 KR 101461886B1
Authority
KR
South Korea
Prior art keywords
type
silicon carbide
carbide substrate
region
epilayer
Prior art date
Application number
KR20130108479A
Other languages
English (en)
Inventor
이종석
홍경국
천대환
정영균
Original Assignee
현대자동차 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차 주식회사 filed Critical 현대자동차 주식회사
Priority to KR20130108479A priority Critical patent/KR101461886B1/ko
Priority to DE102013114431.4A priority patent/DE102013114431A1/de
Priority to CN201310728598.1A priority patent/CN104425630A/zh
Priority to US14/143,735 priority patent/US9236500B2/en
Application granted granted Critical
Publication of KR101461886B1 publication Critical patent/KR101461886B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 n+ 형 탄화 규소 기판의 제1면에 배치되어 있고, 상부면, 하부면 및 상부면과 하부면을 연결하는 경사면을 포함하는 n- 형 에피층, n- 형 에피층의 경사면 위에 배치되어 있는 p 영역, n- 형 에피층 및 p 영역 위에 배치되어 있는 쇼트키 전극, 그리고 n+ 형 탄화 규소 기판의 제2면에 배치되어 있는 오믹 전극을 포함한다.

Description

쇼트키 배리어 다이오드 및 그 제조 방법{SCHOTTKY BARRIER DIODE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 탄화 규소(SiC, 실리콘 카바이드)를 포함하는 쇼트키 배리어 다이오드 및 그 제조 방법에 관한 것이다.
최근 응용 기기의 대형화 대용량화 추세에 따라 높은 항복전압과 높은 전류 및 고속 스위칭 특성을 갖는 전력용 반도체 소자의 필요성이 대두되고 있다.
이러한 전력용 반도체 소자 중, 쇼트키 배리어 다이오드(schottky barrier diode, SBD)는 일반적인 PN 다이오드와 달리 PN 접합을 이용하지 않고, 금속과 반도체가 접합된 쇼트키 접합을 이용하는 것으로, 빠른 스위칭 특성을 나타내며, PN 다이오드 보다 낮은 턴 온 전압 특성을 갖는다.
이러한 쇼트키 배리어 다이오드는 매우 큰 전류를 흐르게 하면서도, 도통 상태에서의 전력 손실을 적게 하기 위하여 낮은 온 저항 또는 낮은 포화 전압이 요구된다. 또한, 오프 상태 또는 스위치가 오프되는 순간에 쇼트키 배리어 다이오드의 양단에 인가되는 PN 접합의 역방향 고전압에 견딜 수 있는 특성, 즉 높은 항복 전압 특성이 요구된다.
이러한 항복 전압은 공핍영역의 곡률의 영향을 받는 것으로 알려져 있는데, 플래너(planner) 접합에 있어서, 평평한 접합부분 보다 작은 곡률을 갖는 부분에 전계가 집중되는 전계 밀집(electric field crowding) 효과로 인해 접합부분의 평평한 부분보다 곡률이 작은 에지부에 전계가 집중된다. 이에, 에지부에서 항복 현상이 쉽게 발생되고 전체 공핍영역에 의하여 결정되는 항복전압이 감소된다.
접합부분의 에지부에 전계가 집중되는 현상을 완화하고 표면 전계를 감소시켜 항복 전압을 높이기 위하여 쇼트키 배리어 다이오드를 메사(mesa) 구조의 형태로 형성한다.
메사 구조의 형태는 이온 주입 등의 종단 구조가 필요하지 않지만, 메사 구조를 형성하기 위하여 식각 공정이 필요한데, 식각 공정 시 계면 결함으로 인하여 쇼트키 배리어 다이오드의 특성이 저하될 수 있다.
본 발명이 해결하고자 하는 과제는 메사 구조를 포함하는 쇼트키 배리어 다이오드에서, 쇼트기 배리어 다이오드의 항복 전압 특성을 향상시키는 것이다.
본 발명의 실시예에 따른 쇼트키 배리어 다이오드는 n+ 형 탄화 규소 기판의 제1면에 배치되어 있고, 상부면, 하부면 및 상부면과 하부면을 연결하는 경사면을 포함하는 n- 형 에피층, n- 형 에피층의 경사면 위에 배치되어 있는 p 영역, n- 형 에피층의 상부면 및 p 영역 위에 배치되어 있는 쇼트키 전극, 그리고 n+ 형 탄화 규소 기판의 제2면에 배치되어 있는 오믹 전극을 포함한다.
n- 형 에피층은 n+ 형 탄화 규소 기판의 제1면의 일부분을 노출하고, p 영역은 노출된 n+ 형 탄화 규소 기판의 제1면 위까지 연장되어 있을 수 있다.
n- 형 에피층의 하부면은 n+ 형 탄화 규소 기판의 제1면에 접촉되어 있을 수 있다.
n- 형 에피층의 하부면의 길이는 n- 형 에피층의 상부면의 길이보다 더 길 수 있다.
n- 형 에피층의 하부면과 n- 형 에피층의 경사면이 이루는 각도는 1도 내지 89도일 수 있다.
본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법은 n+ 형 탄화 규소 기판의 제1면에 예비 n- 형 에피층을 형성하는 단계, 예비 n- 형 에피층의 양 끝단의 일부분을 식각하여 상부면, 하부면 및 상부면과 하부면을 연결하는 예비 경사면을 포함하며, n- 형 에피층은 n+ 형 탄화 규소 기판의 제1면의 일부분을 노출하는 n- 형 에피층을 형성하는 단계, n- 형 에피층의 예비 경사면 및 노출된 n+ 형 탄화 규소 기판의 제1면의 일부분에 p 형 이온을 도핑하여 p 영역 및 p 영역 아래에 n- 형 에피층의 경사면을 형성하는 단계, p 영역 및 n- 형 에피층의 상부면 위에 쇼트키 전극을 형성하는 단계, 그리고 n+ 형 탄화 규소 기판의 제2면에 오믹 전극을 형성하는 단계를 포함한다.
p 형 이온의 도핑 농도는 1X1015/㎤에서 1x1019/㎤ 일 수 있다.
이와 같이 본 발명의 한 실시예에 따르면, 쇼트키 배리어 다이오드에서 메사 구조의 n- 형 에피층의 경사면에 p 영역을 배치함으로써, PN 접합으로 인한 공핍 영역을 형성할 수 있다.
이에 따라, 역방향 전압 인가 시 누설 전류가 흐르는 것을 방지할 수 있다.
따라서, 쇼트기 배리어 다이오드의 항복 전압 특성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 단면도 이다.
도 2 내지 도 4는 본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법을 순서대로 도시한 도면이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 단면도 이다.
도 1을 참고하면, 본 실시예에 따른 쇼트키 배리어 다이오드는 n+ 형 탄화 규소 기판(100), n+ 형 탄화 규소 기판(100)의 제1면에 배치되어 있는 n- 형 에피층(200), p 영역(300) 및 쇼트키 전극(400)을 포함한다. 또한, 본 실시예에 따른 쇼트키 배리어 다이오드는 n+ 형 탄화 규소 기판(100)의 제1면에 대해 반대 쪽인 제2면에 배치되어 있는 오믹 전극(500)을 포함한다.
n- 형 에피층(200)은 상부면(201), 상부면(201)보다 길이가 긴 하부면(202), 그리고 상부면(201)과 하부면(202)을 연결하는 경사면(203)으로 이루어진 메사(mesa) 형태이다. n- 형 에피층(200)의 하부면(202)은 n+ 형 탄화 규소 기판(100)의 제1면에 접촉되어 있다. 여기서, 경사면(203)과 하부면(202)이 이루는 각도는 1도 내지 89도가 바람직하다. n- 형 에피층(200)은 n+ 형 탄화 규소 기판(100)의 제1면의 일부를 노출한다.
p 영역(300)은 n- 형 에피층(200)의 경사면(203) 및 n- 형 에피층(200)에 의해 노출된 n+ 형 탄화 규소 기판(100)의 제1면 위에 배치되어 있다. p 영역(300)은 n- 형 에피층(200)의 경사면(203) 및 n+ 형 탄화 규소 기판(100)의 제1면에 p 형 이온을 도핑하여 형성되는데, 이 때, p 형 이온의 도핑 농도는 1X1015/㎤에서 1x1019/㎤ 가 바람직하다.
쇼트키 전극(400)은 n- 형 에피층(200)의 상부면(201) 및 p 영역(300) 위에 배치되어 있다.
n- 형 에피층(200)의 경사면(203) 및 p 영역(300)이 배치되어 있는 탄화 규소 기판(100)의 제1면 아래에는 공핍 영역(350)이 형성된다.
p 영역(300)과 n- 형 에피층(200)의 경사면(203), p 영역(300)과 n+ 형 탄화 규소 기판(100)의 제1면에서 PN 접합이 이루어진다. 공핍 영역(350)은 PN 접합의 내부적인 빌트인(built-in) 포텐셜로 인하여 형성된다.
메사 구조인 n- 형 에피층(200)으로 인하여 쇼트기 배리어 다이오드는 종단 구조가 필요 없게 되지만, n- 형 에피층(200)의 경사면(203)에서 발생하는 계면 결함에 의해 역방향 전압 인가 시 누설 전류가 흐르게 된다.
하지만, n- 형 에피층(200)의 경사면(203) 및 n+ 형 탄화 규소 기판(100)의 제1면 위에 배치되어 있는 p 영역(300)으로 인하여 p 영역(300)과 n- 형 에피층(200)의 경사면(203), p 영역(300)과 n+ 형 탄화 규소 기판(100)의 제1면에서 PN 접합이 이루어지고, 이로 인하여 공핍 영역(350)이 형성되어, 역방향 전압 인가 시 누설 전류가 흐르는 것을 방지할 수 있다.
이에 따라, 쇼트기 배리어 다이오드의 항복 전압 특성을 향상시킬 수 있다.
그러면, 도 2 내지 도 4 및 도 1을 참고하여, 본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법에 대해 상세하게 설명한다.
도 2 내지 도 4는 본 발명의 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법을 순서대로 도시한 도면이다.
도 2에 도시한 바와 같이, n+ 형 탄화 규소 기판(100)을 준비하고, n+ 형 탄화 규소 기판(100)의 제1면에 예비 n- 형 에피층(200a)을 형성을 형성한다. 여기서, 예비 n- 형 에피층(200a)은 n+ 형 탄화 규소 기판(100)의 제1면에 에피택셜 성장으로 형성한다.
도 3에 도시한 바와 같이, 예비 n- 형 에피층(200a)의 양 끝단의 일부를 식각하여 n- 형 에피층(200)을 형성한다. 이 때, n+ 형 탄화 규소 기판(100)의 제1면의 일부가 노출된다.
식각은 건식 식각 또는 습식 식각을 실시한다. 건식 식각의 경우, 반응성 이온 식각(RIE, Reactive Ion Etching)을 실시하고, 반응성 식각 가스로는 염소(Cl)가 포함된 가스를 사용할 수 있다.
n- 형 에피층(200)은 상부면(201), 상부면(201)보다 길이가 긴 하부면(202), 그리고 상부면(201)과 하부면(202)을 연결하는 예비 경사면(203a)으로 이루어진 메사(mesa) 형태이다. n- 형 에피층(200)의 하부면(202)은 n+ 형 탄화 규소 기판(100)의 제1면에 접촉되어 있다. 여기서, 예비 경사면(203a)과 하부면(202)이 이루는 각도는 1도 내지 89도가 바람직하다.
도 4를 참고하면, n- 형 에피층(200)의 예비 경사면(203a) 및 노출된 n+ 형 탄화 규소 기판(100)의 제1면의 p 형 이온을 도핑하여 p 영역(300)을 형성한다. p 형 이온의 도핑 농도는 1X1015/㎤에서 1x1019/㎤ 가 바람직하다.
p 영역(300)은 n- 형 에피층(200)의 예비 경사면(203a) 아래 및 노출된 n+ 형 탄화 규소 기판(100)의 제1면에 형성된다. 이 때, p 영역(300) 아래에 p 영역(300)과 접촉하는 n- 형 에피층(200)의 경사면(203)이 형성된다.
도 1을 참고하면, n- 형 에피층(200)의 상부면(201) 및 p 영역(300) 위에 쇼트키 전극(400)을 형성하고, n+ 형 탄화 규소 기판(100)의 제1면에 대해 반대 쪽 면인 제2면에 오믹 전극(500)을 형성한다. 쇼트키 전극(400)은 p n- 형 에피층(200) 및 p 영역(300)과 접촉한다.
이 때, p 영역(300)과 n- 형 에피층(200)의 경사면(203), p 영역(300)과 n+ 형 탄화 규소 기판(100)의 제1면에서 PN 접합이 이루어지고, 이로 인하여 공핍 영역(350)이 형성된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: n+형 탄화 규소 기판 200: n- 형 에피층
300: p 영역 350: 공핍 영역
400: 쇼트키 전극 500: 오믹 전극

Claims (10)

  1. n+ 형 탄화 규소 기판의 제1면에 배치되어 있고, 상부면, 하부면 및 상기 상부면과 상기 하부면을 연결하는 경사면을 포함하는 n- 형 에피층,
    상기 n- 형 에피층의 상기 경사면 위에 배치되어 있는 p 영역,
    상기 n- 형 에피층의 상부면 및 상기 p 영역 위에 배치되어 있는 쇼트키 전극, 그리고
    상기 n+ 형 탄화 규소 기판의 제2면에 배치되어 있는 오믹 전극을 포함하고,
    상기 n- 형 에피층은 상기 n+ 형 탄화 규소 기판의 제1면의 일부분을 노출하고,
    상기 p 영역은 노출된 상기 n+ 형 탄화 규소 기판의 제1면 위까지 연장되어 있는 쇼트키 배리어 다이오드.
  2. 삭제
  3. 제1항에서,
    상기 n- 형 에피층의 상기 하부면은 상기 n+ 형 탄화 규소 기판의 제1면에 접촉되어 있는 쇼트키 배리어 다이오드.
  4. 제3항에서,
    상기 n- 형 에피층의 상기 하부면의 길이는 상기 n- 형 에피층의 상기 상부면의 길이보다 더 긴 쇼트키 배리어 다이오드.
  5. 제4항에서,
    상기 n- 형 에피층의 상기 하부면과 상기 n- 형 에피층의 상기 경사면이 이루는 각도는 1도 내지 89도인 쇼트키 배리어 다이오드.
  6. n+ 형 탄화 규소 기판의 제1면에 예비 n- 형 에피층을 형성하는 단계,
    상기 예비 n- 형 에피층의 양 끝단의 일부분을 식각하여 상부면, 하부면 및 상기 상부면과 상기 하부면을 연결하는 예비 경사면을 포함하며, 상기 n- 형 에피층은 상기 n+ 형 탄화 규소 기판의 제1면의 일부분을 노출하는 n- 형 에피층을 형성하는 단계,
    상기 n- 형 에피층의 상기 예비 경사면 및 노출된 n+ 형 탄화 규소 기판의 제1면의 일부분에 p 형 이온을 도핑하여 p 영역 및 상기 p 영역 아래에 상기 n- 형 에피층의 경사면을 형성하는 단계,
    상기 p 영역 및 상기 n- 형 에피층 상부면 위에 쇼트키 전극을 형성하는 단계, 그리고
    상기 n+ 형 탄화 규소 기판의 제2면에 오믹 전극을 형성하는 단계를 포함하는 쇼트키 배리어 다이오드의 제조 방법.
  7. 제6항에서,
    상기 p 형 이온의 도핑 농도는 1X1015/㎤에서 1x1019/㎤ 인 쇼트키 배리어 다이오드의 제조 방법.
  8. 제7항에서,
    상기 n- 형 에피층의 상기 하부면은 상기 n+ 형 탄화 규소 기판의 제1면에 접촉되는 쇼트키 배리어 다이오드의 제조 방법.
  9. 제8항에서,
    상기 n- 형 에피층의 상기 하부면의 길이는 상기 n- 형 에피층의 상기 상부면의 길이보다 더 긴 쇼트키 배리어 다이오드의 제조 방법.
  10. 제9항에서,
    상기 n- 형 에피층의 상기 하부면과 상기 n- 형 에피층의 상기 경사면이 이루는 각도는 1도 내지 89도인 쇼트키 배리어 다이오드의 제조 방법.
KR20130108479A 2013-09-10 2013-09-10 쇼트키 배리어 다이오드 및 그 제조 방법 KR101461886B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR20130108479A KR101461886B1 (ko) 2013-09-10 2013-09-10 쇼트키 배리어 다이오드 및 그 제조 방법
DE102013114431.4A DE102013114431A1 (de) 2013-09-10 2013-12-19 Schottky-Barrieren-Diode und Verfahren zum Herstellen einer Schottky-Barrieren-Diode
CN201310728598.1A CN104425630A (zh) 2013-09-10 2013-12-25 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
US14/143,735 US9236500B2 (en) 2013-09-10 2013-12-30 Schottky barrier diode and method for manufacturing schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130108479A KR101461886B1 (ko) 2013-09-10 2013-09-10 쇼트키 배리어 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101461886B1 true KR101461886B1 (ko) 2014-11-13

Family

ID=52290371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130108479A KR101461886B1 (ko) 2013-09-10 2013-09-10 쇼트키 배리어 다이오드 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9236500B2 (ko)
KR (1) KR101461886B1 (ko)
CN (1) CN104425630A (ko)
DE (1) DE102013114431A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018107222A1 (en) * 2016-12-15 2018-06-21 Griffith University Silicon carbide schottky diodes
CN108198866A (zh) * 2017-12-14 2018-06-22 北京世纪金光半导体有限公司 一种沟槽型低势垒肖特基二极管及其制备方法
US10615292B2 (en) * 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array
CN108701694B (zh) * 2018-03-27 2022-09-27 香港应用科技研究院有限公司 高压碳化硅肖特基二极管倒装芯片阵列
CN110190115A (zh) * 2019-06-10 2019-08-30 广东省半导体产业技术研究院 一种sbd结构及其制作方法
CN113130625B (zh) * 2021-03-26 2021-11-12 先之科半导体科技(东莞)有限公司 一种高压快速的碳化硅二极管及其制备方法
CN113964181A (zh) * 2021-09-07 2022-01-21 西安电子科技大学广州研究院 一种pn结基极耦合的氮化镓肖特基二极管及制备方法
CN118248746B (zh) * 2024-05-29 2024-10-29 江苏能华微电子科技发展有限公司 一种低漏电GaN肖特基二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100231797B1 (ko) * 1995-08-25 1999-12-01 무라타 야스타카 쇼트키 장벽 다이오드
JP2002508888A (ja) 1997-06-03 2002-03-19 ダイムラークライスラー アクチエンゲゼルシャフト パワー半導体構成素子及びその作製方法
KR20070084014A (ko) * 2004-11-08 2007-08-24 로베르트 보쉬 게엠베하 반도체 장치 및 반도체 장치의 제조 방법
KR20130076314A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 파워소자 및 이의 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742317A (en) * 1970-09-02 1973-06-26 Instr Inc Schottky barrier diode
JPS62136072A (ja) 1985-12-10 1987-06-19 Fuji Electric Co Ltd シヨツトキ−バリアダイオ−ドの製造方法
JPH08139341A (ja) 1994-11-11 1996-05-31 Murata Mfg Co Ltd ショットキ−バリアダイオ−ド
US6844251B2 (en) * 2001-03-23 2005-01-18 Krishna Shenai Method of forming a semiconductor device with a junction termination layer
FR2832547A1 (fr) * 2001-11-21 2003-05-23 St Microelectronics Sa Procede de realisation d'une diode schottky sur substrat de carbure de silicium
US7274083B1 (en) * 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
EP2288048A1 (en) 2009-08-21 2011-02-23 Panasonic Corporation Rotated multi-dimensional constellations for improved diversity in fading channels
US20110062450A1 (en) * 2009-09-15 2011-03-17 The University Of Warwick Silicon carbide semiconductor device
JP5694096B2 (ja) * 2011-09-08 2015-04-01 株式会社東芝 炭化珪素半導体装置の製造方法
TW201330283A (zh) * 2012-01-04 2013-07-16 Univ Nat Taiwan 具有台面終端的碳化矽蕭基二極體元件及製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100231797B1 (ko) * 1995-08-25 1999-12-01 무라타 야스타카 쇼트키 장벽 다이오드
JP2002508888A (ja) 1997-06-03 2002-03-19 ダイムラークライスラー アクチエンゲゼルシャフト パワー半導体構成素子及びその作製方法
KR20070084014A (ko) * 2004-11-08 2007-08-24 로베르트 보쉬 게엠베하 반도체 장치 및 반도체 장치의 제조 방법
KR20130076314A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 파워소자 및 이의 제조방법

Also Published As

Publication number Publication date
US9236500B2 (en) 2016-01-12
CN104425630A (zh) 2015-03-18
US20150069412A1 (en) 2015-03-12
DE102013114431A1 (de) 2015-03-12

Similar Documents

Publication Publication Date Title
KR101461886B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
TWI473265B (zh) 帶有改良型終止結構的氮化鎵半導體裝置
US9041173B2 (en) Semiconductor device
JP6425659B2 (ja) ショットキーダイオード及びショットキーダイオードの製造方法
KR101416361B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US8618557B2 (en) Wide-band-gap reverse-blocking MOS-type semiconductor device
JP2019071313A (ja) 半導体装置
US9236434B2 (en) Semiconductor device and manufacturing method thereof
KR101800566B1 (ko) 탄화규소 반도체 장치
JP5865860B2 (ja) 半導体装置
KR101438620B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR101427948B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR101490937B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US11575007B2 (en) Feeder design with high current capability
KR20140079027A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
TW202335308A (zh) 寬能隙半導體元件與其製造方法
US7768092B2 (en) Semiconductor device comprising a junction having a plurality of rings
US20160284872A1 (en) Schottky diode
KR20150078454A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR20160116294A (ko) 쇼트키 다이오드
JP7628874B2 (ja) 半導体装置及びその製造方法
JP7560344B2 (ja) 半導体装置
KR102249592B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR101393564B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130910

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140702

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141029

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20141108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20141108

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20171030

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20181030

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20191029

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20201028

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20211027

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20221026

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20231025

Start annual number: 10

End annual number: 10