TW201330283A - 具有台面終端的碳化矽蕭基二極體元件及製造方法 - Google Patents

Abstract

本發明揭露一種具有台面終端的碳化矽蕭基二極體元件及製造方法。碳化矽蕭基二極體元件包含在n型碳化矽基板上形成具有台面終端延伸結構的n型碳化矽磊晶層，二p型區域於n型碳化矽磊晶層內以及一蕭基金屬接點位於n型碳化矽磊晶層與二p型區域上，一介電層則位於該台面終端延伸結構之側壁與平面上。

Description

具有台面終端的碳化矽蕭基二極體元件及製造方法

  本發明是有關於一種二極體元件及製造方法，特別是有關於一種具有台面終端的碳化矽蕭基二極體元件及製造方法。

  傳統碳化矽蕭基二極體元件通常由一n型碳化矽底材、n型碳化矽磊晶層構成。傳統碳化矽蕭基二極體更包含一直接形成於n型碳化矽磊晶層上的蕭基金屬接觸。蕭基金屬接觸周圍尚有一藉由離子佈植製程形成的p型接面終端延伸（junction termination extension, JTE）區域圍繞。接面終端延伸區域的作用是為了減少電場聚集在接面邊緣，同時減少或防止空乏區與元件表面交互作用。表面效應可能會造成空乏區的不均勻，因而影響元件的崩潰電壓。

  第一圖顯示一傳統具有接面終端延伸的碳化矽蕭基PIN二極體元件。如第一圖所示，碳化矽蕭基PIN二極體包含一n型半導體層102、一p型層104與二p型接面終端延伸區域108於一n型半導體基板100上以及一陽極接觸106。第一圖所示蕭基PIN二極體容易造成電場聚集在n型半導體層102側壁與p型接面終端延伸區域108交接處，引起強電場強度導致PIN二極體的崩潰電壓下降。意即第一圖所示傳統蕭基二極體在施加反向偏壓時，比較無法承受更大的電壓，因而不利於蕭基二極體元件運作。因此本發明提出一種具有台面終端延伸結構的蕭基二極體元件以使蕭基二極體在施加反向偏壓時，能承受更大的電壓。

  本發明所欲解決的問題為使蕭基二極體在施加反向偏壓時，能承受更大的電壓。

  本發明所能達到的的功效為當蕭基二極體元件達崩潰電壓時，在n型磊晶層的台面內的空乏區無法進行側向延伸，而達到可承受更大的電壓，同時具有台面終端結構可更加有效利用面積，進而降低製造成本。

  本發明揭露一種蕭基二極體元件，此蕭基二極體元件包含一具有一台面的n型半導體層位於一n型半導體基板上、二p型區域於n型半導體層內、一金屬層位於n型半導體層與p型區域上及一介電層位於台面之側壁與平面上，其中p型區域的側壁構成台面之側壁的一部份，以構成一具有台面終端的蕭基二極體元件。由於蕭基二極體元件台面終端內的空乏區無法進行側向延伸，故當蕭基二極體元件達崩潰電壓時，蕭基二極體元件將可承受更大的電壓。

  本發明同時揭露一種蕭基二極體元件的製造方法，包含以下步驟。首先形成一n型半導體磊晶層位於一n型半導體基板上。接著對n型半導體磊晶層執行一離子佈植製程將p型掺質掺入以形成二p型區域於n型半導體磊晶層內。然後執行沈積及圖案化蝕刻製程以形成一金屬層於n型半導體磊晶層及p型區域上。接著對n型半導體磊晶層及p型區域執行圖案化蝕刻製程以形成二台面於n型半導體磊晶層及p型區域二側，p型區域的一側壁構成台面之一側壁的一部份。最後形成一介電層於台面之側壁與平面上。

  本發明多個實施例將以具備參考標號的所附圖示完全敘述，其中顯示本發明一些實施例。於圖示中，層與區域的厚度可能被放大以使圖示更清楚。在此將敘述本發明詳細實施例，不過在此揭露的特定的結構與功能細節僅為代表以描述本發明實施例。本發明可以許多替換形式實施例實施，而不應被解釋為受限於此處所述實施例。

  因此本發明實施例可有各種修改與替換形式，實施例係以圖示顯示且在此將詳細描述。但應了解的是並不以所揭露的形式限制本發明實施例，相反的本發明實施例係可涵蓋所有落入本發明範圍的修改、等效及替換內容。圖示敘述中的相似數字代表相似元件。

  第二圖顯示本發明一實施例中一具有台面終端的蕭基二極體元件的截面圖。本實施例具有台面終端的蕭基二極體具有ㄧn型半導體基板200、一形成於n型基板200上的n型半導體層202、二p型區域204於n型半導體層202內及台面的側面、一金屬層206位於n型半導體層202上及一介電層208位於n型半導體層202之台面的側壁及平面上。n型基板200包含具有n型摻質的四氫碳化矽（silicon carbide, SiC）基板，但不限於四氫碳化矽基板，半導體基板200亦包含具有n型摻質的矽基板或具有n型摻質的矽基板的材料。n型半導體層202包含具有n型摻質的四氫碳化矽磊晶層，但不限於四氫碳化矽磊晶層，n型半導體層202亦包含一具有n型摻質的氮化鎵（Gallium Nitride, GaN）磊晶層或具有n型摻質的氮化鎵磊晶層的材料，n型磊晶層202可藉由習知技術中的任何磊晶生長方法形成。上述n型基板200與n型半導體層202的n型摻質包含氮或磷或砷離子。p型區域204係以離子佈植製程將p型摻質例如鋁離子及硼離子佈植進入n型磊晶層202而形成。金屬層206為一蕭基金屬層（Schottky metal），而介電層208包含氧化鋁（Al₂O₃）或二氧化矽（SiO₂）。

  第二A圖至第二E圖顯示本發明具有台面終端的碳化矽蕭基二極體元件的製造方法之一實施例。如第二A圖所示，一n型半導體層202形成於一n型半導體基板200。n型半導體基板200包含n型摻質的四氫碳化矽基板，基板200的n型掺質濃度為約5x10¹⁸cm^-3。n型半導體層202包含n型摻質的四氫碳化矽磊晶層，透過任何磊晶生長方法例如化學氣相沈積法（chemical vapor deposition）、分子束磊晶法（molecular beam epitaxy/MBE ）以及昇華晶體衍生法形成碳化矽層。在進行磊晶層生長的同時，可透過在原處進行摻雜而形成摻雜碳化矽層，進而在進行磊晶層生長的同時使摻質原子混合於碳化矽中。n型磊晶層厚度為約10μm，n型摻質包含V族元素氮、磷、砷離子，n型掺質濃度為約6x10¹⁵cm^-3。

  第二B圖顯示p型擴散區域204經佈植製程形成於n型半導體層202。p型區域204係藉由一具有p型區域圖案的光罩作為遮罩對n型半導體層202進行離子佈值製程以佈植鋁或硼離子等p型掺質。p型區域厚度為約1.6μm，p型掺質濃度為約5x10¹⁶cm^-3。

  第二C圖顯示一金屬層206經沈積及圖案化蝕刻製程形成於n型半導體層202及p型區域204上，以形成一蕭基接觸（Schottky contact）。金屬層206包含金、鉑、鋁及銀等金屬。第二D圖顯示一具有台面的接面終端延伸結構經選擇性蝕刻製程形成於n型半導體層202及p型區域204。具有台面的接面終端延伸結構係藉由一光罩對n型半導體層202及部份p型區域204進行選擇性蝕刻，以形成具有台面的接面終端延伸結構。若n型磊晶層厚度為約10μm，具有台面的接面終端延伸結構的高度為約6μm，或台面之平面與n型磊晶層表面的距離為約6μm。第二E圖顯示形成一介電層208於台面的側壁及平面上。介電層208包含氧化鋁或二氧化矽，並可藉由任何方式形成，例如熱氧化法。

  第三A圖至第三B圖分別顯示接面終端延伸結構之空乏區示意圖以及具有台面的接面終端延伸結構之空乏區示意圖。如第三A圖所示，當施加反向偏壓於蕭基二極體元件時， n型半導體層302a內及n型基板300a的空乏區306a明顯向側面延伸甚至到達p型區域304a下方。反之如第三B圖所示，當施加反向偏壓於蕭基二極體元件時，n型半導體層302b內及n型基板300b的空乏區306b則無法進行側面延伸到達p型區域304b，而被限制在n型半導體層302b中央區域部份。比較第三A圖與第三B圖可以發現，具有台面的接面終端延伸結構的蕭基二極體其n型半導體層內空乏區無法進行側向延伸，因此當蕭基二極體元件達崩潰電壓時，蕭基二極體元件將可承受更大的電壓。而不具台面接面終端延伸結構的蕭基二極體其n型半導體層內空乏區明顯向兩側延伸，較具有台面的接面終端延伸結構的蕭基二極體內空乏區。

  本發明具有台面終端延伸結構的蕭基二極體在施加反向偏壓達崩潰電壓時，在n型磊晶層的台面內的空乏區無法進行側向延伸，因而可承受更大的電壓。本發明的蕭基二極體由於具有台面終端延伸結構，當施加反向偏壓時，台面終端內之空乏區無法進行側向延伸，所以與傳統技術相比，本發明的蕭基二極體可以更加有效地利用面積，進而降低了製造成本並且提高了產量。

  雖然本發明已藉由較佳實施例進行說明，可理解的是其他不超出本發明申請專利範圍之精神與範圍的修改與變型亦可被完成，但均被本發明所涵蓋。

100．．．n型半導體基板

102．．．n型半導體層

104．．．p型層

106．．．陽極接觸

108．．．p型接面終端延伸區域

200．．．n型半導體基板

202．．．n型半導體層

204．．．p型區域

206．．．金屬層

208．．．介電層

300a．．．n型基板

302a．．．n型半導體層

304a．．．p型區域

306a．．．空乏區

300b．．．n型基板

302b．．．n型半導體層

304b．．．p型區域

306b．．．空乏區

本發明的概念及優點經以下詳細說明伴隨圖示進行說明後將更易於了解領會。

第一圖顯示一傳統具有接面終端延伸的碳化矽蕭基PIN二極體元件。

第二圖顯示本發明一實施例中一具有台面終端的蕭基二極體元件的截面圖。

第二A圖顯示n型半導體層形成於n型半導體基板。

第二B圖顯示p型擴散區域經佈植製程形成於n型半導體層。

第二C圖顯示一金屬層經圖案化蝕刻製程形成於n型半導體層及p型區域上。

第二D圖顯示一具有台面的接面終端延伸結構經選擇性蝕刻製程形成於n型半導體層及p型區域。

第二E圖顯示形成一介電層於台面的側壁及平面上。

第三A圖至第三B圖分別顯示接面終端延伸結構之空乏區示意圖以及具有台面的接面終端延伸結構之空乏區示意圖。

200．．．n型半導體基板

202．．．n型半導體層

204．．．p型區域

206．．．金屬層

208．．．介電層

Claims (12)

1. 一種半導體元件，包含：
   一n型半導體基板；
   一n型半導體層位於該n型半導體基板上，該n型半導體層具有一台面；
   二p型區域於該n型半導體層內，該p型區域的一側壁構成該台面之側壁的一部份；
   一金屬層位於該n型半導體層與該p型區域上；及
   一介電層位於該台面之側壁與平面上。
2. 如申請專利範圍第1項所述之元件，其中該半導體基板包含具有n型摻質的四氫碳化矽（silicon carbide, SiC）基板。
3. 如申請專利範圍第2項所述之元件，其中該n型掺質濃度為約5x10¹⁸cm^-3。
4. 如申請專利範圍第1項所述之元件，其中該半導體基板包含具有n型摻質的矽基板。
5. 如申請專利範圍第1項所述之元件，其中該n型半導體層包含一具有n型摻質的四氫碳化矽磊晶層。
6. 如申請專利範圍第5項所述之元件，其中該n型掺質濃度為約6x10¹⁵cm^-3。
7. 如申請專利範圍第5項所述之元件，其中該n型磊晶層厚度為約10μm。
8. 如申請專利範圍第1項所述之元件，其中該n型半導體層包含一具有n型摻質的氮化鎵（Gallium Nitride, GaN）磊晶層。
9. 如申請專利範圍第1項所述之元件，其中該n型摻質包含氮或磷或砷離子至少其中之一。
10. 如申請專利範圍第7項所述之元件，其中該台面之平面與n型磊晶層表面的距離為約6μm。
11. 如申請專利範圍第1項所述之元件，其中該p型區域的厚度為約1.6μm，p型掺質濃度為約5x10¹⁶cm^-3。
12. 一種半導體元件的製造方法，包含：
    提供一n型半導體基板；
    形成一n型半導體層位於該n型半導體基板上；
    形成二p型區域於該n型半導體層內；
    形成一金屬層位於該n型半導體層與該p型區域上；
    蝕刻該n型半導體層及該p型區域以形成二台面於該n型半導體層及該p型區域二側，該p型區域的一側壁構成該台面之一側壁的一部份；及
    形成一介電層位於該台面之該側壁與一平面上。