[go: up one dir, main page]

CN113130625B - 一种高压快速的碳化硅二极管及其制备方法 - Google Patents

一种高压快速的碳化硅二极管及其制备方法 Download PDF

Info

Publication number
CN113130625B
CN113130625B CN202110326189.3A CN202110326189A CN113130625B CN 113130625 B CN113130625 B CN 113130625B CN 202110326189 A CN202110326189 A CN 202110326189A CN 113130625 B CN113130625 B CN 113130625B
Authority
CN
China
Prior art keywords
silicon carbide
epitaxial layer
layer
silicon
carbide epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110326189.3A
Other languages
English (en)
Other versions
CN113130625A (zh
Inventor
刘柏光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semtech Semiconductor Technology Dongguan Co Ltd
Original Assignee
Semtech Semiconductor Technology Dongguan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semtech Semiconductor Technology Dongguan Co Ltd filed Critical Semtech Semiconductor Technology Dongguan Co Ltd
Priority to CN202110326189.3A priority Critical patent/CN113130625B/zh
Publication of CN113130625A publication Critical patent/CN113130625A/zh
Application granted granted Critical
Publication of CN113130625B publication Critical patent/CN113130625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种高压快速的碳化硅二极管及其制备方法，包括碳化硅二极管，所述碳化硅二极管包括塑封外壳、碳化硅芯片、阴极引脚、阳极引脚、助焊板，所述碳化硅芯片包括N+碳化硅衬底、N‑碳化硅外延层、阴极金属、二氧化硅层、P型保护环、覆盖在所述二氧化硅层、N‑碳化硅外延层上端的阳极金属，所述阳极金属与所述阳极引脚焊接，所述助焊板一端与所述阴极引脚焊接，另一端与所述阴极金属焊接。本发明的碳化硅二极管及其制备方法，将二氧化硅层生长在N+碳化硅衬底与N‑碳化硅外延层交接处外侧面，在二氧化硅层、N‑碳化硅外延层上端沉积一层阳极金属，所形成的结构中，肖特基势垒面积大，碳化硅二极管正向时可通过的电压大，导通速度快。

Description

一种高压快速的碳化硅二极管及其制备方法
技术领域
本发明涉及肖特基整流管技术领域，具体涉及一种高压快速的碳化硅二极管及其制备方法。
背景技术
碳化硅材料具有宽带隙、高击穿场强、高热导率、高饱和电子迁移速率以及极好的物理化学稳定性等特性，适于在高温、高频、大功率和极端环境下工作，因此部分二极管应用碳化硅材料取代传统的硅材料制作成了碳化硅二极管。
传统的碳化硅二极管，通常将二氧化硅层设置在N-碳化硅外延层上端，再将阳极金属沉积在二氧化硅层内侧，造成阳极金属与N-碳化硅外延层之间形成的肖特基势垒面积小，使得碳化硅二极管正向导通时的电压较低，导通速度慢，对于部分高压快速的电路中，无法满足条件。
发明内容
针对以上问题，本发明提供一种高压快速的碳化硅二极管及其制备方法，将二氧化硅层生长在N+碳化硅衬底与N-碳化硅外延层交接处外侧面，在二氧化硅层、N-碳化硅外延层上端沉积一层阳极金属，所形成的结构中，肖特基势垒面积大，碳化硅二极管正向时可通过的电压大，导通速度快。
为实现上述目的，本发明通过以下技术方案来解决：
一种高压快速的碳化硅二极管，包括碳化硅二极管，所述碳化硅二极管包括塑封外壳、碳化硅芯片、阴极引脚、阳极引脚、助焊板，所述碳化硅芯片包括N+碳化硅衬底、覆盖在所述N+碳化硅衬底上端的N-碳化硅外延层、覆盖在所述N+碳化硅衬底下端的阴极金属、位于所述N+碳化硅衬底与N-碳化硅外延层交接处外侧面的二氧化硅层、位于所述N+碳化硅衬底与N-碳化硅外延层交接处内侧的P型保护环、覆盖在所述二氧化硅层、N-碳化硅外延层上端的阳极金属，所述阳极金属与所述阳极引脚焊接，所述助焊板一端与所述阴极引脚焊接，另一端与所述阴极金属焊接。
具体的，所述N-碳化硅外延层上端边角为R角结构。
具体的，所述阳极引脚包括第一导电部、第一弯折部、第一焊接部，所述第一导电部上设有凹槽，所述阳极金属焊接在所述凹槽内侧。
具体的，所述阴极引脚包括第二导电部、第二弯折部、第二焊接部，所述第二导电部与所述助焊板焊接。
一种碳化硅二极管的制备方法，包括以下步骤：
S1外延生长：在N+碳化硅衬底上生长一层N-碳化硅外延层；
S2研磨：对N-碳化硅外延层上端边角进行研磨，使N-碳化硅外延层上端边角呈R角结构；
S3：沉积二氧化硅：在N+碳化硅衬底与N-碳化硅外延层交接处外侧面沉积一层二氧化硅层；
S4扩散硼：对二氧化硅层上侧位置扩散硼，使N+碳化硅衬底与N-碳化硅外延层交接处内侧形成P型保护环；
S5沉积金属：在二氧化硅层、N-碳化硅外延层上端沉积一层阳极金属，在N+碳化硅衬底下端沉积一层阴极金属；
S6焊接：将阳极金属与阳极引脚焊接，将助焊板一端与阴极引脚焊接，另一端与阴极金属焊接；
S7塑封：经过上胶、烘烤、塑封、固化后形成塑封外壳。
具体的，步骤S7塑封前，还经过酸洗步骤，酸洗步骤包括：利用混合酸冲洗碳化硅芯片表面，去除碳化硅芯片表面吸附的杂质，并降低表面电场，再用清水对碳化硅芯片冲洗三遍，热风烘干后即可。
具体的，所述混合酸为硝酸、氢氟酸、醋酸、硫酸的混合液，硝酸、氢氟酸、醋酸、硫酸的体积比为：10:0.2:8:5。
本发明的有益效果是：
1. 本发明的高压快速的碳化硅二极管及其制备方法，将二氧化硅层生长在N+碳化硅衬底与N-碳化硅外延层交接处外侧面，在二氧化硅层、N-碳化硅外延层上端沉积一层阳极金属，所形成的结构中，肖特基势垒面积大，碳化硅二极管正向时可通过的电压大，导通速度快；
2. 传统的碳化硅二极管结构中，N-碳化硅外延层上端边角为直角结构，该位置会存在较大的电场强度，将N-碳化硅外延层上端边角设计成R角结构，能够降低该位置的电场强度，避免所形成的肖特基势垒局部电压过高，影响碳化硅二极管结构的耐压性。
附图说明
图1为本发明的步骤S1~S5的结构示意图。
图2为本发明的碳化硅芯片的结构示意图。
图3为本发明的碳化硅二极管的结构示意图。
附图标记为：塑封外壳1、碳化硅芯片2、N+碳化硅衬底21、N-碳化硅外延层22、阴极金属23、二氧化硅层24、P型保护环25、阳极金属26、阴极引脚3、第二导电部31、第二弯折部32、第二焊接部33、阳极引脚4、第一导电部41、第一弯折部42、第一焊接部43、助焊板5。
具体实施方式
下面结合实施例和附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。
实施例1
如图1-3所示：
一种高压快速的碳化硅二极管，包括碳化硅二极管，碳化硅二极管包括塑封外壳1、碳化硅芯片2、阴极引脚3、阳极引脚4、助焊板5，碳化硅芯片2包括N+碳化硅衬底21、覆盖在N+碳化硅衬底21上端的N-碳化硅外延层22、覆盖在N+碳化硅衬底21下端的阴极金属23、位于N+碳化硅衬底21与N-碳化硅外延层22交接处外侧面的二氧化硅层24、位于N+碳化硅衬底21与N-碳化硅外延层22交接处内侧的P型保护环25、覆盖在二氧化硅层24、N-碳化硅外延层22上端的阳极金属26，阳极金属26与阳极引脚4焊接，助焊板5一端与阴极引脚3焊接，另一端与阴极金属23焊接，将二氧化硅层24生长在N+碳化硅衬底21与N-碳化硅外延层22交接处外侧面，在二氧化硅层24、N-碳化硅外延层22上端沉积一层阳极金属26，所形成肖特基势垒面积大，碳化硅二极管正向导通时可通过的电压大，导通速度快。
优选的，传统的碳化硅二极管结构中，N-碳化硅外延层21上端边角为直角结构，直角位置会存在较大的电场强度，本实施例将N-碳化硅外延层22上端边角设计成R角结构，R角的半径为0.05mm，能够降低该位置的电场强度，避免所形成的肖特基势垒局部电压过高，影响碳化硅二极管结构的耐压性。
优选的，阳极引脚4包括第一导电部41、第一弯折部42、第一焊接部43，第一导电部41上设有凹槽，阳极金属26焊接在凹槽内侧。
优选的，阴极引脚3包括第二导电部31、第二弯折部32、第二焊接部33，第二导电部31与助焊板5焊接。
一种碳化硅二极管的制备方法，包括以下步骤：
S1外延生长：准备一个N+碳化硅衬底21，将N+碳化硅衬底21置于外延生长反应炉的反应室中，通入三氯氢硅和C2H4以及用于N掺杂的氮源气体，在800~1200℃下，N+碳化硅衬底21上生长一层N-碳化硅外延层22；
S2研磨：将N+碳化硅衬底21、N-碳化硅外延层22置于磨片机中，通过金刚砂对N-碳化硅外延层22上端边角进行研磨，使N-碳化硅外延层22上端边角呈R角结构；
S3：沉积二氧化硅：通过化学气相沉积法在N+碳化硅衬底21与N-碳化硅外延层22交接处外侧面沉积一层二氧化硅层；
S4扩散硼：利用液态的硼酸三甲酯对二氧化硅层24上侧位置扩散硼，使N+碳化硅衬底21与N-碳化硅外延层22交接处内侧形成深度为0.1~0.3mm的P型保护环25；
S5沉积金属：通过电沉积铜工艺在二氧化硅层24、N-碳化硅外延层22上端沉积一层阳极金属26，在N+碳化硅衬底21下端沉积一层阴极金属23；
S6焊接：将阳极金属26与阳极引脚4焊接，将助焊板5一端与阴极引脚3焊接，另一端与阴极金属23焊接；
S7塑封：经过上胶、烘烤、塑封、固化后形成塑封外壳1。
优选的，步骤S7塑封前，还经过酸洗步骤，酸洗步骤包括：利用混合酸冲洗碳化硅芯片2表面，去除碳化硅芯片2表面吸附的杂质，并降低表面电场，再用清水对碳化硅芯片2冲洗三遍，热风烘干后即可。
优选的，混合酸为硝酸、氢氟酸、醋酸、硫酸的混合液，硝酸、氢氟酸、醋酸、硫酸的体积比为：10:0.2:8:5。
以上实施例仅表达了本发明的1种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种高压快速的碳化硅二极管，包括碳化硅二极管，其特征在于，所述碳化硅二极管包括塑封外壳（1）、碳化硅芯片（2）、阴极引脚（3）、阳极引脚（4）、助焊板（5），所述碳化硅芯片（2）包括N+碳化硅衬底（21）、覆盖在所述N+碳化硅衬底（21）上端的N-碳化硅外延层（22）、覆盖在所述N+碳化硅衬底（21）下端的阴极金属（23）、位于所述N+碳化硅衬底（21）与N-碳化硅外延层（22）交接处外侧面的二氧化硅层（24）、形成于所述N-碳化硅外延层（22）的边缘并位于所述二氧化硅层（24）上端一侧的P型保护环（25）、覆盖在所述二氧化硅层（24）、N-碳化硅外延层（22）上端的阳极金属（26），所述N-碳化硅外延层（22）的上端面、外侧面与所述阳极金属（26）的交界处均形成肖特基势垒，所述二氧化硅层（24）上端面的水平高度低于所述N-碳化硅外延层（22）上端面的水平高度，所述阳极金属（26）与所述阳极引脚（4）焊接，所述助焊板（5）一端与所述阴极引脚（3）焊接，另一端与所述阴极金属（23）焊接，所述N-碳化硅外延层（22）上端边角为R角结构。
2.根据权利要求1所述的一种高压快速的碳化硅二极管，其特征在于，所述阳极引脚（4）包括第一导电部（41）、第一弯折部（42）、第一焊接部（43），所述第一导电部（41）上设有凹槽，所述阳极金属（26）焊接在所述凹槽内侧。
3.根据权利要求1所述的一种高压快速的碳化硅二极管，其特征在于，所述阴极引脚（3）包括第二导电部（31）、第二弯折部（32）、第二焊接部（33），所述第二导电部（31）与所述助焊板（5）焊接。
4.一种如权利要求1~3任一项所述的碳化硅二极管的制备方法，其特征在于，包括以下步骤：
S1外延生长：在N+碳化硅衬底（21）上生长一层N-碳化硅外延层（22）；
S2研磨：对N-碳化硅外延层（22）上端边角进行研磨，使N-碳化硅外延层（22）上端边角呈R角结构；
S3：沉积二氧化硅：在N+碳化硅衬底（21）与N-碳化硅外延层（22）交接处外侧面沉积一层二氧化硅层（24），所述二氧化硅层（24）上端面的水平高度低于所述N-碳化硅外延层（22）上端面的水平高度；
S4扩散硼：对二氧化硅层（24）上端一侧扩散硼，使N-碳化硅外延层（22）的边缘形成P型保护环（25）；
S5沉积金属：在二氧化硅层（24）、N-碳化硅外延层（22）上端沉积一层阳极金属（26），阳极金属（26）与N-碳化硅外延层（22）之间形成肖特基势垒，在N+碳化硅衬底（21）下端沉积一层阴极金属（23）；
S6焊接：将阳极金属（26）与阳极引脚（4）焊接，将助焊板（5）一端与阴极引脚（3）焊接，另一端与阴极金属（23）焊接；
S7塑封：经过上胶、烘烤、塑封、固化后形成塑封外壳（1）。
5.根据权利要求4所述的一种碳化硅二极管的制备方法，其特征在于，步骤S7塑封前，还经过酸洗步骤，酸洗步骤包括：利用混合酸冲洗碳化硅芯片（2）表面，去除碳化硅芯片（2）表面吸附的杂质，并降低表面电场，再用清水对碳化硅芯片（2）冲洗三遍，热风烘干后即可。
6.根据权利要求5所述的一种碳化硅二极管的制备方法，其特征在于，所述混合酸为硝酸、氢氟酸、醋酸、硫酸的混合液，硝酸、氢氟酸、醋酸、硫酸的体积比为：10:0.2:8:5。
CN202110326189.3A 2021-03-26 2021-03-26 一种高压快速的碳化硅二极管及其制备方法 Active CN113130625B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110326189.3A CN113130625B (zh) 2021-03-26 2021-03-26 一种高压快速的碳化硅二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110326189.3A CN113130625B (zh) 2021-03-26 2021-03-26 一种高压快速的碳化硅二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN113130625A CN113130625A (zh) 2021-07-16
CN113130625B true CN113130625B (zh) 2021-11-12

Family

ID=76774275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110326189.3A Active CN113130625B (zh) 2021-03-26 2021-03-26 一种高压快速的碳化硅二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN113130625B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164154B1 (en) * 2010-12-17 2012-04-24 Aram Tanielian Low profile Schottky barrier diode for solar cells and solar panels and method of fabrication thereof
CN104425630A (zh) * 2013-09-10 2015-03-18 现代自动车株式会社 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
CN104465793A (zh) * 2013-09-13 2015-03-25 现代自动车株式会社 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
CN106298967A (zh) * 2015-06-02 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 碳化硅二极管及其制备方法
CN107591455A (zh) * 2017-09-05 2018-01-16 西安理工大学 一种SiC沟槽型台阶状结势垒肖特基二极管
CN108336152A (zh) * 2018-03-20 2018-07-27 重庆大学 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
CN110600535A (zh) * 2019-09-11 2019-12-20 四川洪芯微科技有限公司 一种肖特基二极管芯片及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201330283A (zh) * 2012-01-04 2013-07-16 Univ Nat Taiwan 具有台面終端的碳化矽蕭基二極體元件及製造方法
JP5914060B2 (ja) * 2012-03-09 2016-05-11 三菱電機株式会社 炭化珪素半導体装置の製造方法
KR101416361B1 (ko) * 2012-09-14 2014-08-06 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8164154B1 (en) * 2010-12-17 2012-04-24 Aram Tanielian Low profile Schottky barrier diode for solar cells and solar panels and method of fabrication thereof
CN104425630A (zh) * 2013-09-10 2015-03-18 现代自动车株式会社 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
CN104465793A (zh) * 2013-09-13 2015-03-25 现代自动车株式会社 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
CN106298967A (zh) * 2015-06-02 2017-01-04 中国科学院苏州纳米技术与纳米仿生研究所 碳化硅二极管及其制备方法
CN107591455A (zh) * 2017-09-05 2018-01-16 西安理工大学 一种SiC沟槽型台阶状结势垒肖特基二极管
CN108336152A (zh) * 2018-03-20 2018-07-27 重庆大学 具有浮动结的沟槽型碳化硅sbd器件及其制造方法
CN110600535A (zh) * 2019-09-11 2019-12-20 四川洪芯微科技有限公司 一种肖特基二极管芯片及其制备方法

Also Published As

Publication number Publication date
CN113130625A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
JP4055358B2 (ja) 半導体装置及びその製造方法
CN113337806B (zh) 金刚石微通道热沉、制备方法和应用以及半导体激光器
JP2010538492A (ja) 結晶シリコンｐ−ｎホモ接合と表面安定化のためのアモルファスシリコンヘテロ接合とを有する太陽電池
CN102157359A (zh) 6英寸powermos管外延层的制造方法
CN110061066B (zh) 一种浅沟槽的电极同侧二极管芯片的制造工艺
CN104882366B (zh) 一种n型纳米金刚石薄膜/p型单晶硅的异质pn结原型器件及其制备方法
CN107316805A (zh) 碳化硅外延晶片的制造方法、碳化硅半导体装置的制造方法及碳化硅外延晶片的制造装置
CN113161230B (zh) 磷硼同步一次扩散缓变结芯片的扩散工艺
CN101303973A (zh) 一种n-ZnO/p-自支撑金刚石薄膜异质结的制备方法
CN113130625B (zh) 一种高压快速的碳化硅二极管及其制备方法
CN106997873A (zh) 一种封装结构及封装方法
JP7400389B2 (ja) 炭化珪素多結晶膜、炭化珪素多結晶膜の製造方法および炭化珪素多結晶膜の成膜装置
US3345222A (en) Method of forming a semiconductor device by etching and epitaxial deposition
JP2018190813A (ja) 炭化珪素エピタキシャル成長装置、炭化珪素エピタキシャルウエハの製造方法及び炭化珪素半導体装置の製造方法
CN113594299A (zh) 一种n型硅片p++结构的制作工艺
CN107516683A (zh) 太阳能电池背面局部金属接触方法及电池制造方法
CN110112130B (zh) 一种新型四颗二极管集成芯片的制造工艺
CN208538871U (zh) 一种p型背接触太阳电池
CN219979571U (zh) 一种低放大倍数变化率的功率晶体管
JP2020038916A (ja) Ｓｏｉウェーハ及びその製造方法
CN1022653C (zh) 硅单晶薄片制造晶体管的方法
CN110823422B (zh) 一种pn结压阻式扩散硅压力传感器及制作方法
JP6346022B2 (ja) 薄膜形成方法および太陽電池素子の製造方法
JP2006024757A (ja) 太陽電池および太陽電池の製造方法
CN113130624A (zh) 一种低损耗肖特基整流管及其成型工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant