[go: up one dir, main page]

CN104425630A - 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 - Google Patents

肖特基势垒二极管和用于制造肖特基势垒二极管的方法 Download PDF

Info

Publication number
CN104425630A
CN104425630A CN201310728598.1A CN201310728598A CN104425630A CN 104425630 A CN104425630 A CN 104425630A CN 201310728598 A CN201310728598 A CN 201310728598A CN 104425630 A CN104425630 A CN 104425630A
Authority
CN
China
Prior art keywords
type epitaxial
epitaxial layer
type
silicon carbide
barrier diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310728598.1A
Other languages
English (en)
Inventor
李钟锡
洪坰国
千大焕
郑永均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hyundai Motor Co
Original Assignee
Hyundai Motor Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Motor Co filed Critical Hyundai Motor Co
Publication of CN104425630A publication Critical patent/CN104425630A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了一种肖特基势垒二极管和制造肖特基势垒二极管的方法。二极管包括设置在n+型碳化硅衬底的第一表面上并且具有上表面、下表面、以及连接上表面和下表面的倾斜面的n-型外延层。p区设置在n-型外延层的倾斜面上并且肖特基电极设置在n-型外延层的上表面和p区上。此外，欧姆电极设置在n+型碳化硅衬底的第二表面上。

Description

肖特基势垒二极管和用于制造肖特基势垒二极管的方法
相关申请的引用
本申请要求于2013年9月10日提交给韩国知识产权局的韩国专利申请号10-2013-0108479的优先权和权益，通过引用将其全部内容合并于此。
技术领域
本发明涉及一种包括碳化硅（SiC）的肖特基势垒二极管和用于制造肖特基势垒二极管的方法。
背景技术
近来，随着应用的尺寸和容量的增加，已经提高了对具有高击穿电压、强电流、以及快速开关特性的电力半导体器件的需要。在电力半导体器件中，使用其中金属和半导体形成结的肖特基结而没有使用P-N结的肖特基势垒二极管（SBD），不同于普通PN二极管，其表现出快速的开关特性并且具有低于P-N二极管的开通电压特性。
肖特基势垒二极管需要相当低的开通电阻或相当低的饱和电压以降低导电状态中的功率损失同时提供相当大的电流流动。进一步地，肖特基势垒二极管需要承受在断开状态或在关闭开关时施加的通过肖特基势垒二极管的P-N结的反向高电压特性，即高击穿电压特性。
已知击穿电压受耗尽区曲率的影响，并且在平面结中，由于在具有小于平坦结部分曲率的部分周围拥挤电场的电场拥挤效应，使得具有小于结部分的平坦部分曲率的边缘部分拥挤电场。因此，击穿现象容易发生在边缘部分并降低由整个耗尽区确定的击穿电压。
肖特基势垒二极管形成为具有台式结构以通过缓解在结部分的边缘部分周围拥挤电场的现象以及降低表面电场增大击穿电压。具有台式结构的肖特基势垒二极管不需要用于离子注入等的终端结构，但是需要形成台式结构的蚀刻过程。具体地，由于蚀刻处理过程中的界面缺陷，使得可以劣化肖特基势垒二极管的特性。
在此部分中所公开的上述信息仅用于增进对本发明的背景技术的理解，因此它可以包括不构成本领域普通技术人员已知的本国现有技术的信息。
发明内容
本发明提供了一种具有可以改善肖特基势垒二极管的击穿电压特性的台式结构的肖特基势垒二极管。
本发明的示例性实施方式提供的肖特基势垒二极管可以包括：设置在n+型碳化硅衬底（基底，基板，substrate）的第一表面上并且包括上表面、下表面、以及连接上表面和下表面的倾斜面的n-型外延层；设置在n-型外延层的倾斜面上的p区；设置在n-型外延层的上表面和p区上的肖特基电极；以及设置在n+型碳化硅衬底的第二表面上的欧姆电极。
n-型外延层可以暴露n+型碳化硅衬底的部分第一表面，并且p区可以在暴露的n+型碳化硅衬底的第一表面上延伸。n-型外延层的下表面可以接触n+型碳化硅衬底的第一表面。n-型外延层的下表面可以比n-型外延层的上表面长。由n-型外延层的下表面和n-型外延层的倾斜面形成的角度可以为约1°至89°。
本发明的另一个示例性实施方式提供的用于制造肖特基势垒二极管的方法可以包括：在n+型碳化硅衬底的第一表面上形成保留n-型外延层；通过部分蚀刻保留n-型外延层的两端形成n-型外延层以暴露n+型碳化硅衬底的部分第一表面，其中，n-型外延层包括上表面、下表面、以及连接上表面和下表面的保留倾斜面；通过在n-型外延层的保留倾斜面和暴露的n+型碳化硅衬底的部分第一表面上掺杂p型离子形成p区和p区下的n-型外延层的倾斜面；在p区和n-型外延层的上表面上形成肖特基电极；以及在n+型碳化硅衬底的第二表面上形成欧姆电极。p型离子的掺杂浓度可以为约1×1015/cm3至1×1019/cm3。
根据本发明的示例性实施方式，由于P-N结，使得可以在肖特基势垒二极管中通过在具有台式结构的n-型外延层的倾斜面上设置p区形成耗尽区。因此，可以防止当施加反向电压时泄漏电流流动。因此，可以改善肖特基势垒二极管的击穿电压特性。
附图说明
图1是根据本发明的示例性实施方式的肖特基势垒二极管的示例性截面图；以及
图2至图4是用于制造根据本发明的示例性实施方式的肖特基势垒二极管的方法的示例性视图。
标号说明
100：n+型碳化硅衬底   200：n-型外延层
300：p区              350：耗尽区
400：肖特基电极       500：欧姆电极
具体实施方式
本文中使用的术语仅是用于描述特定实施方式的目的而并不旨在限制本发明。如在本文中使用的，除非上下文另外清楚地表明，否则单数形式“一个”、“一种”和“该”也旨在包括复数形式。将进一步理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述的特征、整体、步骤、操作、元件（要素）和/或部件，但是不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件（要素）、部件和/或它们的组。如在本文中使用的，术语“和/或”包括相关的所列项目中的一个或多个的任何和所有组合。
除非从上下文明确说明或者显而易见，如在本文中使用的，术语“约”应理解为在本领域中正常容许的范围内，例如在平均值的2个标准误差内。“约”可以理解为在规定值的10%、9%、8%、7%、6%、5%、4%、3%、2%、1%、0.5%、0.1%、0.05%、或0.01%内。除非上下文清楚地表示并非如此，否则本文中提供的所有数值均由术语“约”来修饰。
在下文中，将参考附图对本发明示例性实施方式进行详细地描述。如本领域技术人员将意识到的，在不完全背离本发明的精神或范围的前提下，可以以各种不同的方式对所描述的示例性实施方式进行修改。相反地，提供本文中引入的示例性实施方式以使所公开的内容充分且完整，并且足以将本发明的精神传递给本领域技术人员。
在图中，为了清楚起见，放大了层、膜、面板、区域等的厚度。将理解的是，当将层称为“在”另一个层或衬底之上时，其可以直接在另一个层或衬底之上，或其间也可以存在插入的层或衬底。贯穿本说明书，相同的参考标号指示相同的元件。
图1是根据本发明的示例性实施方式的肖特基势垒二极管的示例性截面图。参照图1，根据本发明的示例性实施方式的肖特基势垒二极管可以包括：n+型碳化硅衬底100、设置在n+型碳化硅衬底100的第一表面上的n-型外延层200、p区300、以及肖特基电极400。进一步地，肖特基势垒二极管可以包括设置在其第一表面的对侧的n+型碳化硅衬底100的第二表面上的欧姆电极500。
n-型外延层200可以具有含有上表面201、比上表面201长的下表面202、以及将上表面201连接至下表面202的倾斜面203的台式结构。n-型外延层200的下表面202可以接触n+型碳化硅衬底100的第一表面。具体地，倾斜面203和下表面202形成的角度可以在约1°至89°的范围内。n-型外延层200可以暴露n+型碳化硅衬底100的部分第一表面。
p区300可以设置在n-型外延层200的倾斜面203和通过n-型外延层200暴露的n+型碳化硅衬底100的第一表面上。可以通过在n-型外延层200的倾斜面203和n+型碳化硅衬底100的第一表面上掺杂p型离子形成p区300，其中，p型离子的掺杂浓度可以为约1×1015/cm3至1×1019/cm3。
肖特基电极400可以设置在n-型外延层200的上表面201和p区300上。耗尽区350可以形成在其中n-型外延层200的倾斜面203和p区300可以设置在其上的碳化硅衬底100的第一表面下。P-N结可以形成在p区300和n-型外延层200的倾斜面203之间以及p区300和n+型碳化硅衬底100的第一表面之间。可以通过P-N结的内部构建电势形成耗尽区350。
由于具有台式结构的n-型外延层200，使得肖特基势垒二极管可以不需要终端结构，但是当施加反向电压时由于可能发生在n-型外延层200的倾斜面203上的界面缺陷可以引起电流漏泄流。然而，由于设置在n-型外延层200的倾斜面和n+型碳化硅衬底100的第一表面上的p区300，使得P-N结可以形成在p区300和n-型外延层200的倾斜面203之间以及p区300和n+型碳化硅衬底100的第一表面之间，从而使得形成耗尽区350以防止当施加反向电压时电流漏泄流动。因此，可以改善肖特基势垒二极管的击穿电压特性。
进一步地，将参照图1、图2和图4详细地描述用于制造根据本发明的示例性实施方式的肖特基势垒二极管的方法。图2至图4是用于制造根据本发明的示例性实施方式的肖特基势垒二极管的方法的示例性视图。
如在图2中示出的，可以制备n+型碳化硅衬底100并且保留n-型外延层200a可以形成在n+型碳化硅衬底100的第一表面上。在此结构中，保留n-型外延层200a可以通过外延生长形成在n+型碳化硅衬底100的第一表面上。
如在图3中示出的，可以通过部分蚀刻保留n-型外延层200a的两端形成n-型外延层200。具体地，可以暴露n+型碳化硅衬底100的部分第一表面。对于蚀刻过程，可以进行干法蚀刻或湿法蚀刻。对于干法蚀刻过程，可以进行活性离子蚀刻（RIE）并且可以使用含氯（Cl）气体作为活性蚀刻气体。n-型外延层200可以具有包括上表面201、比上表面201长的下表面202、以及将上表面201和下表面202连接的保留倾斜面203a。n-型外延层200的下表面202可以接触n+型碳化硅衬底100的第一表面。具体地，由保留倾斜面203a和下表面202形成的角度可以在约1°至89°的范围内。
参照图4，可以通过在n-型外延层200的保留倾斜面203a和暴露的n+型碳化硅衬底100的第一表面上掺杂p型离子形成p区300。p型离子的掺杂浓度可以在约1×1015/cm3至1×1019/cm3的范围内。p区300可以形成在n-型外延层200的保留倾斜面203a下以及暴露的n+型碳化硅衬底100的第一表面上。具体地，接触p区300的n-型外延层200的倾斜面203可以形成在p区300下。
参照图1，肖特基电极400可以形成在n-型外延层200的上表面201和p区300上并且欧姆电极500可以形成在n+型碳化硅衬底100的第一表面的对侧的n+型碳化硅衬底100的第二表面上。肖特基电极400可以接触n-型外延层200和p区300。具体地，P-N结可以形成在p区300和n-型外延层200的倾斜面203之间以及p区300和n+型碳化硅衬底100的第一表面之间以形成耗尽区350。
尽管已结合目前被视为示例性的实施方式描述了本发明，但应当理解，本发明不限于所公开的示例性实施方式，相反，而是旨在涵盖包含在附加权利要求的精神和范围内的各种修改和等同设置。

Claims (10)

1.一种肖特基势垒二极管，包括：
设置在n+型碳化硅衬底的第一表面上并且具有上表面、下表面、以及连接所述上表面和所述下表面的倾斜面的n-型外延层；
设置在所述n-型外延层的所述倾斜面上的p区；
设置在所述n-型外延层的所述上表面和所述p区上的肖特基电极；以及
设置在所述n+型碳化硅衬底的第二表面上的欧姆电极。
2.根据权利要求1所述的肖特基势垒二极管，其中，所述n-型外延层暴露所述n+型碳化硅衬底的部分所述第一表面，并且所述p区沿着暴露的所述n+型碳化硅衬底的所述第一表面延伸。
3.根据权利要求2所述的肖特基势垒二极管，其中，所述n-型外延层的所述下表面接触所述n+型碳化硅衬底的所述第一表面。
4.根据权利要求3所述的肖特基势垒二极管，其中，所述n-型外延层的所述下表面比所述n-型外延层的所述上表面长。
5.根据权利要求4所述的肖特基势垒二极管，其中，由所述n-型外延层的所述下表面与所述n-型外延层的所述倾斜面形成的角度在约1°至89°的范围内。
6.一种用于制造肖特基势垒二极管的方法，包括：
在n+型碳化硅衬底的第一表面上形成保留n-型外延层；
通过部分蚀刻所述保留n-型外延层的两端，形成暴露所述n+型碳化硅衬底的部分所述第一表面的n-型外延层，其中，所述n-型外延层包括上表面、下表面、以及连接所述上表面和所述下表面的保留倾斜面；
通过在所述n-型外延层的所述保留倾斜面和暴露的所述n+型碳化硅衬底的部分所述第一表面上掺杂p型离子，形成p区和在所述p区下的所述n-型外延层的倾斜面；
在所述p区和所述n-型外延层的所述上表面上形成肖特基电极；以及
在所述n+型碳化硅衬底的第二表面上形成欧姆电极。
7.根据权利要求6所述的方法，其中，所述p型离子的掺杂浓度在1×1015/cm3至1×1019/cm3的范围内。
8.根据权利要求7所述的方法，其中，所述n-型外延层的所述下表面接触所述n+型碳化硅衬底的所述第一表面。
9.根据权利要求8所述的方法，其中，所述n-型外延层的所述下表面比所述n-型外延层的所述上表面长。
10.根据权利要求9所述的方法，其中，由所述n-型外延层的所述下表面和所述n-型外延层的所述倾斜面形成的角度在1°至89°的范围内。
CN201310728598.1A 2013-09-10 2013-12-25 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 Pending CN104425630A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0108479 2013-09-10
KR20130108479A KR101461886B1 (ko) 2013-09-10 2013-09-10 쇼트키 배리어 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN104425630A true CN104425630A (zh) 2015-03-18

Family

ID=52290371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310728598.1A Pending CN104425630A (zh) 2013-09-10 2013-12-25 肖特基势垒二极管和用于制造肖特基势垒二极管的方法

Country Status (4)

Country Link
US (1) US9236500B2 (zh)
KR (1) KR101461886B1 (zh)
CN (1) CN104425630A (zh)
DE (1) DE102013114431A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198866A (zh) * 2017-12-14 2018-06-22 北京世纪金光半导体有限公司 一种沟槽型低势垒肖特基二极管及其制备方法
CN108701694A (zh) * 2018-03-27 2018-10-23 香港应用科技研究院有限公司 高压碳化硅肖特基二极管倒装芯片阵列
CN110190115A (zh) * 2019-06-10 2019-08-30 广东省半导体产业技术研究院 一种sbd结构及其制作方法
WO2019184005A1 (en) * 2018-03-27 2019-10-03 Hong Kong Applied Science and Technology Research Institute Company Limited High voltage silicon carbide schottky diode flip chip array
CN113130625A (zh) * 2021-03-26 2021-07-16 先之科半导体科技(东莞)有限公司 一种高压快速的碳化硅二极管及其生产方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7112099B2 (ja) * 2016-12-15 2022-08-03 グリフィス・ユニバーシティ 炭化シリコンショットキーダイオード
CN118248746B (zh) * 2024-05-29 2024-10-29 江苏能华微电子科技发展有限公司 一种低漏电GaN肖特基二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964381A (ja) * 1995-08-25 1997-03-07 Murata Mfg Co Ltd ショットキーバリアダイオード
CN101449385A (zh) * 2006-05-02 2009-06-03 半南实验室公司 具有浪涌电流保护的半导体器件及其制造方法
US20130065382A1 (en) * 2011-09-08 2013-03-14 Kabushiki Kaisha Toshiba Method of manufacturing silicon carbide semiconductor device
US20130168696A1 (en) * 2012-01-04 2013-07-04 National Taiwan University Silicon Carbide Schottky Diode Device with Mesa Termination and Manufacturing Method Thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742317A (en) * 1970-09-02 1973-06-26 Instr Inc Schottky barrier diode
JPS62136072A (ja) 1985-12-10 1987-06-19 Fuji Electric Co Ltd シヨツトキ−バリアダイオ−ドの製造方法
JPH08139341A (ja) 1994-11-11 1996-05-31 Murata Mfg Co Ltd ショットキ−バリアダイオ−ド
DE19723176C1 (de) 1997-06-03 1998-08-27 Daimler Benz Ag Leistungshalbleiter-Bauelement und Verfahren zu dessen Herstellung
US6844251B2 (en) * 2001-03-23 2005-01-18 Krishna Shenai Method of forming a semiconductor device with a junction termination layer
FR2832547A1 (fr) * 2001-11-21 2003-05-23 St Microelectronics Sa Procede de realisation d'une diode schottky sur substrat de carbure de silicium
DE102004053761A1 (de) * 2004-11-08 2006-05-18 Robert Bosch Gmbh Halbleitereinrichtung und Verfahren für deren Herstellung
US8384181B2 (en) 2007-02-09 2013-02-26 Cree, Inc. Schottky diode structure with silicon mesa and junction barrier Schottky wells
EP2288048A1 (en) 2009-08-21 2011-02-23 Panasonic Corporation Rotated multi-dimensional constellations for improved diversity in fading channels
US20110062450A1 (en) * 2009-09-15 2011-03-17 The University Of Warwick Silicon carbide semiconductor device
KR20130076314A (ko) * 2011-12-28 2013-07-08 삼성전자주식회사 파워소자 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964381A (ja) * 1995-08-25 1997-03-07 Murata Mfg Co Ltd ショットキーバリアダイオード
CN101449385A (zh) * 2006-05-02 2009-06-03 半南实验室公司 具有浪涌电流保护的半导体器件及其制造方法
US20130065382A1 (en) * 2011-09-08 2013-03-14 Kabushiki Kaisha Toshiba Method of manufacturing silicon carbide semiconductor device
US20130168696A1 (en) * 2012-01-04 2013-07-04 National Taiwan University Silicon Carbide Schottky Diode Device with Mesa Termination and Manufacturing Method Thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198866A (zh) * 2017-12-14 2018-06-22 北京世纪金光半导体有限公司 一种沟槽型低势垒肖特基二极管及其制备方法
CN108701694A (zh) * 2018-03-27 2018-10-23 香港应用科技研究院有限公司 高压碳化硅肖特基二极管倒装芯片阵列
WO2019184005A1 (en) * 2018-03-27 2019-10-03 Hong Kong Applied Science and Technology Research Institute Company Limited High voltage silicon carbide schottky diode flip chip array
US10615292B2 (en) 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array
CN110190115A (zh) * 2019-06-10 2019-08-30 广东省半导体产业技术研究院 一种sbd结构及其制作方法
CN113130625A (zh) * 2021-03-26 2021-07-16 先之科半导体科技(东莞)有限公司 一种高压快速的碳化硅二极管及其生产方法
CN113130625B (zh) * 2021-03-26 2021-11-12 先之科半导体科技(东莞)有限公司 一种高压快速的碳化硅二极管及其制备方法

Also Published As

Publication number Publication date
US20150069412A1 (en) 2015-03-12
KR101461886B1 (ko) 2014-11-13
DE102013114431A1 (de) 2015-03-12
US9236500B2 (en) 2016-01-12

Similar Documents

Publication Publication Date Title
JP7179893B2 (ja) 高電圧ｍｏｓｆｅｔデバイスおよび該デバイスを製造する方法
JP5940235B1 (ja) 半導体装置
JP4900662B2 (ja) ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
CN104425630A (zh) 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
KR100994185B1 (ko) 반도체 장치
CN102694011A (zh) 半导体器件
CN103681883A (zh) 肖特基垫垒二极管及其制造方法
CN104752506A (zh) 半导体器件以及制造该半导体器件的方法
CN103872147B (zh) 肖特基势垒二极管及其制造方法
CN107833921A (zh) 开关器件和制造开关器件的方法
CN107579121A (zh) 肖特基势垒二极管及其制造方法
CN103904131A (zh) 肖特基势垒二极管及其制造方法
JP5098293B2 (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
CN103915511A (zh) 肖特基势垒二极管及其制造方法
CN118762998A (zh) 一种低导通电阻平面栅碳化硅vdmos的制备方法
JP4948784B2 (ja) 半導体装置及びその製造方法
CN107134478A (zh) 功率半导体器件及其制造方法
CN109728075A (zh) 一种内建SBD保护结构的SiC-TMOS器件及其制作方法
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
CN111584480B (zh) 半导体器件及其制造方法
CN105576014B (zh) 肖特基二极管及其制造方法
CN109326637B (zh) 一种高压功率器件的阶梯结终端扩展结构
CN107123691A (zh) 一种混合结沟槽型的肖特基势垒二极管
US20140077302A1 (en) Power rectifying devices
CN104733528A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150318