JP6930113B2

JP6930113B2 - 半導体装置および半導体装置の製造方法

Info

Publication number: JP6930113B2
Application number: JP2017008291A
Authority: JP
Inventors: 慎一郎松永
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2017-01-20
Filing date: 2017-01-20
Publication date: 2021-09-01
Anticipated expiration: 2037-01-20
Also published as: JP2018117084A

Description

この発明は、半導体装置および半導体装置の製造方法に関する。

炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に代わる次世代の半導体材料として期待されている。炭化珪素を半導体材料に用いた半導体素子（以下、炭化珪素半導体装置とする）は、シリコンを半導体材料に用いた従来の半導体素子と比較して、オン状態における素子の抵抗を数百分の１に低減可能であることや、より高温（２００℃以上）の環境下で使用可能なこと等、様々な利点がある。これは、炭化珪素のバンドギャップがシリコンに対して３倍程度大きく、シリコンよりも絶縁破壊電界強度が１桁近く大きいという材料自体の特長による。

炭化珪素半導体装置としては、現在までに、ショットキーバリアダイオード（ＳＢＤ：ＳｃｈｏｔｔｋｙＢａｒｒｉｅｒＤｉｏｄｅ）、プレーナゲート構造やトレンチゲート構造の縦型ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）が製品化されている。

ＳｉＣのようなワイドバンドギャップ半導体のバイポーラデバイスでは、もしくはユニポーラデバイスであっても少数キャリアが動作時に発生するようなバイポーラ動作をさせる場合では、ワイドバンドギャップゆえにホール・電子再結合時には高いエネルギーが発生する。このような再結合が基底面転位ＢＰＤ（ＢａｓａｌＰｌａｎｅＤｉｓｌｏｃａｔｉｏｎ）の近傍で起こり、高いエネルギーが与えられることによって欠陥や転位が積層欠陥となって拡張する現象がみられ、それによるオン抵抗の増大などの劣化現象が観測されている。

図１１は、従来の炭化珪素半導体装置の構成を示す断面図である。図１１に示すＰｉＮダイオード（Ｐ−ｉｎｔｒｉｎｓｉｃ−Ｎｄｉｏｄｅ）では、ｎ型炭化珪素基板１のおもて面上にエピタキシャル成長により、ｎ^-型変換層９、ｎ^-型ドリフト層２、アルミニウム（Ａｌ）が添加されたｐ型領域３を順に積層してなるエピタキシャル基体を用いて構成される。ｐ型領域３の表面上には、表面電極７が設けられており、ｎ型炭化珪素基板１の裏面に裏面電極８が設けられている。また、ｎ^-型変換層９とｎ^-型ドリフト層２との間に、ｎ型バッファ層（不図示）を設ける場合もある。

ｎ^-型変換層９は、基板とエピ層（以下、ｎ型炭化珪素基板１上のエピタキシャル成長により形成された層をエピ層と略する）界面に存在する基底面転位ＢＰＤを電気特性に影響の少ない貫通刃状転位ＴＥＤ（ＴｈｒｅａｄｉｎｇＥｄｇｅＤｉｓｌｏｃａｔｉｏｎ）等に非常に高い割合（例えば９９％等）で変換する。従来は、ｎ^-型変換層９によって劣化を防いできた。

特開２００９−８８２２３号公報

しかしながら、動作時の電流密度が高い場合などでは、ｎ型バッファ層／ｎ^-型変換層９の界面あるいは基板中にある基底面転位ＢＰＤへも再結合などによる高エネルギーが与えられることで欠陥の拡張が起こりうる。そのためオン抵抗特性が悪化することを完全に防ぐことができないという問題がある。

また、バイポーラデバイスでは少数キャリアの注入が大きいと、導通動作からオフ動作に入るときに蓄積されたキャリアが排出・消滅するまでに大きな電流が流れ、スイッチング期間が長くなることによるスイッチング損失が大きくなる。

この発明は、上述した従来技術による問題点を解消するため、オン抵抗特性を悪化させない、およびスイッチング損失が小さな半導体装置および半導体装置の製造方法を提供することを目的とする。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、第１導電型の半導体基板と、前記半導体基板上に設けられた、前記半導体基板よりも不純物濃度の低い第１導電型の第１半導体層と、前記第１半導体層の、前記半導体基板に対して反対側に設けられた第２導電型の第２半導体層と、を備え、前記第２半導体層は、炭化珪素中でアルミニウムよりも深い不純物準位を作り、第２導電型となる不純物を含み、前記第１半導体層と接する第３半導体層と、前記第３半導体層の、前記第１半導体層に対して反対側に設けられ、前記第３半導体層より不純物濃度が高く１×１０²⁰／ｃｍ³以上とした第４半導体層と、からなり、前記第４半導体層はアルミニウムの不純物からなり、前記第３半導体層の不純物は、炭化珪素中でアルミニウムよりも深い不純物準位を作り、第２導電型となるホウ素の不純物からなることを特徴とする。

また、この発明にかかる半導体装置は、上述した発明において、前記第４半導体層は、前記第１半導体層に対して反対側の表面に選択的に設けられた、前記第２半導体層より不純物濃度が高い第２導電型の第１半導体領域であることを特徴とする。

また、この発明にかかる半導体装置は、上述した発明において、前記半導体基板と前記第１半導体層との間に、前記第１半導体層よりも不純物濃度の高い第１導電型の第５半導体層を備えることを特徴とする。

また、この発明にかかる半導体装置は、上述した発明において、前記第４半導体層は、１００ｎｍ以下の厚さであることを特徴とする。

また、この発明にかかる半導体装置は、上述した発明において、前記第１半導体領域は、前記第３半導体層に対して面積比で５０％以下としたことを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記第３半導体層は、不純物濃度を１×１０¹⁶〜１×１０¹⁹/ｃｍ³としたことを特徴とする。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、第１導電型の半導体基板上に、前記半導体基板よりも不純物濃度の低い第１導電型の第１半導体層を形成する第１工程と、前記第１半導体層の、前記半導体基板に対して反対側に第２導電型の第２半導体層を形成する第２工程と、を含み、前記第２工程では、前記第１半導体層と接する第３半導体層と、前記第３半導体層の、前記第１半導体層に対して反対側に設けられた、前記第３半導体層より不純物濃度が高く１×１０²⁰／ｃｍ³以上の第４半導体層と、で前記第２半導体層を形成し、前記第４半導体層はアルミニウムの不純物を用いて形成し、前記第３半導体層の不純物は、炭化珪素中でアルミニウムよりも深い不純物準位を作り、第２導電型となるホウ素の不純物を用いて形成することを特徴とする。

上述した発明によれば、炭化珪素半導体装置は、Ａｌよりも深い不純物準位を作る不純物（例えばホウ素（Ｂ））をドーピングしたｐ型領域（第２導電型の第２半導体層）を備える。これにより、従来構造と同じ電流密度でもｎ^-型変換層内部へ到達するホール密度を減少させＢＰＤ近傍におけるホール−電子再結合量を減らすことで、動作時の特性劣化を防ぐ。また同じ電流密度でもｎ^-型ドリフト層内に存在するキャリアを減らすことができ、スイッチング損失を低減できる。

また、本発明にかかる炭化珪素半導体装置は、ｐ型領域の不純物総量を減らすことなく少数キャリア量を減少できるので、逆バイアス動作時に従来の構造における空乏層幅や電位分布から変化しないため、耐圧の低下等が生じない。

また、本発明にかかる炭化珪素半導体装置は、ｐ型領域の中に、Ａｌよりも深い不純物準位を作る不純物と併用して従来の不純物であるＡｌも含むことで、深い準位を形成する不純物の超低温時の低すぎる活性化率や、短時間でのイオン化しにくい遅い応答に対して、補完的な役割をさせることが可能となる。

本発明にかかる半導体装置および半導体装置の製造方法によれば、オン抵抗特性を悪化させず、およびスイッチング損失が小さいという効果を奏する。

実施の形態１にかかる炭化珪素半導体装置の構成を示す断面図である。実施の形態１にかかる炭化珪素半導体装置の他の構成を示す断面図である。実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。実施の形態２にかかる炭化珪素半導体装置の構成を示す断面図である。実施の形態２にかかる炭化珪素半導体装置の他の構成を示す断面図である。実施の形態３にかかる炭化珪素半導体装置の構成を示す断面図である。実施の形態４にかかる炭化珪素半導体装置の構成を示す断面図である。従来の炭化珪素半導体装置、実施の形態１にかかる炭化珪素半導体装置、実施の形態４にかかる炭化珪素半導体装置での半導体基板界面での少数キャリア量を示す表である。従来の炭化珪素半導体装置の構成を示す断面図である。

以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。

（実施の形態１）
本発明にかかる半導体装置として、炭化珪素ＰｉＮダイオードを例に説明する。図１は、実施の形態１にかかる炭化珪素半導体装置の構成を示す断面図である。

図１に示すように、炭化珪素半導体装置は、ｎ型炭化珪素基板（第１導電型の半導体基板）１のおもて面に、ｎ^-型変換層９と、ｎ^-型ドリフト層（第１導電型の第１半導体層）２と、ｐ型領域（第２導電型の第２半導体層）３＋１０と、を順に積層してなる炭化珪素基体を用いて構成される。

ｎ型炭化珪素基板１は、ｎ型の不純物がドーピングされた炭化珪素単結晶基板である。ｎ^-型変換層９は、ｎ型炭化珪素基板１より不純物が低い、基底面転位ＢＰＤを電気特性に影響の少ない貫通刃状転位ＴＥＤに変換する層である。ｎ^-型ドリフト層２は、ｎ型の不純物がドーピングされた耐圧保持層となるドリフト層である。

ｐ型領域３＋１０は、ｎ^-型ドリフト層２に少数キャリアを注入する領域であり、ｐ型の不純物としてＡｌがドーピングされた高不純物濃度層（ｐ型領域３）に、従来最も用いられているＡｌよりも深い不純物準位を作る不純物（例えばホウ素（Ｂ））をドーピングした領域である。なお、ｐ型の不純物としてＡｌおよびＢがドーピングされた領域をｐ型領域３＋１０と称し、ｐ型の不純物としてＡｌがドーピングされた領域をｐ型領域３と称し、ｐ型の不純物としてＢがドーピングされた領域をｐ型領域１０と称する。

Ａｌの不純物準位は０．１８ｅＶ程度とされているが、Ｂの場合にはより深い０．３ｅＶ以上の準位を作るとされている。Ｂは深い準位を持つため、環境温度が同じ場合に同じ濃度のＡｌよりホールが励起されにくい。このため、Ｂをドーピングすることにより、ｎ^-型ドリフト層２に注入される少数キャリアを少なくできる。この構造とすることで、従来構造と同じ電流密度でもｎ^-型変換層９内部へ到達するホール密度を減少させＢＰＤ近傍におけるホール−電子再結合量を減らすことで、動作時の特性劣化を防ぐ。また同じ電流密度でもｎ^-型ドリフト層２内に存在するキャリアを減らすことができ、スイッチング損失を低減できる。

また、ｐ型領域３＋１０の表面には表面電極７が設けられている。また、ｎ型炭化珪素基板１の裏面には、裏面電極８が設けられている。

ここで、図２は、実施の形態１にかかる炭化珪素半導体装置の他の構成を示す断面図である。図２に示すように、ｐ型領域３＋１０を、Ａｌをドーピングせずに、Ａｌよりも深い不純物準位を作る不純物（例えばＢ）をドーピングしたｐ型領域１０にしたものである。この構造でも、図１と同様の効果を得ることができる。

（実施の形態１にかかる炭化珪素半導体装置の製造方法）
実施の形態１にかかる炭化珪素半導体装置の製造方法について、半導体材料として炭化珪素を用いたＰｉＮダイオードを作製（製造）する場合を例に説明する。図３〜５は、実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。

まず、ｎ型の炭化珪素でできた、例えば、不純物濃度が１×１０¹⁹／ｃｍ³のｎ型炭化珪素基板１を用意する。次に、ｎ型炭化珪素基板１の第１主面（おもて面）の上に、エピタキシャル成長により、例えば、不純物濃度が１×１０¹⁸／ｃｍ³以上で厚さ１μｍ以上のｎ^-型変換層９を形成する。ここまでの状態が図３に記載される。

次に、ｎ^-型変換層９の上にエピタキシャル成長により、例えば、不純物濃度が１×１０¹⁴／ｃｍ³程度以上の耐圧保持層となるｎ^-型ドリフト層２を形成する。ｎ^-型ドリフト層２の濃度と厚さは耐圧クラスによって変わるが、例えば１２００Ｖ耐圧の素子であれば１×１０¹⁵／ｃｍ³程度以上の濃度で１０μｍ程度以上の厚さとなる。ここまでの状態が図４に記載される。

次に、ｎ^-型ドリフト層２の上にエピタキシャル成長により、もしくはイオンインプランテーションにより、高濃度のｐ型領域３＋１０を形成する。その際のｐ型不純物としてＡｌの他にＢを用いるか、Ｂのみ用いる（図２参照）。例えばＢをｐ型領域３＋１０の総不純物量の１０％〜１００％程度に用いる。ｐ型領域３＋１０の不純物濃度は、ｎ^-型ドリフト層２の濃度よりも充分に高い１×１０¹⁶／ｃｍ³以上で、ｐ型領域３＋１０の厚さは０．１〜数μｍ程度で良い。ここで、ＡｌとＢは同じ領域に混在させても、積層する形に深さ方向で分けても、上部から見て一部の面積に追加して混在させてもよい。また、図２のようにＢのみを用いて、ｐ型領域１０を形成してもよい。ｎ^-型ドリフト層２の不純物濃度よりｐ型領域３＋１０の不純物濃度が十分高くない場合には、ｐ型領域３＋１０の厚さが薄いと表面電極へのパンチスルーにより耐圧が低下するので注意が必要である。ここまでの状態が図５に記載される。

次に、エピタキシャル成長によりｐ型領域３＋１０を形成したのであれば、周辺部に低濃度のｐ型領域（不図示）を形成するため、外周部を一部エッチングなどでｐ型領域３＋１０を取り除くなどしてから、横方向への電界強度を緩和させる周辺耐圧構造を形成し、その後、表面電極７および裏面電極８をそれぞれ形成する。これにより、図１、２に記載されるＰｉＮダイオードが完成する。

以上、説明したように、実施の形態１によれば、炭化珪素半導体装置は、Ａｌよりも深い不純物準位を作る不純物（例えばホウ素（Ｂ））をドーピングしたｐ型領域を備える。これにより、従来構造と同じ電流密度でもｎ^-型変換層内部へ到達するホール密度を減少させＢＰＤ近傍におけるホール−電子再結合量を減らすことで、動作時の特性劣化を防ぐ。また同じ電流密度でもｎ^-型ドリフト層内に存在するキャリアを減らすことができ、スイッチング損失を低減できる。

また、実施の形態１にかかる炭化珪素半導体装置は、ｐ型領域の不純物総量を減らすことなく少数キャリア量を減少できるので、逆バイアス動作時に従来の構造における空乏層幅や電位分布から変化しないため、耐圧の低下等が生じない。

また、実施の形態１にかかる炭化珪素半導体装置は、ｐ型領域の中に、Ａｌよりも深い不純物準位を作る不純物と併用して従来の不純物であるＡｌも含むことで、深い準位を形成する不純物の超低温時の低すぎる活性化率や、短時間でのイオン化しにくい遅い応答に対して、補完的な役割をさせることが可能となる。

（実施の形態２）
図６は、実施の形態２にかかる炭化珪素半導体装置の構成を示す断面図である。図７は、実施の形態２にかかる炭化珪素半導体装置の他の構成を示す断面図である。実施の形態２にかかる半導体装置が実施の形態１にかかる半導体装置と異なるのは、ｐ型領域３、ｐ型領域１０と２層とし、ｐ型領域を低濃度化した低注入構造を持つＰｉＮダイオードとしたことである。

従来構造のＰｉＮダイオードにおいては、動作時のオン電圧（オン抵抗）を下げるために、また表面電極７とのコンタクト抵抗を下げるために特に表面近傍では１×１０¹⁹／ｃｍ³以上の高不純物濃度を用いることが多い。これに対して本発明の実施の形態２では、表面電極７と接する極表面（例えば、表面電極７と接する面から１００ｎｍ程度の範囲）よりも下側（ｎ型炭化珪素基板１側）のｐ型領域を１×１０¹⁹／ｃｍ³以下でバッファ層の不純物濃度と同等以下程度の不純物濃度（例えば１×１０¹⁶／ｃｍ³〜１×１０¹⁹／ｃｍ³程度、更に好ましくは１×１０¹⁷／ｃｍ³〜１×１０¹⁸／ｃｍ³とする）にまで低減する。その際のｐ型不純物としてＡｌの他にＡｌよりも深い不純物準位を作る不純物（例えばＢ）を用いるか、Ａｌよりも深い不純物準位を作る不純物（例えばＢ）のみを用いる。例えばＢをｐ型領域の総不純物量の１０％〜１００％程度（一例として９０％〜１００％）に用いる。

例えば、図６に示すように、表面電極７と接する極表面のｐ型領域（第４半導体層）を、不純物としてＡｌを用いたｐ型領域３とし、極表面よりも下側のｐ型領域（第３半導体層）を、不純物としてＢを用いたｐ型領域１０としてもよい。この場合、ｐ型領域１０の不純物濃度は、ｐ型領域３の不純物濃度より低く、バッファ層の不純物濃度と同等以下程度の濃度に低減する。逆に、図７に示すように、表面電極７と接する極表面のｐ型領域を、不純物としてＢを用いたｐ型領域１０とし、極表面よりも下側のｐ型領域を、不純物としてＡｌを用いたｐ型領域３としてもよい。この場合、ｐ型領域３の不純物濃度を、ｐ型領域１０の不純物濃度より低く、バッファ層の不純物濃度と同等以下程度の濃度に低減する。他の構造は実施の形態１と同じであるために、説明を省略する。

（実施の形態２にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態２にかかる半導体装置の製造方法について説明する。まず、実施の形態１と同様に、ｎ型炭化珪素基板１の表面に、ｎ^-型変換層９、ｎ^-型ドリフト層２を形成する（図３、４参照）。次に、図６の場合、ｎ^-型ドリフト層２の上にエピタキシャル成長により、もしくはイオンインプランテーションにより、ｐ型不純物としてＢを用いたｐ型領域１０を形成する。次に、ｐ型領域１０の上にエピタキシャル成長により、もしくはイオンインプランテーションにより、ｐ型不純物としてＡｌを用いたｐ型領域３を形成する。図７の場合は、ｐ型領域３を先に形成し、次にｐ型領域１０を形成する。その後、表面電極７および裏面電極８をそれぞれ形成する。これにより、図６、７に記載されるＰｉＮダイオードが完成する。

以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。さらに、実施の形態２では、ｐ型領域を低濃度化した低注入構造を持つ。この低注入構造によって同一電流密度における少数キャリアを７０％以下に抑える事ができるので、特性劣化の無い動作電流範囲を１．５倍〜２倍以上に増加させることができる。

（実施の形態３）
図８は、実施の形態３にかかる炭化珪素半導体装置の構成を示す断面図である。実施の形態３にかかる半導体装置が実施の形態１にかかる半導体装置と異なるのは、低濃度化したｐ型領域１０の一部に高不純物濃度のｐ型領域３を持つ低注入構造を持つＰｉＮダイオードとしたことである。

ｐ型不純物としてＡｌの他に、Ａｌよりも深い不純物準位を作る不純物（例えばＢ）を用いるか、Ａｌよりも深い不純物準位を作る不純物（例えばＢ）のみを用いる。例えばＢをｐ型領域１０の総不純物量の１０％〜１００％程度（一例として９０％〜１００％）に用いる。本発明の実施の形態３では、表面電極７と接するｐ型領域１０の一部（例えば面積比で５０％以下）を高濃度（例えば１×１０²⁰／ｃｍ³程度以上）のｐ型領域３とする。残りはｎ^-型変換層９の不純物濃度と同等以下程度の濃度（例えば１×１０¹⁶／ｃｍ³〜１×１０¹⁸／ｃｍ³程度）にまで低減する。他の構造は実施の形態１と同じであるために、説明を省略する。

（実施の形態３にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態３にかかる半導体装置の製造方法について説明する。まず、実施の形態１と同様に、ｎ型炭化珪素基板１の表面に、ｎ^-型変換層９、ｎ^-型ドリフト層２を形成する（図３、４参照）。次に、ｎ^-型ドリフト層２の上にエピタキシャル成長により、もしくはイオンインプランテーションにより、ｐ型不純物としてＢを用いたｐ型領域１０を形成する。次に、ｐ型領域１０の表面層にイオンインプランテーションにより、ｐ型不純物としてＡｌを用いたｐ型領域３を選択的に形成する。その後、表面電極７および裏面電極８をそれぞれ形成する。これにより、図８に記載されるＰｉＮダイオードが完成する。

以上、説明したように、実施の形態３によれば、実施の形態１と同様の効果を得ることができる。さらに、実施の形態２では、ｐ型領域を低濃度化した低注入構造を持つことより、実施の形態２と同様の効果を得ることができる。

（実施の形態４）
図９は、実施の形態４にかかる炭化珪素半導体装置の構成を示す断面図である。実施の形態４にかかる半導体装置が実施の形態１にかかる半導体装置と異なるのは、ｎ^-型変換層９の上に再結合を促進させる高濃度のｎ型バッファ層（第１導電型の第５半導体層）４を備えたＰｉＮダイオードとしたことである。ｎ型バッファ層４は、例えば、不純物濃度が１×１０¹⁸／ｃｍ³以上で厚さ１μｍ以上のバッファ層である。他の構造は実施の形態１と同じであるために、説明を省略する。

（実施の形態４にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態４にかかる半導体装置の製造方法について説明する。まず、実施の形態１と同様に、ｎ型炭化珪素基板１の表面に、ｎ^-型変換層９を形成する（図３参照）。次に、ｎ^-型変換層９の上にエピタキシャル成長により、ｎ型バッファ層４を形成する。この後、実施の形態１と同様に、ｎ^-型ドリフト層２を形成する工程から、表面電極７および裏面電極８をそれぞれ形成する工程を行う。これにより、図９に記載されるＰｉＮダイオードが完成する。

以上、説明したように、実施の形態４によれば、実施の形態１と同様の効果を得ることができる。さらに、実施の形態４では、実施の形態２と同様に低注入構造を持つことより、実施の形態２と同様の効果を得ることができる。さらに、実施の形態４では、低注入構造によって同一電流密度における少数キャリアを７０％以下に抑える事ができるので、高濃度のバッファ層の厚み等を薄くできることでユニポーラ動作時の抵抗悪化を最小限に抑える事ができる。さらに、低注入構造によって高濃度のバッファ層の厚み等を７０％以下に薄くできることで、デバイス作製コストを抑える事ができる。

図１０は、従来の炭化珪素半導体装置、実施の形態１にかかる炭化珪素半導体装置、実施の形態４にかかる炭化珪素半導体装置での半導体基板界面での少数キャリア量を示す表である。図１０では、２５℃、１００Ａ／ｃｍ²の電流密度通電時の従来構造のＰｉＮダイオードと実施の形態１のＰｉＮダイオード、およびバッファ構造を持った従来構造ＰｉＮダイオードと実施の形態４のＰｉＮダイオードの、基板／エピ層近傍での少数キャリア（この場合にはホール）密度値のシミュレーション結果を示す。

図１０に示すように、従来構造のＰｉＮダイオードと実施の形態１のＰｉＮダイオードでの少数キャリア密度値は、それぞれ、２．２４×１０¹⁶／ｃｍ³、１．７５×１０¹⁶／ｃｍ³となる。また、バッファ構造を持った従来構造ＰｉＮダイオードと実施の形態４のＰｉＮダイオードでの少数キャリア密度値は、それぞれ、９．２９×１０¹⁴／ｃｍ³、６．４０×１０¹⁴／ｃｍ³となる。このように、本発明の構造を用いることで基板／エピ層近傍での少数キャリア（この場合にはホール）密度を、従来の７０〜８０％程度に低減することが可能になった。

本発明の適用例はｎ型基板上のＰｉＮダイオードであるが、極性の異なる同様のデバイス（例えばｐ型基板上のＮｉＰダイオード）でも適用できる。ＭＯＳＦＥＴのようなユニポーラデバイスにおける内蔵ＰＮダイオードにも同様に適用できる。また、ＩＧＢＴ、サイリスタなどにも適用できる。

以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また上述した各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。

以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、高耐圧を有するバイポーラ型半導体装置に有用である。

１ｎ型炭化珪素基板
２ｎ^-型ドリフト層
３ｐ型領域
４ｎ型バッファ層
７表面電極
８裏面電極
９ｎ^-型変換層
１０ｐ型領域

Claims

第１導電型の半導体基板と、
前記半導体基板上に設けられた、前記半導体基板よりも不純物濃度の低い第１導電型の第１半導体層と、
前記第１半導体層の、前記半導体基板に対して反対側に設けられた第２導電型の第２半導体層と、
を備え、
前記第２半導体層は、炭化珪素中でアルミニウムよりも深い不純物準位を作り、第２導電型となる不純物を含み、前記第１半導体層と接する第３半導体層と、前記第３半導体層の、前記第１半導体層に対して反対側に設けられ、前記第３半導体層より不純物濃度が高く１×１０²⁰／ｃｍ³以上とした第４半導体層と、からなり、
前記第４半導体層はアルミニウムの不純物からなり、前記第３半導体層の不純物は、炭化珪素中でアルミニウムよりも深い不純物準位を作り、第２導電型となるホウ素の不純物からなることを特徴とする半導体装置。
前記第４半導体層は、
前記第１半導体層に対して反対側の表面に選択的に設けられた、前記第２半導体層より不純物濃度が高い第２導電型の第１半導体領域であることを特徴とする請求項１に記載の半導体装置。
前記半導体基板と前記第１半導体層との間に、前記第１半導体層よりも不純物濃度の高い第１導電型の第５半導体層を備えることを特徴とする請求項１または２に記載の半導体装置。
前記第４半導体層は、１００ｎｍ以下の厚さであることを特徴とする請求項１に記載の半導体装置。
前記第１半導体領域は、前記第３半導体層に対して面積比で５０％以下としたことを特徴とする請求項２に記載の半導体装置。
前記第３半導体層は、不純物濃度を１×１０¹⁶〜１×１０¹⁹/ｃｍ³としたことを特徴とする請求項１〜５のいずれか一つに記載の半導体装置。
第１導電型の半導体基板上に、前記半導体基板よりも不純物濃度の低い第１導電型の第１半導体層を形成する第１工程と、
前記第１半導体層の、前記半導体基板に対して反対側に第２導電型の第２半導体層を形成する第２工程と、
を含み、
前記第２工程では、
前記第１半導体層と接する第３半導体層と、
前記第３半導体層の、前記第１半導体層に対して反対側に設けられた、前記第３半導体層より不純物濃度が高く１×１０²⁰／ｃｍ³以上の第４半導体層と、で前記第２半導体層を形成し、
前記第４半導体層はアルミニウムの不純物を用いて形成し、前記第３半導体層の不純物は、炭化珪素中でアルミニウムよりも深い不純物準位を作り、第２導電型となるホウ素の不純物を用いて形成することを特徴とする半導体装置の製造方法。