[go: up one dir, main page]

CN107305909A - 一种逆导型igbt背面结构及其制备方法 - Google Patents

一种逆导型igbt背面结构及其制备方法 Download PDF

Info

Publication number
CN107305909A
CN107305909A CN201610262790.XA CN201610262790A CN107305909A CN 107305909 A CN107305909 A CN 107305909A CN 201610262790 A CN201610262790 A CN 201610262790A CN 107305909 A CN107305909 A CN 107305909A
Authority
CN
China
Prior art keywords
high resistance
region
conductivity type
resistance area
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610262790.XA
Other languages
English (en)
Inventor
李晓平
潘艳
温家良
金锐
刘江
赵哿
高明超
王耀华
李立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
Global Energy Interconnection Research Institute
State Grid Shanghai Electric Power Co Ltd
Original Assignee
State Grid Corp of China SGCC
Global Energy Interconnection Research Institute
State Grid Shanghai Electric Power Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, Global Energy Interconnection Research Institute, State Grid Shanghai Electric Power Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN201610262790.XA priority Critical patent/CN107305909A/zh
Publication of CN107305909A publication Critical patent/CN107305909A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明提供一种逆导型IGBT背面结构及其制备方法。本发明通过在缓冲层和集电极之间增加低浓度掺杂的半导体层形成高阻区，此结构可有效抑制逆导型IGBT器件的电压回跳现象，同时减小集电极PN结的内建电势，提高集电极的注入效率，减小IGBT工作模式下的导通压降，降低逆导型IGBT器件正向导通损耗，显著的降低功耗。本发明提供的技术方案能实现生产线上连续生产，操作简单，实用性强，生产成本低。

Description

一种逆导型IGBT背面结构及其制备方法
技术领域
本发明涉及一种半导体器件，具体讲，涉及一种逆导型IGBT背面结构及其制备方法。
背景技术
逆导型IGBT(RC-IGBT)是一种新型功率器件，是将IGBT和快速恢复二极管(FRD)集成在同一芯片上制得的，具有尺寸小、功率密度高、成本低、寄生参数低、可靠性高等诸多优点。
逆导型IGBT与传统IGBT结构最大的差异是逆导型IGBT背面结构中集电极增加了N+短路结构，不再是连续的P+结构，由P+/N+交替排布而成。
逆导型IGBT在拥有诸多优点的同时，也存在一些问题，最主要的是电压回跳现象。逆导型IGBT的开启过程不同于传统没有集电极短路结构的IGBT器件，逆导型IGBT存在从单极到双极型导通模式的转换过程；当栅开启时，沟道反型形成电子沟道，电子在电场的驱动下向集电极迁移；到达集电极后，由于P+集电极/N缓冲层结的内建电场，电子更倾向于通过N+短路结构流入集电极；电流较小时，电子均通过N+短路结构流入集电极；随着电流增大，电子电流在缓冲层上产生的压降逐渐增大，当增大到P+集电极/N缓冲层结开启电压时，器件处于从单极到双极切换的临界状态；此时，注入P+集电极的电子开始变得活跃，空穴电流大量注入缓冲层和漂移区，导致电导调制的产生，器件进入双极工作模式，电压迅速减小，发生电压回跳现象。
因此，需要提供一种针对上述现有技术不足的改进技术方案。
发明内容
本发明为了抑制逆导型IGBT器件发生电压回跳现象，提供了一种逆导型IGBT背面结构及其制备方法。本发明是在传统逆导型IGBT背面结构的基础上，在缓冲层和集电极之间增加低浓度掺杂的半导体层形成高阻区，此结构可有效抑制逆导型IGBT器件的电压回跳现象，同时减小集电极PN结的内建电势，提高集电极的注入效率，减小IGBT工作模式下的导通压降，降低逆导型IGBT器件正向导通损耗。
为实现上述目的，本发明采用以下技术方案：
一种逆导型IGBT背面结构，依次包括基层、缓冲层、集电区、集电极金属层，在所述缓冲层与集电极金属层之间设置有低浓度掺杂的半导体层构成的高阻区；所述集电区包括P+掺杂区和N+短路区。
进一步的，所述缓冲层设置在所述基层与高阻区之间；所述缓冲层为N型低浓度缓冲区；所述基层为N型单晶硅片衬底。
进一步的，所述高阻区的半导体层采用外延方法生长。
进一步的，所述高阻区设置在所述缓冲层与集电区之间，且所述P+掺杂区和N+短路区并列交替设置在所述高阻区与集电极金属层之间。所述高阻区的掺杂浓度小于缓冲层的掺杂浓度；所述高阻区的外延层厚度大于N+短路区的结深；所述N+短路区与P+掺杂区的结深相同。
进一步的，所述高阻区设置在所述缓冲层与集电区之间，且所述P+掺杂区和N+短路区并列交替设置在所述高阻区与集电极金属层之间。所述高阻区的掺杂浓度小于缓冲层的掺杂浓度；所述高阻区的外延层厚度大于N+短路区结深；所述N+短路区的结深小于P+掺杂区的结深。
进一步的，所述高阻区设置于缓冲层与N+短路区之间，且高阻区和N+短路区构成一整体与P+掺杂区并列交替设置在所述缓冲层与集电极金属层之间。所述高阻区的掺杂浓度小于缓冲层的掺杂浓度；所述高阻区的外延层厚度大于N+短路区的结深；所述N+短路区的结深小于P+掺杂区的结深；所述高阻区的外延层厚度与N+短路区的结深相加等于P+掺杂区的结深。
一种逆导型IGBT背面结构的制备方法，所述方法包括以下步骤：
1)将芯片背面减薄后，采用离子注入方式进行N型低浓度掺杂缓冲区杂质的外延生成，退火、离子激活及推结，形成缓冲层；
2)在缓冲层结构上外延生长低浓度掺杂N型杂质，形成高阻区；
3)在高阻区形成后，进行背面P型注入和退火，离子激活及推结，形成P+掺杂区；
4)在P+掺杂区形成后，通过光刻形成掩膜，在开口处采用离子注入方式进行N型注入与退火，离子激活及推结，形成N+短路区；
5)P+集电区与N+短路区结构完成后，采用淀积或蒸发方式生长集电极金属层。
进一步的，所述步骤1)中退火为高温长时间退火工艺。所述步骤2)和3)中的退火为高温长时间退火或激光退火工艺。
进一步的，所述步骤3)中P+掺杂区的结深为0.5～1um。
进一步的，所述步骤2)中高阻区的掺杂N型杂质材料为硅或锗。
进一步的，所述高阻区的掺杂浓度小于缓冲层的掺杂浓度；所述高阻区的外延层厚度大于N+短路区的结深。
进一步的，所述步骤1)中芯片背面减薄根据不同的击穿电压和正向导通压降需求进行制备，其减薄厚度≥60um。
与最接近的现有技术相比，本发明提供的技术方案具有如下优异效果：
本发明提供的一种逆导型IGBT背面结构及其制备方法，通过在缓冲层和集电极之间增加低浓度掺杂的半导体层形成高阻区，增加集电极短路电阻，进而有效抑制逆导型IGBT器件的电压回跳现象，同时减小集电极PN结的内建电势，提高集电极的注入效率，减小IGBT工作模式下的导通压降，降低逆导型IGBT器件正向导通损耗，显著的降低功耗。本发明提供的技术方案能实现生产线上连续生产，操作简单，实用性强，生产成本低。
附图说明
为了更清楚地说明本发明中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1传统逆导型IGBT剖面示意图；
图2本发明提供的一种逆导型IGBT背面结构剖面示意图；
图3本发明提供的另一种逆导型IGBT背面结构剖面示意图；
图4本发明提供的另一种逆导型IGBT背面结构剖面示意图；
图5本发明提供的一种逆导型IGBT背面结构制备方法步骤示意图，(a)薄片，(b)N-buffer注入，(c)外延生长，(d)P+集电区注入，(e)N+短路结构，(f)淀积集电极金属。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，传统逆导型IGBT的背面结构包括：基层01、缓冲层02、N+短路区03、P+掺杂区04、集电极金属层05。缓冲层02设置在基层01与集电极金属层05；且P+掺杂区04和N+短路区03并列交替设置在缓冲层02与集电极金属层05之间。
实施例2
如图2所示，本实施例提供的一种逆导型IGBT背面结构包括：基层201、缓冲层202、高阻区206、集电区、集电极金属层205；集电区包括N+短路区203和P+掺杂区204。
在缓冲层202与集电极金属层205之间设置有低浓度掺杂的半导体层构成的高阻区206；集电区包括P+掺杂区203和N+短路区204。缓冲层202设置在基层201与高阻区206之间；缓冲层202为N型低浓度缓冲区；基层201为N型单晶硅片衬底。高阻区206的半导体层采用外延方法生长。
高阻区206设置在缓冲层202与集电区之间，且P+掺杂区204和N+短路区203并列交替设置在高阻区206与集电极金属层205之间。高阻区206的掺杂浓度小于缓冲层202的掺杂浓度；高阻区206的外延层厚度大于N+短路区203的结深；N+短路区203与P+掺杂区204的结深相同。
P+掺杂区204的结深为0.5～1um。高阻区206的掺杂N型杂质材料为硅。基层201芯片背面减薄根据不同的击穿电压和正向导通压降需求进行选择，其减薄厚度≥60um。
实施例3
如图3所示，本实施例提供的另一种逆导型IGBT背面结构包括：基层301、缓冲层302、高阻区306、集电区、集电极金属层305；集电区包括N+短路区303和P+掺杂区304。
在缓冲层302与集电极金属层305之间设置有低浓度掺杂的半导体层构成的高阻区306；集电区包括P+掺杂区303和N+短路区304。缓冲层302设置在基层301与高阻区306之间；缓冲层302为N型低浓度缓冲区；基层301为N型单晶硅片衬底。高阻区306的半导体层采用外延方法生长。
高阻区306设置在缓冲层302与集电区之间，且P+掺杂区304和N+短路区303并列交替设置在高阻区306与集电极金属层305之间。高阻区306的掺杂浓度小于缓冲层302的掺杂浓度；高阻区306的外延层厚度大于N+短路区303的结深；N+短路区303的结深小于P+掺杂区304的结深。
P+掺杂区304的结深为0.5～1um。高阻区306的掺杂N型杂质材料为硅。基层301芯片背面减薄根据不同的击穿电压和正向导通压降需求进行选择，其减薄厚度≥60um。
实施例4
如图4所示，本实施例提供的另一种逆导型IGBT背面结构包括：基层401、缓冲层402、高阻区406、集电区、集电极金属层405；集电区包括N+短路区403和P+掺杂区404。
在缓冲层402与集电极金属层405之间设置有低浓度掺杂的半导体层构成的高阻区406；集电区包括P+掺杂区403和N+短路区404。缓冲层402设置在基层401与高阻区406之间；缓冲层402为N型低浓度缓冲区；基层401为N型单晶硅片衬底。高阻区406的半导体层采用外延方法生长。
高阻区406设置于缓冲层402与N+短路区403之间，且高阻区406和N+短路区403构成一整体与P+掺杂区404并列交替设置在缓冲层402与集电极金属层405之间。高阻区406的掺杂浓度小于缓冲层402的掺杂浓度；高阻区406的外延层厚度大于N+短路区403的结深；N+短路区403的结深小于P+掺杂区404的结深；高阻区406的外延层厚度与N+短路区403的结深相加等于P+掺杂区404的结深。
P+掺杂区404的结深为0.5～1um。高阻区406的掺杂N型杂质材料为硅。基层401芯片背面减薄根据不同的击穿电压和正向导通压降需求进行选择，其减薄厚度≥60um。
实施例5
如图5所示，本实施例提供的一种逆导型IGBT背面结构的制备方法包括以下步骤：
1)如图5中的a图，基层501为N型单晶硅片衬底，其衬底N杂质的掺杂浓度与衬底厚度需要根据不同的击穿电压和正向导通压降需求进行选择，衬底减薄至所需厚度，其减薄厚度≥60um，若衬底片厚度适宜也可不采用减薄工艺。
2)如图5中的b图，缓冲层502为N型低浓度掺杂缓冲区结构，对均匀掺杂的N型单晶硅片衬底背面采用离子注入方式进行N型低浓度掺杂发缓冲区的杂质生成，再进行高温长时间退火工艺，接着离子的激活与推结到所需要的深度，形成缓冲层502结构。
3)如图5中的c图，高阻区506为低浓度掺杂的半导体层结构，在均匀掺杂的N型单晶硅片衬底背面的缓冲层502结构上外延生长低浓度掺杂N型材料硅或锗，掺杂浓度小于缓冲层502掺杂浓度，厚度大于N+短路区503结构的结深，形成高阻区506结构。
4)如图5中的d图，芯片背面P+掺杂区504结构，在硅片背面采用离子注入方式进行P+掺杂区域的杂质生成，再进行高温长时间退火工艺或采用激光退火工艺，进行离子的激活与推结，推结到所需要的深度0.5～1um，形成P+掺杂区504结构。
5)如图5中的e图，芯片背面N+短路区503结构，通过光刻形成掩膜，在开口处采用离子注入方式进行N+掺杂，再进行高温长时间退火工艺或激光退火工艺，接着离子激活，其结深必须小于高阻区506外延层厚度，形成N+短路区503结构。
6)如图5中的f图，制作芯片背面集电极金属层505结构，采用物理淀积或蒸发形成背面金属505结构，完成芯片背面电特性连接。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均在本发明待批权利要求保护范围之内。

Claims (10)

1.一种逆导型IGBT背面结构，包括依次设置的基层、缓冲层、集电区、集电极金属层，其特征在于，在所述缓冲层与集电极金属层之间设置有低浓度掺杂的半导体构成的高阻区。
2.如权利要求1所述的逆导型IGBT背面结构，其特征在于，所述缓冲层设置在所述基层与高阻区之间；所述缓冲层为N型低浓度缓冲区；所述基层为N型单晶硅片衬底。
3.如权利要求1所述的逆导型IGBT背面结构，其特征在于，所述高阻区的掺杂浓度小于缓冲层的掺杂浓度；所述集电区包括P+掺杂区和N+短路区；所述高阻区为外延法生长，所述高阻区的外延层厚度大于N+短路区的结深。
4.如权利要求3所述的逆导型IGBT背面结构，其特征在于，所述高阻区设置在所述缓冲层与集电区之间，且所述P+掺杂区和N+短路区并列交替设置在所述高阻区与集电极金属层之间。
5.如权利要求4所述的逆导型IGBT背面结构，其特征在于，所述N+短路区与P+掺杂区的结深相同。
6.如权利要求4所述的逆导型IGBT背面结构，其特征在于，所述N+短路区的结深小于P+掺杂区的结深。
7.如权利要求3所述的逆导型IGBT背面结构，其特征在于，所述高阻区设置于缓冲层与N+短路区之间，且高阻区和N+短路区构成一整体与P+掺杂区并列交替设置在所述缓冲层与集电极金属层之间；所述高阻区的外延层厚度与N+短路区结深相加等于P+掺杂区的结深。
8.一种逆导型IGBT背面结构的制备方法，其特征在于，所述方法包括以下步骤：
1)将芯片背面减薄后，采用离子注入方式进行N型低浓度掺杂缓冲区杂质的生成，退火、离子激活及推结，形成缓冲层；
2)在缓冲层结构上外延生长低浓度掺杂N型杂质，形成高阻区；
3)步骤2)的高阻区形成后，进行背面P型注入和退火，离子激活及推结，形成P+掺杂区；
4)步骤3)的P+掺杂区形成后，通过光刻形成掩膜，在开口处进行N型注入与退火，离子激活及推结，形成N+短路区；
5)在P+掺杂区与N+短路区结构完成后，采用淀积或蒸发方式生长集电极金属层。
9.如权利要求8所述的制备方法，其特征在于，所述步骤2)中掺杂N型杂质的材料为硅或锗。
10.如权利要求8所述的制备方法，其特征在于，所述步骤3)P+掺杂区的结深为0.5～1um。
CN201610262790.XA 2016-04-25 2016-04-25 一种逆导型igbt背面结构及其制备方法 Pending CN107305909A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610262790.XA CN107305909A (zh) 2016-04-25 2016-04-25 一种逆导型igbt背面结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610262790.XA CN107305909A (zh) 2016-04-25 2016-04-25 一种逆导型igbt背面结构及其制备方法

Publications (1)

Publication Number Publication Date
CN107305909A true CN107305909A (zh) 2017-10-31

Family

ID=60150414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610262790.XA Pending CN107305909A (zh) 2016-04-25 2016-04-25 一种逆导型igbt背面结构及其制备方法

Country Status (1)

Country Link
CN (1) CN107305909A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946243A (zh) * 2017-12-22 2018-04-20 江苏宏微科技股份有限公司 一种rc‑igbt的背面设计
CN109449202A (zh) * 2018-10-30 2019-03-08 广州工商学院 一种逆导双极型晶体管
CN109860284A (zh) * 2019-01-24 2019-06-07 中山汉臣电子科技有限公司 一种逆导型绝缘栅双极性晶体管结构及其制备方法
CN110808284A (zh) * 2019-11-06 2020-02-18 全球能源互联网研究院有限公司 一种逆导型绝缘栅双极晶体管及其制备方法
CN111540678A (zh) * 2020-05-19 2020-08-14 上海华虹宏力半导体制造有限公司 Rc igbt器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144220A (ja) * 2013-12-27 2015-08-06 良孝 菅原 高性能半導体装置とその動作方法
CN105206656A (zh) * 2015-08-25 2015-12-30 电子科技大学 一种逆导型igbt器件
CN205595336U (zh) * 2016-04-25 2016-09-21 全球能源互联网研究院 一种逆导型igbt背面结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015144220A (ja) * 2013-12-27 2015-08-06 良孝 菅原 高性能半導体装置とその動作方法
CN105206656A (zh) * 2015-08-25 2015-12-30 电子科技大学 一种逆导型igbt器件
CN205595336U (zh) * 2016-04-25 2016-09-21 全球能源互联网研究院 一种逆导型igbt背面结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107946243A (zh) * 2017-12-22 2018-04-20 江苏宏微科技股份有限公司 一种rc‑igbt的背面设计
CN109449202A (zh) * 2018-10-30 2019-03-08 广州工商学院 一种逆导双极型晶体管
CN109860284A (zh) * 2019-01-24 2019-06-07 中山汉臣电子科技有限公司 一种逆导型绝缘栅双极性晶体管结构及其制备方法
CN109860284B (zh) * 2019-01-24 2022-06-03 安建科技(深圳)有限公司 一种逆导型绝缘栅双极性晶体管结构及其制备方法
CN110808284A (zh) * 2019-11-06 2020-02-18 全球能源互联网研究院有限公司 一种逆导型绝缘栅双极晶体管及其制备方法
CN111540678A (zh) * 2020-05-19 2020-08-14 上海华虹宏力半导体制造有限公司 Rc igbt器件及其制造方法

Similar Documents

Publication Publication Date Title
CN108122971B (zh) 一种rc-igbt器件及其制备方法
CN107256864A (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN114823911B (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
CN107425068B (zh) 一种碳化硅Trench MOS器件及其制作方法
CN107305909A (zh) 一种逆导型igbt背面结构及其制备方法
CN107731898A (zh) 一种cstbt器件及其制造方法
JPWO2015019797A1 (ja) 高耐圧半導体装置およびその製造方法
CN101478001B (zh) 一种具有空穴注入结构的集电极短路igbt
CN102184949B (zh) 一种深槽侧氧调制的平面型绝缘栅双极型晶体管
CN103956381B (zh) 一种mos栅控晶闸管
CN107256884B (zh) 一种碳化硅功率二极管器件及其制作方法
CN106449744B (zh) 一种具有栅极内嵌二极管的沟槽栅igbt及其制备方法
CN106129110A (zh) 一种双通道rc‑igbt器件及其制备方法
CN115020479A (zh) 一种耗尽型碳化硅双极器件结构及制作方法
CN106067481A (zh) 一种双通道rc‑igbt器件及其制备方法
WO2018000223A1 (zh) 一种绝缘栅双极型晶体管结构及其制造方法
CN205595336U (zh) 一种逆导型igbt背面结构
CN110416295B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN210325811U (zh) 一种碳化硅异质结二极管功率器件
CN106298898B (zh) 垂直导电功率器件及其制作方法
CN103872110B (zh) 逆导型igbt的背面结构及其制备方法
CN106098799A (zh) 一种积累型沟槽二极管
CN107564959B (zh) 一种mos栅控晶闸管及其制作方法
JP6930113B2 (ja) 半導体装置および半導体装置の製造方法
CN112242449B (zh) 一种基于SiC衬底沟槽型MPS二极管元胞结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171031