[go: up one dir, main page]

JP6419414B2 - ＳｉＣエピタキシャルウェハおよび半導体装置 - Google Patents

ＳｉＣエピタキシャルウェハおよび半導体装置 Download PDF

Info

Publication number
JP6419414B2
JP6419414B2 JP2013059833A JP2013059833A JP6419414B2 JP 6419414 B2 JP6419414 B2 JP 6419414B2 JP 2013059833 A JP2013059833 A JP 2013059833A JP 2013059833 A JP2013059833 A JP 2013059833A JP 6419414 B2 JP6419414 B2 JP 6419414B2
Authority
JP
Japan
Prior art keywords
concentration
type
epitaxial layer
sic
sic epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013059833A
Other languages
English (en)
Other versions
JP2014185048A (ja
Inventor
西尾　譲司
譲司 西尾
清水　達雄
達雄 清水
千春 太田
千春 太田
四戸　孝
孝 四戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013059833A priority Critical patent/JP6419414B2/ja
Priority to EP14155484.0A priority patent/EP2782117A1/en
Priority to US14/205,792 priority patent/US8933464B2/en
Publication of JP2014185048A publication Critical patent/JP2014185048A/ja
Application granted granted Critical
Publication of JP6419414B2 publication Critical patent/JP6419414B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、ＳｉＣエピタキシャルウェハおよび半導体装置に関する。
次世代のパワー半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、および熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
一方、ＳｉＣは、不純物の固溶限が低いことや、不純物の形成するバンドギャップ中の準位が深いことに起因して、ｐ型不純物層またはｎ型不純物層の抵抗を低くすることが困難である。
特開２０１２−３１０１４号公報 特開２００９−１６７０４７号公報
本発明が解決しようとする課題は、不純物層の抵抗を低減したＳｉＣエピタキシャルウェハおよび半導体装置を提供することにある。
実施形態のＳｉＣエピタキシャルウェハは、ＳｉＣ基板と、前記ＳｉＣ基板上に設けられ、ｐ型不純物とｎ型不純物を含有し、前記ｐ型不純物を元素Ａ、前記ｎ型不純物を元素Ｄとする場合に、前記元素Ａと前記元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、前記組み合わせを構成する前記元素Ｄの濃度の前記元素Ａの濃度に対する比が０．５より大きく０．９５より小さい、ｐ型の第１のＳｉＣエピタキシャル層と、前記ＳｉＣ基板と前記第１のＳｉＣエピタキシャル層との間に設けられるｎ型の第２のＳｉＣエピタキシャル層と、前記第２のＳｉＣエピタキシャル層と、前記第１のＳｉＣエピタキシャル層との間に設けられ、ｐ型不純物の濃度が、前記第１のＳｉＣエピタキシャル層よりも低いｐ型の第３のＳｉＣエピタキシャル層と、を備え、前記ＳｉＣ基板がｎ型で、ｎ型不純物の濃度が、前記第２のＳｉＣエピタキシャル層よりも高く、前記元素Ａの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。
第１の実施形態のＳｉＣエピタキシャルウェハの模式断面図である。 共ドープの作用を説明する図である。 共ドープの作用を説明する図である。 共ドープの作用を説明する図である。 共ドープの作用を説明する図である。 共ドープの作用を説明する図である。 ｎ型ＳｉＣの場合のＡｌとＮの濃度とシート抵抗の関係を示す図である。 ｐ型ＳｉＣの場合のＮとＡｌの濃度とシート抵抗の関係を示す図である。 第１の実施形態の気相成長装置の模式断面図である。 第２の実施形態のＳｉＣエピタキシャルウェハの模式断面図である。 第３の実施形態の半導体装置の模式断面図である。 第４の実施形態のＳｉＣエピタキシャルウェハの模式断面図である。 第５の実施形態のＳｉＣエピタキシャルウェハの模式断面図である。 第６の実施形態の半導体装置の模式断面図である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−および、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態のＳｉＣエピタキシャルウェハは、ＳｉＣ基板と、ＳｉＣ基板上に設けられ、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい、ｐ型の第１のＳｉＣエピタキシャル層を、備える。
図１は、本実施形態のＳｉＣエピタキシャルウェハの模式断面図である。本実施形態のＳｉＣエピタキシャルウェハは、ＳｉＣ基板１００上に、ｐ型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）１０２を備えている。
ＳｉＣ基板１００は、例えば、ｎ＋型の単結晶ＳｉＣ基板である。例えば、表面が０．２度〜１０度のオフ角で（０００１）面から傾斜する４Ｈ−ＳｉＣの基板である。ｎ型不純物は、例えば、Ｎ（窒素）であり、不純物濃度は、例えば、５×１０１７ｃｍ−３以上５×１０１９ｃｍ−３以下である。
ｐ型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）１０２は、エピタキシャル成長によって形成される。ｐ型のＳｉＣエピタキシャル層１０２は、ｐ型不純部物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい。
ｐ型のＳｉＣエピタキシャル層１０２中の、ｐ型不純物濃度、すなわち、元素Ａの濃度は、例えば、１×１０１５ｃｍ−３以上１×１０２２ｃｍ−３以下の範囲である。元素Ａの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。
本実施形態のＳｉＣエピタキシャルウェハは、上記構成により、低抵抗なｐ型のＳｉＣエピタキシャル層を実現する。
ｐ型のＳｉＣエピタキシャル層１０２中の元素Ａの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。元素Ａの濃度は１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下であること、さらには、１×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下であることが、抵抗を低くする観点から望ましい。
ｐ型のＳｉＣエピタキシャル層１０２中の元素Ｄの濃度の元素Ａの濃度に対する比が、０．４０より大きく０．９５より小さいこと、元素Ａのアクセプタ準位が１５０ｍｅＶ以下であること、元素Ｄの９０％以上が元素Ａの最近接の格子位置にあることが、抵抗を低くする観点から望ましい。
以下、本実施形態のｎ型不純物とｐ型不純物が共ドープされたＳｉＣエピタキシャル層について詳述する。
発明者らによる検討の結果、ＳｉＣに対し、ｐ型不純物（ｐ型ドーパント）のＡｌと、ｎ型不純物（ｎ型ドーパント）のＮとを共ドープすることにより、ＡｌとＮのペアリングをおこさせることができることがわかった。このペアリング状態では、キャリアが補償され、キャリアがゼロの状態になる。
図２および図３は、共ドープの作用を説明する図である。図２がｎ型ＳｉＣの場合、図３がｐ型ＳｉＣの場合である。発明者らが行なった第一原理計算によれば、ＳｉＣ中で、ＡｌはＳｉ（シリコン）サイトに、ＮはＣ（炭素）サイトに、ＡｌとＮが隣接するように入ることで、より系として安定化することが明らかになった。
すなわち、図２および図３に示すように、ＡｌとＮとが未結合でばらばらになっている状態に比べ、ＡｌとＮが結合し、Ａｌ−Ｎペア構造を形成することで、エネルギー的に２．９ｅＶ安定になる。Ａｌ量とＮ量とが一致した場合には、両者の全てがペア構造になった状態が最も安定である。
ここで、第一原理計算は、超ソフト擬ポテンシャルを用いた計算である。超ソフト擬ポテンシャルは、バンダービルトらによって開発された、擬ポテンシャルの一種である。例えば、格子定数は、１％以下の誤差で実験値を実現できる高い精度を備える。不純物（ドーパント）を導入して、構造緩和を行い、安定状態の全エネルギーを計算する。系の全エネルギーを、変化の前後で比較することで、いずれの構造が安定状態か、否かを判定する。安定状態では、バンドギャップ中で不純物の準位が、どのエネルギー位置にあるかを示すことが出来る。
図２に示すように、ＮがＡｌよりも多く存在する場合、すなわち、ｎ型ＳｉＣの場合、余分にあるＮが、Ａｌ−Ｎペア構造の近傍のＣサイトに入り、Ｎ−Ａｌ−Ｎの３量体となることで更に系が安定化することが明らかになった。第一原理計算からは、３量体となることで、ペア構造とＮとが別々に存在する場合に比べ、系が０．３ｅＶ安定になる。
同様に、図３に示すように、ＡｌがＮよりも多く存在する場合、すなわちｐ型ＳｉＣの場合、余分にあるＡｌが、Ａｌ−Ｎペア構造の近傍のＳｉサイトに入り、Ａｌ−Ｎ−Ａｌの３量体となることで更に安定化することが明らかになった。第一原理計算からは、３量体となることで、Ａｌ−Ｎペア構造とＡｌとが別々に存在する場合に比べ、系が０．４ｅＶ安定になる。
次に、ＡｌとＮ以外のドーパントの組み合せについて、考察する。Ｂ（ボロン）とＮ（窒素）の場合について計算を行った場合を例に、計算結果を説明する。
ＢはＳｉサイトに、ＮはＣサイトに入る。第一原理計算によると、Ｂ−Ｎ−Ｂ、あるいは、Ｎ−Ｂ−Ｎという３量体構造は形成できないことがわかった。つまり、Ｂ−Ｎのペア構造は形成されるが、近傍にＢやＮが来ると系のエネルギーが高くなる。したがって、余分なＢやＮは、ペア構造から離れた位置に独立に存在する方が、系がエネルギー的に安定であった。
第一原理計算によると、余分なＢが３量体を形成すると、Ｂ−ＮペアとＢが独立に存在する場合に比べて、系のエネルギーが０．５ｅＶ高かった。また、余分なＮが３量体を形成すると、Ｂ−ＮペアとＮが独立に存在する場合に比べて、系のエネルギーが０．３ｅＶ高かった。このため、いずれの場合も、３量体が出来ると系がエネルギー的に不安定になる。
図４は、共ドープの作用を説明する図である。図４では、各元素の共有結合半径を示す。図の右手上方に向かうほど共有結合半径が小さくなり、左手下方に向かうほど共有結合半径が大きくなる。
ＢとＮの場合に、３量体が出来ると不安定になることは、共有結合半径の大きさにより理解できる。Ｂの共有結合半径はＳｉの共有結合半径より小さく、かつ、Ｎの共有結合半径はＣの共有結合半径より小さい。このため、ＢがＳｉサイトに、ＮがＣサイトに入ると、歪が溜まり３量体が形成できない。
ドーパントとなるｐ型不純物とｎ型不純物の組み合わせとして、「共有結合半径がＳｉより大きな元素（Ａｌ、Ｇａ、Ｉｎ）」と「共有結合半径がＣより小さい元素（Ｎ）」の組み合わせ、あるいは、その逆の、「共有結合半径がＣより大きな元素（Ｂ）」と「共有結合半径がＳｉより小さい元素（Ｐ）」の組み合わせの場合以外は、３量体が形成出来ないことが判明した。
Ｂ、Ｐの共有結合半径はＳｉの共有結合半径とＣの共有結合半径の中間にあることから、Ｂ、およびＰは、Ｓｉサイト、Ｃサイトのどちらにも入りえる。しかし、他の不純物（Ａｌ、Ｇａ、Ｉｎ、Ｎ、Ａｓ）は、基本的に片方のサイトに偏る。Ａｌ、Ｇａ、Ｉｎ、ＡｓはＳｉサイトに入り、ＮはＣサイトに入ると考えて良い。
さらに、両不純物が共にＳｉサイト、あるいは共にＣサイトに入る場合は、考える必要がない。それは、ｐ型不純物とｎ型不純物が最近接に来ないと歪が緩和し難いためである。よって、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせ（元素Ａと元素Ｄ）が、（ＡｌとＮ）、（ＧａとＮ）、（ＩｎとＮ）、（ＢとＰ）という４つの組み合わせ以外では、３量体を形成することは困難である。
このペア構造、あるいは３量体構造は、原子間に相互作用が無ければ形成できない。第一原理計算による４Ｈ−ＳｉＣ構造中の不純物準位（ドーパント準位）は、ｃ軸方向にユニットセルが１０個程度あると、相互作用が見えなくなり、不純物準位が平らな状態となる。すなわち、分散が十分に抑制され、１０ｍｅＶオーダー程度になる。
つまり、不純物間の距離が１０ｎｍ以上では相互作用が殆どないと考えられる。よって、不純物同士の相互作用があるためには、不純物濃度が１×１０１８ｃｍ−３以上であることが望ましい。
この値は、ＳｉＣ材料が既に形成されている場合に、イオン注入などによって局所的な不純物の分布を形成する場合に望まれる不純物濃度の下限となる。
なお、半導体ＳｉＣに、共ドープによる効果が発現されるためには、ｎ型不純物濃度とｐ型不純物濃度の比率を特定の範囲の比率にする必要がある。後に記述する製造方法において、イオン打ち込みによって導入するｎ型、ｐ型のそれぞれの不純物の比率を上記特定の範囲の比率になるように、初めから導入することが重要である。相互作用が届く範囲が１０ｎｍ未満と小さいが、その範囲にあれば、互いの引力により３量体が形成可能となる。しかも、引力が働くので、不純物の活性化アニールの温度が、共ドープしない場合の１７００℃―１９００℃から、１５００℃−１８００℃に低温化できると考えられる。
ただし、この３量体形成に望ましい不純物濃度は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などによる気相からの結晶成長などでは、低減させることが可能である。これは、原料を表面にてフローさせることが出来るため、不純物同士の相互作用が低濃度でも生じやすくなるためである。
気相成長では、三量体を形成可能な不純物濃度の領域が、１×１０１５ｃｍ−３以上１×１０２２ｃｍ−３以下と、イオン注入に比較して拡大する。気相成長ではＳｉＣの不純物濃度を、例えば、１×１０１６ｃｍ−３程度と薄くすることも、例えば、１×１０２１ｃｍ−３程度と濃くすることも可能である。特に、濃度の薄い領域は、イオン注入による形成が困難である。したがって、特に濃度の薄い領域では、気相成長による不純物領域の形成が有効である。さらに、気相成長では、共ドープされた、例えば、５ｎｍ程度の極薄膜を形成することも可能である。
また、気相成長では不純物の濃度の濃い領域で、結晶中の欠陥が生じにくいという利点もある。すなわち、イオン注入では、導入する不純物量が大きくなるにつれ結晶中の欠陥量が増大し、熱処理等による回復も困難となる。気相成長では成長中に３量体が形成され、不純物導入による欠陥も生じにくい。この観点から、例えば、不純物濃度が１×１０１９ｃｍ−３以上、さらには１×１０２０ｃｍ−３以上の領域で、気相成長による不純物領域の形成が有効である。
このように、気相成長では、イオン注入では得られない効果がある。もっとも、イオン注入では、局所的に共ドープされた不純物領域を形成することが可能である。また、低コストで共ドープされた不純物領域を形成することが可能である。よって、必要性に応じて、気相成長とイオン注入とを使い分ければ良い。
気相からの結晶成長時において、３量体形成を形成する場合、ｐ型およびｎ型の不純物濃度は１×１０１５ｃｍ−３以上であることが望ましい。さらに、３量体形成を容易にする観点からは、不純物濃度は１×１０１６ｃｍ−３以上あることがより望ましい。
次に不純物濃度の上限であるが、３量体を形成した場合には、３量体を形成しない場合の固溶限を超えることも可能である。３量体を作ると、結晶中の歪が緩和され不純物が固溶されやすくなるためである。
３量体を形成しない場合の不純物の固溶限は、Ｎの場合は１０１９ｃｍ−３オーダー、Ａｌの場合でも１０２１ｃｍ−３オーダーである。他の不純物は、およそ１０２１ｃｍ−３オーダー程度である。
不純物が一種類の場合、不純物の大きさが小さい側、あるいは大きい側に偏る。このため、歪が蓄積されて、不純物が格子点に入り難くなり、活性化できないためである。特にイオン注入では欠陥を多く形成するので、余計に固溶限が低くなる。
しかし、３量体を形成すれば、Ａｌ、Ｎのどちらも１０２２ｃｍ−３オーダー程度まで、導入が可能となる。（ＡｌとＮ）、（ＧａとＮ）、（ＩｎとＮ）、（ＢとＰ）という４つの組み合わせにおいて、３量体を形成することで、歪を緩和することが出来るため、固溶限の拡大が可能となる。その結果、１０２２ｃｍ−３オーダーまで不純物の固溶限の拡張が可能である。
不純物がＢ、Ａｌ、Ｇａ、Ｉｎ、Ｐである場合は、１×１０２０ｃｍ−３以上、特に、６×１０２０ｃｍ−３以上では、歪が多く、欠陥が多量に入っている状態となる。その結果、シート抵抗または比抵抗は非常に大きな値となる。
しかし、ｐ型不純物とｎ型不純物との共ドープによれば、このような不純物濃度の高い領域でも、欠陥が抑制できる。
不純物がＮである場合は、さらに固溶限が一桁小さく２×１０１９ｃｍ−３程度である。第一原理計算によれば、不活性な格子間Ｎの欠陥が発生するためと考えられる。
Ｎ濃度の上限が、１０１９ｃｍ−３オーダーだったものが、３量体を形成することにより、１０２２ｃｍ−３オーダーに大幅に拡大する。従来、高濃度にドープされたｎ型領域を形成する場合、窒素を使うことが出来ず、例えばＰを１０２０ｃｍ−３程度、イオン注入することにより形成している。しかし、本実施形態を用いれば、例えば、Ｎを２×１０２０ｃｍ−３、Ａｌを１×１０２０ｃｍ−３導入するというように、窒素を用いて高濃度にドープされたｎ型領域を形成できる。つまり、従来は窒素を使うこと自体が困難だったが、それが可能になる。
以上、ｐ型不純物とｎ型不純物を両方とも導入し、かつ、共有結合半径の組み合わせを適切に選ぶことにより、上記の３量体を形成することが可能となる。そして、構造が安定化して、歪を低減することが出来る。
その結果、（１）各不純物が格子点に入りやすくなる。（２）プロセスの低温化が可能となる。少なくとも１００℃程度の低温化は期待できる。（３）活性化可能な不純物量（上限の拡大）が増加する。（４）３量体、あるいはペア構造のような安定構造が出来る。この構造でエントロピーを稼ぎ、結晶欠陥量が低減する。（５）３量体が安定なので、ｐ型不純物とｎ型不純物を結ぶボンドの周りに回転することが難しくなり、構造が固定化する。したがって、通電破壊耐性が大幅にアップする。例えば、ｐｎジャンクションのｐ型不純物領域、ｎ型不純物領域の少なくとも一部に３量体構造を導入すれば、通電破壊が抑制され、高抵抗化が避けられる。その結果、電流を一定量だけ流すときに必要な印加電圧（Ｖｆ）が増加してしまう劣化現象（Ｖｆ劣化）を抑制可能となる。
以上、ｐ型不純物のＡｌとｎ型不純物のＮを共ドープすることにより、ＡｌとＮのペアリングをおこさせることが出来ることを示した。さらに、この際、アクセプタ準位およびドナー準位を、ともに浅く出来ることが、第一原理計算により明らかになっている。
図５、図６は、共ドープの作用の説明図である。図５はｎ型ＳｉＣの場合、図６はｐ型ＳｉＣの場合である。白丸は準位が電子で埋まっていない空の準位、黒丸は準位が電子で埋まっている状態を示す。
ドナー準位が浅くなる理由は、図５に示すように、アクセプタであるＡｌの伝導帯の内側にある空の準位と、Ｎのドナー準位とが相互作用したことにより、ドナー準位が引き上げられたためである。同様に、アクセプタ準位が浅くなる理由は、図６に示すように、ドナーであるＮの価電子帯の内側にある電子が埋った準位と、Ａｌのアクセプタ準位とが相互作用したことにより、アクセプタ準位が引き下げられたためである。
一般に、ｎ型不純物のＮやＰ（リン）は４２ｍｅＶ〜９５ｍｅＶの深いドナー準位を形成する。ｐ型不純物のＢ、Ａｌ、Ｇａ、Ｉｎは１６０ｍｅＶ〜３００ｍｅＶの非常に深いアクセプタ準位を形成する。それに対し、３量体を形成すると、ｎ型不純物では３５ｍｅＶ以下のドナー準位を形成し、ｐ型不純物では、１００ｍｅＶ以下のアクセプタ準位を形成することが可能となる。
３量体が完全に形成された最良の状態では、ｎ型のＮやＰでは、およそ２０ｍｅＶ程度となり、ｐ型のＢ、Ａｌ、Ｇａ、Ｉｎでは４０ｍｅＶ程度となる。このように浅い準位を形成するので、活性化した不純物の多くがキャリア（自由電子、自由正孔）となる。したがって、バルク抵抗が共ドープを行わない場合に比べ、桁違いに低抵抗化する。
ｎ型ＳｉＣの場合、キャリア発生に寄与するドナー準位が４０ｍｅＶ以下となることで、共ドープしない場合と比較して、抵抗が低減する。また、３５ｍｅＶ以下となることで抵抗が約一桁、２０ｍｅＶ以下とすることにより抵抗が約二桁低減する。但し、歪緩和効果、ドープ上限拡大効果なども含む。
ｐ型ＳｉＣの場合、キャリア発生に寄与するアクセプタ準位が１５０ｍｅＶ以下となることで、共ドープしない場合と比較して、抵抗が低減する。また、１００ｍｅＶ以下となることで抵抗が約一桁、４０ｍｅＶ以下とすることにより抵抗が約二桁低減する。但し、歪緩和効果、ドープ上限拡大効果なども含む。
Ａｌ濃度とＮ濃度とが一致した場合（Ｎ：Ａｌ＝１：１）には、浅い準位はあっても、キャリアが無いため、絶縁体になってしまう。Ａｌ濃度とＮ濃度の差分だけキャリアが存在することになる。低抵抗の半導体になるには、濃度差が必要となる。
Ｎ濃度がＡｌ濃度よりも多い場合（Ｎ濃度＞Ａｌ濃度）、相互作用によりＡｌ−Ｎペアが出来た余りのＮもまた、Ａｌ−Ｎペアの近傍のＣを置換することで安定化する。このため、浅いドナー準位が形成される。また、歪も緩和するので、３量体を形成しない場合よりもＮの濃度を増やすことが出来る。
図７は、ｎ型ＳｉＣの場合のＡｌとＮの濃度とシート抵抗の関係を示す図である。Ｎ濃度は、２×１０２０ｃｍ−３としている。単体でＮを導入した場合は、１×１０１９ｃｍ−３以上いれても、シート抵抗は低減できない。その値がおよそ３００Ω／□である。
Ｎ濃度：Ａｌ濃度が１：１から２：１になるまでは、歪が入らずに３量体ができ、浅いドナー準位に入っているキャリア電子数が増加する。したがって、シート抵抗が急激に低下する。
そして、２：１に達したとき、最大量のキャリアが使えるので、最もシート抵抗が低い状態となる。シート抵抗は、図７に示すように、１．５Ω／□程度まで低減できる。ｎ型ＳｉＣへのコンタクト抵抗も、Ｎ濃度：Ａｌ濃度＝２：１になるようにし、Ｎ濃度とＡｌ濃度の差分を１０２０ｃｍ−３から１０２２ｃｍ−３と増やすことで、１０−５Ωｃｍ３程度から、１０−７Ωｃｍ３程度まで低減可能である。
さらに、２：１よりＮ濃度の割合が上がると、Ｎ濃度：Ａｌ濃度＝２：１より過剰なＮにより、元の深いドナー準位が形成されることになる。そして、このドナー準位がキャリア電子を受け取ることになり、３量体によって形成された浅いドナー準位が空となってしまう。Ｎ濃度：Ａｌ濃度＝２：１よりずれた分のＮは、単体で導入された場合に近いので、歪の緩和が困難である。したがって、図７に示すように、シート抵抗が急激に増加していくことになる。
図７では、ｎ型不純物のＮ（窒素）を、Ａｌを共ドープしない場合に固溶限近傍まで入れた場合のシート抵抗（この場合は約３００Ω／□）を比較対象とし、Ｎ濃度：Ａｌ濃度＝２：１からずらした場合にどのようにシート抵抗の値が変化するかを示している。
３量体構造が出来たＡｌ濃度／Ｎ濃度＝０．５を中心に考えることにする。Ａｌ濃度／Ｎ濃度を０．４７以上、０．６０（８×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、つまり、ｎ型不純物に対し、ｐ型不純物を４７％〜６０％入れた場合、Ａｌを共ドープしない場合のシート抵抗に比較して２桁落ちのシート抵抗となり、非常に有効である。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４７程度で、８×１０１９ｃｍ−３相当のキャリアとなる。
そこから幅を両側に広げて、Ａｌ濃度／Ｎ濃度を０．４５以上、０．７５（５×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、すなわち、ＡｌをＮに対し４５％〜７５％入れた場合、２桁落ちからその３倍程度の大きさとなる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４５程度で、５×１０１９ｃｍ−３相当のキャリアとなる。さらに幅を両側に広げて、Ａｌ濃度／Ｎ濃度を０．４０より大きく０．９５（１×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）より小さくした場合、すなわち、ＡｌをＮに対し４０％〜９５％入れた場合、１桁落ちのシート抵抗となる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４０程度で、１×１０１９ｃｍ−３相当のキャリアとなる。
ＡｌをＮに対し５０％以上入れた側の方が特性がよいのは、歪が十分に緩和するためである。１つのＡｌに対し２つのＮがクラスター化して３量体が形成された状態が５０％の状態である。５０％未満の場合、３量体が出来た状態に加え、更に余分なＮが存在することになる。つまり、３量体になれないＮがあるので、その分だけ歪が溜まることになる。３量体になれないＮは、単体で入ったのも同然であり、直ぐに歪の限界に達してしまう。こうして、Ａｌの量が５０％を割った場合は、歪が急激に発生して、格子欠陥が増加することになる。このため、歪が緩和できる５０％以上の場合に比較して、５０％未満の方が、シート抵抗が急激に悪化する。
なお、Ａｌ濃度／Ｎ濃度＝０．９９５で、キャリア数が共ドープしない場合とほぼ同等になる。２×１０２０ｃｍ−３の０．５％分の１×１０１８ｃｍ−３以上のキャリアが１００％自由キャリアとなるので、従来の窒素ドープのシート抵抗が実現可能となる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。また、Ａｌ濃度／Ｎ濃度＝０．３３、すなわち、Ｎ濃度：Ａｌ濃度＝３：１の場合、キャリア電子がすべて、３量体によって形成される浅いドナー準位ではなく、余剰のＮで形成される深いドナー準位に受け取られことになる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。したがって、共ドープにより抵抗が低減するのは、Ａｌ濃度／Ｎ濃度を０．３３より大きく０．９９５より小さくした場合、すなわち、ＡｌをＮに対し３３％〜９９．５％入れた場合となる。誤差も考えると、３３％より大きく、１００％未満と考えればよい。
Ａｌ濃度がＮ濃度よりも多い場合（Ａｌ濃度＞Ｎ濃度）、相互作用によりＡｌ−Ｎペアが出来た余りのＡｌもまた、Ａｌ−Ｎペアの近傍のＳｉを置換することで安定化する。このため、浅いアクセプタ準位が形成される。また、歪も緩和するので、３量体を形成しない場合よりもＡｌの濃度を増やすことが出来る。この場合も、Ｎ濃度＞Ａｌ濃度の場合と同様に考えればよい。
図８は、ｐ型ＳｉＣの場合のＮとＡｌの濃度とシート抵抗の関係を示す図である。Ａｌ濃度は、２×１０２０ｃｍ−３としている。
Ａｌ濃度：Ｎ濃度が１：１から２：１になるまでは、歪が入らずに３量体ができ、浅いアクセプタ準位に入っているキャリア正孔数が増加する。したがって、シート抵抗が低下する。
そして、２：１に達したとき、最大量のキャリアが使えるので、最もシート抵抗が低い状態となる。シート抵抗としては、図８に示すように、４０Ω／□程度まで低減できる。ｐ型ＳｉＣへのコンタクト抵抗も、Ａｌ濃度：Ｎ濃度＝２：１になるようにし、Ａｌ濃度とＮ濃度の差分を１０２０ｃｍ−３から１０２２ｃｍ−３と増やすことで１０−５Ωｃｍ３程度から、１０−７Ωｃｍ３程度まで低減可能である。
さらに、２：１よりＡｌ濃度の割合が上がると、Ａｌ濃度：Ｎ濃度＝２：１より過剰なＡｌにより、元の深いアクセプタ準位が形成されることになる。そして、このアクセプタ準位がキャリア正孔を受け取ることになり、３量体によって形成された浅いアクセプタ準位が電子で埋まってしまう。Ａｌ濃度：Ｎ濃度＝２：１よりずれた分のＡｌは、単体で導入された場合に近いので、歪の緩和が困難である。したがって、図８に示すように、シート抵抗が急激に増加していくことになる。
図８では、ｐ型不純物のＡｌ（アルミニウム）を、Ｎを共ドープしない場合に固溶限近傍まで入れた場合のシート抵抗（この場合は約１０ＫΩ／□）を比較対象とし、Ａｌ濃度：Ｎ濃度＝２：１からずらした場合にどのようにシート抵抗の値が変化するかを示している。
３量体構造が出来たＮ濃度／Ａｌ濃度＝０．５を中心に考えることにする。Ｎ濃度／Ａｌ濃度を０．４７以上、０．６０（８×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、つまり、ｐ型不純物に対し、ｎ型不純物を４７％〜６０％入れた場合、Ｎを共ドープしない場合のシート抵抗に比較して２桁落ちのシート抵抗となり、非常に有効である。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４７程度で、８×１０１９ｃｍ−３相当のキャリアとなる。
そこから幅を両側に広げて、Ｎ濃度／Ａｌ濃度を０．４５以上、０．７５（５×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）以下とした場合、すなわち、ＮをＡｌに対し４５％〜７５％入れた場合、２桁落ちからその３倍程度の大きさとなる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４５程度で、５×１０１９ｃｍ−３相当のキャリアとなる。さらに幅を広げて、Ｎ濃度／Ａｌ濃度を０．４０より大きく０．９５（１×１０１９ｃｍ−３以上のキャリアが１００％自由キャリアとなる）より小さくした場合、すなわち、ＮをＡｌに対し４０％〜９５％入れた場合、１桁落ちのシート抵抗となる。０．５未満では、浅い準位が減少し、かつ、歪が入るので、自由キャリア数が減り、０．４０程度で、１×１０１９ｃｍ−３相当のキャリアとなる。
ＮをＡｌに対して５０％以上入れた側の方が特性がよいのは、歪が緩和するためである。それに対し、Ｎが５０％未満の場合、１つのＮに対し２つのＡｌがクラスター化して３量体が形成された状態が５０％の状態であり、そこに更にＡｌが存在することになる。つまり、３量体になれないＡｌがあるので、その分だけ歪が溜まることになる。こうして、５０％を割った場合は、歪が急激に発生して、格子欠陥が増加することになる。このため、歪が緩和できる５０％以上の場合に比較して、５０％未満の場合の方が、シート抵抗が急激に悪化する。
なお、Ｎ濃度／Ａｌ濃度＝０．９９５で、キャリア数が共ドープしない場合とほぼ同等になる。２×１０２０ｃｍ−３の０．５％分の１×１０１８ｃｍ−３以上のキャリアが１００％自由キャリアとなるので、従来のＡｌドープのシート抵抗が実現可能となる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。また、Ｎ濃度／Ａｌ濃度＝０．３３、すなわちＡｌ濃度：Ｎ濃度＝３：１の場合、キャリア正孔がすべて、３量体によって形成される浅いアクセプタ準位ではなく、余剰のＡｌで形成される深いアクセプタ準位に受け取られことになる。このため、シート抵抗が共ドープしない場合と、およそ一致することになる。したがって、共ドープの抵抗低減効果が得られるのは、Ｎ濃度／Ａｌ濃度を０．３３より大きく０．９９５より小さくした場合、すなわち、ＮをＡｌに対し３３％〜９９．５％入れた場合となる。誤差も考えると、３３％より大きく、１００％未満と考えればよい。
共ドープしない場合には、１×１０１８ｃｍ−３以下の低濃度の不純物を使った低抵抗ＳｉＣ半導体材料は存在し難い。しかし、共ドープによれば、３量体を形成することで、浅い準位が形成され、キャリア数が増加する。したがって、少量の不純物でも低抵抗化が可能である。
以上のように、ｐ型不純物とｎ型不純物を適切な割合で共ドープすることにより、少なくとも２つの顕著な効果が得られることになる。
第一に、歪が緩和して、歪の少ないＳｉＣを形成可能である。共ドープしない場合に比べて、歪が少なくなり、欠陥が少なく、多くの不純物を導入することが可能になる。すなわち、不純物の固溶限を高くすることができる。したがって、シート抵抗が低減し、比抵抗が低減し、コンタクト抵抗が低減する。イオン注入法であれ、エピタキシャル成長法であれ、欠陥が少なくなるので、不純物の高ドーズ化が可能となる。
第二に、浅い準位を形成することが可能となる。共ドープしない場合と比較して、少ない不純物を用いるだけで、低抵抗な材料を作成することが可能になる。あるいは、同じ不純物量の場合に、桁違いに小さいシート抵抗が得られることになる。エピタキシャル成長にて形成可能な低ドーズの領域を考えた時、共ドープを用いない場合、高抵抗になってしまう。しかし、共ドープを使えば、低抵抗なＳｉＣを形成することが可能となる。これにより、より低オン抵抗のＳｉＣ半導体装置を製造することも可能となる。
次に、本実施形態のＳｉＣエピタキシャルウェハの製造方法について説明する。まず、本実施形態のＳｉＣエピタキシャルウェハの製造方法に用いられる製造装置について、説明する。
図９は、本実施形態の気相成長装置の模式断面図である。本実施形態の気相成長装置は、枚葉型のエピタキシャル成長装置である。
図９に示すように、本実施形態のエピタキシャル成長装置は、例えばステンレス製で円筒状中空体の反応室１０を備えている。そして、この反応室１０上部に配置され、反応室１０内に、ソースガス等のプロセスガスを供給するガス供給部１２を備えている。
また、反応室１０内のガス供給部１２下方に設けられ、半導体ウェハ（基板）Ｗを載置可能な支持部１４を備えている。支持部１４は、例えば、中心部に開口部が設けられる環状ホルダー、または、半導体ウェハＷ裏面のほぼ全面に接する構造のサセプタである。
また、支持部１４をその上面に配置し回転する回転体ユニット１６を、支持部１４下方に備えている。また、支持部１４に載置されたウェハＷを輻射熱により加熱する加熱部１８としてヒーターを、支持部１４下方に備えている。
ここで、回転体ユニット１６は、その回転軸２０が、下方に位置する回転駆動機構２２に接続される。そして、回転駆動機構２２により、半導体ウェハＷをその中心を回転中心として、例えば、３００ｒｐｍ〜１０００ｒｐｍの高速回転させることが可能となっている。
また、円筒状の回転軸２０は中空の回転体ユニット１６内を排気するための真空ポンプ（図示せず）に接続される。真空ポンプの吸引により、半導体ウェハＷが支持部１４に真空吸着する構成になっていてもよい。なお、回転軸２０は、反応室１０の底部に真空シール部材を介して回転自在に設けられている。
そして、加熱部１８は、回転軸２０の内部に貫通する支持軸２４に固定される支持台２６上に固定して設けられる。この支持台２６には半導体ウェハＷを環状ホルダー１４から脱着させるための、例えば突き上げピン（図示せず）が設けられている。
さらに、半導体ウェハＷ表面等でソースガスが反応した後の反応生成物および反応室１０の残留ガスを反応室１０外部に排出するガス排出部２８を、反応室１０底部に備える。なお、ガス排出部２８は真空ポンプ（図示せず）に接続してある。
そして、本実施形態のエピタキシャル成長装置は、反応室１０にＳｉ（シリコン）のソースガスを供給する第１のガス供給路３１と、反応室１０にＣ（炭素）のソースガスを供給する第２のガス供給路３２と、反応室１０にＮ（窒素）のソースガスを供給する第３のガス供給路３３と、反応室にＡｌ（アルミニウム）のソースガスを供給する第４のガス供給路３４を備える。
第１のガス供給路３１は第１のガス供給源４１に、第２のガス供給路３２は第２のガス供給源４２に、第３のガス供給路３３は第３のガス供給源４３に、第４のガス供給路３４は第４のガス供給源４４に、接続されている。第１ないし第４のガス供給源は４１〜４４は、例えば、それぞれのソースガスが充填されたガスボンベまたは容器である。
Ｓｉ（シリコン）のソースガスは、例えば、水素ガス（Ｈ２）をキャリアガスとするモノシラン（ＳｉＨ４）である。また、Ｃ（炭素）のソースガスは、例えば、水素ガスをキャリアガスとするプロパン（Ｃ３Ｈ８）である。また、Ｎ（窒素）のソースガスは、例えば、窒素ガス（Ｎ２）である。そして、Ａｌ（アルミニウム）のソースガスは、例えば、水素ガス（Ｈ２）でバブリングされ、水素ガス（Ｈ２）をキャリアガスとするトリメチルアルミニウム（ＴＭＡ）である。
さらに、本実施形態の気相成長装置は第１のガス供給源４１に接続されＳｉ（シリコン）のソースガスの流量を調整するマスフローコントローラ５１と、第２のガス供給源４２に接続されＣ（炭素）のソースガスの流量を調整するマスフローコントローラ５２と、第３のガス供給源４３に接続されＮ（窒素）のソースガスの流量を調整するマスフローコントローラ（第１の調節部）５３と、第４のガス供給源４４に接続されＡｌ（アルミニウム）のソースガスの流量を調整するマスフローコントローラ（第２の調節部）５４を備える。
そして、第１の調節部５３と第２の調節部５４に流量を指定する制御信号を与える制御信号生成部６０を備える。第１の調節部５３と第２の調節部５４と、制御信号生成部６０が、ＮのソースガスとＡｌのソースガスとの流量を所望の流量となるよう調整する制御部を構成する。
制御信号生成部６０は、例えば、成膜されるＳｉＣ中のＮとＡｌの濃度比を実現するＮのソースガスとＡｌのソースガスの流量を演算する機能を備えたコンピュータである。例えば、制御信号生成部６０に、外部入力装置から入力される実現すべきＳｉＣ中のＮとＡｌの濃度比を基に、ＮのソースガスとＡｌのソースガスに要求される流量を演算して制御信号を生成する。
なお、制御部は、第１の調節部５３と第２の調節部５４自身が、上記制御信号生成部６０の機能を備える構成とすることも可能である。
本実施形態の気相成長装置によれば、ｎ型不純物であるＮ（窒素）のソースガスとｐ型不純物であるＡｌ（アルミニウム）のソースガスとを同時に供給してＳｉＣを成膜することが可能となる。したがって、ｎ型不純物であるＮ（窒素）とｐ型不純物であるＡｌ（アルミニウム）が共ドープされたエピタキシャルＳｉＣ膜を成膜することが可能となる。
さらに、ＮのソースガスとＡｌのソースガスとの流量を調整する制御部によって、ＮのソースガスとＡｌのソースガスとの流量を所望の流量に制御することが可能となる。したがって、成長するＳｉＣ中のＡｌの濃度とＮの濃度の比を所望の比率に制御することが可能である。
このように、ｎ型不純物であるＮ（窒素）とｐ型不純物であるＡｌ（アルミニウム）が所定の比率で共ドープされることにより、低抵抗なＳｉＣが実現される。
特に、制御部が、成長するＳｉＣ中のＮの濃度のＡｌの濃度に対する比が０．３３より大きく１．０より小さく、または、成長するＳｉＣ中のＡｌの濃度のＮの濃度に対する比が０．４０より大きく０．９５より小さくなるようＡｌのソースガスとＮのソースガスとの流量を調整する構成となっていることが望ましい。
次に、本実施形態の気相成長装置を用いたＳｉＣエピタキシャルウェハの製造方法について、図９を参照しつつ説明する。
本実施形態のＳｉＣエピタキシャルウェハの製造方法は、反応室内で、ＳｉＣ基板に、Ｓｉ（シリコン）のソースガス、Ｃ（炭素）のソースガス、ｎ型不純物のソースガス、および、ｐ型不純物のソースガスを同時に供給してｐ型ＳｉＣを成長させる。ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、成長するｐ型ＳｉＣ中の組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さくなるようｐ型不純物のソースガスとｎ型不純物のソースガスの量（流量）を制御する。
また、本実施形態の製造方法で成膜されるｐ型のＳｉＣエピタキシャル層の元素Ａの濃度は、例えば、１×１０１５ｃｍ−３以上１×１０２２ｃｍ−３以下の範囲である。
例えば、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）の第１の組み合わせの場合、元素Ａが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）から選ばれる１種の元素であってもかまわない。また、Ａｌ（元素Ａ１）とＧａ（元素Ａ２）等の２種の元素、あるいは、Ａｌ（元素Ａ１）、Ｇａ（元素Ａ２）、Ｉｎ（元素Ａ３）の３種の元素で構成されていてもかまわない。複数の元素の場合、２種または３種の元素をあわせて組み合わせを構成する元素Ａと考え、上記元素Ｄの濃度の元素Ａの濃度に対する比、元素Ａの濃度の条件が充足されれば良い。
また、第１の組み合わせと第２の組み合わせの両者が共存することも可能である。しかし、上記元素Ｄの濃度の元素Ａの濃度に対する比、元素Ａの濃度の条件は、すくなくとも、第１の組み合わせ、第２の組み合わせのいずれか一方を構成する元素で充足されなければならない。いいかえれば、第１の組み合わせと第２の組み合わせは、個別に元素比、元素濃度を満たさなければならない。これは、第１の組み合わせの不純物と第２の組み合わせの不純物の間では、３量体が形成されないためである。
以下、元素ＡがＡｌ（アルミニウム）、元素ＤがＮ（窒素）である場合を例に説明する。
まず、反応室１０内の支持部１４にＳｉＣ基板Ｗを載置する。ＳｉＣ基板Ｗは、例えば、ｎ型不純物としてＰ（リン）またはＮ（窒素）を不純物濃度５×１０１８ｃｍ−３程度含み、例えば、厚さ３００μｍであり、４Ｈ−ＳｉＣの低抵抗のｎ＋型のＳｉＣ基板である。
ここで、例えば、反応室１０のウェハ出入口のゲートバルブ（図示せず）を開きハンドリングアームにより、ロードロック室内のＳｉＣ基板Ｗを反応室１０内に搬送する。そして、ＳｉＣ基板Ｗは例えば突き上げピン（図示せず）を介して支持部１４に載置され、ハンドリングアームはロードロック室に戻され、ゲートバルブは閉じられる。
そして、図示しない真空ポンプを作動して反応室１０内のガスをガス排出部２８から排気して所定の真空度にする。ここで、支持部１４に載置したＳｉＣ基板Ｗは、加熱部１８により所定温度に予備加熱している。さらに、加熱部１８の加熱出力を上げて半導体ウェハＷをＳｉＣのエピタキシャル成長温度に昇温させる。成長温度は、例えば、１６００℃〜１７５０℃である。
そして、上記真空ポンプによる排気を続行すると共に、回転体ユニット１６を所要の速度で回転させる。そして、第１ないし第４のガス供給源４１〜４４から供給され、マスフローコントローラ５１〜５２で流量を調整されたＳｉ（シリコン）、Ｃ（炭素）、Ｎ（窒素）、Ａｌ（アルミニウム）のソースガスを混合して、ガス供給部１２から噴出する。なお、ソースガスは、例えば、それぞれ異なるノズルから反応室内に噴出され、反応室で混合してもかまわない。
Ｓｉ（シリコン）のソースガスは、例えば、水素ガス（Ｈ２）をキャリアガスとするモノシラン（ＳｉＨ４）である。また、Ｃ（炭素）のソースガスは、例えば、水素ガスをキャリアガスとするプロパン（Ｃ３Ｈ８）である。また、Ｎ（窒素）のソースガスは、例えば、水素ガスで希釈された窒素ガス（Ｎ２）である。そして、Ａｌ（アルミニウム）のソースガスは、例えば、水素ガス（Ｈ２）でバブリングされ、水素ガス（Ｈ２）をキャリアガスとするトリメチルアルミニウム（ＴＭＡ）である。
ソースガスを供給する際、制御信号生成部６０で、成長するｐ型ＳｉＣ中のＮの濃度のＡｌの濃度に対する比（Ｎ濃度／Ａｌ濃度）が０．３３より大きく１．０より小さくなるよう流量が規定された制御信号が生成される。
ガス供給部１２から、噴出されたＳｉ（シリコン）、Ｃ（炭素）、Ｎ（窒素）、Ａｌ（アルミニウム）のソースガスの混合ガスは、ＳｉＣ基板Ｗ上に整流状態で供給される。これにより、ＳｉＣ基板Ｗ表面に、ｐ型ＳｉＣの単結晶膜がエピタキシャル成長により形成される。
そして、エピタキシャル成長終了時には、ガス供給部１２からのソースガスの噴出を停止し、ＳｉＣ基板Ｗ上へのソースガスの供給が遮断され、単結晶膜の成長が終了される。
成膜後は、半導体ウェハＷの降温を始める。ここでは、例えば、回転体ユニット１６の回転を停止させ、単結晶膜が形成されたＳｉＣ基板Ｗを支持部１２に載置したままにして、加熱部１６の加熱出力を初期値に戻し、予備加熱の温度、例えば６００℃以下に低下するよう調整する。
次に、ＳｉＣ基板Ｗが所定の温度に安定した後、例えば突き上げピンによりＳｉＣ基板Ｗを支持部１４から脱着させる。そして、再びゲートバルブを開いてハンドリングアームを挿入し、その上にＳｉＣ基板Ｗを載せる。そして、ＳｉＣ基板Ｗを載せたハンドリングアームをロードロック室に戻す。
以上のようにして、一回の半導体ウェハＷに対する成膜が終了し、例えば、引き続いて他のＳｉＣ基板Ｗに対する成膜を上述したのと同一のプロセスシーケンスに従って行うことも可能である。
本実施形態の製造方法で成膜されるｐ型ＳｉＣのＡｌ（アルミニウム）濃度は、例えば、１×１０１５ｃｍ−３以上１×１０２２ｃｍ−３以下の範囲である。本実施形態の気相成長方法によれば、ＮとＡｌが所定の割合で共ドープされる。これにより、Ａｌの固溶限が上がり、かつ、アクセプタ準位が浅くなり、低抵抗なｐ型ＳｉＣが実現される。さらに、欠陥の発生が抑制され高品質なｐ型ＳｉＣが実現される。
本実施形態では、ｐ型ＳｉＣの成長を気相から行っている。気相中での拡散は固相中に比べると遥かに大きいため、ＮとＡｌの相互作用が固相中よりも生じやすい、したがって、ＳｉＣ中での３量体形成が生じやすい。よって、共ドープによる効果の発現が促進される。
特に、本実施形態は、イオン注入での共ドープでは３量体が形成しにくいＡｌの濃度が比較的低い範囲、すなわち、Ａｌの濃度が１×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下の範囲でも、共ドープの効果の発現を促進することが出来る。
特に、Ａｌの濃度が１×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下の低濃度の範囲では、アクセプタ準位が浅くできることで、アクセプタ準位が深い共ドープを行わない場合と比較して、ＳｉＣとしての耐圧を維持した状態で低抵抗化を実現することが可能となる。
なお、より低抵抗なｐ型ＳｉＣを形成する観点から、成長するｐ型ＳｉＣ中のＮの濃度のＡｌの濃度に対する比が０．４０より大きく０．９５より小さくなるようＡｌのソースガスとＮのソースガスとの流量を調整することが望ましい。さらに、Ｎの濃度のＡｌの濃度に対する比が０．４５以上０．７５以下となるようＡｌのソースガスとＮのソースガスとの流量を調整することが望ましい。そして、Ｎの濃度のＡｌの濃度に対する比が０．４７以上０．６０以下となるようＡｌのソースガスとＮのソースガスとの流量を調整することが一層望ましい。
本実施形態では、ＳｉＣ基板としてｎ＋型基板を例に説明したが、ＳｉＣ基板はｎ＋型基板に限られるものではない。ｎ型基板、ｎ-型基板、ｐ＋型基板、ｐ型基板、ｐ-型基板のいずれも適用することが可能である。
また、本実施形態では、ＳｉＣ基板１００上に、ｐ型のＳｉＣエピタキシャル層１０２が一層設けられる単純な構造を例に説明したが、ＳｉＣ基板１００とｐ型のＳｉＣエピタキシャル層１０２との間に、ｐ型またはｎ型の他のＳｉＣエピタキシャル層が一層または複数層挟まれる構成であっても、ｐ型のＳｉＣエピタキシャル層１０２上にｐ型またはｎ型の他のＳｉＣエピタキシャル層が一層または複数層形成される構成であってもかまわない。
（第２の実施形態）
本実施形態のＳｉＣエピタキシャルウェハは、ＳｉＣ基板とｐ型の第１のＳｉＣエピタキシャル層との間に設けられるｎ型の第２のＳｉＣエピタキシャル層と、ｎ型の第２のＳｉＣエピタキシャル層と、第１のＳｉＣエピタキシャル層との間に設けられ、ｐ型不純物の濃度が、第１のＳｉＣエピタキシャル層よりも低いｐ型の第３のＳｉＣエピタキシャル層を、さらに備える。そして、ＳｉＣ基板がｎ型で、ＳｉＣ基板のｎ型不純物の濃度が、第２のＳｉＣエピタキシャル層よりも高く、ｐ型の第１のＳｉＣエピタキシャル層の元素Ａの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。上記構成以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
図１０は、本実施形態のＳｉＣエピタキシャルウェハの模式断面図である。本実施形態のＳｉＣエピタキシャルウェハは、例えば、ＰｉＮダイオード製造用のＳｉＣエピタキシャルウェハである。
本実施形態のＳｉＣエピタキシャルウェハは、ｎ＋型のＳｉＣ基板１００上に、ｎ型のＳｉＣエピタキシャル層１０４、ｎ−型のＳｉＣエピタキシャル層（第２のＳｉＣエピタキシャル層）１０６、ｐ型のＳｉＣエピタキシャル層（第３のＳｉＣエピタキシャル層）１０８、ｐ＋型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）１０２が積層された構造となっている。
ｎ＋型のＳｉＣ基板１００は、例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度が５×１０１７以上５×１０１９ｃｍ−３以下の、４Ｈ−ＳｉＣ基板である。表面は、例えば、（０００１）面に対し０．２度〜１０度傾斜する面である。ＳｉＣ基板１００の不純物濃度は、ｎ−型のＳｉＣエピタキシャル層（第２のＳｉＣエピタキシャル層）１０６の不純物濃度より高い。
ｎ＋型のＳｉＣ基板１００は、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の前記元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい、ことが望ましい。これにより、抵抗が低くなり、欠陥も低減されるからである。
ｎ型のＳｉＣエピタキシャル層１０４は、ｎ＋型のＳｉＣ基板１００とｎ−型のＳｉＣエピタキシャル層１０６との間の歪を緩和するためのバッファ層である。例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度は５×１０１７以上５×１０１８ｃｍ−３以下である。不純物濃度は、ｎ＋型のＳｉＣ基板１００より低く、ｎ−型のＳｉＣエピタキシャル層（第２のＳｉＣエピタキシャル層）１０６よりも高い。Ｎの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。
ｎ型のＳｉＣエピタキシャル層１０４は、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい、ことが望ましい。これにより、抵抗が低くなり、欠陥も低減されるからである。また、ｎ型のＳｉＣエピタキシャル層１０４に形成される三量体によるピン止め効果により、ｎ型のＳｉＣエピタキシャル層１０４中のＢＰＤ（Ｂａｓｉａｌ Ｐｌａｎｅ Ｄｅｆｅｃｔ）が、ｎ−型のＳｉＣエピタキシャル層１０６に伸びることを抑制する。したがって、特性に優れた半導体装置を製造することが可能になる。
ｎ−型のＳｉＣエピタキシャル層（第２のＳｉＣエピタキシャル層）１０６は、例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度が１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。Ｎの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。
ｎ−型のＳｉＣエピタキシャル層１０６は、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい、ことが望ましい。これにより、抵抗が低くなり、欠陥も低減されるからである。
ｐ型のＳｉＣエピタキシャル層（第３のＳｉＣエピタキシャル層）１０８は、例えば、Ａｌ（アルミニウム）をｐ型不純物として含み、不純物濃度が１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下である。ｐ型のＳｉＣエピタキシャル層１０８の不純物濃度は、ｐ＋型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）１０２よりも低い。
ｐ型のＳｉＣエピタキシャル層１０８は、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい、ことが望ましい。これにより、抵抗が低くなり、欠陥も低減されるからである。
ｐ＋型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）１０２は、例えば、Ａｌ（アルミニウム）をｐ型不純物として含み、不純物濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。不純物濃度は１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下、さらには１×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下であることが、抵抗を低くする観点から望ましい。Ａｌの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。
ｐ＋型のＳｉＣエピタキシャル層１０２は、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい。
ｐ＋型のＳｉＣエピタキシャル層１０２中の元素Ａの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。元素Ａの濃度は１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下、さらには１×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下であることが、抵抗を低くする観点から望ましい。元素Ａの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。
ｐ＋型のＳｉＣエピタキシャル層１０２中の元素Ｄの濃度の元素Ａの濃度に対する比が、０．４０より大きく０．９５より小さいこと、元素Ａのアクセプタ準位が１５０ｍｅＶ以下であること、元素Ｄの９０％以上が元素Ａの最近接の格子位置にあることが、抵抗を低くする観点から望ましい。
本実施形態のＳｉＣエピタキシャルウェハは、ＳｉＣエピタキシャル層の抵抗が低く、欠陥が少ない。したがって、本実施形態のＳｉＣエピタキシャルウェハを用いれば、性能が高く、信頼性に優れた半導体装置を製造することが可能となる。
（第３の実施形態）
本実施形態の半導体装置は、ｎ型の第１のＳｉＣエピタキシャル層と、ＳｉＣエピタキシャル層上に設けられ、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さく、組み合わせを構成する元素Ａの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｐ型の第２のＳｉＣエピタキシャル層と、第２のＳｉＣエピタキシャル層上に設けられた第１の電極と、第１のＳｉＣエピタキシャル層の第１の電極と反対側に設けられた第２の電極と、第１の電極の両側に設けられ、第２のＳｉＣエピタキシャル層表面から第１のＳｉＣエピタキシャル層に達する溝部、を備える。
本実施形態の半導体装置は、メサ型のＰｉＮダイオードである。本実施形態のＰｉＮダイオードは、例えば、第２の実施形態のＳｉＣエピタキシャルウェハを用いて製造される。第２の実施形態と重複する内容については一部記述を省略する。
図１１は、本実施形態の半導体装置の模式断面図である。
このＰｉＮダイオードは、第１と第２の面を有するｎ+型ＳｉＣ基板（炭化珪素基板）１００を備えている。図１１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
ＳｉＣ基板１００は例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度が５×１０１７以上５×１０１９ｃｍ−３以下の、４Ｈ−ＳｉＣ基板である。第１の面は、例えば、（０００１）面に対し０．２度〜１０度傾斜する面である。
このＳｉＣ基板１００の第１の面上にはｎ型ＳｉＣエピタキシャル層１０４が形成されている。ｎ型のＳｉＣエピタキシャル層１０４は、ｎ＋型のＳｉＣ基板１００とｎ−型のＳｉＣエピタキシャル層１０６との間の歪を緩和するためのバッファ層である。
例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度は５×１０１７以上５×１０１８ｃｍ−３以下である。ｎ型ＳｉＣエピタキシャル層１０４の膜厚は、例えば、０．５〜１０μｍ程度である。
ｎ型ＳｉＣエピタキシャル層１０４には、Ａｌ（アルミニウム）とＮ（窒素）が共ドープされていることが望ましい。そして、Ａｌの濃度のＮの濃度に対する比が、０．４０より大きく０．９５より小さいことが望ましい。
ｎ型ＳｉＣエピタキシャル層１０４上には、ｎ−型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）１０６が形成される。ｎ−型のＳｉＣエピタキシャル層１０６は、例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度が１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。ｎ−型のＳｉＣエピタキシャル層１０６の膜厚は、例えば５〜１００μｍ程度である。
ｎ−型のＳｉＣエピタキシャル層１０６には、Ａｌ（アルミニウム）とＮ（窒素）が共ドープされていることが望ましい。そして、Ａｌの濃度のＮの濃度に対する比が、０．４０より大きく０．９５より小さいことが望ましい。
ｎ−型のＳｉＣエピタキシャル層１０６上には、ｐ型のＳｉＣエピタキシャル層（第３のＳｉＣエピタキシャル層）１０８が形成される。ｐ型のＳｉＣエピタキシャル層１０８は、例えば、Ａｌ（アルミニウム）をｐ型不純物として含み、不純物濃度が１×１０１６ｃｍ−３以上１×１０１８ｃｍ−３以下である。ｐ型のＳｉＣエピタキシャル層１０８の膜厚は、例えば、０．２〜３μｍ程度である。
ｐ型のＳｉＣエピタキシャル層１０８には、Ａｌ（アルミニウム）とＮ（窒素）が共ドープされていることが望ましい。そして、Ｎの濃度のＡｌの濃度に対する比が、０．３３より大きく１．０より小さいことが望ましい。
ｐ型のＳｉＣエピタキシャル層１０８上には、ｐ＋型のＳｉＣエピタキシャル層（第２のＳｉＣエピタキシャル層）１０２が形成される。ｐ＋型のＳｉＣエピタキシャル層１０２は、例えば、Ａｌ（アルミニウム）をｐ型不純物として含み、不純物濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。不純物濃度は１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下、さらには不純物濃度は１×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下であることが、抵抗を低くする観点から望ましい。Ａｌの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。
ｐ＋型のＳｉＣエピタキシャル層１０２は、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ｄの濃度の元素Ａの濃度に対する比が０．３３より大きく１．０より小さい。
ｐ＋型のＳｉＣエピタキシャル層１０２中の元素Ａの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下である。元素Ａの濃度は１×１０１９ｃｍ−３以上１×１０２２ｃｍ−３以下、さらには１×１０２０ｃｍ−３以上１×１０２２ｃｍ−３以下であることが、ｐ＋型のＳｉＣエピタキシャル層１０２の比抵抗および電極とのコンタクト抵抗を低くする観点から望ましい。元素Ａの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。
ｐ＋型のＳｉＣエピタキシャル層１０２の膜厚は、例えば、０．２〜１μｍ程度である。
そして、ｐ＋型のＳｉＣエピタキシャル層１０２と電気的に接続される導電性のアノード電極（第１の電極）１９４を備えている。アノード電極９４は、例えば、Ｎｉ（ニッケル）のバリアメタル層１９４ａと、バリアメタル層１９４ａ上のＡｌのメタル層１９４ｂとで構成される。
また、ＳｉＣ基板１００の第２の面側には、導電性のカソード電極（第２の電極）１９６が形成されている。カソード電極１９６は、例えば、Ｎｉである。
ＰｉＮダイオードは、第１の電極１９４の両側に設けられ、第２のＳｉＣエピタキシャル層１０２表面から第１のＳｉＣエピタキシャル層１０６に達する溝部１９８が設けられている。溝部１９８は、例えば、図示しない酸化膜で埋め込まれる。溝部１９８を設けることにより、リーク電流を低減し、高耐圧のＰｉＮダイオードが実現される。
本実施形態によれば、ｐ＋型のＳｉＣエピタキシャル層１０２が共ドープのｐ型不純物層となっている。したがって、低い抵抗が実現される。また、ｐ＋型のＳｉＣエピタキシャル層１０２とアノード電極（第１の電極）１９４のコンタクト抵抗が低減される。したがって、順方向電流の大きいＰｉＮダイオードが実現される。
また、ｐ＋型のＳｉＣエピタキシャル層１０２中の欠陥も低減され、安定した順方向降下電圧（Ｖｆ）および逆方向の降伏耐圧を備えるＰｉＮダイオードが実現される。
（第４の実施形態）
本実施形態のＳｉＣエピタキシャルウェハは、ＳｉＣ基板と、ＳｉＣ基板上に設けられ、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい、ｎ型の第１のＳｉＣエピタキシャル層を、備える。
図１２は、本実施形態のＳｉＣエピタキシャルウェハの模式断面図である。本実施形態のＳｉＣエピタキシャルウェハは、ＳｉＣ基板２００上に、ｎ型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２を備えている。
ＳｉＣ基板２００は、例えば、ｎ＋型の単結晶ＳｉＣ基板である。例えば、表面が０．２度〜１０度のオフ角で（０００１）面から傾斜する４Ｈ−ＳｉＣの基板である。ｎ型不純物は、例えば、Ｎ（窒素）であり、不純物濃度は、例えば、５×１０１７ｃｍ−３以上５×１０１９ｃｍ−３以下である。
ｎ型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２は、エピタキシャル成長によって形成される。ｎ型のＳｉＣエピタキシャル層２０２は、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい。
ｎ型のＳｉＣエピタキシャル層２０２中の、ｎ型不純物濃度、すなわち、元素Ｄの濃度は、例えば、１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下の範囲である。
本実施形態のＳｉＣエピタキシャルウェハは、上記構成により、低抵抗なｎ型のＳｉＣエピタキシャル層を実現する。なお、ｎ型不純物とｐ型不純物が共ドープされることによる作用や効果については、第１の実施形態と重複するため記述を省略する。
また、ｎ型のＳｉＣエピタキシャル層２０２中の、元素Ａの濃度の元素Ｄの濃度に対する比が、０．４５以上０．７５以下であること、元素Ｄのドナー準位が４０ｍｅＶ以下であること、元素Ａの９０％以上が元素Ｄの最近接の格子位置にあることが、抵抗を低くする観点から望ましい。
次に、本実施形態のＳｉＣエピタキシャルウェハの製造方法について説明する。
本実施形態のＳｉＣエピタキシャルウェハの製造方法は、反応室内で、ＳｉＣ基板に、Ｓｉ（シリコン）のソースガス、Ｃ（炭素）のソースガス、ｎ型不純物のソースガス、および、ｐ型不純物のソースガスを同時に供給してｐ型ＳｉＣを成長させる。ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、成長するｐ型ＳｉＣ中の組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さくなるようｐ型不純物のソースガスとｎ型不純物のソースガスの量（流量）を制御する。
また、本実施形態の製造方法で成膜されるｎ型のＳｉＣエピタキシャル層の元素Ｄの濃度は、例えば、１×１０１５ｃｍ−３以上１×１０２２ｃｍ−３以下の範囲である。
例えば、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）の第１の組み合わせの場合、元素Ａが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）から選ばれる１種の元素であってもかまわない。また、Ａｌ（元素Ａ１）とＧａ（元素Ａ２）等の２種の元素、あるいは、Ａｌ（元素Ａ１）、Ｇａ（元素Ａ２）、Ｉｎ（元素Ａ３）の３種の元素で構成されていてもかまわない。複数の元素の場合、２種または３種の元素をあわせて組み合わせを構成する元素Ａと考え、上記元素Ａの濃度の元素Ｄの濃度に対する比、元素Ｄの濃度の条件が充足されれば良い。
また、第１の組み合わせと第２の組み合わせの両者が共存することも可能である。しかし、上記元素Ａの濃度の元素Ｄの濃度に対する比、元素Ｄの濃度の条件は、すくなくとも、第１の組み合わせ、第２の組み合わせのいずれか一方を構成する元素で充足されなければならない。いいかえれば、第１の組み合わせと第２の組み合わせは、個別に元素比、元素濃度を満たさなければならない。これは、第１の組み合わせの不純物と第２の組み合わせの不純物の間では、後に詳述する３量体が形成されないためである。
以下、元素ＡがＡｌ（アルミニウム）、元素ＤがＮ（窒素）である場合を例に説明する。
本実施形態のＳｉＣエピタキシャルウェハの製造方法は、第１の実施の形態のｐ型のＳｉＣエピタキシャル層の気相成長方法に対して、Ｎ（窒素）のソースガス、Ａｌ（アルミニウム）のソースガスの流量が異なる点で、相違する。第１の実施形態のｐ型ＳｉＣの気相成長方法と重複する点については記述を省略する。
ソースガスを供給する際、制御信号生成部６０で、成長するｎ型ＳｉＣ中のＡｌの濃度のＮの濃度に対する比（Ａｌ濃度／Ｎ濃度）が０．４０より大きく０．９５より小さくなるよう流量が規定された制御信号が生成される。
ｎ型ＳｉＣの気相成長では、ガス供給部１２から、噴出されたＳｉ（シリコン）、Ｃ（炭素）、Ｎ（窒素）、Ａｌ（アルミニウム）のソースガスの混合ガスは、ＳｉＣ基板Ｗ上に整流状態で供給される。これにより、ＳｉＣ基板Ｗ表面に、ｎ型ＳｉＣの単結晶膜がエピタキシャル成長により形成される。
本実施形態の気相成長方法で成膜されるｎ型ＳｉＣのＮ（窒素）濃度は、例えば、１×１０１５ｃｍ−３以上１×１０２２ｃｍ−３以下の範囲である。本実施形態の製造方法によれば、ＮとＡｌが所定の割合で共ドープされる。これにより、Ａｌの固溶限が上がり、かつ、アクセプタ準位が浅くなり、低抵抗なｎ型ＳｉＣが実現される。さらに、欠陥の発生が抑制され高品質なｎ型ＳｉＣが実現される。
本実施形態では、ｎ型ＳｉＣの成長を気相から行っている。気相中での拡散は固相中に比べると遥かに大きいため、ＮとＡｌの相互作用が固相中よりも生じやすい。したがって、ＳｉＣ中での３量体形成が生じやすい。よって、共ドープによる効果の発現が促進される。
特に、本実施形態は、イオン注入での共ドープでは３量体が形成しにくいＮの濃度が比較的低い範囲、すなわち、Ｎの濃度が１×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下の範囲でも、共ドープの効果の発現を促進することが出来る。
特に、Ｎの濃度が１×１０１５ｃｍ−３以上１×１０１８ｃｍ−３以下の低濃度の範囲では、ドナー準位が浅くできることで、ドナー準位が深い共ドープを行わない場合と比較して、ＳｉＣとしての耐圧を維持した状態で低抵抗化を実現することが可能となる。したがって、本実施形態では、例えば、縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や縦型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のドリフト層への応用に適したＳｉＣ膜が成膜可能である。
なお、より低抵抗なｎ型ＳｉＣを形成する観点から、成長するｎ型ＳｉＣ中のＡｌの濃度のＮの濃度に対する比が０．４５以上０．７５以下となるようＡｌのソースガスとＮのソースガスとの流量を調整することが望ましい。さらに、Ａｌの濃度のＮの濃度に対する比が０．４７以上０．６０以下となるようＡｌのソースガスとＮのソースガスとの流量を調整することが望ましい。
本実施形態では、ＳｉＣ基板としてｎ＋型基板を例に説明したが、ＳｉＣ基板はｎ＋型基板に限られるものではない。ｎ型基板、ｎ-型基板、ｐ＋型基板、ｐ型基板、ｐ-型基板のいずれも適用することが可能である。
また、本実施形態では、ＳｉＣ基板２００上に、ｎ型のＳｉＣエピタキシャル層２０２が一層設けられる単純な構造を例に説明したが、ＳｉＣ基板２００とｎ型のＳｉＣエピタキシャル層２０２との間に、ｐ型またはｎ型の他のＳｉＣエピタキシャル層が一層または複数層挟まれる構成であっても、ｐ型のＳｉＣエピタキシャル層１０２上にｐ型またはｎ型の他のＳｉＣエピタキシャル層が一層または複数層形成される構成であってもかまわない。
（第５の実施形態）
本実施形態のＳｉＣエピタキシャルウェハは、ＳｉＣ基板と第１のＳｉＣエピタキシャル層との間に設けられ、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい、ｎ型の第２のＳｉＣエピタキシャル層を、さらに備える。そして、ＳｉＣ基板がｎ型で、第２のＳｉＣエピタキシャル層のｎ型不純物の濃度がＳｉＣ基板より低く、かつ、第１のＳｉＣエピタキシャル層よりも高く、第１のＳｉＣエピタキシャル層中の元素Ｄの濃度が１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。上記構成以外は、第４の実施形態と同様である。したがって、第４の実施形態と重複する内容については、記述を省略する。
図１３は、本実施形態のＳｉＣエピタキシャルウェハの模式断面図である。本実施形態のＳｉＣエピタキシャルウェハは、例えば、縦型ＭＯＳＦＥＴ製造用のＳｉＣエピタキシャルウェハである。
本実施形態のＳｉＣエピタキシャルウェハは、ｎ＋型のＳｉＣ基板２００上に、ｎ型のＳｉＣエピタキシャル層（第２のＳｉＣエピタキシャル層）２０４、ｎ−型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２が積層された構造となっている。
ｎ＋型のＳｉＣ基板２００は、例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度が５×１０１７以上５×１０１９ｃｍ−３以下の、４Ｈ−ＳｉＣ基板である。表面は、例えば、（０００１）面に対し０．２度〜１０度傾斜する面である。ＳｉＣ基板２００の不純物濃度は、ｎ−型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２の不純物濃度より高い。
ｎ型のＳｉＣエピタキシャル層（第２のＳｉＣエピタキシャル層）２０４は、ｎ＋型のＳｉＣ基板２００とｎ−型のＳｉＣエピタキシャル層２０２との間の歪を緩和するためのバッファ層である。例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度は５×１０１７以上５×１０１８ｃｍ−３以下である。不純物濃度は、ｎ＋型のＳｉＣ基板２００より低く、ｎ−型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２よりも高い。ｎ型ＳｉＣエピタキシャル層２０４の膜厚は、例えば、０．５〜１０μｍ程度である。
ｎ型のＳｉＣエピタキシャル層２０４は、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい。これにより、抵抗が低くなり、欠陥も低減されるからである。また、ｎ型のＳｉＣエピタキシャル層２０４に形成される三量体によるピン止め効果により、ｎ型のＳｉＣエピタキシャル層２０４中のＢＰＤ（Ｂａｓｉａｌ Ｐｌａｎｅ Ｄｅｆｅｃｔ）が、ｎ−型のＳｉＣエピタキシャル層２０２に伸びることを抑制する。したがって、特性に優れた半導体装置を製造することが可能になる。
ｎ−型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２は、例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度が１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。ｎ−型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２の膜厚は、例えば５〜５０μｍ程度である。Ｎの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。
ｎ−型のＳｉＣエピタキシャル層２０２は、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい。これにより、抵抗が低くなり、欠陥も低減される。
なお、ｎ型のＳｉＣエピタキシャル層２０２中の、元素Ａの濃度の元素Ｄの濃度に対する比が、０．４５以上０．７５以下であること、元素Ｄのドナー準位が４０ｍｅＶ以下であること、元素Ａの９０％以上が元素Ｄの最近接の格子位置にあることが、抵抗を低くする観点から望ましい。
本実施形態のＳｉＣエピタキシャルウェハは、ＳｉＣエピタキシャル層の抵抗が低く、欠陥が少ない。したがって、本実施形態のＳｉＣエピタキシャルウェハを用いれば、性能が高く、信頼性に優れた半導体装置を製造することが可能となる。
（第６の実施形態）
本実施形態の半導体装置は、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい、ｎ型の第１のＳｉＣエピタキシャル層と、第１のＳｉＣエピタキシャル層の表面に設けられたｐ型の第１のＳｉＣ領域と、第１のＳｉＣ領域の表面に形成されるｎ型の第２のＳｉＣ領域と、第１のＳｉＣエピタキシャル層、第１のＳｉＣ領域の表面に連続的に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、第２のＳｉＣ領域上に設けられた第１の電極と、第１のＳｉＣエピタキシャル層の第１の電極と反対側に設けられた第２の電極と、を備える。
本実施形態の半導体装置は、縦型のＭＯＳＦＥＴである。本実施形態のＭＯＳＦＥＴは、第５の実施形態のＳｉＣエピタキシャルウェハを用いて製造される。第５の実施形態と重複する内容については一部記述を省略する。
図１４は、本実施形態で製造される半導体装置の模式断面図である。このＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）は、例えば、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
このＭＯＳＦＥＴは、第１と第２の面を備えるＳｉＣ基板（炭化珪素基板）２００を備えている。図１４においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
ｎ＋型のＳｉＣ基板２００は、例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度が５×１０１７以上５×１０１９ｃｍ−３以下の、４Ｈ−ＳｉＣ基板である。表面は、例えば、（０００１）面に対し０．２度〜１０度傾斜する面である。ＳｉＣ基板２００の不純物濃度は、ｎ−型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２の不純物濃度より高い。
このＳｉＣ基板２００の第１の面上には、ｎ型のＳｉＣエピタキシャル層（第２のＳｉＣエピタキシャル層）２０４が形成されている。ｎ型のＳｉＣエピタキシャル層（第２のＳｉＣエピタキシャル層）２０４は、ｎ＋型のＳｉＣ基板２００とｎ−型のＳｉＣエピタキシャル層２０２との間の歪を緩和するためのバッファ層である。例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度は５×１０１７以上５×１０１８ｃｍ−３以下である。不純物濃度は、ｎ＋型のＳｉＣ基板２００より低く、ｎ−型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２よりも高い。ｎ型ＳｉＣエピタキシャル層２０４の膜厚は、例えば、０．５〜１０μｍ程度である。
ｎ型のＳｉＣエピタキシャル層２０４は、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい。これにより、抵抗が低くなり、欠陥も低減されるからである。また、ｎ型のＳｉＣエピタキシャル層２０４に形成される三量体によるピン止め効果により、ｎ型のＳｉＣエピタキシャル層２０４中のＢＰＤ（Ｂａｓｉａｌ Ｐｌａｎｅ Ｄｅｆｅｃｔ）が、ｎ−型のＳｉＣエピタキシャル層２０２に伸びることを抑制する。したがって、特性に優れた半導体装置を製造することが可能になる。
ｎ型のＳｉＣエピタキシャル層２０４上には、ｎ−型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２が形成されている。ｎ−型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２は、ドリフト層である。
ｎ−型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２は、例えば、Ｎ（窒素）をｎ型不純物として含み、不純物濃度が１×１０１５ｃｍ−３以上５×１０１６ｃｍ−３以下である。ｎ−型のＳｉＣエピタキシャル層（第１のＳｉＣエピタキシャル層）２０２の膜厚は、例えば５〜１０μｍ程度である。Ｎの濃度は、上記範囲内で一定値でもよいし、上記範囲内で濃度勾配があってもよい。
ｎ−型のＳｉＣエピタキシャル層２０２は、ｐ型不純物とｎ型不純物を含有し、ｐ型不純物を元素Ａ、ｎ型不純物を元素Ｄとする場合に、元素Ａと元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、組み合わせを構成する元素Ａの濃度の元素Ｄの濃度に対する比が０．４０より大きく０．９５より小さい。これにより、抵抗が低くなり、欠陥も低減される。
なお、ｎ型のＳｉＣエピタキシャル層２０２中の、元素Ａの濃度の元素Ｄの濃度に対する比が、０．４５以上０．７５以下であること、元素Ｄのドナー準位が４０ｍｅＶ以下であること、元素Ａの９０％以上が元素Ｄの最近接の格子位置にあることが、抵抗を低くする観点から望ましい。
ｎ型のＳｉＣエピタキシャル層２０２の一部表面には、ｐ型不純物の不純物濃度５×１０１５〜１×１０１７ｃｍ−３程度のｐ型の第１のＳｉＣ領域（ｐウェル領域）２１６が形成されている。ｐウェル領域２１６の深さは、例えば０．６μｍ程度である。ｐウェル領域２１６は、ＭＯＳＦＥＴのチャネル領域として機能する。
第１のＳｉＣ領域（ｐウェル領域）２１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３〜１×１０２２ｃｍ−３程度のｎ＋型の第２のＳｉＣ領域（ソース領域）２１８が形成されている。ソース領域２１８の深さは、第１のＳｉＣ領域（ｐウェル領域）２１６の深さよりも浅く、例えば０．３μｍ程度である
第１のＳｉＣ領域（ｐウェル領域）２１６の一部表面であって、ｎ＋型の第２のＳｉＣ領域（ソース領域）２１８の側方に、例えばｐ型不純物の不純物濃度１×１０１８ｃｍ−３〜１×１０２２ｃｍ−３程度のｐ＋型の第３のＳｉＣ領域（ｐウェルコンタクト領域）２２０が形成されている。ｐウェルコンタクト領域２０の深さは、第１のＳｉＣ領域（ｐウェル領域）２１６の深さよりも浅く、例えば０．３μｍ程度である。
ｎ−ＳｉＣエピタキシャル層２０２および第１のＳｉＣ領域（ｐウェル領域）２１６の表面に連続的に、これらの領域および層を跨ぐように設けられたゲート絶縁膜２２８を有している。ゲート絶縁膜２２８には、例えばＳｉＯ２膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。
そして、ゲート絶縁膜２２８上には、ゲート電極２３０が形成されている。ゲート電極２３０には、例えばポリシリコン等が適用可能である。ゲート電極２３０上には、例えば、ＳｉＯ２膜で形成される層間絶縁膜２３２が形成されている。
ゲート電極下の第２のＳｉＣ領域（ソース領域）２１８とｎ−ＳｉＣエピタキシャル層２０２とに挟まれる第１のＳｉＣ領域２１６がＭＯＳＦＥＴのチャネル領域として機能する。
そして、第２のＳｉＣ領域（ソース領域）２１８と、第３のＳｉＣ領域（ｐウェルコンタクト領域）２２０と電気的に接続される導電性の第１の電極（ソース・ｐウェル共通電極）２２４を備えている。第１の電極（ソース・ｐウェル共通電極）２２４は、例えば、Ｎｉ（ニッケル）のバリアメタル層２２４ａと、バリアメタル層２２４ａ上のＡｌのメタル層２２４ｂとで構成される。Ｎｉのバリアメタル層２２４ａとＡｌのメタル層２２４ｂとは反応により合金を形成していてもよい。
また、ＳｉＣ基板２００の第２の面側には、導電性の第２の電極（ドレイン電極）２３６が形成されている。第２の電極（ドレイン電極）２３６は、例えば、Ｎｉである。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
本実施形態によれば、ドリフト層となるｎ-型のＳｉＣエピタキシャル層２０２が共ドープのｎ型不純物層となっている。したがって、低い抵抗および低い欠陥密度が実現される。また、ｎ型のＳｉＣエピタキシャル層２０４も、共ドープのｎ型不純物層となっている。したがって、低い抵抗、低い欠陥密度が実現されるとともに、ｎ型のＳｉＣ基板２００からｎ-型のＳｉＣエピタキシャル層２０２中にＢＰＤが伸びることを抑制する。したがって、オン抵抗が小さく、信頼性の向上したＭＯＳＦＥＴが実現される。
なお、ここではｎ型のＳｉＣ基板を用いた縦型のＭＯＳＦＥＴを例に説明したが、ＳｉＣ基板をｐ型に変えてＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を構成することも可能である。このＩＧＢＴにおいてもＭＯＳＦＥＴ同様、オン抵抗が小さく、信頼性の向上したＩＧＢＴが実現される。
以上、実施形態では、ＳｉＣ（炭化珪素）の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造のＳｉＣに適用することも可能である。
また、実施形態では、ｐ型不純物とｎ型不純物の組み合わせとして、Ａｌ（アルミニウム）とＮ（窒素）の組み合わせの場合を例に説明したが、この組み合わせに限らず、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の組み合わせであれば、同様の効果を得ることが可能である。
また、実施形態では、ＳｉＣ上にＳｉＣを成長させるホモエピタキシャル成長を例に説明したが、ＳｉＣと異なる材質の基板上にＳｉＣを成長させるヘテロエピタキシャル成長に本発明を適用することも可能である。
また、実施形態では、気相成長装置として、枚葉型のエピタキシャル成長装置とＨＴＣＶＤ法装置を例に説明したが、例えば、プラネタリー方式等、その他の気相成長装置にも本発明を適用することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換えまたは変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００ ＳｉＣ基板
１０２ ｐ型の第１（または第２）のＳｉＣエピタキシャル層
１０６ ｎ型の第２（または第１）のＳｉＣエピタキシャル層
１０８ ｐ型の第３のＳｉＣエピタキシャル層
１９４ 第１の電極（アノード電極）
１９６ 第２の電極（カソード電極）
２００ ＳｉＣ基板
２０２ ｎ型の第１のＳｉＣエピタキシャル層
２０４ ｎ型の第２のＳｉＣエピタキシャル層
２１６ 第１のＳｉＣ領域（ｐウェル領域）
２１８ 第２のＳｉＣ領域（ソース領域）
２２０ 第３のＳｉＣ領域（ｐウェルコンタクト領域）
２２４ 第１の電極（ソース・ｐウェル共通電極）
２２８ ゲート絶縁膜
２３０ ゲート電極
２３２ 層間絶縁膜
２３６ 第２の電極（ドレイン電極）

Claims (8)

  1. ＳｉＣ基板と、
    前記ＳｉＣ基板上に設けられ、ｐ型不純物とｎ型不純物を含有し、前記ｐ型不純物を元素Ａ、前記ｎ型不純物を元素Ｄとする場合に、前記元素Ａと前記元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、前記組み合わせを構成する前記元素Ｄの濃度の前記元素Ａの濃度に対する比が０．５より大きく０．９５より小さい、ｐ型の第１のＳｉＣエピタキシャル層と、
    前記ＳｉＣ基板と前記第１のＳｉＣエピタキシャル層との間に設けられるｎ型の第２のＳｉＣエピタキシャル層と、
    前記第２のＳｉＣエピタキシャル層と、前記第１のＳｉＣエピタキシャル層との間に設けられ、ｐ型不純物の濃度が、前記第１のＳｉＣエピタキシャル層よりも低いｐ型の第３のＳｉＣエピタキシャル層と、を備え、
    前記ＳｉＣ基板がｎ型で、ｎ型不純物の濃度が、前記第２のＳｉＣエピタキシャル層よりも高く、
    前記元素Ａの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であることを特徴とするＳｉＣエピタキシャルウェハ。
  2. 前記元素Ａのアクセプタ準位が１５０ｍｅＶ以下であることを特徴とする請求項１記載のＳｉＣエピタキシャルウェハ。
  3. 前記元素Ｄの９０％以上が前記元素Ａの最近接の格子位置にあることを特徴とする請求項１又は請求項２記載のＳｉＣエピタキシャルウェハ。
  4. 前記組み合わせを構成する前記元素Ｄの濃度の前記元素Ａの濃度に対する比が０．６以上であることを特徴とする請求項１乃至請求項３いずれか一項記載のＳｉＣエピタキシャルウェハ。
  5. ＳｉＣ基板と、
    前記ＳｉＣ基板上に設けられたｎ型の第１のＳｉＣエピタキシャル層と、
    前記第１のＳｉＣエピタキシャル層上に設けられ、ｐ型不純物とｎ型不純物を含有し、前記ｐ型不純物を元素Ａ、前記ｎ型不純物を元素Ｄとする場合に、前記元素Ａと前記元素Ｄとの組み合わせが、Ａｌ（アルミニウム）、Ｇａ（ガリウム）またはＩｎ（インジウム）とＮ（窒素）、Ｂ（ボロン）とＰ（リン）の少なくとも一方の組み合わせであり、前記組み合わせを構成する前記元素Ｄの濃度の前記元素Ａの濃度に対する比が０．５より大きく０．９５より小さく、前記組合せを構成する前記元素Ａの濃度が１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下であるｐ型の第２のＳｉＣエピタキシャル層と、
    前記第１のＳｉＣエピタキシャル層と前記第２のＳｉＣエピタキシャル層との間に設けられ、ｐ型不純物の濃度が、前記第２のＳｉＣエピタキシャル層よりも低い、ｐ型の第３のＳｉＣエピタキシャル層と、
    前記第２のＳｉＣエピタキシャル層上に設けられた第１の電極と、
    前記ＳｉＣ基板の前記第１の電極と反対側に設けられた第２の電極と、
    前記第１の電極の両側に設けられ、前記第２のＳｉＣエピタキシャル層表面から前記第１のＳｉＣエピタキシャル層に達する溝部と、
    を備え、
    前記ＳｉＣ基板がｎ型で、ｎ型不純物の濃度が、前記第１のＳｉＣエピタキシャル層よりも高いことを特徴とする半導体装置。
  6. 前記元素Ａのアクセプタ準位が１５０ｍｅＶ以下であることを特徴とする請求項５記載の半導体装置。
  7. 前記元素Ｄの９０％以上が前記元素Ａの最近接の格子位置にあることを特徴とする請求項５又は請求項６記載の半導体装置。
  8. 前記組み合わせを構成する前記元素Ｄの濃度の前記元素Ａの濃度に対する比が０．６以上であることを特徴とする請求項５乃至請求項７いずれか一項記載の半導体装置。
JP2013059833A 2013-03-22 2013-03-22 ＳｉＣエピタキシャルウェハおよび半導体装置 Expired - Fee Related JP6419414B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013059833A JP6419414B2 (ja) 2013-03-22 2013-03-22 ＳｉＣエピタキシャルウェハおよび半導体装置
EP14155484.0A EP2782117A1 (en) 2013-03-22 2014-02-17 SiC epitaxial wafer and semiconductor device
US14/205,792 US8933464B2 (en) 2013-03-22 2014-03-12 SiC epitaxial wafer and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013059833A JP6419414B2 (ja) 2013-03-22 2013-03-22 ＳｉＣエピタキシャルウェハおよび半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016165378A Division JP6270938B2 (ja) 2016-08-26 2016-08-26 ＳｉＣエピタキシャルウェハおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2014185048A JP2014185048A (ja) 2014-10-02
JP6419414B2 true JP6419414B2 (ja) 2018-11-07

Family

ID=50101829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013059833A Expired - Fee Related JP6419414B2 (ja) 2013-03-22 2013-03-22 ＳｉＣエピタキシャルウェハおよび半導体装置

Country Status (3)

Country Link
US (1) US8933464B2 (ja)
EP (1) EP2782117A1 (ja)
JP (1) JP6419414B2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219122B2 (en) * 2013-03-13 2015-12-22 Global Power Technologies Group, Inc. Silicon carbide semiconductor devices
JP2015061001A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置の製造方法
JP6387799B2 (ja) * 2014-11-14 2018-09-12 株式会社デンソー 半導体基板およびその製造方法
JP6448419B2 (ja) * 2015-03-09 2019-01-09 昭和電工株式会社 炭化珪素単結晶エピタキシャルウェハの製造方法
US20180145130A1 (en) * 2016-05-17 2018-05-24 Littelfuse, Inc. Igbt with improved reverse blocking capability
JP6786939B2 (ja) * 2016-08-05 2020-11-18 富士電機株式会社 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP6857488B2 (ja) * 2016-11-29 2021-04-14 株式会社日立製作所 半導体装置の製造方法
JP6748572B2 (ja) 2016-12-28 2020-09-02 昭和電工株式会社 ｐ型ＳｉＣエピタキシャルウェハ及びその製造方法
JP6930113B2 (ja) * 2017-01-20 2021-09-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6896672B2 (ja) * 2018-03-21 2021-06-30 株式会社東芝 半導体装置及びその製造方法
JP7155759B2 (ja) * 2018-08-27 2022-10-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11309177B2 (en) 2018-11-06 2022-04-19 Stmicroelectronics S.R.L. Apparatus and method for manufacturing a wafer
JP7046026B2 (ja) * 2019-03-01 2022-04-01 三菱電機株式会社 ＳｉＣエピタキシャルウエハ、半導体装置、電力変換装置
IT201900015416A1 (it) 2019-09-03 2021-03-03 St Microelectronics Srl Apparecchio per la crescita di una fetta di materiale semiconduttore, in particolare di carburo di silicio, e procedimento di fabbricazione associato
CN114761629B (zh) 2020-01-24 2024-06-25 日本碍子株式会社 双轴取向SiC复合基板以及半导体器件用复合基板
WO2021149235A1 (ja) * 2020-01-24 2021-07-29 日本碍子株式会社 希土類含有ＳｉＣ基板及びＳｉＣエピタキシャル層の製法
CN111293037B (zh) * 2020-02-17 2023-05-09 启迪微电子(芜湖)有限公司 一种P型SiC外延及其生长方法
CN114561705B (zh) * 2020-11-27 2024-11-29 意法半导体股份有限公司 具有残余应力控制的SiC晶片的制造方法
IT202000028778A1 (it) * 2020-11-27 2022-05-27 St Microelectronics Srl Procedimento di fabbricazione di una fetta di sic con controllo dello stress residuo
JP7153986B2 (ja) * 2021-02-10 2022-10-17 株式会社日立製作所 半導体装置および電力変換装置
CN113078205B (zh) * 2021-03-30 2023-05-02 安徽长飞先进半导体有限公司 基于Al-N共掺的SiC外延结构及其制备方法
JP7285890B2 (ja) 2021-08-04 2023-06-02 株式会社レゾナック ＳｉＣエピタキシャルウェハ及びＳｉＣエピタキシャルウェハの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4325804C3 (de) * 1993-07-31 2001-08-09 Daimler Chrysler Ag Verfahren zum Herstellen von hochohmigem Siliziumkarbid
JP4042336B2 (ja) * 2001-03-21 2008-02-06 富士電機ホールディングス株式会社 炭化珪素半導体素子
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
JP4469396B2 (ja) 2008-01-15 2010-05-26 新日本製鐵株式会社 炭化珪素単結晶インゴット、これから得られる基板及びエピタキシャルウェハ
JP5361861B2 (ja) * 2008-03-17 2013-12-04 三菱電機株式会社 半導体装置
JP5839315B2 (ja) 2010-07-30 2016-01-06 株式会社デンソー 炭化珪素単結晶およびその製造方法
JP5284389B2 (ja) * 2011-03-07 2013-09-11 株式会社東芝 半導体装置
US9337268B2 (en) * 2011-05-16 2016-05-10 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel

Also Published As

Publication number Publication date
US8933464B2 (en) 2015-01-13
US20140284619A1 (en) 2014-09-25
EP2782117A1 (en) 2014-09-24
JP2014185048A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
JP6419414B2 (ja) ＳｉＣエピタキシャルウェハおよび半導体装置
JP6230323B2 (ja) 半導体装置
JP6239250B2 (ja) 半導体装置およびその製造方法
JP2014187113A (ja) 気相成長装置および気相成長方法
JP6058170B2 (ja) 炭化珪素半導体装置
JP6219045B2 (ja) 半導体装置およびその製造方法
JP6289952B2 (ja) ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法
JP6219044B2 (ja) 半導体装置およびその製造方法
JP6271356B2 (ja) 半導体装置の製造方法
CN109920857A (zh) 一种肖特基二极管及其制备方法
JP6271309B2 (ja) 半導体基板の製造方法、半導体基板および半導体装置
US20150087125A1 (en) Method of manufacturing semiconductor device
JP6168806B2 (ja) 半導体装置
JP6189131B2 (ja) 半導体装置およびその製造方法
KR102165614B1 (ko) 에피택셜 웨이퍼
JP2018065737A (ja) ＳｉＣエピタキシャルウェハおよび半導体装置
JP6270938B2 (ja) ＳｉＣエピタキシャルウェハおよび半導体装置
JP6400809B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170508

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181010

R151 Written notification of patent or utility model registration

Ref document number: 6419414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees