[go: up one dir, main page]

IT202000028778A1 - Procedimento di fabbricazione di una fetta di sic con controllo dello stress residuo - Google Patents

Procedimento di fabbricazione di una fetta di sic con controllo dello stress residuo Download PDF

Info

Publication number
IT202000028778A1
IT202000028778A1 IT102020000028778A IT202000028778A IT202000028778A1 IT 202000028778 A1 IT202000028778 A1 IT 202000028778A1 IT 102020000028778 A IT102020000028778 A IT 102020000028778A IT 202000028778 A IT202000028778 A IT 202000028778A IT 202000028778 A1 IT202000028778 A1 IT 202000028778A1
Authority
IT
Italy
Prior art keywords
sic
reaction chamber
dopant
layer
precursor
Prior art date
Application number
IT102020000028778A
Other languages
English (en)
Inventor
Ruggero ANZALONE
Via Francesco La
Original Assignee
St Microelectronics Srl
Consiglio Nazionale Ricerche
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl, Consiglio Nazionale Ricerche filed Critical St Microelectronics Srl
Priority to IT102020000028778A priority Critical patent/IT202000028778A1/it
Priority to JP2021189317A priority patent/JP2022085874A/ja
Priority to US17/534,156 priority patent/US20220172949A1/en
Priority to CN202111421201.5A priority patent/CN114561705B/zh
Priority to EP21210770.0A priority patent/EP4006954A1/en
Publication of IT202000028778A1 publication Critical patent/IT202000028778A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Ceramic Products (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo: ?PROCEDIMENTO DI FABBRICAZIONE DI UNA FETTA DI SiC CON CONTROLLO DELLO STRESS RESIDUO?
La presente invenzione ? relativa ad un procedimento di fabbricazione di una fetta di SiC con controllo dello stress residuo.
Come noto, i dispositivi a semiconduttore sono tipicamente fabbricati in fette di silicio. Tuttavia, le fette di carburo di silicio (SiC) sono diventate sempre pi? popolari grazie, almeno in parte, alle favorevoli propriet? chimico-fisiche del SiC. Ad esempio, il SiC presenta generalmente una banda proibita superiore rispetto al silicio. Di conseguenza, il SiC, anche a spessori relativamente piccoli, ha una tensione di rottura maggiore rispetto al silicio e quindi pu? essere vantaggiosamente utilizzato in applicazioni ad alta tensione, quali dispositivi di potenza.
Il carburo di silicio si presenta in diverse forme o politipi cristallografici. I politipi pi? comuni sono il politotipo cubico (politipo 3C-3C-SiC), il politotipo esagonale (politipi 4H-SiC e 6H-SiC) e il politipo romboedrico (politotipo 15R-SiC). Fra questi, attualmente il politotipo cubico 3C-SiC ? oggetto di studio approfondito, grazie alle sue propriet? uniche rispetto ad altri politipi di wafer. Ad esempio, generalmente le fette 3C-SiC hanno una minore densit? di trappole sull'interfaccia SiO2/3C-SiC e hanno una maggiore mobilit? degli elettroni di canale. Altre caratteristiche che rendono il 3C-SiC interessante consistono nel basso valore della resistenza in condizione accesa Ron, particolarmente utile nel caso di dispositivi che lavorano fino e oltre 650 V.
Tuttavia, la fabbricazione di fette di carburo di silicio ? pi? complessa di quella di fette di silicio e, attualmente, sul mercato non sono disponibili substrati 3C-SiC.
In particolare, la Richiedente ha riscontrato una tendenza all?imbarcamento (?warpage?) delle fette di carburo di silicio, che, di fatto, diventano inutilizzabili per la fabbricazione di dispositivi elettronici. Questo fenomeno ? maggiormente visibile in fette di elevate dimensioni, in particolare al di sopra di 6 pollici.
Scopo della presente invenzione ? mettere a disposizione un metodo di fabbricazione di una fetta di carburo di silicio che superi gli inconvenienti della tecnica nota e permetta la fabbricazione di fette di carburo di silicio anche di dimensioni elevate.
Secondo la presente invenzione viene realizzato un metodo di fabbricazione di una fetta di carburo di silicio, come definiti nelle rivendicazioni allegate.
Per una migliore comprensione della presente invenzione ne vengono ora descritte forme di realizzazione, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati.
Le figure da 1 a 6 mostrano una forma di realizzazione di un procedimento (o metodo) di fabbricazione di una fetta (?wafer?) di carburo di silicio, in particolare 3C-SiC.
Le fasi delle figure 1-3 sono di tipo noto, e vengono qui descritte per completezza e per favorire la comprensione della presente invenzione. Ad esempio, queste fasi di processo sono note da US 2020/144047.
Nelle figure 1-6, il metodo di fabbricazione ? illustrato con riferimento ad un apparecchio 10 per la crescita CVD di una fetta di carburo di silicio, includente una camera di reazione 24 delimitante uno spazio chiuso dove avvengono le reazioni chimiche di crescita e drogaggio della fetta di SiC. L'apparecchio 10 comprende, in modo per s? noto, un riscaldatore (non illustrato), un condotto di ingresso 16, un condotto di uscita 18. L?apparecchio 10 comprende inoltre un supporto 20 (anche chiamato ?suscettore?) ed un recipiente 22, ad esempio sagomato a tazza. Il supporto 20 e il recipiente 22 sono posizionati all'interno della camera di reazione 24. Il riscaldatore ? configurato per riscaldare la camera di reazione 24 e quanto contenuto all'interno della camera di reazione 24 (ad esempio il supporto 20, il recipiente 22, gas, substrati, fette o altri oggetti o sostanze). Il condotto di ingresso 16 fornisce un percorso fluidico dall'ambiente esterno all'apparecchio 10 verso la camera di reazione 24 e pu? essere usato per immettere precursori e gas nella camera di reazione 24. Il condotto di uscita 18 fornisce un percorso fluidico dalla camera di reazione 24 verso l'esterno dell'apparecchio 10. Esso pu? essere anche utilizzato per scaricare gas di reazione formati nella camera di reazione 24 verso l'esterno. Il supporto 20 ? disposto sul recipiente 22 e nella camera di reazione 24. Il supporto 20 costituisce una piattaforma per ricevere e trattenere un substrato o una fetta, all'interno della camera di reazione 24. In particolare, come discusso sotto, un substrato di silicio viene disposto sul supporto 20 durante la fabbricazione di una fetta di SiC.
Un apparecchio del tipo sopra descritto, o analogo, ? altres? noto ad esempio da US 2018/090350, che descrive un suscettore formato da una pluralit? di barre di forma inclinata o rivolta verso il basso. Anche il documento brevettuale US 2020/144047 descrive un apparecchio analogo all?apparecchio 10 e provvisto di un suscettore utilizzabile per implementare la presente invenzione.
In dettaglio, figura 1, un substrato 58 di un primo materiale, qui un substrato di silicio, ? posizionato nella camera di reazione 24, e precisamente in una sede 48 del supporto 20. Il substrato 58 ? inserito all'interno della sede 48.
Il substrato 58 ha spessore pi? piccolo possibile, compatibilmente con caratteristiche di fragilit?. Ad esempio, il substrato 58 pu? avere spessore di almeno 60-70 ?m, in particolare compreso fra 200 e 300 ?m.
Il substrato 58 ha generalmente una struttura cristallina. Inoltre, in questa fase, la camera di reazione 24 ? a temperatura ambiente.
Una volta che il substrato 58 ? posizionato nel supporto 20, la camera di reazione 24 viene sigillata e riscaldata dal riscaldatore ad una prima temperatura. Ad esempio, la prima temperatura pu? essere compresa tra 450 e 550?C. All'interno della camera di reazione 24 viene inoltre impostato un primo livello di pressione, ad esempio compreso tra 8?10<-5 >e 12?10<-5 >bar.
Dopo che la camera di reazione 24 ? stata riscaldata alla prima temperatura, essa viene portata ad una seconda temperatura, maggiore della prima temperatura. Ad esempio, la seconda temperatura pu? essere compresa tra 1050 e 1150?C. All'interno della camera di reazione 24 viene inoltre impostato un secondo livello di pressione, maggiore del primo livello di pressione, ad esempio compreso tra 75 e 125 mbar.
La camera di reazione 24 viene mantenuta al secondo livello di pressione per il resto del processo.
Dopo che la camera di reazione 24 ? stata riscaldata alla seconda temperatura, il substrato 58 viene immerso in idrogeno (H2). L'idrogeno viene introdotto nella camera di reazione 24 attraverso il condotto di ingresso 16. Inoltre, il substrato 58 ? sottoposto a operazioni di attivazione, introducendo acido cloridrico (HCl) nella camera di reazione 24 attraverso il condotto di ingresso 16.
La camera di reazione 10 viene quindi riscaldata dal riscaldatore ad una terza temperatura, maggiore della seconda temperatura. Ad esempio, la terza temperatura ? compresa tra 1340 e 1400?C.
Sempre con riferimento alla figura 1, mentre la camera di reazione 24 viene portata alla terza temperatura o dopo che essa ha raggiunto la terza temperatura, un precursore a base di carbonio viene introdotto nella camera di reazione 24 attraverso il condotto di ingresso 16. Il precursore a base di carbonio carbonizza gli atomi di silicio superficiale del substrato 58 per formare uno strato sottile di SiC, come 3C-SiC, avente spessore, ad esempio, dell'ordine di pochi nanometri. Ci si riferisce a questa fase anche come ?carbonizzazione a rampa?. Come verr? discusso in seguito, il sottile strato di SiC agisce come seme per la crescita di un ulteriore strato di SiC pi? spesso.
Quando la camera di reazione 24 ? alla terza temperatura, un precursore a base di silicio viene aggiunto al precursore a base di carbonio nella camera di reazione 24. Di conseguenza, un primo strato di SiC 60 inizia a crescere in modo epitassiale dallo strato sottile di SiC, come mostrato in Figura 2. Questa fase viene spesso definita crescita etero-epitassiale.
Successivamente, mantenendo un flusso di H2 nella camera di reazione 24 attraverso il condotto di ingresso 16, viene eseguito un processo di fusione. In particolare, la camera di reazione 24 viene riscaldata dal riscaldatore fino a una quarta temperatura, maggiore della temperatura di fusione del substrato 58 e minore della temperatura di fusione del primo strato di SiC 60. Ad esempio, la quarta temperatura ? compresa tra 1550 e 1650?C. Di conseguenza, come mostrato in Figura 3, il substrato 58 fonde (indicato con 66 in figura 3) e si deposita nel recipiente 22, raccolto da un materiale assorbitore 33 (es., un materiale spugnoso).
La camera di reazione 24 pu? essere mantenuta alla quarta temperatura fino a quando tutto il substrato 58 viene rimosso dal primo strato di SiC 60, o fino a quando piccole porzioni o un sottile strato residuo 70 del substrato 58 rimangono sul supporto 20 (lo strato residuo 70 del substrato 58 viene poi rimosso mediante un processo di attacco chimico o ?etching?).
In figura 4, un precursore a base di silicio e carbonio viene introdotto nella camera di reazione 24 attraverso il condotto di ingresso 16. Quindi, il primo strato di SiC 60 continua a crescere di spessore, ovvero un secondo strato di SiC 68 inizia a crescere sul primo strato di SiC 60 (es., mediante processo CVD). Questa fase viene spesso indicata come crescita omo-epitassiale. Il precursore a base di silicio e carbonio pu? essere alimentato durante la fase di fusione del substrato 58. In alternativa, il precursore a base di silicio e carbonio viene alimentato dopo che ? completato il processo di fusione del substrato 58.
Quando il secondo strato di SiC 68 raggiunge uno spessore desiderato, il flusso del precursore a base di silicio e carbonio viene arrestato. Eventuali gas di reazione nella camera di reazione 24 vengono rimossi dalla camera di reazione 24 attraverso il condotto di uscita 18.
Con riferimento alla figura 5, nel caso che la fetta di SiC contenga porzioni residue 70 del substrato 58, queste possono essere rimosse tramite un processo di attacco chimico durante la crescita del secondo strato di SiC 68 o al termine di tale crescita. In questo caso, un gas di attacco chimico, quale acido cloridrico (HCl), viene introdotto nella camera di reazione 24 attraverso il condotto di ingresso 16, che agisce rimuovendo le porzioni residue 70 le quali a loro volta vengono estratte dalla camera 24 attraverso il condotto di uscita 18.
Si ottiene cos? una fetta di SiC 72. La fetta di SiC 72 ha diametro compreso tra 2 e 12 pollici, in particolare pari a 6 pollici.
Secondo un aspetto della presente invenzione, durante la fase di figura 4, si esegue un drogaggio dello strato di SiC 68 durante la fase di crescita CVD. Questo aspetto dell?invenzione ? illustrato in figura 6, che riprende la fase di figura 4.
Il drogaggio ha, qui, la doppia funzione di impostare un valore desiderato di resistivit? elettrica della fetta 72 in funzione di successive fasi di realizzazione di componenti elettronici, e di regolare un valore netto di stress a cui la fetta di SiC 72 ? soggetta al termine delle fasi di fabbricazione.
In dettaglio, in una forma di realizzazione della presente invenzione, il processo di drogaggio ? eseguito fornendo contestualmente, durante la crescita CVD, due diverse specie droganti, di cui una di tipo N e una di tipo P; le specie droganti sono ad esempio fornite utilizzando precursori in fase gassosa, come azoto (N2) per drogaggio di tipo N, e il trimetilalluminio, TMA o Al2(CH3)6, per drogaggio di tipo P mediante atomi di Alluminio.
La Richiedente ha verificato che, calibrando opportunamente le concentrazioni di droganti N e P nella fetta di SiC 72 (o, equivalentemente, la dose di drogante o precursore immessa nella camera di reazione) ? possibile regolare lo stress tensile e compressivo della fetta di SiC 72. Infatti, gli stress compressivo e tensile agiscono ortogonalmente al piano definito della superficie della fetta di SiC 72 e tendono ad incurvarla lungo direzioni tra loro opposte. Il drogaggio di tipo N eseguito mediante N2 consente di regolare lo stress in senso compressivo (agisce lungo una prima direzione), mentre il drogaggio di tipo P eseguito mediante TMA consente di regolare lo stress in senso tensile (agisce lungo una seconda direzione parallela ed opposta alla prima direzione).
La Richiedente ha verificato che il bilanciamento dello stress desiderato si ottiene immettendo nella camera di reazione 24 precursori in fase gassosa con flusso, misurato in sccm (?standard cubic centimeters per minute?), che rispetta la seguente proporzione. Dato un flusso di azoto pari a ?x? sccm, scelto in funzione del drogaggio di tipo N che si desidera ottenere nella fetta di SiC 72, il flusso ?y? di TMA ? compreso tra 0.01% e 1% del valore di x. Ad esempio, considerando una camera di reazione 24 con volume interno pari a circa 2100 cm<3>, i valori di x possono variare tra 500 e 1800 sccm, ed i valori di y possono variare tra 0.1 e 5 sccm, scegliendoli in modo da rispettare la summenzionata proporzione.
Risulta evidente che i valori di flusso, in sccm, possono variare in funzione della dimensione della camera di reazione utilizzata e/o della concentrazione di drogaggio desiderata a livello della fetta di SiC 72. Ad esempio, per ottenere una fetta di SiC 72 con drogaggio netto di tipo N, misurato a livello della fetta di SiC 72, dell?ordine di 10<18 >atomi/cm<3>, la concentrazione di droganti P (Alluminio) misurata a livello della fetta 72 ? compresa tra 10<17 >atomi/cm<3 >e 10<19 >atomi/cm<3>.
Risulta infine chiaro che all'apparecchio e al procedimento qui descritti ed illustrati possono essere apportate modifiche e varianti senza per questo uscire dall?ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.
Ad esempio l?insegnamento della presente invenzione si applica altres? per ottenere un drogaggio netto di tipo P sulla fetta di SiC, bilanciando l?effetto dello stress mediante l?introduzione di specie droganti di tipo N.
Inoltre, per il drogaggio di tipo N possono essere utilizzate specie droganti alternative all?azoto, ad esempio fosforo (P); per il drogaggio di tipo P possono essere utilizzate specie droganti alternative all?alluminio, ad esempio Boro (B).

Claims (10)

RIVENDICAZIONI
1. Procedimento di fabbricazione di una fetta (?wafer?) di carburo di silicio, SiC, comprendente le fasi di:
introdurre un supporto (58) in una camera di reazione (24);
formare un primo strato (60?) di SiC sul supporto (58); separare il supporto (58) dal primo strato di SiC (60?); crescere un secondo strato (60?) di SiC sul primo strato di SiC (60?) fino al raggiungimento di uno spessore desiderato,
caratterizzato dal fatto che la fase di crescere il secondo strato (60?) di SiC comprende le sotto-fasi tra loro almeno in parte contestuali di:
immettere nella camera di reazione (24) un precursore in fase gassosa di un primo drogante avente una prima conducibilit? elettrica (N) e tale da generare un primo stress nel secondo strato (60?) di SiC;
immettere nella camera di reazione (24) un precursore in fase gassosa di un secondo drogante avente una seconda conducibilit? elettrica (P) opposta alla prima conducibilit? elettrica (N), e tale da generare un secondo stress nel secondo strato (60?) di SiC che ? opposto al primo stress.
2. Procedimento secondo la rivendicazione 1, in cui il precursore del primo drogante ? azoto, N2.
3. Procedimento secondo la rivendicazione 1 o 2, in cui il precursore del secondo drogante ? trimetilalluminio, TMA.
4. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui detto precursore del secondo drogante ? immesso nella camera di reazione (24) con un flusso, in sccm, di valore compreso tra 0.01% e 1% del flusso, in sccm, del precursore del primo drogante.
5. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui detto precursore del primo drogante ? immesso nella camera di reazione (24) in modo da generare, nel secondo strato (60?) di SiC, una concentrazione del primo drogante dell?ordine di 10<18 >atomi/cm<3>,
e in cui detto precursore del secondo drogante ? immesso nella camera di reazione (24) in modo da generare, nel secondo strato (60?) di SiC, una concentrazione del secondo drogante compresa tra 10<17 >atomi/cm<3 >e 10<19 >atomi/cm<3>.
6. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui la prima conducibilit? elettrica ? di tipo N, la seconda conducibilit? elettrica ? di tipo P, il primo stress ? di tipo compressivo, e il secondo stress ? di tipo tensile.
7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui la fase di formare il primo strato (60?) di SiC comprende le sotto-fasi tra loro almeno in parte contestuali di:
immettere nella camera di reazione (24) detto precursore in fase gassosa del primo drogante; e
immettere nella camera di reazione (24) detto precursore in fase gassosa del secondo drogante.
8. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui il materiale del primo e del secondo strato (60?, 60?) ? 3C-SiC.
9. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui la fase di crescere il secondo materiale comprende eseguire una crescita CVD in presenza di detti precursori del primo e del secondo drogante.
10. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui detta fetta ha diametro pari a 6 pollici.
IT102020000028778A 2020-11-27 2020-11-27 Procedimento di fabbricazione di una fetta di sic con controllo dello stress residuo IT202000028778A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102020000028778A IT202000028778A1 (it) 2020-11-27 2020-11-27 Procedimento di fabbricazione di una fetta di sic con controllo dello stress residuo
JP2021189317A JP2022085874A (ja) 2020-11-27 2021-11-22 残留応力制御を有するＳｉＣウエハの製造方法
US17/534,156 US20220172949A1 (en) 2020-11-27 2021-11-23 Manufacturing method of a sic wafer with residual stress control
CN202111421201.5A CN114561705B (zh) 2020-11-27 2021-11-26 具有残余应力控制的SiC晶片的制造方法
EP21210770.0A EP4006954A1 (en) 2020-11-27 2021-11-26 Manufacturing method of a sic wafer with residual stress control

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102020000028778A IT202000028778A1 (it) 2020-11-27 2020-11-27 Procedimento di fabbricazione di una fetta di sic con controllo dello stress residuo

Publications (1)

Publication Number Publication Date
IT202000028778A1 true IT202000028778A1 (it) 2022-05-27

Family

ID=74557191

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102020000028778A IT202000028778A1 (it) 2020-11-27 2020-11-27 Procedimento di fabbricazione di una fetta di sic con controllo dello stress residuo

Country Status (4)

Country Link
US (1) US20220172949A1 (it)
EP (1) EP4006954A1 (it)
JP (1) JP2022085874A (it)
IT (1) IT202000028778A1 (it)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT201900015416A1 (it) * 2019-09-03 2021-03-03 St Microelectronics Srl Apparecchio per la crescita di una fetta di materiale semiconduttore, in particolare di carburo di silicio, e procedimento di fabbricazione associato
GB2613871B (en) * 2021-12-17 2024-12-04 Anvil Semiconductors Ltd Reducing electrical activity of defects in silicon carbide grown on silicon

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2782117A1 (en) * 2013-03-22 2014-09-24 Kabushiki Kaisha Toshiba SiC epitaxial wafer and semiconductor device
US20180090350A1 (en) 2016-09-28 2018-03-29 Stmicroelectronics S.R.L. Apparatus for manufacturing a silicon carbide wafer
US20200144047A1 (en) 2018-11-06 2020-05-07 Stmicroelectronics S.R.L. Apparatus and method for manufacturing a wafer
US20200357637A1 (en) * 2019-05-08 2020-11-12 Infineon Technologies Ag Method of Manufacturing a Silicon Carbide Device and Wafer Composite Including Laser Modified Zones in a Handle Substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6067680A (en) * 1998-04-29 2000-05-30 Micron Technology, Inc. Semiconductor processing method of forming a conductively doped semiconductive material plug within a contact opening
ITMI20112273A1 (it) * 2011-12-15 2013-06-16 St Microelectronics Srl Metodo per la produzione di una fetta di carburo di silicio e relativa attrezzatura
JP6753705B2 (ja) * 2016-06-10 2020-09-09 エア・ウォーター株式会社 基板の製造方法
CN110923659B (zh) * 2018-09-20 2022-07-08 东京毅力科创株式会社 成膜方法及基板处理系统
KR102669071B1 (ko) * 2020-11-09 2024-05-27 가부시키가이샤 뉴플레어 테크놀로지 기상 성장 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2782117A1 (en) * 2013-03-22 2014-09-24 Kabushiki Kaisha Toshiba SiC epitaxial wafer and semiconductor device
US20180090350A1 (en) 2016-09-28 2018-03-29 Stmicroelectronics S.R.L. Apparatus for manufacturing a silicon carbide wafer
US20200144047A1 (en) 2018-11-06 2020-05-07 Stmicroelectronics S.R.L. Apparatus and method for manufacturing a wafer
US20200357637A1 (en) * 2019-05-08 2020-11-12 Infineon Technologies Ag Method of Manufacturing a Silicon Carbide Device and Wafer Composite Including Laser Modified Zones in a Handle Substrate

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
GUBANOV V A ET AL: "Doping in cubic silicon-carbide", APPLIED PHYSICS LETTERS, A I P PUBLISHING LLC, US, vol. 75, no. 1, 5 July 1999 (1999-07-05), pages 88 - 90, XP012023423, ISSN: 0003-6951, DOI: 10.1063/1.124285 *
SU JIAN-FENG ET AL: "CONDENSED MATTER: STRUCTURE, MECHANICAL, AND THERMAL PROPERTIES; Effect of Al Doping on Properties of SiC Films", CHINESE PHYSICS LETTERS, INSTITUTE OF PHYSICS PUBLISHING, BRISTOL, GB, vol. 25, no. 9, 1 September 2008 (2008-09-01), pages 3346 - 3349, XP020142057, ISSN: 0256-307X *
SUN J ET AL: "Combined effects of Ga, N, and Al codoping in solution grown 3C-SiC", JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS, US, vol. 108, no. 1, 1 July 2010 (2010-07-01), pages 13503 - 13503, XP012141738, ISSN: 0021-8979, DOI: 10.1063/1.3455999 *

Also Published As

Publication number Publication date
JP2022085874A (ja) 2022-06-08
US20220172949A1 (en) 2022-06-02
EP4006954A1 (en) 2022-06-01

Similar Documents

Publication Publication Date Title
US10026610B2 (en) Silicon carbide semiconductor device manufacturing method
CN110268104A (zh) 稳定的高掺杂碳化硅
US9633840B2 (en) Method of manufacturing silicon carbide semiconductor substrate and method of manufacturing silicon carbide semiconductor device
US8343854B2 (en) Method of reducing memory effects in semiconductor epitaxy
JP6677328B2 (ja) エピタキシャルウエハ
WO2016067918A1 (ja) 炭化珪素エピタキシャル膜の成長方法
US12237377B2 (en) SiC semiconductor substrate, and, production method therefor and production device therefor
IT202000028778A1 (it) Procedimento di fabbricazione di una fetta di sic con controllo dello stress residuo
JP4839646B2 (ja) 炭化珪素半導体の製造方法および炭化珪素半導体の製造装置
JP2018168052A (ja) 炭化珪素単結晶インゴットの製造方法
US8802546B2 (en) Method for manufacturing silicon carbide semiconductor device
US10337119B2 (en) Method of manufacturing silicon carbide epitaxial substrate
JP2014166957A5 (it)
JP5896346B2 (ja) 炭化珪素半導体
JP2014166957A (ja) 炭化珪素半導体およびその製造方法と製造装置
JP2014232799A (ja) 炭化珪素半導体基板の製造方法
IT201900015416A1 (it) Apparecchio per la crescita di una fetta di materiale semiconduttore, in particolare di carburo di silicio, e procedimento di fabbricazione associato
JP2015122540A5 (it)
JP5648442B2 (ja) 炭化珪素半導体
CN114561705B (zh) 具有残余应力控制的SiC晶片的制造方法
KR20140087342A (ko) 종자정 받침대 부착 방법 및 종자정 받침대를 이용한 단결정 성장 방법
WO2013138016A2 (en) Method of quantitatively characterizing adulterants of silanes and coated susceptor