[go: up one dir, main page]

CN118248746B - 一种低漏电GaN肖特基二极管及其制备方法 - Google Patents

一种低漏电GaN肖特基二极管及其制备方法 Download PDF

Info

Publication number
CN118248746B
CN118248746B CN202410674491.1A CN202410674491A CN118248746B CN 118248746 B CN118248746 B CN 118248746B CN 202410674491 A CN202410674491 A CN 202410674491A CN 118248746 B CN118248746 B CN 118248746B
Authority
CN
China
Prior art keywords
layer
gan layer
gan
schottky diode
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410674491.1A
Other languages
English (en)
Other versions
CN118248746A (zh
Inventor
武乐可
李亦衡
朱廷刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Corenergy Semiconductor Co ltd
Original Assignee
Jiangsu Corenergy Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Corenergy Semiconductor Co ltd filed Critical Jiangsu Corenergy Semiconductor Co ltd
Priority to CN202410674491.1A priority Critical patent/CN118248746B/zh
Publication of CN118248746A publication Critical patent/CN118248746A/zh
Application granted granted Critical
Publication of CN118248746B publication Critical patent/CN118248746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/60Schottky-barrier diodes 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/01Manufacture or treatment
    • H10D8/051Manufacture or treatment of Schottky diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于肖特基二极管技术领域,具体涉及一种低漏电GaN肖特基二极管及其制备方法。本发明提供的低漏电GaN肖特基二极管,包括:衬底;设置在衬底上表面的N+GaN层,所述N+GaN层由一个平面层以及一体设置于所述平面层上的凸台构成;覆盖在凸台上表面的N‑GaN层;设置在N‑GaN层部分上表面、N‑GaN层侧壁、凸台侧壁、平面层部分上表面的P型GaN层;设置在N‑GaN层剩余上表面的肖特基电极;设置在平面层剩余上表面的欧姆电极;且P型GaN层与肖特基电极以及欧姆电极均不接触。本发明提供的低漏电GaN肖特基二极管能有效阻止侧壁的漏电通道,从而有效降低反向漏电流。

Description

一种低漏电GaN肖特基二极管及其制备方法
技术领域
本发明属于肖特基二极管技术领域,具体涉及一种低漏电GaN肖特基二极管及其制备方法。
背景技术
Si基电力电子器件的特性已经接近了Si材料所能达到的理论极限,以GaN为代表的第三代半导体成为下一代半导体功率器件材料的优选。GaN具有大的禁带宽度、高电子迁移率,低介电常数,使得GaN功率器件可以用在高频率、高耐压的应用场景。同时,GaN材料具有非常稳定的化学特性和抗辐照等优势,可以在更加恶劣的环境中稳定工作。
用GaN材料制作的肖特基二极管(SBD),具有大电流、高反向耐压、低恢复时间等特点,成为功率器件研究的热点。GaN SBD有横向结构、准垂直结构、以及垂直结构。横向结构具有电流大、耐压高的特点,但是由于表面态的存在,器件存在电流崩塌的问题。垂直结构不存在电流崩塌,且耐压高,但成本非常高昂,且工艺技术不易产业化。准垂直结构GaN SBD具有成本低、导通电阻小、无电流崩塌、易于产业化的优点,但器件的反向漏电较大。准垂直结构GaN SBD的反向漏电,一部分通过重掺杂的n型GaN层(N+GaN层)和轻掺杂的n型GaN层(N-GaN层)的体内,从阴极流至阳极,另一部分通过N+GaN和N-GaN的表面,从阴极流至阳极。
发明内容
本发明的目的在于提供一种低漏电GaN肖特基二极管及其制备方法,本发明提供的低漏电GaN肖特基二极管能有效阻止侧壁的漏电通道,从而有效降低反向漏电流。
为了实现上述目的,本发明提供如下技术方案:
本发明提供了一种低漏电GaN肖特基二极管,包括:衬底;设置在所述衬底上表面的N+GaN层,所述N+GaN层由一个平面层以及一体设置于所述平面层上的凸台构成;覆盖在所述凸台上表面的N-GaN层;设置在所述N-GaN层部分上表面、所述N-GaN层侧壁、所述凸台侧壁、所述平面层部分上表面的P型GaN层;设置在所述N-GaN层剩余上表面的肖特基电极;设置在所述平面层剩余上表面的欧姆电极;且所述P型GaN层与所述肖特基电极以及欧姆电极均不接触。
优选的,所述P型GaN层和所述肖特基电极的间隙≥5μm;
所述P型GaN层和所述欧姆电极的间隙≥5μm。
优选的,所述P型GaN层的材料为Mg掺杂的GaN,所述Mg掺杂的GaN中Mg元素的掺杂浓度>1×1018cm-3
优选的,所述N+GaN层的掺杂浓度>1×1019cm-3;所述平面层的厚度为2~3μm,且不等于3μm;所述凸台的厚度≤1μm。
优选的,所述N-GaN层的掺杂浓度<1×1019cm-3;所述N-GaN层的厚度为5μm。
优选的,所述肖特基电极包括接触层和设置在所述接触层上表面的金属层;所述肖特基电极的接触层的材料为Ni,厚度为100nm;所述肖特基电极的金属层的材料为Au,厚度为1000nm。
优选的,所述欧姆电极包括接触层和设置在所述接触层上表面的金属层;所述欧姆电极的接触层的材料为Ni,厚度为20nm;所述欧姆电极的金属层的材料为Al,厚度为1000nm。
优选的,所述衬底为蓝宝石衬底。
本发明提供了上述技术方案所述的低漏电GaN肖特基二极管的制备方法,包括以下步骤:
在所述衬底上表面依次外延生长初始N+GaN层和初始N-GaN层;按照所述N+GaN层和N-GaN层的形状和结构对所述初始N+GaN层和初始N-GaN层进行刻蚀,得到所述N+GaN层和N-GaN层;在所述N-GaN层部分上表面和所述平面层部分上表面制备硬掩模板,然后在所述N-GaN层剩余上表面、所述N-GaN层侧壁、所述凸台侧壁、所述平面层剩余上表面进行离子注入,得到第一半成品;
将所述第一半成品在保护气体气氛中进行退火处理,得到P型GaN层,得到第二半成品;
将所述第二半成品去除所述硬掩模板后制备肖特基电极和欧姆电极,得到所述低漏电GaN肖特基二极管。
优选的,所述退火处理的温度为1250℃,时间为30min,压力为常压;所述保护气体为氮气。
本发明提供了一种低漏电GaN肖特基二极管(GaN SBD),包括:衬底;设置在所述衬底上表面的N+GaN层,所述N+GaN层由一个平面层以及一体设置于所述平面层上的凸台构成;覆盖在所述凸台上表面的N-GaN层;设置在所述N-GaN层部分上表面、所述N-GaN层侧壁、所述凸台侧壁、所述平面层部分上表面的P型GaN层;设置在所述N-GaN层剩余上表面的肖特基电极;设置在所述平面层剩余上表面的欧姆电极;且所述P型GaN层与所述肖特基电极以及欧姆电极均不接触。本发明发现N-GaN层的侧壁以及凸台的侧壁由于存在刻蚀损伤,会在侧壁区域上产生导电离子,同时一些外源导电离子也会附着在侧壁上。由于侧壁存在的上述导电离子,会在器件加反向电压时(欧姆电极上加高压),形成反向漏电流。本发明在所述N-GaN层侧壁、所述凸台侧壁设置有P型GaN层,由于P型GaN与N型GaN(N+GaN层和N-GaN层)接触,会形成耗尽区,如图7所示。在耗尽区中,电荷处于平衡状态,因此,本发明提供的GaN肖特基二极管的侧壁区域不会形成漏电通道。同时,本发明在所述N-GaN层部分上表面以及所述平面层部分上表面也设置P型GaN层,同时P型GaN层与所述肖特基电极以及欧姆电极均不接触,能够很好的维持P-GaN层的电位(即在GaN SBD正向偏置,或负向偏置时,P-GaN层的电位不发生变化),保持耗尽区的宽度不缩小。综上,本发明提出的低漏电GaN肖特基二极管通过结构改进,P型GaN层对N型GaN的耗尽作用,在侧壁区域形成耗尽区,耗尽区内没有电子流动,从而阻止了器件侧壁的漏电通道,降低了器件的反向漏电流。
附图说明
图1为本发明提供的低漏电GaN肖特基二极管的结构示意图;
图2为本发明实施例1在衬底表面制备初始N+GaN层和初始N-GaN层的结构示意图;
图3为本发明实施例刻蚀得到N+GaN层和N-GaN层的结构示意图;
图4为本发明实施例1制备硬掩模板的结构示意图;
图5为本发明实施例1进行离子注入的结构示意图;
图6为本发明实施例1退火处理后得到P型GaN层的结构示意图;
图7为本发明中实施例1退火处理后得到P型GaN层与N型GaN(N+GaN层和N-GaN层)接触形成的耗尽区的结构示意图;
图中:1为衬底,2为N+GaN层,3为N-GaN层,4为欧姆电极,5为肖特基电极,6为P型GaN层,7为初始N+GaN层,8为初始N-GaN层,9为硬掩模板,10为耗尽区。
具体实施方式
本发明提供了一种低漏电GaN肖特基二极管,包括:衬底;设置在所述衬底上表面的N+GaN层,所述N+GaN层由一个平面层以及一体设置于所述平面层上的凸台构成;覆盖在所述凸台上表面的N-GaN层;设置在所述N-GaN层部分上表面、所述N-GaN层侧壁、所述凸台侧壁、所述平面层部分上表面的P型GaN层;设置在所述N-GaN层剩余上表面的肖特基电极;设置在所述平面层剩余上表面的欧姆电极;且所述P型GaN层与所述肖特基电极以及欧姆电极均不接触。
在本发明中,若无特殊说明,所有制备原料/组分均为本领域技术人员熟知的市售产品。
本发明提供的低漏电GaN肖特基二极管包括衬底。在本发明中,所述衬底优选为蓝宝石衬底。
本发明提供的低漏电GaN肖特基二极管包括设置在所述衬底上表面的N+GaN层,所述N+GaN层由一个平面层以及一体设置于所述平面层上的凸台构成。在本发明中,所述N+GaN层的掺杂浓度优选>1×1019cm-3。所述凸台优选位于所述N+GaN层靠近中心的位置。所述凸台的厚度优选≤所述平面层的厚度。所述平面层的厚度优选为2~3μm,且不等于3μm,更优选为2~2.8μm。所述凸台的厚度优选≤1μm,更优选为200nm~1μm。所述平面层和所述凸台的总厚度优选为3μm。
本发明提供的低漏电GaN肖特基二极管包括覆盖在所述凸台上表面的N-GaN层。在本发明中,所述N-GaN层的掺杂浓度优选<1×1019cm-3;所述N-GaN层的厚度优选为5μm。
本发明提供的低漏电GaN肖特基二极管包括设置在所述N-GaN层部分上表面、所述N-GaN层侧壁、所述凸台侧壁、所述平面层部分上表面的P型GaN层。在本发明中,所述P型GaN层连续。所述P型GaN层的材料优选为Mg掺杂的GaN,所述Mg掺杂的GaN中Mg元素的掺杂浓度优选>1×1018cm-3
本发明提供的低漏电GaN肖特基二极管包括设置在所述N-GaN层剩余上表面的肖特基电极。在本发明中,所述肖特基电极优选包括接触层和设置在所述接触层上表面的金属层;所述肖特基电极的接触层的材料优选为Ni,厚度优选为100nm;所述肖特基电极的金属层的材料优选为Au,厚度优选为1000nm。
本发明提供的低漏电GaN肖特基二极管包括设置在所述平面层剩余上表面的欧姆电极。在本发明中,所述欧姆电极优选包括接触层和设置在所述接触层上表面的金属层;所述欧姆电极的接触层的材料优选为Ni,厚度优选为20nm;所述欧姆电极的金属层的材料优选为Al,厚度优选为1000nm。
本发明提供的低漏电GaN肖特基二极管中所述P型GaN层与所述肖特基电极以及欧姆电极均不接触。在本发明中,所述P型GaN层和所述肖特基电极的间隙优选≥5μm。所述P型GaN层和所述欧姆电极的间隙优选≥5μm。
本发明提供了上述技术方案所述的低漏电GaN肖特基二极管的制备方法,包括以下步骤:
在所述衬底上表面依次外延生长初始N+GaN层和初始N-GaN层;按照所述N+GaN层和N-GaN层的形状和结构对所述初始N+GaN层和初始N-GaN层进行刻蚀,得到所述N+GaN层和N-GaN层;在所述N-GaN层部分上表面和所述平面层部分上表面制备硬掩模板,然后在所述N-GaN层剩余上表面、所述N-GaN层侧壁、所述凸台侧壁、所述平面层剩余上表面进行离子注入,得到第一半成品;
将所述第一半成品在保护气体气氛中进行退火处理,得到P型GaN层,得到第二半成品;
将所述第二半成品去除所述硬掩模板后制备肖特基电极和欧姆电极,得到所述低漏电GaN肖特基二极管。
本发明在所述衬底上表面依次外延生长初始N+GaN层和初始N-GaN层;按照所述N+GaN层和N-GaN层的形状和结构对所述初始N+GaN层和初始N-GaN层进行刻蚀,得到所述N+GaN层和N-GaN层;在所述N-GaN层部分上表面和所述平面层部分上表面制备硬掩模板,然后在所述N-GaN层剩余上表面、所述N-GaN层侧壁、所述凸台侧壁、所述平面层剩余上表面进行离子注入,得到第一半成品。在本发明中,所述外延生长优选在MOCVD设备中进行,本发明对所述外延生长的具体实施方式没有特殊要求。在本发明中,所述初始N+GaN层的厚度优选为3μm。所述初始N-GaN层的厚度优选为5μm。本发明优选对所述初始N-GaN层和所述初始N+GaN层依次进行刻蚀,对所述初始N-GaN层进行刻蚀时,直到暴露出下方的初始N+GaN层为止;然后继续对所述初始N+GaN进行刻蚀。本发明对所述初始N+GaN层和所述初始N-GaN层的刻蚀方法没有特殊要求。所述硬掩模板优选为SiO2。所述离子注入优选为Mg离子注入。所述Mg离子注入的能量优选为360Kev。本发明对所述离子注入的具体实施方式没有特殊要求。
得到第一半成品后,本发明将所述第一半成品在保护气体气氛中进行退火处理,得到P型GaN层,得到第二半成品。在本发明中,所述退火处理的温度优选为1250℃,时间优选为30min,压力优选为常压;所述保护气体优选为氮气。在本发明中,所述退火处理的退火的作用为:一个是修复注入过程中的引起的材料损伤,另一个是因为Mg在GaN中的激活能较大,需要高温退火,将Mg激活,以形成P型GaN。
得到第二半成品后,本发明将所述第二半成品去除所述硬掩模板后制备肖特基电极和欧姆电极,得到所述低漏电GaN肖特基二极管。本发明对所述肖特基电极和欧姆电极的制备方法没有特殊要求。
为了进一步说明本发明,下面结合实施例对本发明提供的技术方案进行详细地描述,但不能将它们理解为对本发明保护范围的限定。
实施例1
步骤1:将衬底1放入MOCVD设备中,其中衬底1为蓝宝石,依次外延生长初始N+GaN层7和初始N-GaN层8(如图2所示)。其中初始N-GaN层8是轻掺杂的n型GaN层,厚度为5μm,掺杂浓度小于1×1018/cm3,初始N+GaN层7是重掺杂的n型GaN层,厚度为3μm,掺杂浓度大于1×1019/ cm3
步骤2:对初始N-GaN层8进行刻蚀,直到暴露出下方的初始N+GaN层7,得到N-GaN层3;继续对初始N+GaN层7进行刻蚀,将初始N+GaN层7以N-GaN层3为模版下向刻蚀1μm,得到厚度为1μm的凸台结构,从而得到所述N+GaN层2(如图3所示)。在刻蚀过程中,得到的N-GaN层3和厚度为1μm的凸台结构的侧壁会受到刻蚀损伤,从而在侧壁上产生导电离子,且在流片工艺过程中,一些沾污或导电离子也会附着在侧壁上。由于这些导电离子的存在,会在加器件反向电压时(欧姆电极上加高压),形成反向漏电流。
步骤3:在N-GaN层3部分上表面和所述平面层部分上表面制备SiO2做硬掩模板9,然后在N-GaN层3剩余上表面、所述N-GaN层3侧壁、所述凸台侧壁、所述平面层剩余上表面进行离子注入(离子注入的能量为360Kev,Mg离子总浓度大于1×1018/cm3),如图5所示。然后在常压、1250℃,氮气氛围,退火处理30min。退火的目的有两个,一个是修复注入过程中的引起的材料损伤,另一个是因为Mg在GaN中的激活能较大,需要高温退火,将Mg激活,以形成P型GaN。
步骤4:退火完成后,将SiO2硬掩模板9去除,形成如图6所示结构。图6中,被注入的区域,形成了P型GaN。由于P型GaN与N型GaN接触,会形成耗尽区,如图7所示。在耗尽区中,电荷处于平衡状态,因此,侧壁区域不会形成漏电通道。
步骤5:最后,分别制作肖特基电极(Ni/Au 100nm/1000nm)和欧姆电极(Ti/Al20nm/1000nm),制作过程中,肖特基电极和欧姆电极都不与注入区相连,保持一定距离(>5μm),这样做的目的是维持P-GaN层的电位(即在GaN SBD正向偏置,或负向偏置时,P-GaN层的电位不发生变化),保持耗尽区的宽度不缩小。
由以上实施例可知:本发明提供一种低漏电GaN肖特基二极管的制备方法:首先,在蓝宝石衬底上依次生长初始N+GaN层、初始N-GaN层。然后刻蚀初始N+GaN层和初始N-GaN层。接着对N-GaN的侧壁及部分表面,以及N+GaN的凸台侧壁及平面层的部分表面,进行Mg离子注入,注入完成后,进行高温退火,以形成耗尽区。最后,制作肖特基电极及欧姆电极,肖特基电极及欧姆电极,要与注入区域不相连,保持一定距离。本发明提供的低漏电GaN肖特基二极管,在所述N-GaN层部分上表面、所述N-GaN层侧壁、所述凸台侧壁、所述平面层部分上表面区域进行Mg离子注入,然后通过高温退火,注入层变为P-GaN,利用P型GaN对N型GaN的耗尽作用,在侧壁区域形成耗尽区,耗尽区内没有电子流动,从而阻止了侧壁的漏电通道,降低了反向漏电流。
尽管上述实施例对本发明做出了详尽的描述,但它仅仅是本发明一部分实施例,而不是全部实施例,还可以根据本实施例在不经创造性前提下获得其他实施例,这些实施例都属于本发明保护范围。

Claims (8)

1.一种低漏电GaN肖特基二极管,其特征在于,包括:衬底;设置在所述衬底上表面的N+GaN层,所述N+GaN层由一个平面层以及一体设置于所述平面层上的凸台构成;覆盖在所述凸台上表面的N-GaN层;设置在所述N-GaN层部分上表面、所述N-GaN层侧壁、所述凸台侧壁、所述平面层部分上表面的P型GaN层;设置在所述N-GaN层剩余上表面的肖特基电极;设置在所述平面层剩余上表面的欧姆电极;且所述P型GaN层与所述肖特基电极以及欧姆电极均不接触;所述P型GaN层和所述肖特基电极的间隙≥5μm;所述P型GaN层和所述欧姆电极的间隙≥5μm;所述P型GaN层的材料为Mg掺杂的GaN,所述Mg掺杂的GaN中Mg元素的掺杂浓度>1×1018cm-3
所述低漏电GaN肖特基二极管的制备方法,包括以下步骤:
在所述衬底上表面依次外延生长初始N+GaN层和初始N-GaN层;按照所述N+GaN层和N-GaN层的形状和结构对所述初始N+GaN层和初始N-GaN层进行刻蚀,得到所述N+GaN层和N-GaN层;在所述N-GaN层部分上表面和所述平面层部分上表面制备硬掩模板,然后在所述N-GaN层剩余上表面、所述N-GaN层侧壁、所述凸台侧壁、所述平面层剩余上表面进行离子注入,得到第一半成品;
将所述第一半成品在保护气体气氛中进行退火处理,得到P型GaN层,得到第二半成品;
将所述第二半成品去除所述硬掩模板后制备肖特基电极和欧姆电极,得到所述低漏电GaN肖特基二极管。
2.根据权利要求1所述的低漏电GaN肖特基二极管,其特征在于,所述N+GaN层的掺杂浓度>1×1019cm-3;所述平面层的厚度为2~3μm,且不等于3μm;所述凸台的厚度≤1μm。
3.根据权利要求1所述的低漏电GaN肖特基二极管,其特征在于,所述N-GaN层的掺杂浓度<1×1019cm-3;所述N-GaN层的厚度为5μm。
4.根据权利要求1所述的低漏电GaN肖特基二极管,其特征在于,所述肖特基电极包括接触层和设置在所述接触层上表面的金属层;所述肖特基电极的接触层的材料为Ni,厚度为100nm;所述肖特基电极的金属层的材料为Au,厚度为1000nm。
5.根据权利要求1所述的低漏电GaN肖特基二极管,其特征在于,所述欧姆电极包括接触层和设置在所述接触层上表面的金属层;所述欧姆电极的接触层的材料为Ni,厚度为20nm;所述欧姆电极的金属层的材料为Al,厚度为1000nm。
6.根据权利要求1所述的低漏电GaN肖特基二极管,其特征在于,所述衬底为蓝宝石衬底。
7.权利要求1~6任一项所述的低漏电GaN肖特基二极管的制备方法,其特征在于,包括以下步骤:
在所述衬底上表面依次外延生长初始N+GaN层和初始N-GaN层;按照所述N+GaN层和N-GaN层的形状和结构对所述初始N+GaN层和初始N-GaN层进行刻蚀,得到所述N+GaN层和N-GaN层;在所述N-GaN层部分上表面和所述平面层部分上表面制备硬掩模板,然后在所述N-GaN层剩余上表面、所述N-GaN层侧壁、所述凸台侧壁、所述平面层剩余上表面进行离子注入,得到第一半成品;
将所述第一半成品在保护气体气氛中进行退火处理,得到P型GaN层,得到第二半成品;
将所述第二半成品去除所述硬掩模板后制备肖特基电极和欧姆电极,得到所述低漏电GaN肖特基二极管。
8.根据权利要求7所述的制备方法,其特征在于,所述退火处理的温度为1250℃,时间为30min,压力为常压;所述保护气体为氮气。
CN202410674491.1A 2024-05-29 2024-05-29 一种低漏电GaN肖特基二极管及其制备方法 Active CN118248746B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410674491.1A CN118248746B (zh) 2024-05-29 2024-05-29 一种低漏电GaN肖特基二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410674491.1A CN118248746B (zh) 2024-05-29 2024-05-29 一种低漏电GaN肖特基二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN118248746A CN118248746A (zh) 2024-06-25
CN118248746B true CN118248746B (zh) 2024-10-29

Family

ID=91560784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410674491.1A Active CN118248746B (zh) 2024-05-29 2024-05-29 一种低漏电GaN肖特基二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN118248746B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190115A (zh) * 2019-06-10 2019-08-30 广东省半导体产业技术研究院 一种sbd结构及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101461886B1 (ko) * 2013-09-10 2014-11-13 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
CN115763247B (zh) * 2023-02-13 2023-06-06 江苏能华微电子科技发展有限公司 一种准垂直结构GaN肖特基势垒二极管及其制备方法
CN116387152B (zh) * 2023-06-06 2023-12-22 江苏能华微电子科技发展有限公司 一种低损伤氮化镓肖特基二极管及其制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190115A (zh) * 2019-06-10 2019-08-30 广东省半导体产业技术研究院 一种sbd结构及其制作方法

Also Published As

Publication number Publication date
CN118248746A (zh) 2024-06-25

Similar Documents

Publication Publication Date Title
CN102227000B (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN106981513A (zh) 基于高阻盖帽层的ⅲ族氮化物极化超结hemt器件及其制法
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN109037326B (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN107393956A (zh) 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
CN110459595A (zh) 一种增强型AlN/AlGaN/GaN HEMT器件及其制备方法
CN102376779B (zh) SiC肖特基二极管及其制作方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN110137244B (zh) GaN基自支撑衬底的垂直结构HEMT器件及制备方法
CN103928529B (zh) 4H-SiC金属半导体场效应晶体管
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN106952957B (zh) 一种纵向型氮化镓基半导体器件及制造方法
CN109037327A (zh) 一种具有局部电流阻挡层的纵向栅极结构功率器件及其制备方法
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN118248746B (zh) 一种低漏电GaN肖特基二极管及其制备方法
CN111211176A (zh) 一种氮化镓基异质结集成器件结构及制造方法
CN114156341B (zh) 一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管及制备方法
CN117276354A (zh) 一种混合阳极肖特基二极管及其制备方法和应用
CN116153982A (zh) 具有场板终端结构的金刚石漂移阶跃二极管和制备方法
CN115425092A (zh) 一种N极性GaN基整流芯片及其制备方法和应用
CN112038411A (zh) 基于碳化硅衬底的垂直氮化铝pn结二极管及制备方法
CN117855267B (zh) 一种高阈值增强型功率器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant