[go: up one dir, main page]

CN107393956A - 包含p型超晶格的增强型高电子迁移率晶体管及制备方法 - Google Patents

包含p型超晶格的增强型高电子迁移率晶体管及制备方法 Download PDF

Info

Publication number
CN107393956A
CN107393956A CN201710548788.3A CN201710548788A CN107393956A CN 107393956 A CN107393956 A CN 107393956A CN 201710548788 A CN201710548788 A CN 201710548788A CN 107393956 A CN107393956 A CN 107393956A
Authority
CN
China
Prior art keywords
layer
type superlattice
barrier layer
gan
mobility transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710548788.3A
Other languages
English (en)
Inventor
李喜林
马平
刘波亭
王军喜
李晋闽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201710548788.3A priority Critical patent/CN107393956A/zh
Publication of CN107393956A publication Critical patent/CN107393956A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/015Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/40FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种包含P型超晶格的增强型高电子迁移率晶体管及制备方法。其中,包含P型超晶格的增强型高电子迁移率晶体管包括:衬底;成核层,形成于衬底之上;缓冲层,形成于成核层之上;沟道层,形成于缓冲层之上;势垒层,形成于沟道层之上;以及P型超晶格,形成于势垒层之上。通过在势垒层上生长P型超晶格结构,从而提高空穴浓度,耗尽沟道中的二维电子气,获得增强型高电子迁移率晶体管,且将栅极区域以外极化掺杂的P型超晶格层去除,保留这些区域的二维电子气,可以保证器件有很低的通态电阻,制备工艺简单,有利于器件的工业化生产。

Description

包含P型超晶格的增强型高电子迁移率晶体管及制备方法
技术领域
本公开属于半导体领域,涉及一种包含P型超晶格的增强型高电子迁移率晶体管及制备方法。
背景技术
由于Si和GaAs前两代半导体材料的局限性,第三代宽禁带半导体材料在最近几年有着飞速的发展。GaN材料作为第三代半导体材料的核心材料,因其具有大的禁带宽度、高的热导率、高电子饱和漂移速度和大的临界击穿电压等特点而得以在光电子器件和高温大功率电子器件等领域有着广阔的应用前景,GaN材料另外一大特点具有自发极化和压电极化效应,在AlGaN/GaN异质结界面由于极化场的作用形成大量的正的极化电荷,这些正的极化电荷进而吸引电子,在没有故意掺杂的情况下可以在AlGaN/GaN界面产生大量的二维电子气,其浓度可达1013cm-2,电子迁移率2000cm2/V·s以上。由于具有以上特征,AlGaN/GaN高电子迁移率晶体管(HEMT,High Electron Mobility Transistor)成为制备高频功率放大器和功率开关器件的理想材料。
十几年来针对GaN基电子器件的研究大部分工作都集中在耗尽型AlGaN/GaN HEMT器件上。但是增强型器件具有许多不可或缺的优势,在微波功率放大器和低噪声放大器等电路中因为减少了负电压源,从而大大降低了电路的复杂性以及成本,并且增强型AlGaN/GaN HEMT器件在微波大功率器件电路中具有很好的电路兼容性。AlGaN/GaN异质结构中因较强极化电荷的存在会形成天然的高密度二维电子气,通常制造的AlGaN/GaN HEMT器件都是耗尽型的,增强型AlGaN/GaN HEMT器件研制十分困难。
随着AlGaN/GaN器件性能研究的成熟,目前有关增强型器件的研究已经全面展开。1995年,有研究通过减薄势垒层厚度的方法来耗尽二维电子气,从而实现了增强型器件的研制,阈值电压为0.05V,峰值跨导为23mS/mm。但这种方法的缺点在于势垒层减薄后二维电子气的浓度整体下降,导致器件的通态电阻较高,功耗严重,影响了器件的性能。2000年,有研究利用选区二次外延生长P型GaN帽层在栅极下方形成PN结的方法实现了栅下二维电子气的耗尽实现增强型,其峰值跨导为10mS/mm,虽然该种结构的栅反向漏电较小,器件耐压较高,但是其阈值电压非常小,生长工艺难度较大。2003年,有研究利用反应离子束刻蚀凹栅的方法减薄栅下势垒层厚度实现了增强型器件的研制,其峰值跨导为20mS/mm,但是该工艺的实现难度极大,难以控制,几乎没有可重复性。2005年,香港科技大学有研究采用氟离子注入的方法耗尽了栅下的二维电子气实现增强型器件,其阈值电压达到0.9V,但是该方法实现的增强型器件的可靠性面临严重的挑战。2007年,有日本的研究机构报道了采用InGaN帽层的方法实现增强型器件,其阈值电压为0.4V。
综上所述,目前采用的实现增强型器件的主流的方法是采用势垒层减薄,P型帽层,凹栅,氟离子注入,InGaN帽层的方法等,但整体来看,采用这些方法来实现增强型器件的工艺比较复杂且工艺难度较大,对器件的工业化生产来说有较大的难度。
发明内容
(一)要解决的技术问题
本公开提供了一种包含P型超晶格的增强型高电子迁移率晶体管及制备方法,以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面,提供了一种包含P型超晶格的增强型高电子迁移率晶体管,包括:衬底100;成核层200,形成于衬底100之上;缓冲层300,形成于成核层200之上;沟道层400,形成于缓冲层300之上;势垒层500,形成于沟道层400之上;以及P型超晶格700,形成于势垒层500之上。
在本公开的一些实施例中,包含P型超晶格的增强型高电子迁移率晶体管还包括:源极610,形成于势垒层500之上,位于势垒层500的一侧,与P型超晶格700之间存在间隙,间隙处露出势垒层500的表面;漏极620,形成于势垒层500之上,位于势垒层500的另一侧,与P型超晶格700之间存在间隙,间隙处露出势垒层500的表面;以及栅极800,形成于P型超晶格700之上。
在本公开的一些实施例中,P型超晶格700的材料为AlGaN/GaN,进行了Mg掺杂,其掺杂浓度介于1016cm-3~1020cm-3之间;势垒层500与沟道层400形成异质结,产生二维电子气,且二维电子气被限制在沟道层400中运动。
在本公开的一些实施例中,P型超晶格700的材料为AlGaN/GaN或InGaN/GaN;P型超晶格700的厚度介于40nm~240nm之间,超晶格单元的长度L介于4nm~16nm之间;GaN缓冲层300为半绝缘层,其电阻率高于107Ω·cm。
在本公开的一些实施例中,衬底100为如下材料中的一种:蓝宝石、碳化硅或硅;成核层200的材料为GaN或AlN,其厚度介于10nm~150nm之间;缓冲层300的材料为GaN,其厚度介于2μm~3μm之间;沟道层400的材料为GaN,其厚度介于10nm~100nm之间;势垒层500的材料为AlGaN,其厚度介于5nm~30nm之间;P型超晶格700的材料为AlGaN/GaN,P型超晶格700的Al组分与势垒层500中的Al组分相同。
在本公开的一些实施例中,P型超晶格700的Al组分与势垒层500中的Al组分的含量介于15%~30%之间,Al组分表示原子比例。
根据本公开的另一个方面,提供了一种包含P型超晶格的增强型高电子迁移率晶体管的制备方法,包括:在衬底100上生长成核层200;在成核层200上生长缓冲层300;在缓冲层300上生长沟道层400;在沟道层400上生长势垒层500;以及在势垒层500上生长P型超晶格700。
在本公开的一些实施例中,包含P型超晶格的增强型高电子迁移率晶体管的制备方法还包括:对P型超晶格700进行刻蚀,刻蚀掉栅极区域以外的极化掺杂的超晶格层,以使势垒层500的部分表面露出;以及制作源极610、漏极620以及栅极800,完成包含P型超晶格的增强型高电子迁移率晶体管的制备。
在本公开的一些实施例中,生长成核层200、缓冲层300、沟道层400、势垒层500以及P型超晶格700的方法为:金属有机化学气相沉积法;制作源极610、漏极620以及栅极800的方式为电子束蒸发法。
在本公开的一些实施例中,P型超晶格700的生长温度介于950℃~1050℃之间,生长压力介于50Torr~150Torr之间;成核层200的生长温度介于500℃~600℃之间,生长压力介于300Torr~600Torr之间;缓冲层300的生长温度介于900℃~1100℃之间,生长压力介于50Torr~200Torr之间;沟道层400的生长温度介于1000℃~1200℃之间,生长压力介于200Torr~500Torr之间;势垒层500的生长温度介于800℃~1050℃之间,生长压力介于50Torr~100Torr之间。
(三)有益效果
从上述技术方案可以看出,本公开提供的包含P型超晶格的增强型高电子迁移率晶体管及制备方法,具有以下有益效果:
利用P型超晶格结构实现能带调控,由于AlGaN材料的极化作用,在超晶格的AlGaN/GaN界面处积累净的极化正电荷,而这些极化正电荷使得界面处的能带向下弯曲,周期性超晶格中能带图如图2,价带发生了弯曲,超过了费米能级,导致价带电子电离,同时在B区产生大量空穴维持电中性,在P型AlGaN/GaN超晶格层会产生很高的空穴浓度,可以使沟道中的二维电子气完全耗尽,实现AlGaN/GaN晶体管的增强型工作模式,并且由于栅极区域以外极化掺杂的P型超晶格层被去除掉了,所以这些区域的二维电子气仍然存在,可以保证器件有很低的通态电阻,制备工艺简单,有利于器件的工业化生产。
附图说明
图1为根据本公开实施例增强型AlGaN/GaN高电子迁移率晶体管的剖面结构示意图。
图2为根据本公开实施例在AlGaN势垒层上生长的P型AlGaN/GaN超晶格的能带图。
图3为根据本公开实施例增强型AlGaN/GaN高电子迁移率晶体管的制备方法流程图。
【符号说明】
100-衬底; 200-成核层;
300-缓冲层; 400-沟道层;
500-势垒层;
610-源极; 620-漏极;
700-P型超晶格; 800-栅极。
具体实施方式
本公开提供了一种包含P型超晶格的增强型高电子迁移率晶体管及制备方法,通过在势垒层上生长P型超晶格结构,从而提高空穴浓度,耗尽沟道中的二维电子气,获得增强型高电子迁移率晶体管,且将栅极区域以外极化掺杂的P型超晶格层去除,保留这些区域的二维电子气,可以保证器件有很低的通态电阻,制备工艺简单,有利于器件的工业化生产。
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明。
在本公开的第一个示例性实施例中,提供了一种包含P型超晶格的增强型高电子迁移率晶体管。图1为根据本公开实施例增强型AlGaN/GaN高电子迁移率晶体管的剖面结构示意图,如图1所示,本公开提供的包含P型超晶格的增强型高电子迁移率晶体管,包括:衬底100;成核层200,形成于衬底之上;缓冲层300,形成于成核层200之上;沟道层400,形成于缓冲层300之上;势垒层500,形成于沟道层400之上;P型超晶格700,形成于势垒层500之上;源极610,形成于势垒层500之上,位于势垒层500的一侧,与P型超晶格700之间存在间隙,间隙处露出势垒层500的表面;漏极620,形成于势垒层500之上,位于势垒层500的另一侧,与P型超晶格700之间存在间隙,间隙处露出势垒层500的表面;以及栅极800,形成于P型超晶格700之上。
下面对本公开包含P型超晶格的增强型高电子迁移率晶体管的各个部分进行介绍。
本实施例中,衬底100可以为蓝宝石、碳化硅或硅;
成核层200的材料可以为GaN或AlN,成核层200的作用如下:为生长高质量的GaN高阻层提供成核点;其中,GaN高阻层的作用是提高器件的耐压性及减小器件的漏电性;本实施例中,成核层200的厚度介于10nm~150nm之间;
缓冲层300的材料为GaN,其厚度介于2μm~3μm之间,本实施例中,GaN缓冲层300为半绝缘层,其电阻率为108Ω·cm;
沟道层400的材料为GaN,沟道层400的作用如下:为电子提供导电通道,其厚度介于10nm~100nm之间;
势垒层500的材料为AlGaN,势垒层500为HEMT器件的结构层,与GaN沟道层400形成异质结产生二维电子气2DEG,且二维电子气被限制在GaN沟道层400中运动;本实施例中AlGaN势垒层500的厚度介于5nm~30nm之间,AlGaN势垒层500中Al组分为15%~30%;
P型超晶格700的材料为AlGaN/GaN,进行了Mg掺杂,其掺杂浓度介于1016cm-3~1020cm-3之间,P型AlGaN/GaN超晶格700中的Al组分与势垒层500中的Al组分是一致的,在本实施例中也介于15%~30%之间,超晶格厚度介于40nm~240nm之间,超晶格单元的长度L介于4nm~16nm之间。
图2为根据本公开实施例在AlGaN势垒层上生长的P型AlGaN/GaN超晶格的能带图,P型AlGaN/GaN超晶格为p型帽层,用于耗尽沟道层中的二维电子气,实现器件的增强型功能参照图2,介绍P型AlGaN/GaN超晶格700结构的作用。在图2中,EMg表示Mg的能级曲线;EF表示费米能级;EV表示价带的能级曲线,由于AlGaN材料的极化作用,在超晶格的AlGaN/GaN界面处积累了净极化正电荷,而这些极化正电荷使得界面处的能带向下弯曲,此向下弯曲的的能带区域记为A区,如图2所示,由于A区能量最低,且部分区域Mg受主能级低于费米能级,Mg在A区的离化效率较高,电离的空穴在极化电场的作用下向B区移动聚集,在P型AlGaN/GaN超晶格层会产生很高的空穴浓度,空穴浓度的范围介于1017~1020cm-3之间,可以使沟道层中的二维电子气完全耗尽,从而实现增强型HEMT;
本实施例中,源极610的材料为Ti/Al/Ti/Au,其厚度介于100nm~300nm之间;
本实施例中,漏极620的材料为Ti/Al/Ti/Au,其厚度介于100nm~300nm之间;
本实施例中,栅极800的材料为Ti/Al/Ti/Au,其厚度介于100nm~300nm之间;
特别说明的是,本公开中提到的组分指的是原子比例。需要注意的是,以上实施例提供的成核层200、缓冲层300、沟道层400、势垒层500、P型AlGaN/GaN超晶格700、源极610、漏极620以及栅极700等的厚度仅仅作为范例,本公开不局限于以上厚度范围,可以根据实际工艺参数进行调整;另外针对高电子迁移率晶体管中异质结的材料,主要采用AlGaN/GaN异质结,也可以采用InGaN/GaN异质结,AlGaN/GaN异质结的效果更佳;成核层200、缓冲层300、沟道层400和势垒层500的材料目前以氮化物为主,主要选择宽禁带的材料体系,本实施例中的GaN为较优选择;源极610、漏极620和栅极800的材料也不局限于本实施例中提到的金属,可以根据实际工艺情况进行灵活调整。
在本公开的第二个示例性实施例中,提供了一种包含P型超晶格的增强型高电子迁移率晶体管的制备方法。图3为根据本公开实施例增强型AlGaN/GaN高电子迁移率晶体管的制备方法流程图,如图3所示,本公开包含P型超晶格的增强型高电子迁移率晶体管的制备方法,包括:
步骤S302:在衬底100上生长成核层200;
本实施例中,在衬底100上生长成核层200的步骤包括:将衬底清洗干净,放入金属有机化学气相沉积(MOCVD)系统中,温度升高到500℃~600℃之间,压力调整到300Torr~600Torr之间,生长10nm~150nm的成核层;
本实施例中,衬底可以蓝宝石、碳化硅或硅;本实施例中成核层200的材料为GaN或者AlN;
步骤S304:在成核层200上生长缓冲层300;
具体操作为:将温度升高到900~1100℃之间,压力降低到50~200Torr之间,生长碳自掺杂的半绝缘高阻GaN缓冲层;
本实施例中,在成核层200上生长缓冲层300的步骤包括:在GaN或AlN成核层上生长GaN缓冲层,GaN缓冲层的厚度可取2μm~3μm,其中,GaN缓冲层为半绝缘层,电阻值率为108Ω·cm,为高阻层;
步骤S306:在缓冲层300上生长沟道层400;
具体操作为:将温度调整到1000~1200℃之间,压力调整为200~500Torr之间,生长高迁移率的GaN沟道层;
本实施例中,在GaN缓冲层上生长GaN沟道层,GaN沟道层的厚度可取10nm~100nm;
步骤S308:在沟道层400上生长势垒层500;
具体操作为:将温度调整到800~1050℃之间,压力调整到50~100Torr之间,生长AlGaN势垒层,该AlGaN势垒层中Al组分与背势垒层相同;
本实施例中,在GaN沟道层上生长AlGaN势垒层,AlGaN势垒层的厚度可取5nm~30nm,AlGaN势垒层中Al组分为15%~30%;
步骤S310:在势垒层500上生长P型超晶格700;
具体操作为:将温度调整到900~1100℃之间,压力调整到50~150Torr之间,在AlGaN势垒层上生长P型AlGaN/GaN超晶格;
本实施例中,P型超晶格的材料为AlGaN/GaN,进行了Mg掺杂,Mg的掺杂浓度介于1016cm-3~1020cm-3之间,P型AlGaN/GaN超晶格中的Al组分与势垒层中是相同的,也介于15%~30%之间,超晶格厚度为40nm~240nm,超晶格单元的长度L介于4nm~16nm之间;
步骤S312:对P型超晶格700进行刻蚀,刻蚀掉栅极区域以外的极化掺杂的超晶格层,以使势垒层500的部分表面露出;
本实施例中,栅极区域为刻蚀后保留下来的P型AlGaN/GaN超晶格层;刻蚀P型AlGaN/GaN超晶格层采用光刻的方式,经过旋转涂胶、曝光、显影、刻蚀P型AlGaN/GaN超晶格层,去胶等过程,得到栅极区域,露出的势垒层500表面用于下一步源极610和漏极620的制备;
步骤S314:制作源极610、漏极620以及栅极800,完成包含P型超晶格的增强型高电子迁移率晶体管的制备;
本实施例中,在AlGaN势垒层所露出的表面上分别制作源极610和漏极620,并在AlGaN/GaN超晶格层上制作栅极800;
本实施例中,制作源极610、漏极620以及栅极800的步骤包括:
步骤S314a:沉积源极金属和漏极金属,并形成欧姆接触;
本实施例中,经过涂胶,光刻打开源、漏极金属接触区域,电子束蒸发源极金属和漏极金属;然后剥离去胶,在退火炉中进行快速热退火形成欧姆接触,退火温度在800℃左右;
步骤S314b:在非有源区实现台面隔离;
由于在一个MOCVD的制备腔中会同时生产多个器件,而各个器件之间需要进行隔离,有源区指的是器件的有效区,非有源区指的是两个器件之间的区域,本实施例采用氦离子注入非有源区的方式实现两个器件之间的隔离,然后进行刻蚀,刻蚀深度到缓冲层,从而在两个器件之间形成高电阻的阻隔,实现器件的相互隔离,然后去胶;
步骤S314c:沉积栅极金属,形成肖特基接触;
本实施例中,沉积栅极金属,形成栅肖特基接触的过程包括:涂胶,在栅极区域光刻打开栅金属接触区域,电子束蒸发栅极金属,形成栅电极;剥离去胶,形成肖特基接触;
需要说明的是,生长成核层200、缓冲层300、沟道层400、势垒层500、和P型超晶格的方式本实施例采用MOCVD的方法,此为较佳实施方式,也可以采用本领域其他制备手段;制作源极610、漏极620和栅极800的过程并非本公开的主要创新点,因此其具体过程不作详述;而且除了采用电子束蒸发的方式制备源极、漏极和栅极之外,还可以采用现有技术中常用的其他制备手段,根据实际需要进行适应性调整即可。
综上所述,本公开实施例提供了一种包含P型超晶格的增强型高电子迁移率晶体管及制备方法,通过在势垒层上生长P型超晶格结构,从而提高空穴浓度,耗尽沟道中的二维电子气,获得增强型高电子迁移率晶体管,且将栅极区域以外极化掺杂的P型超晶格层去除,保留这些区域的二维电子气,可以保证器件有很低的通态电阻,制备工艺简单,有利于器件的工业化生产。
应注意,图中各部件的形状和尺寸不反映真实大小和比例,而仅示意本公开实施例的内容。应该注意的是上述实施例对本公开进行说明而不是对本公开进行限制,并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包括”不排除存在未列在权利要求中的元件或步骤。
以上所述的具体实施例,对本公开的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本公开的具体实施例而已,并不用于限制本公开,凡在本公开的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

Claims (10)

1.一种包含P型超晶格的增强型高电子迁移率晶体管,包括:
衬底(100);
成核层(200),形成于所述衬底(100)之上;
缓冲层(300),形成于所述成核层(200)之上;
沟道层(400),形成于所述缓冲层(300)之上;
势垒层(500),形成于所述沟道层(400)之上;以及
P型超晶格(700),形成于所述势垒层(500)之上。
2.根据权利要求1所述的增强型高电子迁移率晶体管,还包括:
源极(610),形成于所述势垒层(500)之上,位于势垒层(500)的一侧,与P型超晶格(700)之间存在间隙,间隙处露出势垒层(500)的表面;
漏极(620),形成于所述势垒层(500)之上,位于势垒层(500)的另一侧,与P型超晶格(700)之间存在间隙,间隙处露出势垒层(500)的表面;以及
栅极(800),形成于所述P型超晶格(700)之上。
3.根据权利要求1或2所述的增强型高电子迁移率晶体管,其中:
所述P型超晶格(700)的材料为AlGaN/GaN,进行了Mg掺杂,其掺杂浓度介于1016cm-3~1020cm-3之间;
所述势垒层(500)与沟道层(400)形成异质结,产生二维电子气,且二维电子气被限制在所述沟道层(400)中运动。
4.根据权利要求1或2所述的增强型高电子迁移率晶体管,其中:
所述P型超晶格(700)的材料为AlGaN/GaN或InGaN/GaN;
所述P型超晶格(700)的厚度介于40nm~240nm之间,超晶格单元的长度L介于4nm~16nm之间;
所述GaN缓冲层(300)为半绝缘层,其电阻率高于107Ω·cm。
5.根据权利要求1或2所述的增强型高电子迁移率晶体管,其中:
所述衬底(100)为如下材料中的一种:蓝宝石、碳化硅或硅;
所述成核层(200)的材料为GaN或AlN,其厚度介于10nm~150nm之间;
所述缓冲层(300)的材料为GaN,其厚度介于2μm~3μm之间;
所述沟道层(400)的材料为GaN,其厚度介于10nm~100nm之间;
所述势垒层(500)的材料为AlGaN,其厚度介于5nm~30nm之间;
所述P型超晶格(700)的材料为AlGaN/GaN,P型超晶格(700)的Al组分与势垒层(500)中的Al组分相同。
6.根据权利要求5所述的增强型高电子迁移率晶体管,其中,所述Al组分为原子比例,含量介于15%~30%之间。
7.一种包含P型超晶格的增强型高电子迁移率晶体管的制备方法,包括:
在衬底(100)上生长成核层(200);
在成核层(200)上生长缓冲层(300);
在缓冲层(300)上生长沟道层(400);
在沟道层(400)上生长势垒层(500);以及
在势垒层(500)上生长P型超晶格(700)。
8.根据权利要求7所述的制备方法,还包括:
对P型超晶格(700)进行刻蚀,刻蚀掉栅极区域以外的极化掺杂的超晶格层,以使势垒层(500)的部分表面露出;以及
制作源极(610)、漏极(620)以及栅极(800),完成包含P型超晶格的增强型高电子迁移率晶体管的制备。
9.根据权利要求7或8所述的制备方法,其中,
所述生长成核层(200)、缓冲层(300)、沟道层(400)、势垒层(500)以及P型超晶格(700)的方法为:金属有机化学气相沉积法;
所述制作源极(610)、漏极(620)以及栅极(800)的方式为电子束蒸发法。
10.根据权利要求9所述的制备方法,其中:
所述P型超晶格(700)的生长温度介于950℃~1050℃之间,生长压力介于50Torr~150Torr之间;
所述成核层(200)的生长温度介于500℃~600℃之间,生长压力介于300Torr~600Torr之间;
所述缓冲层(300)的生长温度介于900℃~1100℃之间,生长压力介于50Torr~200Torr之间;
所述沟道层(400)的生长温度介于1000℃~1200℃之间,生长压力介于200Torr~500Torr之间;
所述势垒层(500)的生长温度介于800℃~1050℃之间,生长压力介于50Torr~100Torr之间。
CN201710548788.3A 2017-07-06 2017-07-06 包含p型超晶格的增强型高电子迁移率晶体管及制备方法 Pending CN107393956A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710548788.3A CN107393956A (zh) 2017-07-06 2017-07-06 包含p型超晶格的增强型高电子迁移率晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710548788.3A CN107393956A (zh) 2017-07-06 2017-07-06 包含p型超晶格的增强型高电子迁移率晶体管及制备方法

Publications (1)

Publication Number Publication Date
CN107393956A true CN107393956A (zh) 2017-11-24

Family

ID=60333833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710548788.3A Pending CN107393956A (zh) 2017-07-06 2017-07-06 包含p型超晶格的增强型高电子迁移率晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN107393956A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110880533A (zh) * 2018-09-06 2020-03-13 中国科学院苏州纳米技术与纳米仿生研究所 基于超晶格结构的异质结、增强型hemt器件及其制作方法
CN112216742A (zh) * 2020-08-28 2021-01-12 华灿光电(浙江)有限公司 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN112510087A (zh) * 2020-12-01 2021-03-16 晶能光电(江西)有限公司 p型栅增强型GaN基HEMT器件及其制备方法
CN112701160A (zh) * 2020-12-09 2021-04-23 华灿光电(浙江)有限公司 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN112736140A (zh) * 2021-02-08 2021-04-30 金陵科技学院 一种基于正离子注入的增强型AlGaN/GaN高电子迁移率晶体管
CN112993033A (zh) * 2021-02-09 2021-06-18 浙江大学 GaN器件结构及其制备方法
CN113555431A (zh) * 2021-07-21 2021-10-26 西安电子科技大学 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
CN114122107A (zh) * 2021-10-28 2022-03-01 华南理工大学 一种周期栅结构的p-GaN常闭型功率器件
CN114400246A (zh) * 2021-12-13 2022-04-26 晶通半导体(深圳)有限公司 反向导通高迁移率晶体管
US11329132B2 (en) * 2018-06-22 2022-05-10 Intel Corporation Transistor with polarization layer superlattice for target threshold voltage tuning
CN117423741A (zh) * 2023-12-19 2024-01-19 英诺赛科(苏州)半导体有限公司 一种半导体器件及半导体器件的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051523A (zh) * 2014-07-04 2014-09-17 苏州能讯高能半导体有限公司 一种低欧姆接触电阻的半导体器件及其制作方法
CN104916633A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
US20160190295A1 (en) * 2013-03-14 2016-06-30 Epistar Corporation Field effect transistor
CN105895526A (zh) * 2016-04-26 2016-08-24 中国科学院微电子研究所 一种GaN基功率电子器件及其制备方法
CN105931964A (zh) * 2016-05-13 2016-09-07 中国科学院半导体研究所 一种增强型AlGaN/GaN晶体管的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160190295A1 (en) * 2013-03-14 2016-06-30 Epistar Corporation Field effect transistor
CN104916633A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN104051523A (zh) * 2014-07-04 2014-09-17 苏州能讯高能半导体有限公司 一种低欧姆接触电阻的半导体器件及其制作方法
CN105895526A (zh) * 2016-04-26 2016-08-24 中国科学院微电子研究所 一种GaN基功率电子器件及其制备方法
CN105931964A (zh) * 2016-05-13 2016-09-07 中国科学院半导体研究所 一种增强型AlGaN/GaN晶体管的制备方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329132B2 (en) * 2018-06-22 2022-05-10 Intel Corporation Transistor with polarization layer superlattice for target threshold voltage tuning
CN110880533A (zh) * 2018-09-06 2020-03-13 中国科学院苏州纳米技术与纳米仿生研究所 基于超晶格结构的异质结、增强型hemt器件及其制作方法
CN110880533B (zh) * 2018-09-06 2023-07-25 中国科学院苏州纳米技术与纳米仿生研究所 基于超晶格结构的异质结、增强型hemt器件及其制作方法
CN112216742A (zh) * 2020-08-28 2021-01-12 华灿光电(浙江)有限公司 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN112216742B (zh) * 2020-08-28 2023-03-14 华灿光电(浙江)有限公司 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN112510087A (zh) * 2020-12-01 2021-03-16 晶能光电(江西)有限公司 p型栅增强型GaN基HEMT器件及其制备方法
CN112701160A (zh) * 2020-12-09 2021-04-23 华灿光电(浙江)有限公司 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN112701160B (zh) * 2020-12-09 2022-08-09 华灿光电(浙江)有限公司 氮化镓基高电子迁移率晶体管外延片及其制备方法
CN112736140A (zh) * 2021-02-08 2021-04-30 金陵科技学院 一种基于正离子注入的增强型AlGaN/GaN高电子迁移率晶体管
CN112736140B (zh) * 2021-02-08 2023-06-16 金陵科技学院 一种基于正离子注入的增强型AlGaN/GaN高电子迁移率晶体管
CN112993033A (zh) * 2021-02-09 2021-06-18 浙江大学 GaN器件结构及其制备方法
CN113555431A (zh) * 2021-07-21 2021-10-26 西安电子科技大学 基于P型GaN漏电隔离层的同质外延氮化镓高电子迁移率晶体管及制作方法
WO2023071028A1 (zh) * 2021-10-28 2023-05-04 华南理工大学 一种周期栅结构的 p-GaN 常闭型功率器件
CN114122107A (zh) * 2021-10-28 2022-03-01 华南理工大学 一种周期栅结构的p-GaN常闭型功率器件
CN114400246A (zh) * 2021-12-13 2022-04-26 晶通半导体(深圳)有限公司 反向导通高迁移率晶体管
CN117423741A (zh) * 2023-12-19 2024-01-19 英诺赛科(苏州)半导体有限公司 一种半导体器件及半导体器件的制作方法
CN117423741B (zh) * 2023-12-19 2024-03-01 英诺赛科(苏州)半导体有限公司 一种半导体器件及半导体器件的制作方法

Similar Documents

Publication Publication Date Title
CN107393956A (zh) 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN106981513A (zh) 基于高阻盖帽层的ⅲ族氮化物极化超结hemt器件及其制法
CN109873034B (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN111223777B (zh) GaN基HEMT器件及其制作方法
CN107240604A (zh) 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
CN105931964A (zh) 一种增强型AlGaN/GaN晶体管的制备方法
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
CN109037326B (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN108962752A (zh) p型栅增强型HEMT器件及其制作方法
CN110299407A (zh) 功率器件及其制备方法
CN108878509B (zh) 氮化镓晶体管及其制造方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
CN111446296A (zh) p型栅增强型氮化镓基高迁移率晶体管结构及制作方法
CN115084224A (zh) 一种垂直结构的NiO/Ga2O3 JFET及其制备方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN112201689A (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN113451129B (zh) 一种高电子迁移率晶体管及制备方法
CN108242466B (zh) 场发射器件及其制作方法
CN106449406B (zh) 一种垂直结构GaN基增强型场效应晶体管及其制造方法
CN108807509A (zh) 一种高耐压高导通性能p型栅极常关型hemt器件及其制备方法
CN110518067A (zh) 基于沟道阵列的异质结场效应晶体管及其制作方法和应用

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171124

WD01 Invention patent application deemed withdrawn after publication