JPS62136072A - シヨツトキ−バリアダイオ−ドの製造方法 - Google Patents
シヨツトキ−バリアダイオ−ドの製造方法Info
- Publication number
- JPS62136072A JPS62136072A JP27745485A JP27745485A JPS62136072A JP S62136072 A JPS62136072 A JP S62136072A JP 27745485 A JP27745485 A JP 27745485A JP 27745485 A JP27745485 A JP 27745485A JP S62136072 A JPS62136072 A JP S62136072A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- barrier metal
- substrate
- bevel
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000002184 metal Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000011248 coating agent Substances 0.000 abstract description 3
- 238000000576 coating method Methods 0.000 abstract description 3
- 238000005245 sintering Methods 0.000 abstract description 2
- 239000002966 varnish Substances 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、ショットキーバリアダイオード、特に大容量
のショットキーバリアダイオードの製造方法に関する。
のショットキーバリアダイオードの製造方法に関する。
大容量のショットキーバリアダイオードの耐圧を高める
構造の例、とじて第２図＋８！、 （ｂｌ、 （Ｃ１の
ようなものが連室されている。これらは逆電圧印加時に
バリア周辺に電界が集中することを避けるために、生ず
る空乏層の端部の基板面に角度をつける構造となってい
る。第２図＋８！に示すものは、Ｎ゛シリコン基板１の
上に堆積したＮエピタキシャル層２の表面を絶縁膜３に
よって覆い、その開口部からエツチングして凹部４を形
成したのち、バリア金属Ｎ５を被着して製造する。第２
図山）に示すものは、傾斜面を有する凹部４を形成し凹
部底面および傾斜面にバリア金属Ｎ５を被着して製造す
る。第２図（Ｃ１に示すものは、基Ｆｉ１およびエピタ
キシャルＮ２をメサ型に形成し、傾斜面６を絶縁膜３で
被覆後バリア金属層５を被着して製造する。 しかしこれらの場合、いずれもバリア金属層５を段差部
に被着するため、図中に符号Ａで示したバリア金属層の
周辺部において、半導体Ｎ２にバリア金属が着きにくく
、ショットキー接合が不規則になり、素子特性が不安定
になるという欠点があった。
構造の例、とじて第２図＋８！、 （ｂｌ、 （Ｃ１の
ようなものが連室されている。これらは逆電圧印加時に
バリア周辺に電界が集中することを避けるために、生ず
る空乏層の端部の基板面に角度をつける構造となってい
る。第２図＋８！に示すものは、Ｎ゛シリコン基板１の
上に堆積したＮエピタキシャル層２の表面を絶縁膜３に
よって覆い、その開口部からエツチングして凹部４を形
成したのち、バリア金属Ｎ５を被着して製造する。第２
図山）に示すものは、傾斜面を有する凹部４を形成し凹
部底面および傾斜面にバリア金属Ｎ５を被着して製造す
る。第２図（Ｃ１に示すものは、基Ｆｉ１およびエピタ
キシャルＮ２をメサ型に形成し、傾斜面６を絶縁膜３で
被覆後バリア金属層５を被着して製造する。 しかしこれらの場合、いずれもバリア金属層５を段差部
に被着するため、図中に符号Ａで示したバリア金属層の
周辺部において、半導体Ｎ２にバリア金属が着きにくく
、ショットキー接合が不規則になり、素子特性が不安定
になるという欠点があった。
本発明によれば、半導体基体の表面に一面にバリア金属
層を被着後、選択エツチングによりヘベル成形し、ベベ
ル傾斜面を絶縁膜により被覆することによって、バリア
金属層の周辺部が金属層の被着後のエツチングにより形
成されるので、ショットキー接合周縁部の不規則性が生
ずることがなく、上記の目的が達成される。
層を被着後、選択エツチングによりヘベル成形し、ベベ
ル傾斜面を絶縁膜により被覆することによって、バリア
金属層の周辺部が金属層の被着後のエツチングにより形
成されるので、ショットキー接合周縁部の不規則性が生
ずることがなく、上記の目的が達成される。
第１図は本発明の実施例を示し、従来と同ＩＮ”シリコ
ン基板１の上にＮエピタキシャル層２を堆積した基体を
用い、先ずＭｏ、 Ｎ＋、 Ａｕの３Ｎからなるバリア
金属層５を第１図（４）に示すように全面に被着し、シ
ンター処理をする０次いでバリア金属Ｉｔ！！５の中央
部のみをレジスト膜で覆い、エツチングすることにより
第１図（ｂｌに示すようにベベル成形したのち、例えば
フェスの塗布により絶縁膜３をヘベル傾斜面６の上に被
着する。 【発明の効果］ 本発明は、空乏層の端部に設けられる傾斜面をバリア金
属層の半導体基体面への被着後に形成することにより、
段差部へのバリア金属層の被着がなくなるため、常に確
実なバリア金属層と半導体基体面との接着が得られ、シ
ョットキーバリアダイオードの特性の不安定を阻止する
ことができる。
ン基板１の上にＮエピタキシャル層２を堆積した基体を
用い、先ずＭｏ、 Ｎ＋、 Ａｕの３Ｎからなるバリア
金属層５を第１図（４）に示すように全面に被着し、シ
ンター処理をする０次いでバリア金属Ｉｔ！！５の中央
部のみをレジスト膜で覆い、エツチングすることにより
第１図（ｂｌに示すようにベベル成形したのち、例えば
フェスの塗布により絶縁膜３をヘベル傾斜面６の上に被
着する。 【発明の効果］ 本発明は、空乏層の端部に設けられる傾斜面をバリア金
属層の半導体基体面への被着後に形成することにより、
段差部へのバリア金属層の被着がなくなるため、常に確
実なバリア金属層と半導体基体面との接着が得られ、シ
ョットキーバリアダイオードの特性の不安定を阻止する
ことができる。
第１図は本発明の一実施例の工程を順次示す断面図、第
２図は従来の大容量ショットキーバリアダイオードの三
つの例を示す断面図である。 １：Ｎ’ シリコン基板、２：Ｎエピタキシャル層、３
：絶縁膜、５：バリア金属層、６；ヘベル傾斜面。 ｌ−］・
２図は従来の大容量ショットキーバリアダイオードの三
つの例を示す断面図である。 １：Ｎ’ シリコン基板、２：Ｎエピタキシャル層、３
：絶縁膜、５：バリア金属層、６；ヘベル傾斜面。 ｌ−］・
Claims (1)
- １）半導体基体の表面に一面にバリア金属層を被着後、
選択エッチングによりベベル成形し、ベベル傾斜面を絶
縁膜により被覆することを特徴とするショットキーバリ
アダイオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27745485A JPS62136072A (ja) | 1985-12-10 | 1985-12-10 | シヨツトキ−バリアダイオ−ドの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27745485A JPS62136072A (ja) | 1985-12-10 | 1985-12-10 | シヨツトキ−バリアダイオ−ドの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62136072A true JPS62136072A (ja) | 1987-06-19 |
Family
ID=17583805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27745485A Pending JPS62136072A (ja) | 1985-12-10 | 1985-12-10 | シヨツトキ−バリアダイオ−ドの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62136072A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110215338A1 (en) * | 2010-03-08 | 2011-09-08 | Qingchun Zhang | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US9231122B2 (en) | 2011-09-11 | 2016-01-05 | Cree, Inc. | Schottky diode |
| US9236500B2 (en) | 2013-09-10 | 2016-01-12 | Hyundai Motor Company | Schottky barrier diode and method for manufacturing schottky barrier diode |
-
1985
- 1985-12-10 JP JP27745485A patent/JPS62136072A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110215338A1 (en) * | 2010-03-08 | 2011-09-08 | Qingchun Zhang | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US9117739B2 (en) * | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US9595618B2 (en) | 2010-03-08 | 2017-03-14 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US9231122B2 (en) | 2011-09-11 | 2016-01-05 | Cree, Inc. | Schottky diode |
| US9865750B2 (en) | 2011-09-11 | 2018-01-09 | Cree, Inc. | Schottky diode |
| US9236500B2 (en) | 2013-09-10 | 2016-01-12 | Hyundai Motor Company | Schottky barrier diode and method for manufacturing schottky barrier diode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6387736B1 (en) | Method and structure for bonding layers in a semiconductor device | |
| US4899199A (en) | Schottky diode with titanium or like layer contacting the dielectric layer | |
| US6127720A (en) | Semiconductor device and method for manufacturing the same | |
| JPH02130959A (ja) | 半導体装置 | |
| US4215358A (en) | Mesa type semiconductor device | |
| JPS62136072A (ja) | シヨツトキ−バリアダイオ−ドの製造方法 | |
| JPH0580157B2 (ja) | ||
| JPH10125936A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH01103867A (ja) | トランジスタ | |
| JP2754693B2 (ja) | メッキ電極の製造方法 | |
| JP2932304B2 (ja) | ショットキ障壁を有する半導体装置の製造方法 | |
| JPH0476963A (ja) | ダイオードの製造方法 | |
| JPS5830170A (ja) | 化合物半導体素子およびその電極形成法 | |
| JPH0682630B2 (ja) | 半導体素子の多層電極の製造方法 | |
| JPS61228655A (ja) | 多層配線の形成方法 | |
| JPS61137371A (ja) | 半導体装置の製造方法 | |
| JPH1154617A (ja) | 半導体装置の製造方法 | |
| JPH01319974A (ja) | 半導体装置 | |
| JP2750737B2 (ja) | 半導体装置の製造方法 | |
| JPS6394674A (ja) | シヨツトキバリア半導体装置 | |
| JP2000164892A (ja) | 半導体装置及びその製造方法 | |
| JPS643068B2 (ja) | ||
| JPS6239823B2 (ja) | ||
| JPH05136198A (ja) | 半導体装置 | |
| JPS62114239A (ja) | 半導体装置の製造方法 |