[go: up one dir, main page]

KR101490937B1 - 쇼트키 배리어 다이오드 및 그 제조 방법 - Google Patents

쇼트키 배리어 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR101490937B1
KR101490937B1 KR1020130110672A KR20130110672A KR101490937B1 KR 101490937 B1 KR101490937 B1 KR 101490937B1 KR 1020130110672 A KR1020130110672 A KR 1020130110672A KR 20130110672 A KR20130110672 A KR 20130110672A KR 101490937 B1 KR101490937 B1 KR 101490937B1
Authority
KR
South Korea
Prior art keywords
type
schottky electrode
epitaxial layer
oxide film
type epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130110672A
Other languages
English (en)
Inventor
정영균
천대환
홍경국
이종석
박정희
Original Assignee
현대자동차 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차 주식회사 filed Critical 현대자동차 주식회사
Priority to KR1020130110672A priority Critical patent/KR101490937B1/ko
Priority to DE102013114807.7A priority patent/DE102013114807B4/de
Priority to CN201310757126.9A priority patent/CN104465793B/zh
Priority to US14/143,649 priority patent/US9006746B2/en
Application granted granted Critical
Publication of KR101490937B1 publication Critical patent/KR101490937B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129—Cathode regions of diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드는 n+ 형 탄화 규소 기판의 제1면에 배치되어 있는 n- 형 에피층, n- 형 에피층 내에 배치되어 있는 복수 개의 p+ 영역, n- 형 에피층 위에 배치되어 있는 n+ 형 에피층, n+ 형 에피층 위에 배치되어 있는 쇼트키 전극, 그리고 n+ 형 탄화 규소 기판의 제2면에 배치되어 있는 오믹 전극을 포함하고, n+ 형 에피층은 n- 형 에피층 위에 배치되어 있는 복수 개의 기둥부 및 기둥부 사이에 위치하고, p+ 영역을 노출하는 개구부를 포함하고, 각 기둥부는 n- 형 에피층 위에 접촉되어 있는 직선부 및 직선부에서 연장된 곡선부를 포함한다.

Description

쇼트키 배리어 다이오드 및 그 제조 방법{SCHOTTKY BARRIER DIODE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 탄화 규소(SiC, 실리콘 카바이드)를 포함하는 쇼트키 배리어 다이오드 및 그 제조 방법에 관한 것이다.
쇼트키 배리어 다이오드(schottky barrier diode, SBD)는 일반적인 PN 다이오드와 달리 PN 접합을 이용하지 않고, 금속과 반도체가 접합된 쇼트키 접합을 이용하는 것으로, 빠른 스위칭 특성을 나타내며, PN 다이오드 보다 낮은 턴 온 전압 특성을 갖는다.
일반적인 쇼트키 배리어 다이오드는 누설 전류의 저감 특성을 향상시키기 위하여 쇼트키 접합부의 하단에 p+ 영역이 형성된 접합 장벽 쇼트키(junction barrier schottky, JBS)의 구조를 적용하여 역전압 인가 시 확산된 PN 다이오드 공핍층의 중첩에 의해 누설 전류가 차단되고 항복 전압이 향상되는 효과를 얻고 있다.
하지만, 쇼트키 접합부에 p+ 영역이 존재함으로써, 순방향의 전류 경로가 되는 쇼트키 전극과 n- 에피층 또는 n- 드리프트 층과의 접촉 면적이 좁아져 저항치가 증가하고, 순 방향 전압 인가 시 쇼트키 배리어 다이오드의 온(on) 저항이 증가되는 문제가 있다.
본 발명이 해결하고자 하는 과제는 쇼트키 배리어 다이오드에서, 쇼트키 접합 면적을 크게 하여 순방향 전압 인가 시 온 저항을 낮추는 것이다.
본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드는 n+ 형 탄화 규소 기판의 제1면에 배치되어 있는 n- 형 에피층, n- 형 에피층 내에 배치되어 있는 복수 개의 p+ 영역, n- 형 에피층 위에 배치되어 있는 n+ 형 에피층, n+ 형 에피층 위에 배치되어 있는 쇼트키 전극, 그리고 n+ 형 탄화 규소 기판의 제2면에 배치되어 있는 오믹 전극을 포함하고, n+ 형 에피층은 n- 형 에피층 위에 배치되어 있는 복수 개의 기둥부 및 기둥부 사이에 위치하고, p+ 영역을 노출하는 개구부를 포함하고, 각 기둥부는 n- 형 에피층 위에 접촉되어 있는 직선부 및 직선부에서 연장된 곡선부를 포함한다.
쇼트키 전극은 기둥부 위에 배치되어 있으며, 기둥부의 곡선부와 접촉하는 제1 쇼트키 전극 및 제1 쇼트키 전극에서 돌출된 제2 쇼트키 전극을 포함할 수 있다.
제2 쇼트키 전극은 개구부 내에 배치되어 있고, 제2 쇼트키 전극의 하단은 상기 p+ 영역에 접촉할 수 있다.
제2 쇼트키 전극의 측면은 기둥부의 직선부에 접촉할 수 있다.
본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법은 n+ 형 탄화 규소 기판의 제1면에 n- 형 에피층을 형성하는 단계, n- 형 에피층의 일부 표면에 p+ 이온을 주입하여 복수 개의 p+ 영역을 형성하는 단계, n- 형 에피층 및 p+ 영역 위에 산화막을 형성하는 단계, 산화막을 식각하여 n- 형 에피층의 일부를 노출하는 제1 산화막 패턴을 형성하는 단계, 산화막 패턴 사이 및 산화막 패턴 위에 예비 n+ 형 에피층을 형성하는 단계, 산화막 패턴 위에 위치하는 예비 n+ 형 에피층을 제거하여 산화막 패턴 사이에 예비 n+ 형 에피층 패턴을 형성하는 단계, 산화막 패턴을 제거한 후, 예비 n+ 형 에피층 패턴의 상부를 식각하여 n+ 형 에피층을 형성하는 단계, n+ 형 에피층 위에 쇼트키 전극을 형성하는 단계, 그리고 n+ 형 탄화 규소 기판의 제2면에 오믹 전극을 형성하는 단계를 포함하고, n+ 형 에피층은 n- 형 에피층 위에 위치하는 복수 개의 기둥부 및 기둥부 사이에 위치하고, p+ 영역을 노출하는 개구부를 포함하고, 각 기둥부는 n- 형 에피층 위에 접촉하는 직선부 및 직선부에서 연장된 곡선부를 포함한다.
개구부는 산화막 패턴을 제거하여 형성하고, 기둥부는 예비 n+ 형 에피층 패턴의 상부를 식각하여 형성할 수 있다.
쇼트키 전극을 형성하는 단계는 기둥부 위 및 개구부 내에 쇼트키 전극을 형성하는 단계를 포함할 수 있다.
산화막 패턴의 상부 표면의 높이와 예비 n+ 형 에피층 패턴의 상부 표면의 높이는 동일할 수 있다.
이와 같이 본 발명의 한 실시예에 따르면, n+ 에피층이 기둥부와 개구부를 포함하고, 기둥부 위 및 개구부 내에 쇼트키 전극이 배치됨에 따라, 쇼트키 접합 면적을 크게 하여 순방향 전압 인가 시 온 저항을 크게 감소 시킬 수 있다.
이에 따라, 쇼트키 배리어 다이오드의 전류 밀도를 향상 시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드의 단면도 이다.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법을 순서대로 도시한 도면이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 1은 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드의 단면도 이다.
도 1을 참고하면, 본 실시예에 따른 쇼트키 배리어 다이오드는 n+ 형 탄화 규소 기판(100)의 제1면에 n- 형 에피층(200)이 배치되어 있고, n- 형 에피층(200)에는 복수의 p+ 영역(300)이 배치되어 있다. n- 형 에피층(200) 위에는 n- 형 에피층(200)의 농도보다 높은 n+ 형 에피층(400)이 배치되어 있고, p+ 영역(300) 및 n+ 형 에피층(400) 위에는 쇼트키 전극(500)이 배치되어 있다. n+ 형 탄화 규소 기판(100)의 제2면에 오믹 전극(600)이 배치되어 있다.
n+ 형 에피층(400)은 복수 개의 기둥부(410) 및 기둥부(410) 사이에 위치하며 p+ 영역(300)을 노출하는 복수 개의 개구부(420)를 포함한다.
각 기둥부(410)는 n- 형 에피층(200)에 접촉되어 있는 직선부(411)와 직선부(411)에서 연장된 곡선부(412)를 포함한다. 곡선부(412)는 볼록한 형상일 수 있다. 각 기둥부(410) 사이의 간격은 p+ 영역(300)의 너비와 동일하다.
쇼트키 전극(500) 전극은 제1 쇼트키 전극(510)과 제1 쇼트키 전극(510)으로부터 돌출된 제2 쇼트키 전극(520)을 포함한다.
제1 쇼트키 전극(510)은 n+ 형 에피층(400)의 각 기둥부(410)의 곡선부(412)와 접촉한다. 제2 쇼트키 전극(520)은 n+ 형 에피층(400)의 각 개구부(420) 내에 위치하며, 제2 쇼트키 전극(520)의 하단은 p+ 영역(300)에 접촉한다. 또한, 제2 쇼트키 전극(520)은 n+ 형 에피층(400)의 각 개구부(420) 내에 위치하기 때문에 제2 쇼트키 전극(520)의 측면은 n+ 형 에피층(400)의 각 기둥부(410)의 직선부(411)에 접촉한다.
즉, 제1 쇼트키 전극(510)이 n+ 형 에피층(400)의 각 기둥부(410)의 곡선부(412)와 접촉하고, 제2 쇼트키 전극(520)이 n+ 형 에피층(400)의 각 기둥부(410)의 직선부(411)에 접촉하므로, 종래에 비해 쇼트키 접합 면적이 증가하게 된다.
이에 따라, 순방향 전압 인가 시 온 저항을 크게 감소 시켜, 쇼트키 배리어 다이오드의 전류 밀도를 향상 시킬 수 있다.
또한, 역 바이어스 인가 시 p+ 영역(300) 사이에 공핍층이 형성되어 누설 전류가 감소된다.
그러면, 도 2 내지 도 9 및 도 1을 참고하여, 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법에 대해 상세하게 설명한다.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 쇼트키 배리어 다이오드의 제조 방법을 순서대로 도시한 도면이다.
도 2을 참고하면, n+ 형 탄화 규소 기판(100)을 준비하고, n+ 형 탄화 규소 기판(100)의 제1면에 제1 에피택셜 성장으로 n- 형 에피층(200)을 형성한다.
도 3를 참고하면, n- 형 에피층(200)의 일부 표면에 p+ 이온을 주입하여 복수 개의 p+ 영역(300)을 형성한다.
도 4를 참고하면, n- 형 에피층(200) 및 p+ 영역(300) 위에 산화막(310)을 형성한다. 여기서, 산화막(310)은 식각이 용이한 다른 재료로 대체할 수 있다.
도 5를 참고하면, 산화막(310)을 식각하여 n- 형 에피층(200)의 일부를 노출하는 산화막 패턴(320)을 형성한다. 즉, 산화막 패턴(320)은 p+ 영역(300) 위에 위치한다.
도 6을 참고하면, 산화막 패턴(320) 사이의 n- 형 에피층(200) 위에 제2 에피택셜 성장으로 예비 n+ 형 에피층(400a)을 형성한다. 예비 n+ 형 에피층(400a)은 산화막 패턴(320) 사이에 위치할 뿐만 아니라, 산화막 패턴(320) 위에도 위치한다.
도 7을 참고하면, 산화막 패턴(320) 위의 제1 예비 n+ 형 에피층(400a)을 제거하여 산화막 패턴(320) 사이에 예비 n+ 형 에피층 패턴(400b)을 형성한다. 여기서, 예비 n+ 형 에피층 패턴(400b)의 상부 표면의 높이와 산화막 패턴(320)의 상부 표면의 높이는 동일하다.
도 8을 참고하면, 산화막 패턴(320)을 제거하여 p+ 영역(300)을 노출하는 복수 개의 개구부(420)를 형성한다. 각 개구부(420)는 예비 n+ 형 에피층 패턴(400b) 사이에 위치한다.
도 9를 참고하면, 예비 n+ 형 에피층 패턴(400b)의 상부를 에치 백(etch back) 공정으로 식각하여 예비 n+ 형 에피층 패턴(400b)의 상부를 볼록하게 만들어, 직선부(411)와 직선부(411)에서 연장된 곡선부(412)를 포함하는 기둥부(410)를 형성한다.
여기서, 기둥부(410)와 기둥부(410) 사이에 위치하는 개구부(420)가 n+ 형 에피층(400)을 이룬다. n+ 형 에피층(400)의 기둥부(410)는 n- 형 에피층(200) 위에 위치하고, n+ 형 에피층(400)의 기둥부(410)의 직선부(411)가 n- 형 에피층(200)과 접촉한다.
이와 같이, n+ 형 에피층(400)의 개구부(420)는 n+ 형 에피층(400)을 식각하지 않고 형성할 수 있다.
도 1에 도시한 바와 같이, n+ 형 에피층(400)의 기둥부(410) 위 및 n+ 형 에피층(400)의 개구부(420) 내에 쇼트키 전극(500)을 형성하고, n+ 형 탄화 규소 기판(100)의 제2면에 오믹 전극(600)을 형성한다.
쇼트키 전극(500) 전극은 제1 쇼트키 전극(510) 및 제1 쇼트키 전극(510)에서 돌출된 제2 쇼트키 전극(520)을 포함한다. 제1 쇼트키 전극(510)이 n+ 형 에피층(400)의 각 기둥부(410)의 곡선부(412)와 접촉한다. 제2 쇼트키 전극(520)은 n+ 형 에피층(400)의 개구부(420) 내에 위치하며, 제2 쇼트키 전극(520)의 하단은 p+ 영역(300)에 접촉하고, 제2 쇼트키 전극(520)의 측면은 n+ 형 에피층(400)의 각 기둥부(410)의 직선부(411)에 접촉한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: n+ 형 탄화 규소 기판 200: n- 형 에피층
300: p+ 영역 310: 산화막
400: n+ 형 에피층 410: 기둥부
411: 직선부 412: 곡선부
420: 개구부 500: 쇼트키 전극
510: 제1 쇼트키 전극 520: 제2 쇼트키 전극
600: 오믹 전극

Claims (11)

  1. n+ 형 탄화 규소 기판의 제1면에 배치되어 있는 n- 형 에피층,
    상기 n- 형 에피층 내에 배치되어 있는 복수 개의 p+ 영역,
    상기 n- 형 에피층 위에 배치되어 있는 n+ 형 에피층,
    상기 n+ 형 에피층 위에 배치되어 있는 쇼트키 전극, 그리고
    상기 n+ 형 탄화 규소 기판의 제2면에 배치되어 있는 오믹 전극을 포함하고,
    상기 n+ 형 에피층은 상기 n- 형 에피층 위에 배치되어 있는 복수 개의 기둥부 및 상기 기둥부 사이에 위치하고, 상기 p+ 영역을 노출하는 개구부를 포함하고,
    상기 각 기둥부는 상기 n- 형 에피층 위에 접촉되어 있는 직선부 및 상기 직선부에서 상기 n- 형 에피층의 상부 방향으로 연장된 곡선부를 포함하는 쇼트키 배리어 다이오드.
  2. 제1항에서,
    상기 쇼트키 전극은 상기 기둥부 위에 배치되어 있으며, 상기 기둥부의 상기 곡선부와 접촉하는 제1 쇼트키 전극 및 상기 제1 쇼트키 전극으로부터 상기 p+ 영역 방향으로 돌출된 제2 쇼트키 전극을 포함하는 쇼트키 배리어 다이오드.
  3. 제2항에서,
    상기 제2 쇼트키 전극은 상기 개구부 내에 배치되어 있고, 상기 제2 쇼트키 전극의 하단은 상기 p+ 영역에 접촉하는 쇼트키 배리어 다이오드.
  4. 제3항에서,
    상기 제2 쇼트키 전극의 측면은 상기 기둥부의 상기 직선부에 접촉하는 쇼트키 배리어 다이오드.
  5. n+ 형 탄화 규소 기판의 제1면에 n- 형 에피층을 형성하는 단계,
    상기 n- 형 에피층의 일부 표면에 p+ 이온을 주입하여 복수 개의 p+ 영역을 형성하는 단계,
    상기 n- 형 에피층 및 상기 p+ 영역 위에 산화막을 형성하는 단계,
    상기 산화막을 식각하여 상기 n- 형 에피층의 일부를 노출하는 제1 산화막 패턴을 형성하는 단계,
    상기 산화막 패턴 사이 및 상기 산화막 패턴 위에 예비 n+ 형 에피층을 형성하는 단계,
    상기 산화막 패턴 위에 위치하는 상기 예비 n+ 형 에피층을 제거하여 상기 산화막 패턴 사이에 예비 n+ 형 에피층 패턴을 형성하는 단계,
    상기 산화막 패턴을 제거한 후, 상기 예비 n+ 형 에피층 패턴의 상부를 식각하여 n+ 형 에피층을 형성하는 단계,
    상기 n+ 형 에피층 위에 쇼트키 전극을 형성하는 단계, 그리고
    상기 n+ 형 탄화 규소 기판의 제2면에 오믹 전극을 형성하는 단계를 포함하고,
    상기 n+ 형 에피층은 상기 n- 형 에피층 위에 위치하는 복수 개의 기둥부 및 상기 기둥부 사이에 위치하고, 상기 p+ 영역을 노출하는 개구부를 포함하고,
    상기 각 기둥부는 상기 n- 형 에피층 위에 접촉하는 직선부 및 상기 직선부에서 상기 n- 형 에피층의 상부 방향으로 연장된 곡선부를 포함하는 쇼트키 배리어 다이오드의 제조 방법.
  6. 제5항에서,
    상기 개구부는 상기 산화막 패턴을 제거하여 형성하고, 상기 기둥부는 상기 예비 n+ 형 에피층 패턴의 상부를 식각하여 형성하는 쇼트키 배리어 다이오드의 제조 방법.
  7. 제6항에서,
    상기 쇼트키 전극을 형성하는 단계는
    상기 기둥부 위 및 상기 개구부 내에 쇼트키 전극을 형성하는 단계를 포함하는 쇼트키 배리어 다이오드의 제조 방법.
  8. 제7항에서,
    상기 쇼트키 전극은 상기 기둥부 위에 위치하며, 상기 곡선부와 접촉하는 제1 쇼트키 전극 및 제1 쇼트키 전극으로부터 상기 p+ 영역 방향으로 돌출된 제2 쇼트키 전극을 포함하는 쇼트키 배리어 다이오드의 제조 방법.
  9. 제8항에서,
    상기 제2 쇼트키 전극은 상기 개구부 내에 위치하고, 상기 제2 쇼트키 전극의 하단은 상기 p+ 영역에 접촉하는 쇼트키 배리어 다이오드의 제조 방법.
  10. 제9항에서,
    상기 제2 쇼트키 전극의 측면은 상기 기둥부의 상기 직선부에 접촉하는 쇼트키 배리어 다이오드의 제조 방법.
  11. 제10항에서,
    상기 산화막 패턴의 상부 표면의 높이와 상기 예비 n+ 형 에피층 패턴의 상부 표면의 높이는 동일한 쇼트키 배리어 다이오드의 제조 방법.
KR1020130110672A 2013-09-13 2013-09-13 쇼트키 배리어 다이오드 및 그 제조 방법 Active KR101490937B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130110672A KR101490937B1 (ko) 2013-09-13 2013-09-13 쇼트키 배리어 다이오드 및 그 제조 방법
DE102013114807.7A DE102013114807B4 (de) 2013-09-13 2013-12-23 Verfahren zum herstellen einer schottky-barrieren-diode
CN201310757126.9A CN104465793B (zh) 2013-09-13 2013-12-27 肖特基势垒二极管和用于制造肖特基势垒二极管的方法
US14/143,649 US9006746B2 (en) 2013-09-13 2013-12-30 Schottky barrier diode and method for manufacturing schottky barrier diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130110672A KR101490937B1 (ko) 2013-09-13 2013-09-13 쇼트키 배리어 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101490937B1 true KR101490937B1 (ko) 2015-02-06

Family

ID=52579814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130110672A Active KR101490937B1 (ko) 2013-09-13 2013-09-13 쇼트키 배리어 다이오드 및 그 제조 방법

Country Status (4)

Country Link
US (1) US9006746B2 (ko)
KR (1) KR101490937B1 (ko)
CN (1) CN104465793B (ko)
DE (1) DE102013114807B4 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016043247A1 (ja) 2014-09-17 2016-03-24 富士電機株式会社 半導体装置
US9368650B1 (en) * 2015-07-16 2016-06-14 Hestia Power Inc. SiC junction barrier controlled schottky rectifier
KR101846879B1 (ko) 2016-07-05 2018-04-09 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
CN113130625B (zh) * 2021-03-26 2021-11-12 先之科半导体科技(东莞)有限公司 一种高压快速的碳化硅二极管及其制备方法
CN113130624A (zh) * 2021-03-26 2021-07-16 先之科半导体科技(东莞)有限公司 一种低损耗肖特基整流管及其成型工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037094A (ko) * 2000-11-13 2002-05-18 곽정소 쇼트키 베리어 다이오드 및 그 제조방법
JP2005229071A (ja) * 2004-02-16 2005-08-25 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード
KR20130049916A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘 카바이드 쇼트키 베리어 다이오드 및 이의 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
US6184564B1 (en) * 1998-12-28 2001-02-06 International Rectifier Corp. Schottky diode with adjusted barrier height and process for its manufacture
US6404033B1 (en) * 1999-04-01 2002-06-11 Apd Semiconductor, Inc. Schottky diode having increased active surface area with improved reverse bias characteristics and method of fabrication
US7186609B2 (en) * 1999-12-30 2007-03-06 Siliconix Incorporated Method of fabricating trench junction barrier rectifier
JP2001289881A (ja) 2000-04-04 2001-10-19 Shimadzu Corp ピーク検出方法
FR2816113A1 (fr) * 2000-10-31 2002-05-03 St Microelectronics Sa Procede de realisation d'une zone dopee dans du carbure de silicium et application a une diode schottky
JP4831272B2 (ja) 2001-03-26 2011-12-07 株式会社デンソー 半導体装置の製造方法
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
US7187021B2 (en) * 2003-12-10 2007-03-06 General Electric Company Static induction transistor
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
JP5881322B2 (ja) * 2011-04-06 2016-03-09 ローム株式会社 半導体装置
US8507978B2 (en) * 2011-06-16 2013-08-13 Alpha And Omega Semiconductor Incorporated Split-gate structure in trench-based silicon carbide power device
KR20130049919A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법
KR20130110672A (ko) 2012-03-30 2013-10-10 고요한 큐알 코드 우표
CN102779858B (zh) * 2012-07-30 2014-08-06 江苏能华微电子科技发展有限公司 一种功率二极管器件及其制备方法
JP2014120685A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037094A (ko) * 2000-11-13 2002-05-18 곽정소 쇼트키 베리어 다이오드 및 그 제조방법
JP2005229071A (ja) * 2004-02-16 2005-08-25 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード
KR20130049916A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘 카바이드 쇼트키 베리어 다이오드 및 이의 제조방법

Also Published As

Publication number Publication date
CN104465793A (zh) 2015-03-25
CN104465793B (zh) 2019-03-01
US20150076515A1 (en) 2015-03-19
DE102013114807B4 (de) 2022-10-13
DE102013114807A1 (de) 2015-03-19
US9006746B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
KR102259531B1 (ko) 고전압 mosfet 장치 및 상기 장치의 제조방법
US10186610B2 (en) Semiconductor device and method of manufacturing the semiconductor device
US7863682B2 (en) SIC semiconductor having junction barrier Schottky diode
US7816733B2 (en) SiC semiconductor having junction barrier schottky device
KR101416361B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US20180358463A1 (en) Semiconductor device and method of manufacturing a semiconductor device
US20170110571A1 (en) Semiconductor device and method of manufacturing semiconductor device
US7915705B2 (en) SiC semiconductor device having outer periphery structure
US9178079B2 (en) Semiconductor diode device
KR20070101156A (ko) 반도체 디바이스 및 그 제조 방법
JP2009094203A (ja) 炭化珪素半導体装置
KR101461886B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
JP2016208030A (ja) 半導体素子及びその製造方法
KR20130008066A (ko) 반도체 장치
KR101490937B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR101438620B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR101427948B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
US10985241B2 (en) Semiconductor device and production method thereof
KR20140079027A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR20140086688A (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
WO2018115950A1 (en) Semiconductor apparatus
KR101598512B1 (ko) 에피 재성장 패턴을 포함한 접합장벽 쇼트키 다이오드 및 그 제조방법
US20160284872A1 (en) Schottky diode
KR20160116294A (ko) 쇼트키 다이오드
CN112909098A (zh) 一种肖特基二极管及其制备方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130913

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20140702

Patent event code: PE09021S01D

PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20141203

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150202

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150202

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180130

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180130

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190130

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20191219

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210127

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220126

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20231218

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20250124

Start annual number: 11

End annual number: 11