[go: up one dir, main page]

KR100741890B1 - 횡전계 방식의 액정표시장치 및 그의 제조방법 - Google Patents

횡전계 방식의 액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100741890B1
KR100741890B1 KR1020030042027A KR20030042027A KR100741890B1 KR 100741890 B1 KR100741890 B1 KR 100741890B1 KR 1020030042027 A KR1020030042027 A KR 1020030042027A KR 20030042027 A KR20030042027 A KR 20030042027A KR 100741890 B1 KR100741890 B1 KR 100741890B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
common
sub pixel
forming
Prior art date
Application number
KR1020030042027A
Other languages
English (en)
Other versions
KR20050001742A (ko
Inventor
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030042027A priority Critical patent/KR100741890B1/ko
Priority to US10/865,800 priority patent/US7206050B2/en
Priority to CNB2004100499798A priority patent/CN100335958C/zh
Publication of KR20050001742A publication Critical patent/KR20050001742A/ko
Application granted granted Critical
Publication of KR100741890B1 publication Critical patent/KR100741890B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

상,하부기판의 합착 마진에 따른 개구율 및 휘도 감소 문제를 해결하고, 스토리지 커패시턴스(Cst)의 상대적 증가로 화질을 안정화시키기에 알맞은 횡전계 방식의 액정표시장치 및 그의 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 횡전계 방식의 액정표시장치는 하부기판상에 일방향으로 배열된 게이트라인과; 상기 게이트라인과 교차 배치되며, 2개의 서브 픽셀영역을 한 단위로 하여 상기 2개의 서브 픽셀영역의 양쪽에 배치된 데이터라인들과; 상기 게이트라인과 이격되어 평행한 방향으로 형성된 공통배선과; 상기 서브 픽셀영역내 및 상기 2개의 서브 픽셀영역의 중앙에 배열된 복수개의 공통전극들과; 상기 게이트 라인과 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인전극에 콘택홀을 갖고, 상기 하부기판의 전면에 형성된 보호막과; 상기 콘택홀을 통해 상기 드레인전극과 콘택되며, 상기 공통전극들 사이에 형성된 픽셀전극과; 상기 공통배선 상부의 상기 보호막상에 형성된 스토리지 전극을 포함함을 특징으로 한다.
횡전계, 데이터라인, 공통전극, 스토리지 전극, 유기절연막

Description

횡전계 방식의 액정표시장치 및 그의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE OF IN-PLANE SWITCHING AND METHOD FOR FABRICATING THE SAME}
도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도
도 2는 일반적인 횡전계 방식(IPS)의 액정표시장치를 나타낸 개략적인 단면도
도 3a 및 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면
도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS 모드 액정표시장치의 동작을 나타낸 사시도
도 5는 종래 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 이웃하는 2 서브 픽셀의 평면도
도 6은 도 5의 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'선상을 자른 구조 단면도
도 7은 본 발명의 제 1 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 이웃하는 2 서브 픽셀의 평면도
도 8은 도 7의 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ'선상을 자른 구조 단면도
도 9는 본 발명의 제 2, 제 3 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 이웃하는 2 서브 픽셀의 평면도
도 10은 도 9의 Ⅴ-Ⅴ'와 Ⅵ-Ⅵ'선상을 자른 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 구조 단면도
도 11은 도 9의 Ⅴ-Ⅴ'와 Ⅵ-Ⅵ'선상을 자른 본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치의 구조 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
80, 100 : 하부기판 81, 101 : 게이트라인
81a, 101a : 게이트전극 81b : 공통배선
81c, 107a : 공통전극 82, 102 : 게이트 절연막
83, 103 : 액티브층
84_1, 84_2, 84_3, 84_4, 104_1, 104_2, 104_3, 104_4 : 데이터라인
84a, 104a : 소오스전극 84b, 104b : 드레인전극
85 : 보호막 86, 106 : 콘택홀
87, 107b : 픽셀전극 88, 108 : 스토리지 전극
105 : 유기절연막
본 발명은 액정표시장치(Liquid Crystal Display)에 관한 것으로, 특히 휘도를 향상시키고, 상·하부기판의 합착 마진에 의한 개구율 손실을 최소화하며, 스토리지 커패시턴스의 상대적 증가로 화질을 안정화 시키기에 알맞은 횡전계 방식(In- Plane Switching : 이하, IPS라고 한다)의 액정표시장치 및 그의 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display)등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정 패널과 상기 액정 패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정 패널은 공간을 갖고 합착된 제 1, 제 2 유리 기판과, 상기 제 1, 제 2 유리 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 유리 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일 방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수개의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 서브 픽셀영역에 매트릭스 형태로 형성되는 복수개의 픽셀 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 픽셀 전극에 전달하는 복수개의 박막 트랜지스터가 형성되어 있다.
그리고 제 2 유리 기판(컬러필터 기판)에는, 상기 픽셀영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다. 물론, 횡전계 방식의 액정표시장치에서는 공통전극이 제 1 유리 기판에 형성되어 있다.
이와 같은 상기 제 1, 제 2 유리 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 액정 주입구를 갖는 씨일재에 의해 합착되고 상기 두 기판 사이에 액정이 주입된다.
이때, 액정 주입 방법은 상기 실재에 의해 합착된 두 기판 사이를 진공 상태로 유지하여 액정 용기에 상기 액정 주입구가 잠기도록 하면 삼투압 현상에 의해 액정이 두 기판 사이에 주입된다. 이와 같이 액정이 주입되면 상기 액정 주입구를 밀봉재로 밀봉하게 된다.
한편, 상기와 같이 액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다.
상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 편광된 빛이 임의로 변조되어 화상정보를 표현할 수 있다.
이러한 액정은 전기적인 특정분류에 따라 유전율 이방성이 양(+)인 포지티브 액정과 음(-)인 네거티브 액정으로 구분될 수 있으며, 유전율 이방성이 양인 액정분자는 전기장이 인가되는 방향으로 액정분자의 장축이 평행하게 배열하고, 유전율 이방성이 음인 액정분자는 전기장이 인가되는 방향과 액정분자의 장축이 수직하게 배열한다.
도 1은 일반적인 TN 액정표시장치의 일부를 나타낸 분해 사시도이다.
도 1에 도시한 바와 같이, 일정 공간을 갖고 합착된 하부기판(1) 및 상부기판(2)과, 상기 하부기판(1)과 상부기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 하부기판(1)은 서브 픽셀영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)이 배열되고, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열되며, 상기 게이트 라인(4)과 데이터 라인(5)이 교차하는 각 서브 픽셀영역(P)에는 픽셀전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 있다.
그리고 상기 상부기판(2)은 상기 픽셀영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)과, 컬러 색상을 표현하기 위한 R,G,B 컬러 필터층(8)과, 화상을 구현하기 위한 공통전극(9)이 형성되어 있다.
여기서, 상기 박막 트랜지스터(T)는 상기 게이트 라인(4)으로부터 돌출된 게이트 전극과, 전면에 형성된 게이트 절연막(도면에는 도시되지 않음)과 상기 게이트 전극 상측의 게이트 절연막위에 형성된 액티브층과, 상기 데이터 라인(5)으로부터 돌출된 소오스 전극과, 상기 소오스 전극에 대향되도록 드레인 전극을 구비하여 구성된다.
상기 픽셀전극(6)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성 금속을 사용한다.
전술한 바와 같이 구성되는 액정표시장치는 상기 픽셀전극(6)상에 위치한 액정층(3)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
전술한 바와 같은 액정패널은 상-하로 걸리는 전기장에 의해 액정을 구동하는 방식으로, 투과율과 개구율 등의 특성이 우수하며, 상부기판(2)의 공통전극(9)이 접지역할을 하게 되어 정전기로 인한 액정 셀의 파괴를 방지할 수 있다.
그러나, 상-하로 걸리는 전기장에 의한 액정 구동은 시야각 특성이 우수하지 못한 단점을 갖고 있다.
따라서, 상기의 단점을 극복하기 위해 새로운 기술 즉, 횡전계 방식(IPS)의 액정표시장치가 제안되고 있다.
이하에서는 일반적인 횡전계 방식(IPS)의 액정표시장치에 대하여 개략적으로 설명하기로 한다.
도 2는 일반적인 횡전계 방식(IPS)의 액정표시장치를 나타낸 개략적인 단면도이다.
도 2에 도시한 바와 같이, 하부기판(11)상에 픽셀전극(12)과 공통전극(13)이 동일 평면상에 형성되어 있고, 상기 하부기판(11)과 일정 공간을 갖고 합착된 상부기판(15) 사이에 형성된 액정층(14)은 상기 하부기판(11)상의 상기 픽셀전극(12)과 공통전극(13) 사이의 횡전계에 의해 작동한다.
도 3a 및 도 3b는 IPS 모드에서 전압 온(on)/오프(off)시 액정의 상 변이 모습을 나타내는 도면이다.
즉, 도 3a는 픽셀전극(12) 또는 공통전극(13)에 횡전계가 인가되지 않은 오프(off)상태로써, 액정층(14)의 상 변이가 일어나지 않음을 알 수 있다. 예를 들어 픽셀전극(12)과 공통전극(13)의 수평 방향에서 기본적으로 45°틀어져있다.
도 3b는 상기 픽셀전극(12)과 공통전극(13)에 횡전계가 인가된 온(on) 상태로써, 액정층(14)의 상 변이가 일어나고, 도 3a의 오프 상태와 비교해서 45°정도로 뒤틀림 각을 가지고, 픽셀전극(12)과 공통전극(13)의 수평방향과 액정의 비틀림 방향이 일치함을 알 수 있다.
상술한 바와 같이 IPS의 액정표시장치는 동일 평면상에 픽셀전극(12)과 공통전극(13)이 모두 존재한다.
상기 횡전계 방식의 장점으로는 광시야각이 가능하다는 것이다.
즉, 액정표시장치를 정면에서 보았을 때, 상/하/좌/우 방향으로 약 70°방향에서 가시 할 수 있다.
그리고, 일반적으로 사용되는 액정표시장치에 비해 제작 공정이 간단하고, 시야각에 따른 색의 이동이 적은 장점이 있다.
그러나, 공통전극(13)과 픽셀전극(12)이 동일 기판상에 존재하기 때문에 빛에 의한 투과율 및 개구율이 저하되는 단점이 있다.
또한, 구동전압에 의한 응답시간을 개선해야 하고, 셀 갭(cell gap)의 정렬오차 마진(misalign margin)이 작기 때문에 상기 셀 갭을 균일하게 해야 하는 단점이 있다.
즉, 횡전계 방식의 액정표시장치는 상기와 같은 장점과 단점이 있으므로 사용자의 사용 용도에 따라 선택해서 사용할 수 있다.
도 4a 및 도 4b는 각각 오프상태와 온 상태일 때 IPS의 액정표시장치의 동작을 나타낸 사시도이다.
도 4a에 도시한 바와 같이, 픽셀전극(12) 또는 공통전극(13)에 횡전계 전압이 인가되지 않았을 경우에는 액정분자 배열방향(16)은 초기 배향막(도시되지 않음)의 배열 방향과 동일한 방향으로 배열된다.
그리고 도 4b에 도시한 바와 같이, 픽셀전극(12)과 공통전극(13)에 횡전계 전압이 인가되었을 때 액정분자의 배열방향(16)은 전기장이 인가되는 방향(17)으로 배열함을 알 수 있다.
이하, 첨부된 도면을 참고하여 종래의 횡전계 방식(IPS)의 액정표시장치에 대하여 설명하기로 한다.
도 5는 종래 기술에 따른 횡전계 방식(IPS)의 액정표시장치의 이웃하는 2개의 서브 픽셀의 평면도이고, 도 6은 도 5의 Ⅰ-Ⅰ'와 Ⅱ-Ⅱ'선상을 자른 구조 단면도이다.
종래의 횡전계 방식의 액정표시장치는 도 5와 도 6에 도시한 바와 같이 투명한 하부기판(60)상에 서브 픽셀영역을 정의하도록 수직 교차된 복수개의 게이트라인(61)과 데이터라인(64_1, 64_2)이 있고, 상기 게이트 라인(61)과 데이터 라인(64_1, 64_2)이 교차되는 영역에는 박막 트랜지스터(Thin Film Transistor:TFT)가 형성되어 있다.
이때 박막 트랜지스터(TFT)는 상기 게이트 라인(61)의 일영역을 점유하고 있는 게이트 전극(61a)과, 게이트 전극(61a)을 포함한 하부기판(60) 전면에 형성된 게이트 절연막(62)과, 상기 게이트 전극(61a) 상부의 게이트 절연막(62)위에 형성되는 액티브층(63)과, 상기 데이터 라인(64_1)으로부터 돌출되어 형성되는 소오스 전극(64a)과 상기 소오스 전극(64a)과 일정한 간격 격리되어 형성된 드레인전극(64b)으로 구성된다.
또한 상기 게이트라인(61)과 동일층상에 공통배선(61b)과 공통전극(61c)이 형성되어 있는데, 이때 공통배선(61b)은 게이트라인(61)과 이격되어 평행하게 서브 픽셀영역을 가로지르도록 형성되어 있고, 상기 공통전극(61c)은 데이터라인(64_1)과 평행한 방향으로, 한 서브 픽셀영역에 복수개가 배열되어 있다.
그리고 상기 데이터라인(64_1, 64_2)들을 포함한 하부기판(60) 전면에 보호막(65)이 형성되어 있고, 상기 드레인전극(64b)이 드러나도록 콘택홀(66)이 형성되어 있다. 이때 보호막(65)은 실리콘질화막으로 형성되어 있다.
그리고 서브 픽셀영역의 보호막(65) 상에는 픽셀전극(67)이 공통전극(61c) 사이에 평행하게 교대로 배열되어 있으며, 상기 픽셀전극(67)은 콘택홀(66)을 통해 박막트랜지스터의 드레인전극(64b)과 연결되어 있다. 그리고, 상기 픽셀전극(67)은 투명 도전막으로 형성되어 있다.
그리고 상기와 같이 구성된 하부기판에 대응되는 상부기판(50)에는 색상을 구현하기 위해 서브 픽셀영역에 대응되는 부분에 칼라필터층(52)이 형성되어 있고, 상기 칼라필터층(52) 사이의 구분과 광차단 역할을 하기 위해 블랙 매트릭스층(51)이 형성되어 있다.
이때, 블랙 매트릭스층(51)은 게이트라인(61), 데이터라인(64_1, 64_2), 데이터라인(64_1, 64_2)과 인접한 공통전극(61c)의 사이를 포함한 주변영역 및 박막트랜지스터에 대응되는 부분에 형성되어 있다.
그리고 상기 공통전극(61c)과 픽셀전극(67) 사이에 위치한 액정은 상기 공통전극(61c)과 픽셀전극(67) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이룬다.
미설명 부호 68은 스토리지 전극으로, 스토리지 온 콤온(Storage On Common) 구조를 이루고 있다.
상기에서 픽셀전극(67)이 투명 도전막으로 형성되어 있으면 액정표시장치의 전체 휘도를 향상시킬 수는 있다. 그러나, 상기에서와 같이 데이터라인(64_1, 64_2) 및 그 주변의 공통전극(61c)의 상부에도 블랙 매트릭스층(51)을 형성하면, 상,하부기판을 합착할 때 합착 마진을 고려해서 설계하여야 하므로 공정이 복잡할 뿐만아니라, 상,하부기판(50, 60)의 크기가 점점 커지고 있는 추세에서는 데이터라인(64_1, 64_2) 주변으로 상,하부기판(50, 60)의 합착 마진에 따른 휘도 감소가 우려된다.
다시말해서, 데이터라인(64_1, 64_2) 뿐만아니라 데이터라인(64_1, 64_2)과 이에 인접한 공통전극(61c) 사이에 대응되는 부분에도 블랙 매트릭스층(51)을 형성하여 주어야 하므로 합착 마진에 따른 개구율 손실 및 휘도 감소가 우려된다.
또한, 실리콘질화막으로 형성된 보호막(65)이 비교적 얇은 대략, 0.3㎛로 형성되어 있기 때문에 데이터라인과 화소전극의 크로스 토크 및 기생 커패시턴스에 의한 화질 저하 문제도 발생된다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로, 상,하부기판의 합착 마진에 따른 개구율 및 휘도 감소 문제를 해결하고, 스토리지 커패시턴스(Cst)의 상대적 증가로 화질을 안정화시키기에 알맞은 횡전계 방식의 액정표시장치 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 횡전계 방식의 액정표시장치는 하부기판상에 일방향으로 배열된 게이트라인과; 상기 게이트라인과 교차 배치되며, 2개의 서브 픽셀영역을 한 단위로 하여 상기 2개의 서브 픽셀영역의 양쪽에 배치된 데이터라인들과; 상기 게이트라인과 이격되어 평행한 방향으로 형성된 공통배선과; 상기 서브 픽셀영역내 및 상기 2개의 서브 픽셀영역의 중앙에 배열된 복수개의 공통전극들과; 상기 게이트 라인과 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인전극에 콘택홀을 갖고, 상기 하부기판의 전면에 형성된 보호막과; 상기 콘택홀을 통해 상기 드레인전극과 콘택되며, 상기 공통전극들 사이에 형성된 픽셀전극과; 상기 공통배선 상부의 상기 보호막상에 형성된 스토리지 전극을 포함함을 특징으로 한다.
상기 공통전극은 상기 데이터라인과 평행한 방향으로 배열됨을 특징으로 한다.
상기 공통배선과 상기 공통전극은 상기 게이트라인과 동일층상에 형성됨을 특징으로 한다.
상기 픽셀전극과 상기 스토리지 전극은 동일층상에 형성됨을 특징으로 한다.
상기 스토리지 전극은 상기 2개의 서브 픽셀영역에 일체로 형성됨을 특징으로 한다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인의 일영역에 정의된 게이트전극과, 상기 게이트라인을 포함한 상기 하부기판 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상측의 상기 게이트 절연막상에 형성된 액티브층과, 상기 데이터 라인으로부터 돌출되어 상기 액티브층의 일측상부에 오버랩된 소오스 전극과, 상기 소오스 전극과 일정한 간격을 갖으며 상기 액티브층의 타측상부에 오버랩된 드레인 전극으로 구성됨을 특징으로 한다.
상기 게이트라인과 공통배선과 공통전극은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 중 적어도 어느 하나의 금속으로 형성되는 것을 특징으로 한다.
상기 픽셀전극과 스토리지 전극은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전 금속으로 형성됨을 특징으로 한다.
본 발명의 다른 실시예에 따른 횡전계 방식의 액정표시장치는 하부기판상에 일방향으로 배열된 게이트라인과; 상기 게이트라인과 교차 배치되며, 2개의 서브 픽셀영역을 한 단위로 하여 상기 2개의 서브 픽셀영역의 양쪽에 배치된 데이터라인들과; 상기 게이트라인과 이격되어 평행한 방향으로 형성된 공통배선과; 상기 게이트 라인과 데이터 라인의 교차영역에 형성된 박막 트랜지스터와; 상기 박막 트랜지스터의 드레인전극에 콘택홀을 갖고, 상기 하부기판의 전면에 형성된 유기절연막과; 상기 인접한 2개의 데이터라인들 상부와 상기 서브 픽셀영역내 및 상기 2개의 서브 픽셀영역의 중앙에 배열된 복수개의 공통전극들과; 상기 콘택홀을 통해 상기 드레인전극과 콘택되며, 상기 공통전극들 사이에 형성된 픽셀전극과; 상기 공통배선 상부에 형성된 스토리지 전극을 포함함을 특징으로 한다.
상기 인접한 2개의 데이터라인들 상부에 형성된 상기 공통전극은 상기 데이 터라인들보다 넓은 폭으로 형성됨을 특징으로 한다.
상기 유기절연막은 유전율이 대략 3~4인 것을 특징으로 한다.
상기 공통전극과 상기 픽셀전극과 상기 스토리지 전극은 동일층상에 형성됨을 특징으로 한다.
상기 공통전극과 상기 픽셀전극과 상기 스토리지 전극은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전 금속으로 형성됨을 특징으로 한다.
상기 스토리지 전극은 상기 2개의 서브 픽셀영역에 일체로 형성됨을 특징으로 한다.
상기 박막 트랜지스터(TFT)는 상기 게이트 라인의 일영역에 정의된 게이트전극과, 상기 게이트라인을 포함한 상기 하부기판 전면에 형성된 게이트 절연막과, 상기 게이트 전극 상측의 상기 게이트 절연막상에 형성된 액티브층과, 상기 데이터 라인으로부터 돌출되어 상기 액티브층의 일측상부에 오버랩된 소오스 전극과, 상기 소오스 전극과 일정한 간격을 갖으며 상기 액티브층의 타측상부에 오버랩된 드레인 전극으로 구성됨을 특징으로 한다.
상기 유기절연막은 박막트랜지스터 및 인접한 2개의 데이터라인들 상부에만 형성되고, 상기 서브 픽셀영역에는 형성되지 않도록 단차를 갖는 것을 더 포함함을 특징으로 한다.
상기 2개의 서브 픽셀영역의 중앙부분에 형성된 공통전극과, 상기 픽셀전극 과 상기 스토리지 전극은 상기 게이트절연막 상에 형성되고, 상기 인접한 2개의 데이터라인들 상부의 상기 공통전극은 상기 유기절연막의 표면(단차부)을 따라 형성되는 것을 더 포함함을 특징으로 한다.
상기 구성을 갖는 본 발명의 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법은 하부기판상에 게이트전극 영역이 정의되어 일방향으로 배열된 게이트라인을 형성하는 단계; 상기 게이트라인과 이격되며 평행하게 배열되도록 공통배선을 형성하는 단계; 상기 공통배선과 연결되며, 상기 서브 픽셀영역 및 이웃하는 2개의 서브 픽셀영역의 중앙부분에 배열되도록 복수개의 공통전극들을 형성하는 단계; 상기 게이트라인을 포함한 상기 하부기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트전극 상측의 상기 게이트절연막상에 액티브층을 형성하는 단계; 상기 게이트라인과 교차 배치되며, 2개의 서브 픽셀영역을 한 단위로 하여 상기 2개의 서브 픽셀영역의 양쪽에 데이터라인들을 형성하는 단계; 상기 데이터라인으로부터 돌출되어 상기 액티브층의 일측 상부에 오버랩되도록 소오스 전극과, 상기 소오스 전극과 일정한 간격을 갖으며 상기 액티브층의 타측 상부에 오버랩되도록 드레인 전극을 형성하는 단계; 상기 드레인전극에 콘택홀을 갖도록 상기 하부기판의 전면에 보호막을 형성하는 단계; 상기 콘택홀을 통해 상기 드레인전극과 콘택되며, 상기 공통전극들 사이에 배열되도록 픽셀전극을 형성하는 단계; 상기 공통배선 상부의 상기 보호막상에, 상기 이웃하는 2개의 서브 픽셀영역에 일체로 형성되도록 스토리지 전극을 형성하는 단계를 포함함을 특징으로 한다.
본 발명의 다른 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법은 하 부기판상에 게이트전극 영역이 정의되어 일방향으로 배열된 게이트라인을 형성하는 단계; 상기 게이트라인과 이격되어 평행한 방향으로 공통배선을 형성하는 단계; 상기 게이트라인을 포함한 상기 하부기판 전면에 게이트 절연막을 형성하는 단계; 상기 게이트전극 상측의 상기 게이트 절연막상에 액티브층을 형성하는 단계; 상기 게이트라인과 교차 배치되며, 2개의 서브 픽셀영역을 한 단위로 하여 상기 2개의 서브 픽셀영역의 양쪽에 데이터라인들을 형성하는 단계; 상기 데이터 라인으로부터 돌출되어 상기 액티브층의 일측상부에 오버랩되도록 소오스 전극과, 상기 소오스 전극과 일정한 간격을 갖으며 상기 액티브층의 타측상부에 오버랩되도록 드레인 전극을 형성하는 단계; 상기 드레인전극에 콘택홀을 갖도록 상기 하부기판의 전면에 유기절연막을 형성하는 단계; 상기 인접한 2개의 데이터라인들 상부에 오버랩되고, 상기 서브 픽셀영역내에 배열되도록 복수개의 공통전극들을 형성하는 단계; 상기 콘택홀을 통해 상기 드레인전극과 콘택되며, 상기 공통전극들 사이에 배열되도록 픽셀전극을 형성하는 단계; 상기 공통배선 상부의 상기 유기절연막상에, 상기 이웃하는 2개의 서브 픽셀영역에 일체로 형성되도록 스토리지 전극을 형성하는 단계를 포함함을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명에 따른 횡전계 방식의 액정표시장치 및 그의 제조방법을 실시예별로 나누어 설명하기로 한다.
제 1 실시예
도 7은 본 발명의 제 1 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 이웃하는 2개의 서브 픽셀의 평면도이고, 도 8은 도 7의 Ⅲ-Ⅲ'와 Ⅳ-Ⅳ'선상을 자 른 구조 단면도이다.
본 발명의 제 1 실시예에 따른 횡전계 방식의 액정표시장치는 2개의 서브 픽셀(Sub Pixel)을 한 개의 단위로 하여 2개의 서브 픽셀영역의 양쪽에 데이터라인을 위치시키고, 2개의 서브 픽셀영역의 중앙부분에는 데이터라인을 배치시키지 않는 것에 그 구성적 특징이 있다.
좀 더 자세히 설명하면, 도 7과 도 8에 도시한 바와 같이, 투명한 하부기판(80)상에 복수개의 게이트 라인(81)이 일방향으로 배열되어 있고, 게이트라인(81)을 포함한 하부기판(80) 전면에는 게이트절연막(82)이 형성되어 있으며, 상기 게이트라인(81)과 동일층상에 게이트라인(81)과 평행한 방향으로 서로 이격되어 공통배선(81b)이 형성되어 있다.
그리고 게이트라인(81)과 교차 배열되며 2개의 서브 픽셀영역의 양쪽에 각각 데이터 라인(84_2, 84_3)이 형성되어 있다. 즉, 왼쪽에 위치하는 서브 픽셀영역에는 데이터라인(84_2)이 왼쪽에 배치되고, 오른쪽에 위치하는 서브 픽셀영역에는 데이터라인(84_3)이 오른쪽에 배치된다.
또한 공통배선(81b)과 연결되어, 상기 서브 픽셀영역내(각 데이터 라인(84_2, 84_3)에 인접한 서브 픽셀영역을 포함) 및 이웃하는 2개의 서브 픽셀영역의 중앙부분에 공통전극(81c)이 형성되어 있다.
이때 공통전극(81c)은 데이터라인과 평행한 방향으로 배열되어 있으며, 서브 픽셀영역내에 복수개 형성될 수도 있다.
상기 게이트라인(81)과 공통배선(81b)과 공통전극(81c)은 알루미늄(Al), 크 롬(Cr), 몰리브덴(Mo), 텅스텐(W) 중 적어도 어느 하나의 금속으로 형성되어 있다.
그리고 상기 게이트 라인(81)과 데이터 라인(84_1,84_2,84_3,84_4)들이 교차되는 부분에 복수개의 박막 트랜지스터(TFT)들이 형성되어 있다.
여기서 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(81)의 일영역에 정의된 게이트전극(81a)과, 게이트라인(81)을 포함한 하부기판(80) 전면에 형성된 게이트 절연막(82)과, 상기 게이트 전극(81a) 상측의 게이트 절연막(82)위에 형성되는 액티브층(83)과, 상기 데이터 라인(84_1,84_2,84_3,84_4)으로부터 돌출되어 상기 액티브층(83)의 일측상부에 오버랩된 소오스 전극(84a)과, 상기 소오스 전극(84a)과 일정한 간격을 갖으며 액티브층(83)의 타측 상부에 오버랩된 드레인 전극(84b)으로 구성된다.
이때 박막 트랜지스터(TFT)의 게이트전극은 도면에는 도시되지 않았지만, 일방향을 갖는 게이트 라인의 일측에서 돌출 형성되도록 구성될 수도 있다.
그리고 상기 박막 트랜지스터를 포함한 하부기판(80)의 전면에 보호막(85)이 형성되어 있고, 상기 보호막(85)은 드레인전극(84b)이 드러나도록 콘택홀(86)을 갖고 있다. 이때 보호막(85)은 실리콘질화막으로 형성되어 있다.
그리고 서브 픽셀영역의 보호막(85) 상에는 픽셀전극(87)이 공통전극(81c)들 사이에 평행하게 교대로 배열되어 있으며, 상기 픽셀전극(87)은 콘택홀(86)을 통해 박막트랜지스터의 드레인전극(84b)과 연결되어 있다.
상기에서 두 개의 서브 픽셀영역의 중앙부분에 배치된 공통전극(81c)은 이웃하는 서브 픽셀영역에 형성된 픽셀전극(87)과 공통으로 작용하여 횡전계를 형성한다.
그리고 공통배선(81b)의 상부에는 스토리지 온 콤온(Storage On Common) 구조의 스토리지 전극(88)이 형성되어 있는데, 이때 스토리지 전극(88)은 이웃하는 2개의 서브 픽셀영역상의 공통배선(81b) 상부에 일체로 연장 형성되어 있다.
상기와 같이 이웃하는 2개의 서브 픽셀영역의 스토리지 전극(88)이 서로 연결되어 있으면, 종래 기술에 비해서 상대적으로 스토리지 커패시턴스(Cst)가 증가하므로 보다 안정된 화질을 제공할 수 있다.
상기 픽셀전극(87)과 스토리지 전극(88)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전 금속으로 형성되어 있다.
그리고 상기 공통전극(81c)과 픽셀전극(87) 사이의 광투과영역에 위치한 액정은 상기 공통전극(81c)과 픽셀전극(87) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이룬다.
그리고 상기와 같이 구성된 하부기판에 대응되는 상부기판(70)에는 색상을 구현하기 위해 서브 픽셀영역에 대응되는 부분에 칼라필터층(72)이 형성되어 있고, 상기 칼라필터층(72) 사이의 구분과 광차단 역할을 하기 위해 데이터라인(84_1, 84_2, 84_3, 84_4)들과 이에 인접한 공통전극(81c)의 상부에 블랙 매트릭스층(71)이 형성되어 있다.
이때, 블랙 매트릭스층(71)은 게이트라인(81), 데이터라인(84_1, 84_2)들, 데이터라인(84_1, 84_2)들과 인접한 공통전극(81c)의 사이를 포함한 주변영역 및 박막트랜지스터에 대응되는 부분에 형성되어 있다.
도면에는 도시되지 않았지만, 상기 픽셀전극(87) 및 공통전극(81c)을 포함한 하부기판(80)의 전면에 폴리이미드(polyimide)나 광배향성 물질로 이루어진 배향막이 형성되어 있다.
여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다.
이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다.
상술한 바와 같이 본 발명의 제 1 실시예에 따른 횡전계 방식의 액정표시장치는, 2개의 서브 픽셀영역의 중앙부분에 데이터라인을 배치시키지 않고, 이웃하는 2개의 서브 픽셀영역을 하나의 단위로 하여 서브 픽셀영역의 양쪽에 데이터라인들을 배치시키므로써, 도 8에서와 같이 2개의 서브 픽셀영역의 중앙에 대응되는 상부기판에 블랙매트릭스층을 형성하지 않아도 되므로 상,하부기판(특히 대형 상,하부기판)의 합착 마진에 의한 개구율 손실을 줄일 수 있고, 휘도를 개선할 수 있다.
상기 구성을 갖는 본 발명의 제 1 실시예에 따른 횡전계 방식의 액정표시장치의 제조방법은 도 7과 도 8에 도시한 바와 같이, 투명한 하부 기판(80)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 도전성 금속을 패터닝하여, 일영역에 게이트전극이 정의되어 일방향으로 배열되도록 게이트라인(81)을 형성한다.
상기 게이트라인(81)을 형성함과 동시에, 상기 게이트라인(81)과 동일물질로 구성되며 서로 이격되어 평행한 방향으로 배열되도록 공통배선(81b)을 형성한다.
또한, 게이트라인(81)을 형성함과 동시에, 상기 공통배선(81b)과 연결되어 상기 서브 픽셀영역내에 복수개의 공통전극(81c)들을 형성한다. 이때 공통전극(81c)은 게이트라인(81)과 수직한 방향으로 배열된다.
상기 도전성 금속은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 중 적어도 어느 하나를 사용한다.
이후에, 상기 게이트라인(81)을 포함한 하부기판(80) 전면에 게이트절연막(82)을 형성한다.
다음에, 상기 게이트 절연막(82)상에 반도체층(아몰퍼스실리콘 + 불순물 아몰퍼스실리콘)을 증착한 후에, 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전극 상부에 아일랜드(island) 형태를 갖는 액티브층(83)을 형성한다.
이후에 상기 액티브층(83)이 형성된 하부기판(80)의 전면에 도전성 금속을 증착하고 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트라인(81)과 교차 배치되며, 2개의 서브 픽셀영역을 한 단위로 하여 상기 2개의 서브 픽셀영역의 양쪽에 배열되도록 데이터라인(84_2, 84_3)들을 형성한다.
상기 데이터 라인(84_2, 84_3)으로부터 돌출되어 상기 액티브층(83)의 일측상부에 오버랩되도록 소오스 전극(84a)과, 상기 소오스 전극(84a)과 일정한 간격을 갖으며 상기 액티브층(83)의 타측 상부에 오버랩되도록 드레인 전극(84b)을 형성한다.
상기 하부기판(80)의 전면에 실리콘질화막으로 구성된 보호막(85)을 형성하고, 상기 드레인 전극(84b)이 드러나도록 콘택홀(86)을 형성한다.
이후에, 상기 보호막(85)상에 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전 금속을 증착한다.
다음에, 상기 투명 도전 금속을 패터닝하여, 상기 콘택홀(86)을 통해 상기 드레인전극(84b)과 콘택되며, 상기 공통전극(81c)들 사이에 평행하게 교대로 배열되도록 픽셀전극(87)을 형성한다.
상기 픽셀전극(87)을 형성함과 동시에, 이웃하는 2개의 서브 픽셀영역상의 공통배선(81b)에 일체로 형성되도록 상기 보호막(85)상에 스토리지 전극(88)을 형성한다.
이에 따라서 스토리지 커패시터는 스토리지 온 콤온(Storage On Common) 구조를 이룬다.
상기에서 공통전극(81c)중 하나는 두 개의 서브 픽셀영역의 중앙부분에 배치되어 이웃하는 서브 픽셀영역에 형성된 픽셀전극(87)과 공통으로 작용하도록 형성한다.
상기와 같이 이웃하는 2개의 서브 픽셀영역의 스토리지 전극(88)이 서로 연결되어 있으면, 종래 기술에 비해서 상대적으로 스토리지 커패시턴스(Cst)가 증가하므로 보다 안정된 화질을 제공할 수 있다.
제 2 실시예
도 9는 본 발명의 제 2 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 이웃하는 2개의 서브 픽셀의 평면도이고, 도 10은 도 9의 Ⅴ-Ⅴ'와 Ⅵ-Ⅵ'선상을 자른 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치의 구조 단면도이다.
본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치는 2개의 서브 픽셀(Sub Pixel)을 한 개의 단위로 하여 서브 픽셀영역의 양쪽에 데이터라인을 위치시켜서 2개의 서브 픽셀영역의 중앙에 데이터라인을 배치하지 않을 뿐만아니라, 실리콘질화막으로 보호막을 형성하는 대신에 유기절연막을 평탄하게 형성하는 것에 그 구성적 특징이 있다.
좀 더 자세히 설명하면, 도 9와 도 10에 도시한 바와 같이 투명한 하부기판(100)상에 복수개의 게이트 라인(101)이 일방향으로 배열되어 있고, 게이트라인(101)을 포함한 하부기판(100) 전면에는 게이트절연막(102)이 형성되어 있으며, 상기 게이트라인(101)과 동일층상에 게이트라인(101)과 평행한 방향으로 서로 이격되도록 공통배선(101b)이 형성되어 있다.
상기 게이트라인(101)과 공통배선(101b)은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 중 적어도 어느 하나의 금속으로 구성되어 있다.
그리고 게이트라인(101)과 교차 배열되며 2개의 서브 픽셀영역의 양쪽에 각각 데이터 라인(104_2, 104_3)들이 형성되어 있다. 즉, 왼쪽에 위치하는 서브 픽셀영역에는 데이터라인(104_2)이 왼쪽에 배치되고, 오른쪽에 위치하는 서브 픽셀영역에는 데이터라인(104_3)이 오른쪽에 배치된다.
그리고 상기 게이트 라인(101)과 데이터 라인(104_1,104_2,104_3,104_4)들이 교차되는 부분에 복수개의 박막 트랜지스터(TFT)들이 형성되어 있다.
여기서 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(101)의 일영역에 정의된 게이트전극(101a)과, 게이트라인(81)을 포함한 하부기판(100) 전면에 형성된 게이트 절연막(102)과, 상기 게이트 전극(101a) 상측의 게이트 절연막(102)위에 형성되는 액티브층(103)과, 상기 데이터 라인(104_2)으로부터 돌출되어 상기 액티브층(103)의 일측상부에 오버랩된 소오스 전극(104a)과, 상기 소오스 전극(104a)과 일정한 간격을 갖으며 액티브층(103)의 타측 상부에 오버랩된 드레인 전극(104b)으로 구성된다.
이때 박막 트랜지스터(TFT)의 게이트전극은 도면에는 도시되지 않았지만, 일방향을 갖는 게이트 라인의 일측에서 돌출 형성되도록 구성될 수도 있다.
그리고 상기 박막 트랜지스터를 포함한 하부기판(100)의 전면에 대략 3㎛의 두께를 갖는 유전율이 대략 3~4인 저유전율의 유기절연막(105)이 형성되어 있고, 상기 드레인전극(104b)이 드러나도록 콘택홀(106)이 형성되어 있다.
상기와 같이 실리콘질화막으로 구성된 보호막 대신에 저유전율의 유기절연막(105)을 형성하면, 차후에 인접한 데이터라인들 상부에 형성된 공통전극(107a)과 데이터라인, 데이터라인과 화소전극간의 기생 커패시턴스에 의한 액정의 동작 불량을 방지할 수 있고, 이에 따른 휘도 감소를 방지할 수 있다.
또한, 유기절연막(105) 상에는 상기 인접한 데이터 라인(104_1,104_2)들(데이터라인(104_3,104_4)들)의 상부 및 이웃하는 두 개의 서브 픽셀영역의 중앙부분 에 공통전극(107a)이 형성되어 있다.
이때 공통전극(107a)은 데이터라인과 평행한 방향으로 배열되어 있으며, 서브 픽셀영역내에 복수개 형성될 수 있다.
이때 공통전극(107a)은 2개의 데이터 라인(104_1,104_2)들(데이터라인(104_3,104_4)들)의 폭보다 넓게 형성되어 있다.
그리고 유기절연막(105) 상에는 픽셀전극(107b)이 공통전극(107a)들 사이에 평행하게 교대로 배열되어 있으며, 상기 픽셀전극(107b)은 콘택홀(106)을 통해 박막트랜지스터의 드레인전극(104b)과 연결되어 있다. 상기 픽셀전극(107b)은 투명 도전막으로 형성되어 있다.
그리고 공통배선(101b)의 상부에는 스토리지 온 콤온(Storage On Common) 구조의 스토리지 전극(108)이 형성되어 있다. 이때 스토리지 전극(108)은 이웃하는 2개의 서브 픽셀영역에 일체로 배치되어 있다.
상기와 같이 이웃하는 2개의 서브 픽셀영역의 스토리지 전극(108)이 서로 연결되어 있으면 종래 기술에 비해서 상대적으로 스토리지 커패시턴스(Cst)가 증가하므로 보다 안정된 화질을 제공할 수 있다.
상기에서 공통전극(107a)과 픽셀전극(107b) 및 스토리지 전극(108)은 동일층상에 형성되어 있으며, 공통전극(107a)들은 스토리지 전극(108)에 의해서 연결되어 있다.
그리고 상기 공통전극(107a)과 픽셀전극(107b) 및 스토리지 전극(108)은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산 화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전 금속으로 형성되어 있다.
상기 공통전극(107a)과 픽셀전극(107b) 사이의 광투과 영역에 위치한 액정은 상기 공통전극(107a)과 픽셀전극(107b) 사이에 분포하는 횡전계에 의해 동일한 방향으로 배열되어 하나의 도메인을 이룬다.
그리고 도면에는 도시되어 있지 않지만, 상기 하부기판에 대응되는 상부기판에는 색상을 구현하기 위해 서브 픽셀영역에 대응되는 부분에 칼라필터층이 형성되어 있고, 각 게이트라인 및 공통배선 및 박막트랜지스터에 대응되는 부분에 광차단을 위해 블랙 매트릭스층이 형성되어 있다.
상기에서 공통전극(107a)은 서로 인접해 있는 데이터라인(104_1,104_2)들(데이터라인(104_3,104_4)들)의 상부를 공통으로 덮도록 형성되어 있으므로, 이 부분에는 블랙 매트릭스층을 형성하지 않아도 되는데, 이와 같이 블랙 매트릭스층을 형성할 필요가 없는 영역을 블랙 매트릭스 프리(free)영역이라고 한다.
도면에는 도시되지 않았지만, 상기 픽셀전극(107b) 및 공통전극(107a)을 포함한 하부기판(100)의 전면에 폴리이미드(polyimide)나 광배향성 물질로 이루어진 배향막이 형성되어 있다.
여기서 폴리이미드로 이루어진 배향막은 기계적인 러빙에 의해 배향방향이 결정되며, PVCN계 물질(polyvinylcinnamate based material)이나 폴리실록산계물질(polysiloxane based material)로 이루어진 광반응성 물질은 자외선과 같은 광의 조사에 의해 배향방향이 결정된다.
이때, 배향방향은 광의 조사방향이나 조사되는 광의 성질, 즉 편광방향 등에 의해 결정된다.
상술한 바와 같이 본 발명의 제 2 실시예에 따른 횡전계 방식의 액정표시장치는, 제 1 실시예에 따른 효과 뿐만아니라, 블랙 매트릭스층을 데이터라인 상부에 형성하지 않아도 되기 때문에 상,하부기판의 합착시 데이터라인쪽은 고려할 필요가 없으므로 개구율 손실을 줄일 수 있다는 장점이 있다.
또한, 저유전율의 유기절연막을 대략 3㎛정도의 두께를 갖도록 형성하므로, 액정의 동작 불량 및 이에 따른 휘도 감소를 방지할 수 있다.
상기 구성을 갖는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법은 도 9와 도 10에 도시한 바와 같이, 투명한 하부 기판(100)상에 도전성 금속을 증착하고, 포토 및 식각 공정을 이용하여 도전성 금속을 패터닝하여, 일영역에 게이트전극이 정의되어 일방향으로 배열되도록 게이트라인(101)을 형성한다.
상기 게이트라인(101)을 형성함과 동시에, 상기 게이트라인(101)과 동일물질로 구성되며 서로 이격되어 평행한 방향으로 배열되도록 공통배선(101b)을 형성한다.
상기 도전성 금속은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 중 적어도 어느 하나를 사용한다.
이후에, 상기 게이트라인(101)을 포함한 하부기판(100) 전면에 게이트절연막(102)을 형성한다.
다음에, 상기 게이트 절연막(102)상에 반도체층(아몰퍼스실리콘 + 불순물 아 몰퍼스실리콘)을 증착한 후에, 포토 및 식각 공정으로 패터닝하여, 상기 게이트 전극 상부에 아일랜드(island) 형태를 갖는 액티브층(103)을 형성한다.
이후에 상기 액티브층(103)이 형성된 하부기판(100)의 전면에 도전성 금속을 증착하고 포토 및 식각 공정을 통해 패터닝하여, 상기 게이트라인(101)과 교차 배치되며, 2개의 서브 픽셀영역을 한 단위로 하여 상기 2개의 서브 픽셀영역의 양쪽에 배열되도록 데이터라인(104_2, 104_3)들을 형성한다.
상기 데이터 라인(104_2, 104_3)으로부터 돌출되어 상기 액티브층(103)의 일측상부에 오버랩되도록 소오스 전극(104a)과, 상기 소오스 전극(104a)과 일정한 간격을 갖으며 상기 액티브층(103)의 타측 상부에 오버랩되도록 드레인 전극(104b)을 형성한다.
이후에, 상기 하부기판(100)의 전면에 유기절연막(105)을 형성하고, 상기 드레인전극(104b)이 드러나도록 상기 유기절연막(105)을 식각하여 콘택홀(106)을 형성한다.
이후에, 유기절연막(105)상에 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전 금속을 증착한다.
다음에, 상기 투명 도전 금속을 패터닝하여, 상기 인접한 2개의 데이터라인들(104_2,104_3) 상부에 오버랩되고, 상기 서브 픽셀영역내 특히, 인접한 2개의 서브픽셀영역의 중앙에 배열되도록 복수개의 공통전극(107a)들을 형성한다.
또한, 상기 공통전극(107a)들을 형성함과 동시에, 상기 콘택홀(106)을 통해 상기 드레인전극(104b)과 콘택되며, 상기 공통전극(107a)들 사이에 평행하게 교대로 배열되도록 픽셀전극(107b)을 형성한다.
또한, 상기 픽셀전극(107b)을 형성함과 동시에, 이웃하는 2개의 서브 픽셀영역상의 공통배선(101b)상에 일체로 형성되도록 상기 유기절연막(105)상에 스토리지 전극(108)을 형성한다.
이에 따라서 스토리지 커패시터는 스토리지 온 콤온(Storage On Common) 구조를 이룬다.
상기에서 공통전극(107a)중 하나는 두 개의 서브 픽셀영역의 중앙부분에 배치되어 이웃하는 서브 픽셀영역에 형성된 픽셀전극(107b)과 공통으로 작용하도록 형성한다.
상기와 같이 이웃하는 2개의 서브 픽셀영역의 스토리지 전극(108)이 서로 연결되어 있으면, 종래 기술에 비해서 상대적으로 스토리지 커패시턴스(Cst)가 증가하므로 보다 안정된 화질을 제공할 수 있다.
제 3 실시예
도 9는 본 발명의 제 3 실시예에 따른 횡전계 방식(IPS)의 액정표시장치의 이웃하는 2 서브 픽셀의 평면도이고, 도 11은 도 9의 Ⅴ-Ⅴ'와 Ⅵ-Ⅵ'선상을 자른 본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치의 구조 단면도이다.
본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치는, 유기절연막을 사용할 때 유기절연막의 두께로 인해서 서브 픽셀영역에서 광투과 효율이 저하되는 문제를 보완하기 위한 구성에 특징이 있다.
상기 문제를 보완하기 위해서 본 발명의 제 3 실시예에 따른 횡전계 방식의 액정표시장치는, 도 9와 도 11에 도시된 바와 같이, 유기절연막(105)을 박막트랜지스터 및 인접한 2개의 데이터라인(104_1,104_2)들(데이터라인(104_3,104_4)들) 상부에만 남기고 서브 픽셀영역에는 형성하지 않았다.
상기와 같이 유기절연막(105)을 구성하면, 픽셀전극(107b)과 인접한 서브 픽셀영역의 중앙부분의 공통전극(107a) 및 스토리지 전극(108)은 게이트절연막(102) 상에 형성되고, 2개의 인접한 데이터라인(104_1,104_2)들(데이터라인(104_3,104_4)들) 상부의 공통전극(107a)은 유기절연막(105)의 표면(단차부)을 따라 형성된다.
상기의 구성을 제외하고는 본 발명의 제 3 실시예에 따른 구성은 제 2 실시예의 구성과 동일하다.
상기와 같이 유기절연막(105)의 단차부에 공통전극(107a)이 배치되어 있으면, 이 영역이 광투과 영역이 아니기 때문에 배향 불량에 의한 화질 저하 문제가 발생하는 것을 방지할 수 있다.
또한 상기와 같이 단차를 갖도록 유기절연막(105)을 형성하면 유기절연막(105)의 단차부에서 러빙 불량이 발생할 수 있는데, 종래와 같이 데이터라인을 각 서브 픽셀영역의 일측마다 배치하면 서브 픽셀영역의 양쪽에서 단차가 모두 발생하여 개구율이 대폭 감소하는 역효과가 야기되지만, 본 발명에서와 같이 2개의 서브 픽셀영역을 한 단위로 양쪽에 데이터라인들을 배치시키면 서브 픽셀영역의 한쪽에만 유기절연막(105)의 단차가 발생하므로, 상기와 같은 개구율 감소 정도를 줄일 수 있다.
또한 상기 구성을 갖는 횡전계 방식의 액정표시장치의 제조방법은 본 발명의 제 2 실시예의 제조방법에서, 유기절연막(105)을 박막트랜지스터 및 인접한 2개의 데이터라인(104_1,104_2)들(데이터라인(104_3,104_4)들) 상부에만 남기고 서브 픽셀영역에는 형성되지 않도록 식각하는 공정이 추가되는 것을 제외하고는 본 발명의 제 2 실시예에 따른 제조방법과 동일하게 진행한다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술 범위는 상기 실시예에 기재된 내용으로 한정되는 것이 아니라, 특허 청구의 범위에 의하여 정해져야 한다.
상기와 같은 본 발명의 횡전계 방식의 액정표시장치 및 그의 제조방법은 다음과 같은 효과가 있다.
첫째, 이웃하는 2개의 서브 픽셀영역을 하나의 단위 영역으로 하여 각 단위 영역의 서브 픽셀영역의 양쪽에 데이터라인들을 배치시키므로, 각 단위 영역내의 2개의 서브 픽셀영역의 사이에 대응되는 상부기판에는 블랙 매트릭스층을 형성하지 않아도 되므로 상,하부기판의 합착 마진에 의한 개구율 손실을 줄일 수 있다
둘째, 공통전극을 인접한 2개의 데이터라인 상부에 형성시키므로, 블랙 매트릭스층을 데이터라인 상부에는 형성하지 않아도 되기 때문에 상,하부기판의 합착시 데이터라인쪽은 고려할 필요가 없다. 이에 의해서 상,하부기판의 합착 마진에 의한 개구율 손실을 줄일 수 있다.
셋째, 저유전율의 유기절연막을 대략 3㎛정도의 두께를 갖도록 형성하므로, 액정의 동작 불량 및 이에 따른 휘도 감소를 방지할 수 있다.
넷째, 단위 영역내의 2개의 서브 픽셀영역의 스토리지 전극이 일체로 형성되어 있으므로, 즉, 스토리지 전극이 서로 인접하는 2개의 서브픽셀영역으로 이루어지는 단위 영역내에서 하나의 서브 픽셀 영역으로부터 다른 하나의 서브 픽셀영역으로 연장되어 형성되기 때문에 종래에 비해 상대적으로 스토리지 커패시턴스가 증가하여 안정된 화질을 제공할 수 있다.

Claims (19)

  1. 하부기판상에 일방향으로 배열된 게이트라인과;
    상기 게이트라인과 교차 배치되며, 2개의 서브 픽셀영역을 한 단위로 하여 상기 2개의 서브 픽셀영역의 양쪽에 배치된 데이터라인들과;
    상기 게이트라인과 이격되어 평행한 방향으로 형성된 공통배선과;
    상기 서브 픽셀영역내에 배열된 복수개의 공통전극들과;
    상기 각 서브 픽셀영역의 상기 데이터라인들과 상기 게이트 라인이 교차하는 상기 각 서브 픽셀영역마다 각각 형성된 박막 트랜지스터와;
    상기 박막 트랜지스터의 드레인전극에 콘택홀을 갖고, 상기 하부기판의 전면에 형성된 보호막과;
    상기 콘택홀을 통해 상기 드레인전극과 콘택되며, 상기 공통전극들 사이에 형성된 픽셀전극과;
    상기 픽셀전극과 연결되어, 상기 공통배선 상부의 상기 보호막상에 이웃하는 상기 2개의 서브 픽셀영역에 일체로 형성된 스토리지 전극을 포함함을 특징으로 하는 횡전계 방식의 액정표시장치.
  2. 제 1 항에 있어서,
    상기 공통전극은 상기 데이터라인과 평행한 방향으로 배열됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  3. 제 1 항에 있어서,
    상기 공통배선과 상기 공통전극은 동일층상에 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  4. 제 1 항에 있어서,
    상기 픽셀전극과 상기 스토리지 전극은 동일층상에 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 박막 트랜지스터(TFT)는 상기 게이트 라인의 일영역에 정의된 게이트전극과,
    상기 게이트라인을 포함한 상기 하부기판 전면에 형성된 게이트 절연막과,
    상기 게이트 전극 상측의 상기 게이트 절연막상에 형성된 액티브층과,
    상기 데이터 라인으로부터 돌출되어 상기 액티브층의 일측상부에 오버랩된 소오스 전극과,
    상기 소오스 전극과 일정한 간격을 갖으며 상기 액티브층의 타측상부에 오버랩된 드레인 전극으로 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  7. 제 1 항에 있어서,
    상기 게이트라인과 공통배선과 공통전극은 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) 중 적어도 어느 하나의 금속으로 형성되는 것을 특징으로 하는 횡전계 방식의 액정표시장치.
  8. 제 1 항에 있어서,
    상기 픽셀전극과 스토리지 전극은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전 금속으로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  9. 하부기판상에 일방향으로 배열된 게이트라인과;
    상기 게이트라인과 교차 배치되며, 2개의 서브 픽셀영역을 한 단위로 하여 상기 2개의 서브 픽셀영역의 양쪽에 배치된 데이터라인들과;
    상기 게이트라인과 이격되어 평행한 방향으로 형성된 공통배선과;
    상기 각 서브 픽셀영역의 상기 데이터라인들과 상기 게이트 라인이 교차하는 각 서브 픽셀 영역마다 각각 형성된 박막 트랜지스터와;
    상기 박막 트랜지스터의 드레인전극에 콘택홀을 갖고, 상기 하부기판의 전면에 형성된 유기절연막과;
    상기 인접한 2개의 데이터라인들 상부와 상기 서브 픽셀영역내에 배열된 복수개의 공통전극들과;
    상기 콘택홀을 통해 상기 드레인전극과 콘택되며, 상기 공통전극들 사이에 형성된 픽셀전극과;
    상기 공통배선 상부에 이웃하는 상기 2개의 서브 픽셀영역에 일체로 형성된 스토리지 전극을 포함함을 특징으로 하는 횡전계 방식의 액정표시장치.
  10. 제 9 항에 있어서,
    상기 인접한 2개의 데이터라인들 상부에 형성된 상기 공통전극은 상기 데이터라인들보다 넓은 폭으로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  11. 제 9 항에 있어서,
    상기 유기절연막은 유전율이 3~4인 것을 특징으로 하는 횡전계 방식의 액정표시장치.
  12. 제 9 항에 있어서,
    상기 공통전극과 상기 픽셀전극과 상기 스토리지 전극은 동일층상에 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  13. 제 9 항에 있어서,
    상기 공통전극과 상기 픽셀전극과 상기 스토리지 전극은 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO), 인듐아연산화물(Indium Zinc Oxide : IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide:ITZO)과 같은 투명 도전 금속으로 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  14. 삭제
  15. 제 9 항에 있어서,
    상기 박막 트랜지스터(TFT)는 상기 게이트 라인의 일영역에 정의된 게이트전극과,
    상기 게이트라인을 포함한 상기 하부기판 전면에 형성된 게이트 절연막과,
    상기 게이트 전극 상측의 상기 게이트 절연막상에 형성된 액티브층과,
    상기 데이터 라인으로부터 돌출되어 상기 액티브층의 일측상부에 오버랩된 소오스 전극과,
    상기 소오스 전극과 일정한 간격을 갖으며 상기 액티브층의 타측상부에 오버랩된 드레인 전극으로 구성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  16. 제 9 항에 있어서,
    상기 유기절연막은 박막트랜지스터 및 인접한 2개의 데이터라인들 상부에만 형성됨을 특징으로 하는 횡전계 방식의 액정표시장치.
  17. 제 9 항에 있어서,
    상기 2개의 서브 픽셀영역에 형성된 공통전극과, 상기 픽셀전극과 상기 스토리지 전극은 상기 게이트절연막 상에 형성되고,
    상기 인접한 2개의 데이터라인들 상부의 상기 공통전극은 상기 유기절연막의 표면(단차부)을 따라 형성되는 것을 더 포함함을 특징으로 하는 횡전계 방식의 액정표시장치.
  18. 하부기판상에 게이트전극 영역이 정의되어 일방향으로 배열된 게이트라인을 형성하는 단계;
    상기 게이트라인과 이격되며 평행하게 배열되도록 공통배선을 형성하는 단계;
    상기 공통배선과 연결되며, 상기 서브 픽셀영역 및 이웃하는 2개의 서브 픽셀영역의 중앙부분에 배열되도록 복수개의 공통전극들을 형성하는 단계;
    상기 게이트라인을 포함한 상기 하부기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트전극 상측의 상기 게이트절연막상에 액티브층을 형성하는 단계;
    상기 게이트라인과 교차 배치되며, 2개의 서브 픽셀영역을 한 단위로 하여 상기 2개의 서브 픽셀영역의 양쪽에 데이터라인들을 형성하는 단계;
    상기 각 서브 픽셀영역의 데이터라인으로부터 돌출되어 상기 액티브층의 일측 상부에 오버랩되도록 소오스 전극과, 상기 소오스 전극과 일정한 간격을 갖으며 상기 액티브층의 타측 상부에 오버랩되도록 드레인 전극을 형성하는 단계;
    상기 드레인전극에 콘택홀을 갖도록 상기 하부기판의 전면에 보호막을 형성하는 단계;
    상기 콘택홀을 통해 상기 드레인전극과 콘택되며, 상기 공통전극들 사이에 배열되도록 픽셀전극을 형성하는 단계;
    상기 픽셀전극과 연결되도록 상기 공통배선 상부의 상기 보호막상에, 상기 이웃하는 2개의 서브 픽셀영역에 일체로 형성되도록 스토리지 전극을 형성하는 단계를 포함함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
  19. 하부기판상에 게이트전극 영역이 정의되어 일방향으로 배열된 게이트라인을 형성하는 단계;
    상기 게이트라인과 이격되어 평행한 방향으로 공통배선을 형성하는 단계;
    상기 게이트라인을 포함한 상기 하부기판 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트전극 상측의 상기 게이트 절연막상에 액티브층을 형성하는 단계;
    상기 게이트라인과 교차 배치되며, 2개의 서브 픽셀영역을 한 단위로 하여 상기 2개의 서브 픽셀영역의 양쪽에 데이터라인들을 형성하는 단계;
    상기 각 서브 픽셀영역의 데이터라인으로부터 돌출되어 상기 액티브층의 일측상부에 오버랩되도록 소오스 전극과, 상기 소오스 전극과 일정한 간격을 갖으며 상기 액티브층의 타측상부에 오버랩되도록 드레인 전극을 형성하는 단계;
    상기 드레인전극에 콘택홀을 갖도록 상기 하부기판의 전면에 유기절연막을 형성하는 단계;
    상기 인접한 2개의 데이터라인들 상부에 오버랩되고, 상기 서브 픽셀영역내에 배열되도록 복수개의 공통전극들을 형성하는 단계;
    상기 콘택홀을 통해 상기 드레인전극과 콘택되며, 상기 공통전극들 사이에 배열되도록 픽셀전극을 형성하는 단계;
    상기 공통배선 상부의 상기 유기절연막상에, 상기 이웃하는 2개의 서브 픽셀영역에 일체로 형성되도록 스토리지 전극을 형성하는 단계를 포함함을 특징으로 하는 횡전계 방식의 액정표시장치의 제조방법.
KR1020030042027A 2003-06-26 2003-06-26 횡전계 방식의 액정표시장치 및 그의 제조방법 KR100741890B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030042027A KR100741890B1 (ko) 2003-06-26 2003-06-26 횡전계 방식의 액정표시장치 및 그의 제조방법
US10/865,800 US7206050B2 (en) 2003-06-26 2004-06-14 IPS type LCD and method for fabricating the same
CNB2004100499798A CN100335958C (zh) 2003-06-26 2004-06-23 共平面开关型液晶显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042027A KR100741890B1 (ko) 2003-06-26 2003-06-26 횡전계 방식의 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20050001742A KR20050001742A (ko) 2005-01-07
KR100741890B1 true KR100741890B1 (ko) 2007-07-23

Family

ID=33536289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042027A KR100741890B1 (ko) 2003-06-26 2003-06-26 횡전계 방식의 액정표시장치 및 그의 제조방법

Country Status (3)

Country Link
US (1) US7206050B2 (ko)
KR (1) KR100741890B1 (ko)
CN (1) CN100335958C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490774B1 (ko) * 2008-06-05 2015-02-06 엘지디스플레이 주식회사 에프에프에스 모드 액정표시장치
US11257431B2 (en) 2020-06-11 2022-02-22 Samsung Display Co., Ltd. Pixel of an organic light emitting diode display device, and organic light emitting diode display device

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4241238B2 (ja) * 2003-08-29 2009-03-18 株式会社 日立ディスプレイズ 液晶表示装置
US7557886B2 (en) * 2004-06-29 2009-07-07 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
TW200617544A (en) * 2004-11-23 2006-06-01 Himax Tech Inc Liquid crystal display
KR101003623B1 (ko) * 2004-12-31 2010-12-23 엘지디스플레이 주식회사 횡전계 모드 액정표시장치
KR20060077870A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자
KR101182557B1 (ko) * 2005-06-24 2012-10-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101147090B1 (ko) * 2005-06-29 2012-05-17 엘지디스플레이 주식회사 액정표시소자
KR101217157B1 (ko) * 2005-10-20 2012-12-31 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR20070051037A (ko) * 2005-11-14 2007-05-17 삼성전자주식회사 액정 표시 장치
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20070071012A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 이의 제조 방법
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR101240654B1 (ko) * 2006-05-09 2013-03-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
KR101288427B1 (ko) * 2006-08-07 2013-08-07 삼성디스플레이 주식회사 표시 기판 및 그 제조방법
JP5151212B2 (ja) * 2007-03-30 2013-02-27 Ｎｌｔテクノロジー株式会社 液晶パネル
US8125603B2 (en) * 2007-05-17 2012-02-28 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device and method for fabricating the same
KR100884465B1 (ko) 2007-09-14 2009-02-20 삼성모바일디스플레이주식회사 액정 표시 장치
JP2009092912A (ja) * 2007-10-09 2009-04-30 Hitachi Displays Ltd 液晶表示装置
KR20090129805A (ko) * 2008-06-13 2009-12-17 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR101595817B1 (ko) 2008-08-22 2016-02-22 삼성디스플레이 주식회사 액정 표시 장치
KR101515383B1 (ko) 2008-11-17 2015-04-27 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조를 위한 광 마스크
KR20100092738A (ko) 2009-02-13 2010-08-23 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
CN102956646A (zh) * 2011-08-16 2013-03-06 奇美电子股份有限公司 薄膜晶体管基板与其所组成的显示装置
TWI487120B (zh) * 2011-08-16 2015-06-01 群創光電股份有限公司 薄膜電晶體基板與其所組成之顯示裝置
CN103728801A (zh) * 2013-12-27 2014-04-16 深圳市华星光电技术有限公司 像素结构及具有该像素结构的液晶显示面板
CN103885259B (zh) * 2014-03-07 2016-07-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板
KR102155051B1 (ko) * 2014-04-29 2020-09-11 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
CN104076565A (zh) * 2014-06-11 2014-10-01 深圳市华星光电技术有限公司 阵列基板及显示装置
CN104377207A (zh) * 2014-08-29 2015-02-25 深超光电（深圳）有限公司 显示面板及制造该显示面板的方法
KR102262431B1 (ko) 2015-02-03 2021-06-08 삼성디스플레이 주식회사 액정 표시 장치
CN105425494B (zh) * 2016-01-18 2018-11-06 深圳市华星光电技术有限公司 Tft阵列基板及显示器
CN112768405A (zh) * 2021-01-15 2021-05-07 信利（惠州）智能显示有限公司 一种薄膜晶体管阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980472A (ja) * 1995-09-08 1997-03-28 Hitachi Ltd 液晶表示素子
KR20020081133A (ko) * 2001-04-17 2002-10-26 닛뽄덴끼 가부시끼가이샤 능동 매트릭스형 액정 디스플레이 장치와 그 제조 방법
KR20030021089A (ko) * 2001-09-05 2003-03-12 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3418653B2 (ja) * 1995-09-28 2003-06-23 シャープ株式会社 アクティブマトリクス型液晶表示装置
DE69835888T2 (de) * 1997-04-11 2007-05-03 Hitachi, Ltd. Flüssigkristallanzeigevorrichtung
JP3321419B2 (ja) * 1998-09-17 2002-09-03 松下電器産業株式会社 通信端末装置および無線通信方法
JP3634249B2 (ja) 1999-09-24 2005-03-30 シャープ株式会社 液晶表示装置およびその表示方法
KR100493869B1 (ko) * 1999-12-16 2005-06-10 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
JP2002023171A (ja) * 2000-07-11 2002-01-23 Nec Corp 液晶表示装置及びその製造方法
KR100372577B1 (ko) * 2000-08-07 2003-02-17 엘지.필립스 엘시디 주식회사 광시야각 액정 표시 장치
KR100604270B1 (ko) * 2000-09-19 2006-07-24 엘지.필립스 엘시디 주식회사 액정 표시소자
JP3793915B2 (ja) * 2001-02-28 2006-07-05 株式会社日立製作所 液晶表示装置
KR100744955B1 (ko) * 2001-05-21 2007-08-02 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0980472A (ja) * 1995-09-08 1997-03-28 Hitachi Ltd 液晶表示素子
KR20020081133A (ko) * 2001-04-17 2002-10-26 닛뽄덴끼 가부시끼가이샤 능동 매트릭스형 액정 디스플레이 장치와 그 제조 방법
KR20030021089A (ko) * 2001-09-05 2003-03-12 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101490774B1 (ko) * 2008-06-05 2015-02-06 엘지디스플레이 주식회사 에프에프에스 모드 액정표시장치
US11257431B2 (en) 2020-06-11 2022-02-22 Samsung Display Co., Ltd. Pixel of an organic light emitting diode display device, and organic light emitting diode display device
US11670232B2 (en) 2020-06-11 2023-06-06 Samsung Display Co., Ltd. Pixel of an organic light emitting diode display device, and organic light emitting diode display device

Also Published As

Publication number Publication date
KR20050001742A (ko) 2005-01-07
US7206050B2 (en) 2007-04-17
CN1577015A (zh) 2005-02-09
CN100335958C (zh) 2007-09-05
US20040263750A1 (en) 2004-12-30

Similar Documents

Publication Publication Date Title
KR100741890B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
EP0555100B1 (en) An active matrix liquid crystal display
US6970223B2 (en) In-plane switching mode LCD device and method for fabricating the same
KR100710166B1 (ko) 액정표시장치 및 그의 제조방법
KR100731045B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR20040091184A (ko) 횡전계형 액정 표시 장치 및 그 제조 방법
KR100760940B1 (ko) 액정표시장치 및 그의 제조방법
KR100698049B1 (ko) 액정표시장치 및 그의 제조방법
KR101085150B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100577299B1 (ko) 액정표시장치
KR100943469B1 (ko) 액정표시장치 및 그의 제조방법
KR100983578B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100949495B1 (ko) 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100760946B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR101002337B1 (ko) 액정표시장치 및 그의 제조방법
KR20090056641A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR20050069105A (ko) 액정표시장치 및 그의 제조방법
KR100840680B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR101232166B1 (ko) 액정표시장치 및 그의 제조방법
KR101166578B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR101023731B1 (ko) 액정표시장치
KR20050068209A (ko) 횡전계모드 액정표시소자 및 그 제조방법
KR20040066621A (ko) 액정 표시 장치 및 그의 제조 방법
KR20050017438A (ko) 액정표시장치 및 그의 제조방법
KR20070071785A (ko) 횡전계 방식의 액정표시장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030626

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050328

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20030626

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060928

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20070327

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20060928

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20070427

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20070327

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20070620

Appeal identifier: 2007101004492

Request date: 20070427

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20070427

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20070427

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20061128

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20050328

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20070620

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20070529

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070716

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070718

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100621

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110615

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120628

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130619

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140630

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150629

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160630

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190617

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20200617

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210614

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220615

Start annual number: 16

End annual number: 16

PC1801 Expiration of term

Termination date: 20231226

Termination category: Expiration of duration