JP3793915B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3793915B2 JP3793915B2 JP2001055365A JP2001055365A JP3793915B2 JP 3793915 B2 JP3793915 B2 JP 3793915B2 JP 2001055365 A JP2001055365 A JP 2001055365A JP 2001055365 A JP2001055365 A JP 2001055365A JP 3793915 B2 JP3793915 B2 JP 3793915B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- signal wiring
- liquid crystal
- pixel electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、横電界方式の液晶表示装置に関する。
【０００２】
【従来の技術】
画素を構成する表示領域にスイッチング素子として薄膜トランジスタＴＦＴ(ＴＦＴ：Thin Film Transistor)素子を設けた構造のアクティブマトリクス方式液晶表示装置が知られている。
【０００３】
アクティブマトリクス方式液晶表示装置においては、一対の基板の間に液晶層を挿入し、この液晶層を各基板で挟持した構造が採用されている。一対の基板のうち、一方の基板(ＴＦＴ基板)側には、ＴＦＴ素子，画素電極，走査信号や映像信号の電極や配線，および配線と外部駆動回路とを接続するための端子などが形成され、他方の基板(ＣＦ基板)側にはカラーフィルタと対向電極が形成され、基板面にほぼ垂直な縦電界を印加して表示するツイストネマチック表示方式を採用している。
【０００４】
この方式に対して、液晶表示装置の課題となっていた視野角とコントラストを改善できる方式として、カラーフィルタ基板側に配置していた対向電極に代えて、ＴＦＴ基板側に共通信号電極を配置し、櫛歯状の画素電極と共通信号電極間に電圧を印加することにより、基板面にほぼ平行な電界成分を表示に利用した横電界(in plain switching)方式の液晶表示装置が、特開平６−１６０８７８号公報に提案されている。
【０００５】
画素電極および共通信号電極は、メタル電極配線材料で構成してもよいし、特開平９−７３１０１号公報に示されているように、ツイストネマチック表示方式において、透明画素電極として用いられている酸化インジウムスズ(ＩＴＯ：Indium Tin Oxide)で構成してもよい。
【０００６】
上記の横電界方式の液晶表示装置においては、画素電極と共通信号電極との間以外に、画素電極および共通信号電極とこれらの電極に隣接して配置されている信号配線との間にも、本来の表示に不要な漏洩電界が発生する。
【０００７】
これらの電極に隣接して配置されている信号配線とは、例えばｘ方向に延在されｙ方向に並設される走査信号配線やｙ方向に延在されｘ方向に並設される映像信号配線である。
【０００８】
この漏洩電界によるクロストークで、その部分の液晶が駆動され、光もれを生じさせることが知られている。このような光もれ部分は、信号配線に沿った方向に帯状に筋を引く画質不良(スミア)を引き起こす。
【０００９】
この問題を解決する手段は、例えば、特開平６−２０２２１２７号公報に詳述されている。
【００１０】
しかし、この液晶表示装置は、信号配線に隣接して電界遮蔽のためのシールド電極を配置し、このシールド電極に外部から基準電位を供給するように構成されているので、シールド電極と信号電極との間の容量への電流の充放電が大きく、駆動回路に対して負荷が大きくなりすぎる。
【００１１】
したがって、液晶表示装置の消費電力が大きいまたは駆動回路が大きくなりすぎる。さらには、シールド電極に電位を印可するための接続手段が必要であり、工程の増加や接続不良が発生する。
【００１２】
また、この方式では、表示に寄与する画素の開口部分の面積がシールド電極の配置分だけ小さくなるために、液晶表示装置の輝度を低下させるという大きな問題があった。
【００１３】
これらの問題を解決する手段が、特願平１０−５４３７１３(ＷＯ９８／４７０４４)号公報に詳述されている。
【００１４】
櫛歯状の画素電極と並設して隣接する映像信号配線に対して、基板全面に形成した有機絶縁膜を介して平面的に見て完全に重畳させた状態で基準電極が形成されている構造を採用し、映像信号配線から発生する不要な電気力線のほとんど全てが、基準電極で終端するようになっている。
【００１５】
したがって、横電界方式に特有の漏洩電界によるクロストークの問題を解消できる。
【００１６】
この方式では、従来、クロストークを低減するために、映像信号配線の両脇または対向基板上に配置していたシールド電極が不要となるので、開口部分の面積を大きくできる。
【００１７】
基準電極上の液晶層が自己遮光層として機能し、従来、映像信号配線とシールド電極との間隙部分を隠すために設けていた遮光膜(ブラックマトリクス)も不要となるので、さらに画素の開口率を向上できる。
【００１８】
また、層間膜として基板全面に設けた有機絶縁膜は、無機絶縁膜と比較して、その誘電率が小さく、有機絶縁膜は無機絶縁膜と比較して厚膜化が容易であるから、映像信号配線上に基準電極を完全に覆い被せた場合においても、映像信号配線と基準電極との間に形成される配線の寄生容量を小さくできる。
【００１９】
したがって、映像信号配線から見たときの負荷が軽くなるため、映像信号の配線伝播遅延が小さくなり、信号電圧が十分に表示電極に充電できるようになる。
【００２０】
その結果、映像信号配線を駆動するための駆動回路を縮小できる。
【００２１】
【発明が解決しようとする課題】
しかし、上記従来技術においては、新たに下記の課題が発生する。
上記したように、液晶に電圧を印加して表示する場合には、画素電極と共通信号電極との間に印加する電位差を利用する。
【００２２】
上記従来例では、基準電極となる共通信号電極は、映像信号配線と共通信号電極との間の容量を低減するために、基板全面に形成された有機絶縁膜を介した最上層に形成されるが、画素電極はこれよりも下層に配置されるため、画素電極上に有機絶縁膜が配置される構造となる。
【００２３】
したがって、この有機絶縁膜が、画素電極と共通信号電極との間で液晶と直列に接続される容量を新たに形成することになる。
【００２４】
そのため、画素電極と共通信号電極との間に印加された電位差の一部が、液晶層と直列に接続される容量により吸収されてしまうという問題が生じる。
その結果、画素電極と共通信号電極との間には、この電圧降下分を考慮して、液晶に印加したい所望の電圧以上の電位差を加える必要がある。
【００２５】
すなわち、映像信号配線と共通信号電極間の容量を低減するために形成された有機絶縁膜の存在により、液晶層と直列に接続される容量成分も小さくなり、その結果として、液晶と直列接続される容量による電圧降下分が増大してしまい、液晶の駆動電圧が上昇するという新たな課題が生じる。
【００２６】
駆動電圧が上昇すると、消費電力の上昇を招くために、特に携帯型の液晶表示装置としては不適当となる。
【００２７】
また、駆動電圧が上昇すると、安価な低電圧ドライバを使用できなくなるので、液晶表示装置を安価に提供できなくなるという課題も生じる。
【００２８】
したがって、上記従来例においては、信号配線上に、電界をシールドするための基準電極となる共通信号電極を、層間絶縁膜を介して、重ね合わせる構造の横電界方式の液晶表示装置においては、信号配線と共通信号電極との重畳部分に形成される信号配線の寄生容量の低減と、画素電極と共通信号電極との間で液晶と直列に接続される容量の増大とを両立することは困難であった。
【００２９】
これに対して、画素電極を有機絶縁膜上、すなわち共通信号電極と同層の最上層に配置すれば、上記した駆動電圧上昇の問題は回避できる(特願平１０−５４３７１３(ＷＯ９８／４７０４４)号公報)。
【００３０】
しかし、画素電極と共通信号電極とが同層になるため、パターニング不良などによる画素電極と共通信号電極と間の短絡不良の確率が大きくなる。
その分、画素電極と共通信号電極パターンとの間隔を大きくとる必要が生じ、画素電極および共通信号電極パターンの配置に制限が生じる。
【００３１】
また、画素電極とＴＦＴのソース電極との接続のために、有機絶縁膜にスルーホールを新たに開口する必要が生じ、接続不良などによる点欠陥不良を招きやすい。また、スルーホール部分が開口部として寄与しないため、その分開口率も低下する。
【００３２】
本発明の目的は、映像信号配線または走査信号配線のうち少なくとも一方の信号配線上に、電界をシールドするための基準電極となる共通信号電極が、層間絶縁膜を介して重ね合わされた構造の横電界方式の液晶表示装置において、映像信号配線または走査信号配線と共通信号電極との重畳部分に形成される信号配線の寄生容量の低減と、画素電極と共通信号電極との間で液晶と直列に接続される容量の増大とを両立できる構造を備えた液晶表示装置を提供することである。
【００３３】
【課題を解決するための手段】
本発明は、上記目的を達成するために、一対の基板と、この基板に挟持された液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って共通信号配線により接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、以下の手段を講じたことを特徴とする。
【００３４】
(１)前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜のうち、少なくとも一層を、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査配線のうち少なくとも一方の信号配線とが重ね合わさる領域の少なくとも一部の領域に、選択的に形成した構造とする。
【００３５】
(２)前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式９をＳAとし、前記画素電極上の少なくとも一部の領域において、前記画素電極上に配置された第１の配向膜と前記画素電極の間に配置された絶縁膜の層数をｍ、第ｌ層の絶縁膜の誘電率εlを、膜厚をｄl、液晶のダイレクタに対して垂直方向の液晶の誘電率をεLCとした場合の数式１０(ただしｍ≧１とする)をＳBとした場合に、ＳA＜ＳBが成立する構造とする。
【００３６】
【数９】
【００３７】
【数１０】
(３)前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜の層数ｎを、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式１１をＳAとし、前記画素電極上の少なくとも一部の領域において、前記画素電極上に配置された絶縁膜の層ｍ数を、第ｌ層の絶縁膜の誘電率をεl、膜厚をｄl、液晶のダイレクタに対して平行方向の液晶の誘電率εLCをとした場合の数式１２(ただしｍ≧とする)をＳBとした場合に、ＳA＜ＳBが成立する構造とする。
【００３８】
【数１１】
【００３９】
【数１２】
(４)前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記画素電極上の少なくとも一部の領域において、前記第１の基板上に配置された第１の配向膜と前記画素電極の間には絶縁膜が存在しておらず、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をｋ、膜厚をｄkとした場合の数式１３をＳAとし、液晶のダイレクタに対して垂直方向の誘電率をεLCとした場合の数式１４をＳBとした場合に、ＳA＜ＳBが成立する構造とする。
【００４０】
【数１３】
【００４１】
【数１４】
(５)前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記画素電極上の少なくとも一部の領域において、前記第１の基板上に配置された第１の配向膜と前記画素電極の間には絶縁膜が存在しておらず、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式１５をＳAとし、液晶のダイレクタに対して平行方向の誘電率をεLCとした場合の数式１６をＳBとした場合に、ＳA＜ＳBが成立する構造とする。
【００４２】
【数１５】
【００４３】
【数１６】
上記(１)ないし(５)のいずれかの構造を採ることにより、映像信号配線または走査信号配線と共通信号電極の重畳部分に形成される信号配線の寄生容量を低減した場合においても、画素電極と共通信号電極との間で液晶と直列に接続される容量を独立で増大でき、駆動電圧の上昇を抑制できる。
【００４４】
具体的には、(１)に示したように、配線と共通信号電極の重畳部分に形成した層間絶縁膜、すなわち配線の寄生容量低減のために形成した層間絶縁膜を、画素電極上には形成しない構造、すなわち絶縁膜を選択的に形成する構造とすることにより、層間絶縁膜の厚膜化または層間絶縁膜の構造を変化させて、配線の寄生容量を、液晶層と直列に接続される容量とは独立して任意に低減できる。
【００４５】
また、駆動電圧の低減に関しては、(１)ないし(５)に示したように、画素電極が存在する領域上の絶縁膜、すなわち、液晶層と直列に接続される容量を形成する絶縁膜を選択的に除去する構造とする。
【００４６】
これにより、選択的に除去した領域に、今度は液晶が存在することになる。
ここで、駆動電圧の低減効果を得るためには、選択的に除去した絶縁膜の絶縁膜の層数をｊ、第ｉ層の絶縁膜の誘電率をεi、膜厚をｄiとした場合の数式１７に対し、液晶の誘電率をεLCとした場合の数式１８を大きくしなければならない。
【００４７】
ここで、εLCはΔεが正の液晶の場合には液晶のダイレクタに対して平行方向の誘電率であり、Δεが負の液晶の場合には液晶のダイレクタに対して垂直方向の誘電率とする。すなわち液晶層に電圧を印可した際に下側基板から上側基板に向かってみた場合の誘電率とする。
【００４８】
【数１７】
【００４９】
【数１８】
上式が成立する場合にのみ、駆動電圧低減の効果が得られる。
一般的に実現している液晶表示装置の液晶層のεLCは７以上であるため、選択的に形成する絶縁膜が窒化シリコン(ε＝６〜７)、酸化シリコン(ε＝３〜４)などであることを考えると、ほとんどの場合で、絶縁膜を選択的に除去することにより、画素電極と共通信号電極との間で液晶と直列に接続される容量を増大でき、駆動電圧を低減できる。
【００５０】
また、上に示した方式の組み合わせとして、具体的には、配線と共通信号電極の重畳部分に形成した層間絶縁膜の構造を、例えばゲート絶縁膜としての機能を有する絶縁膜の一部や薄膜トランジスタの表面保護膜の機能を有する絶縁膜の一部と、それ以外の新規の絶縁膜との積層構造とし、その新規の絶縁膜を、画素電極上の領域に対して選択的に形成し、さらには従来構造で使用した絶縁膜を、画素電極上の領域に対して選択的に形成し、新規絶縁膜と同じ領域に選択的に形成することにより実現できる。
【００５１】
次に、上に示した構造を実現するためのより具体的な構造を以下に示す。
【００５２】
(６)(１)ないし(５)のいずれかに記載の液晶表示装置において、前記層間絶縁膜と、前記画素電極上の少なくとも一部の領域において、前記第１の基板上に形成された第１の配向膜と前記画素電極との間に配置された絶縁膜とで、絶縁膜層の層数、層を構成する材料の膜厚または層を構成する材料の誘電率のうち少なくとも一つが異なる構造とする。
【００５３】
(７)(１)ないし(６)のいずれかに記載の液晶表示装置において、前記層間絶縁膜が、一層で構成され、かつその一層を、前記画素電極上の少なくとも一部の領域に対して選択的に形成した構造とする。
【００５４】
(８)(７)に記載の液晶表示装置において、前記層間絶縁膜が、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜の一部または前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜の一部のいずれかである構造とする。
【００５５】
(９)(７)に記載の液晶表示装置において、前記層間絶縁膜が、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜または前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜、以外の第３の絶縁膜である構造とする。
【００５６】
(１０)(１)ないし(６)のいずれかに記載の液晶表示装置において、前記層間絶縁膜が２層で構成され、かつ、そのうち少なくとも一層を、前記画素電極上の少なくとも一部の領域に対して選択的に形成した構造とする。
【００５７】
(１１)(１０)に記載の液晶表示装置において、前記層間絶縁膜が、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜の一部および前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜の一部の２層で構成されている構造とする。
【００５８】
(１２)(１０)に記載の液晶表示装置において、前記層間絶縁膜のうち、一層が前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜の一部または前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜の一部のいずれかであり、もう一方は前記第１の絶縁膜および前記第２の絶縁膜以外の絶縁膜で、前記画素電極上の少なくとも一部の領域に対して選択的に形成した第３の絶縁膜である構造とする。
【００５９】
(１３)(１)ないし(６)のいずれかに記載の液晶表示装置において、前記層間絶縁膜が３層以上で構成され、かつ、そのうち少なくとも一層を、前記画素電極上の少なくとも一部の領域に対して選択的に形成した構造とする。
【００６０】
(１４)(１３)に記載の液晶表示装置において、前記層間絶縁膜に、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜の一部と、前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜の一部および前記第１の絶縁膜、前記第２の絶縁膜以外の絶縁膜で、前記画素電極上の少なくとも一部の領域に対して選択的に形成する第３の絶縁膜の全てが含まれている構造とする。
【００６１】
(１５)(１)ないし(１４)のいずれかに記載の液晶表示装置において、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜のパターン形状は、前記映像信号配線または前記走査信号配線のパターン形状を倣って形成した構造とする。
【００６２】
(１６)(１５)に記載の液晶表示装置において、前記映像信号配線の幅をＷDL、前記映像信号配線と重ね合わさる部分における前記共通信号電極の幅をＷCOM1、前記映像信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷISO1とした場合に、
ＷDL＜ＷISO1＜ＷCOM1
ＷDL＞０
または、
ＷDL＜ＷCOM1＜ＷISO1
ＷDL＞０
が成立する構造とする。
【００６３】
(１７)(１５)に記載の液晶表示装置において、前記走査信号配線の幅をＷGL、前記走査信号配線と重ね合わさる部分における前記共通信号電極の幅をＷCOM2、前記走査信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷISO2とした場合に、
ＷGL＜ＷISO2＜ＷCOM2
ＷGL＞０
または、
ＷGL＜ＷCOM2＜ＷISO2
ＷGL＞０
が成立する構造とする。
【００６４】
(１８)(１)ないし(１４)のいずれかに記載の液晶表示装置において、前記共通信号電極と前記映像信号配線とが、その一部において重ね合わさる部分に形成された前記層間絶縁膜に対して、前記画素電極上の少なくとも一部の領域に形成された絶縁膜の少なくとも一部を選択的に除去または薄膜化した構造とする。
【００６５】
(１９)(１８)に記載の液晶表示装置において、前記画素電極上の少なくとも一部の領域に形成された絶縁膜の少なくとも一部を、前期画素電極のパターン形状を倣って選択的に除去または薄膜化した構造とする。
【００６６】
(２０)(１９)に記載の液晶表示装置において、前記画素電極の幅をＷPX、前記画素電極のパターン形状を倣って選択的に除去または薄膜化した領域の前記層間絶縁膜の幅をＷISO3とした場合に、
ＷISO3＜ＷPX
ＷISO3＞０
が成立する構造とする。
【００６７】
(２１)(１)ないし(２０)のいずれかに記載の液晶表示装置において、少なくとも端子接続のための露出領域を除いた領域に、少なくとも前記画素電極上、さらには前記共通信号電極上を覆うように、第４の絶縁膜を形成した構造とする。
【００６８】
これにより、画素電極、共通信号電極表面を被覆保護でき、電極材料が液晶に接することによる相互汚染などの副作用を防止できる。
【００６９】
(２２)(１)ないし(７)，(９)，(１０)，(１２)，(１３)，(１５)ないし(２１)のいずれかに記載の液晶表示装置において、前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜を省略した構造とする。
【００７０】
薄膜トランジスタの表面保護膜を第３の絶縁膜で代替した構造であり、これにより、薄膜トランジスタの表面保護膜形成工程を省略でき、製造工程を簡略化できる。
【００７１】
(２３)(７)，(９)，(１０)，(１２)ないし(２２)のいずれかに記載の液晶表示装置において、前記第３の絶縁膜および前記第四の絶縁膜が塗布型絶縁膜で形成した絶縁膜である構造とする。
【００７２】
(２４)(２３)に記載の液晶表示装置において、前記塗布型絶縁膜が、印刷，スピンコートなどで形成され、有機系の樹脂絶縁膜またはＳｉを含む絶縁膜である構造とする。
【００７３】
(２５)(２３)または(２４)に記載の液晶表示装置において、前記第３の絶縁膜として使用する前記塗布型絶縁膜が、フォトイメージ形成型である構造とする。
【００７４】
(２６)(１０)，(１２)ないし(２５)のいずれかに記載の液晶表示装置において、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜または前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜または前記第１の絶縁膜と前記第２の絶縁膜との積層膜を、前記選択的に形成された第３の絶縁膜パターンを用いて一括で自己整合的に加工し、前記画素電極上の少なくとも一部の領域に対して、前記第１の絶縁膜または前記第２の絶縁膜または前記第１の絶縁膜と前記第２の絶縁膜との積層膜を選択的に形成した構造とする。
【００７５】
(２７)(７)，(９)，(１０)，(１２)ないし(２６)のいずれかに記載の液晶表示装置において、前記第３の絶縁膜の膜厚が０.５μｍ〜４.０μｍである構造とする。
【００７６】
(２８)(７)，(９)，(１０)，(１２)ないし(２７)のいずれかに記載の液晶表示装置において、前記第３の絶縁膜の誘電率が１.５〜６.５である構造とする。
【００７７】
(２９)(２１)に記載の液晶表示装置において、前記第四の絶縁膜として使用する、前記塗布型絶縁膜の膜厚が０.１〜０.５μｍである構造とする。
【００７８】
(３０)(１)ないし(１７)，(２１)ないし(２９)のいずれかに記載の液晶表示装置において、選択的に形成された前記層間絶縁膜により生じた段差領域を、埋め込み平坦化するように、誘電率が７.０以上の第５の絶縁膜を選択的に形成した構造とする。
【００７９】
(３１)(１８)，(１９)，(２０)に記載の液晶表示装置において、前記画素電極上の少なくとも一部の領域に形成された絶縁膜の少なくとも一部を選択的に除去または薄膜化して生じた段差領域を、埋め込み平坦化するように、誘電率が７.０以上の第５の絶縁膜を選択的に形成した。
【００８０】
上記(３０)，(３１)の構造により、液晶層の誘電率にかかわらず、駆動電圧の低減が可能となる。
【００８１】
また、絶縁膜の選択形成、選択除去により生じた段差を埋め込み平坦化できる。
【００８２】
(３２)(１)ないし(３１)のいずれかに記載の液晶表示装置において、前記共通信号配線は、前記共通信号電極と同層に、前記共通信号電極を延長して形成した構造とする。
【００８３】
(３３)(１)ないし(３２)のいずれかに記載の液晶表示装置において、前記共通信号配線は、前記走査信号配線または前記映像信号配線のいずれかと同層で形成され、前記共通信号配線と前記共通信号電極とは、層間絶縁膜に開口したスルーホールを介して接続した構造とする。
【００８４】
(３４)(１)ないし(３３)のいずれかに記載の液晶表示装置において、前記画素電極は、酸化インジウムスズ(ＩＴＯ)または酸化インジウム亜鉛(ＩＺＯ)または酸化インジウムゲルマニウム(ＩＧＯ)などの酸化インジウム系の透明導電膜からなる構造とする。
【００８５】
(３５)(３４)に記載の液晶表示装置において、前記画素電極は、多結晶の酸化インジウム系の透明導電膜からなる構造とする。
【００８６】
(３６)(１)ないし(３５)のいずれかに記載の液晶表示装置において、前記共通信号電極は、少なくともその一部に、酸化インジウムスズ(ＩＴＯ)または酸化インジウム亜鉛(ＩＺＯ)または酸化インジウムゲルマニウム(ＩＧＯ)などの酸化インジウム系の透明導電膜を含む構造とする。
【００８７】
(３７)(３６)に記載の液晶表示装置において、前記共通信号電極の少なくとも一部に含まれる、前記酸化インジウム系の透明導電膜は、アモルファスからなる構造とする。
【００８８】
(３８)(３４)ないし(３７)のいずれかに記載の液晶表示装置において、前記画素電極と、前記共通信号電極との間に電界が発生していない際には黒表示がなされるノーマリブラックモードとした構造とする。
【００８９】
本発明によれば、配線の信号遅延や駆動電圧の上昇を引き起こすことなく、画素開口率が大きくて輝度が高い横電界方式の液晶表示装置を提供できる。
【００９０】
【発明の実施の形態】
具体的な実施形態を説明する前に、図１，図２を参照して、本発明による液晶表示装置の原理を説明する。
【００９１】
図１および図２の説明においては、上記従来の構造の一例を標準構造として、本発明の構造による効果を比較検証した。
【００９２】
具体的には、映像信号配線と同層に画素電極を形成し、層間絶縁膜として、この上にＴＦＴの表面保護膜を想定した窒化シリコン膜(誘電率ε＝６.７)を膜厚３５０ｎｍで全面に形成し、最上層に共通信号電極を形成した。
【００９３】
映像信号配線上には、上記層間絶縁膜を介して、シールド電極を兼ねた共通信号電極を重畳した。この構造は、後述する図１(ｂ)および図２(ｃ)において、ｘ＝０の構造に相当する。
【００９４】
まず、図１を用いて、従来構造である標準構造に対して、容量低減用絶縁膜を一層追加した際の低容量化の効果について説明する。
【００９５】
図１(ａ)は、容量低減用絶縁膜の効果を検討するために使用した構造を示す図である。ここで、容量低減用絶縁膜とは、上記の標準構造の層間絶縁膜である窒化シリコン膜３５０ｎｍとは別に、新たに一層を追加した層間絶縁膜のことをいう。
【００９６】
図１(ｂ)は、容量低減用絶縁膜の膜厚ｘに対する規格化容量値の変化を示す図である。規格化容量とは、標準構造での配線重畳部分における寄生容量値に対する膜厚ｘを変更した各構造の寄生容量値の比として定義する。
【００９７】
容量低減用絶縁膜として、(ｂ)有機材料で構成される塗布型絶縁膜(ε＝３.０)、(ｃ)窒化シリコン膜(ε＝６.７)を適用した場合を図示している。
【００９８】
図１(ｂ)から、容量低減用絶縁膜となり得る層間絶縁膜を一層加えると、誘電率εや膜厚の違いなどにより効果の差はあるが、配線重畳部分に生じる寄生容量を低減し、信号遅延を低減できることが分かる。
【００９９】
また、標準構造に対して寄生容量値を１／５にするすなわち規格化容量値を０.２とするためには、容量低減用絶縁膜として、ε＝３.０の塗布型の有機絶縁膜の場合は０.６μｍ、ε＝６.７の窒化シリコン膜の場合は１.４μｍの膜厚が必要であることが分かる。誘電率εが小さい有機絶縁膜の方が、より薄膜で寄生容量低減の効果を得ることができる。
【０１００】
一方、構造(Ｃ)の窒化シリコン膜のように、堆積膜を容量低減用絶縁膜として使用した場合、例えば窒化シリコン膜の形成にはプラズマＣＶＤ法などが用いられるため、膜厚が大きくなるにつれて、膜形成に時間を要することになり、スループットが低下するという新たな問題が発生する。
【０１０１】
これに対し、(Ｂ)の塗布型の有機絶縁膜を使用した場合、例えば塗布型絶縁膜の形成には、スピンコート法などが用いられる。
【０１０２】
スピンコート法では、塗布材料の粘度を調整して膜厚の制御をするため、堆積型のＣＶＤ法と異なり、膜厚に対してスループットがほとんど変化しないという利点がある。
【０１０３】
また、塗布型絶縁膜を形成すると、下層の窒化シリコン膜のピンホール，クラック，下層段差乗り越え部の付着不良部を埋め込み、被覆効果により補修できるため、最上層の共通信号電極加工時においても、より下層に存在する各種電極や配線の腐食，溶解，断線を大きく低減でき、歩留りを大幅に向上できることが分かる。
【０１０４】
上記窒化シリコンの不良部分を被覆する効果により、配線重畳部分の層間の絶縁不良による短絡不良も低減できる。
【０１０５】
これらのことから、寄生容量を低減するすなわち配線の信号遅延を低減する方法としては、誘電率が小さく薄膜で寄生容量低減の効果が得られ、かつ厚膜化に対してスループットが変化しない塗布型絶縁膜を容量低減用絶縁膜として使用することがより望ましいことが分かる。
【０１０６】
上記の寄生容量低減の効果は、映像信号配線と共通信号電極とを重畳した領域に配置された絶縁膜、すなわち液晶表示装置を構成した際に、液晶層と並列に接続される寄生容量を形成する領域の絶縁膜の構造(本検証では容量低減用絶縁膜の種類(誘電率)，膜厚)に依存している。
【０１０７】
一方で、画素電極上の絶縁膜、すなわち液晶表示装置を構成した際に、液晶層と直列に接続される容量を形成する領域の絶縁膜の構造(本検証では容量低減用絶縁膜の種類，膜厚)にはほとんど依存しない。
【０１０８】
なお、映像信号配線上に、この映像信号配線を覆うように重畳させて配置した共通信号電極の効果により、前記映像信号配線の電界が効果的にシールドされるため、隣接する画素電極との配線のクロストークを防止でき、液晶の光もれによる画質低下を防止できる。
【０１０９】
次に、図２を用いて、従来構造である標準構造に対して、絶縁膜の構造を変更した際の液晶の駆動電圧低減の効果について説明する。
【０１１０】
図２(ａ)は、駆動電圧低減の効果を検証するために使用した構造を示す図である。図２(ａ)において、画素電極と共通信号電極との間に電圧を印加すると、液晶層はその印加電圧に対応して異なった光学特性を示し、透過率が変化する。
【０１１１】
図２(ｂ)は、実際に画素電極と共通信号電極との間に電圧を印可した際の透過率の変化の一例を示す図である。
【０１１２】
本実施形態では、液晶の表示モードとしてノーマリブラックモードを使用したため、印加電圧が０Ｖの際には透過率がほぼ０となり、印加電圧を高くすると、透過率が徐々に上昇し、一定の電圧値、例えば構造(Ａ)の場合にはＶA、構造(Ｂ)の場合にはＶBで透過率のピークＴMAXに達する。
【０１１３】
液晶表示装置においては、０Ｖから透過率ピークＴMAXを与える電圧の間で液晶を駆動することから、上記透過率ピークＴMAXを与える電圧を小さくすると、液晶の駆動電圧の低減が可能となる。
【０１１４】
ここで、構造(Ａ)と構造(Ｂ)とでは、画素電極上に配置された絶縁膜の構造が異なる。構造(Ａ)は、ε＝６.７の窒化シリコン膜を３５０ｎｍ配置した標準構造であり、構造(Ｂ)は、さらに、ε＝３.０の塗布型の有機絶縁膜を０.６μｍ積層配置した構造である。
【０１１５】
２つの構造の印加電圧−透過率特性を比較すると、透過率のピークの値はほぼ同じ値を示すのに対して、透過率の値がピークとなる印可電圧値が、構造(Ａ)に対して、構造(Ｂ)では１.２倍程度大きくなることが分かる。
【０１１６】
この現象は、画素電極上に配置される絶縁膜、すなわち、液晶層と直列に接続される容量を形成する絶縁膜の構造の違いに起因する。
【０１１７】
有機絶縁膜を積層配置した構造(Ｂ)の方が容量が小さくなるため、大きな電圧降下を引き起こし、この電圧降下分だけ液晶に電圧を効率良く印加できなくなるためである。
【０１１８】
上記液晶の駆動電圧値(透過率の値がピークとなる電圧値)は、図１で述べた配線重畳部分の層間絶縁膜の構造、すなわち信号配線の寄生容量を形成する領域の絶縁膜の構造(本検証では絶縁膜の種類(誘電率)、膜厚に相当する)には、ほとんど依存しない。
【０１１９】
図２(ｃ)は、標準構造において、画素電極上にも容量低減用の塗布型有機絶縁膜が配置された際の有機絶縁膜の膜厚ｘに対する規格化電圧値の変化を示す図である。ここで、規格化電圧とは、標準構造において透過率がピークとなる電圧値に対する膜厚ｘが異なる各構造の透過率がピークとなる電圧値の比として定義する。
【０１２０】
有機絶縁膜が厚膜化するにつれて、液晶層と直列に接続される容量が小さくなると、電圧降下が大きくなり、規格化した液晶の駆動電圧値が線形的に上昇することが分かる。
【０１２１】
すなわち、液晶の駆動電圧に関しては、画素電極上に配置される絶縁膜は、できるだけ薄膜で構成することが望ましい。駆動電圧低減策としてより望ましくは、画素電極上に絶縁膜が存在しない構造をとることである。
【０１２２】
また、図２では、画素電極上に配置された絶縁膜の構造として誘電率が３.０の有機絶縁膜を例にとって説明したが、例えば誘電率が３.０よりも小さい絶縁膜で構成した場合には、図２(ｃ)に示した直線の傾きがさらに大きくなり、結果として駆動電圧のさらなる上昇を引き起こすことが推測される。
【０１２３】
逆に、誘電率が３.０よりも大きい絶縁膜で構成した場合には、直線の傾きが緩やかになって駆動電圧が低減できることは容易に推測される。
【０１２４】
本発明者らが検証した、以上２つの知見から、信号配線と共通信号電極との重畳部分にのみ容量低減を目的とした層間絶縁膜を新たに配置し、画素電極上にはできるだけ絶縁膜を配置しない本発明の構造を採用すると、従来構造に対して、配線の寄生容量低減と液晶の駆動電圧低減の両方を実現できることが分かる。
【０１２５】
以上の知見を元に、本発明の具体的な実施形態を説明する。
なお、以下の説明に用いる各図面において、ＳＵＢ１は薄膜トランジスタが配置される側の透明絶縁基板を示し、ＴＦＴは画素のスイッチング素子である薄膜トランジスタを示し、Ｃstgは液晶の電圧保持特性を保証するための蓄積容量を示し、ＣＬは共通信号配線を示し、ＣＥは共通信号電極を示し、ＧＥは走査信号電極を示し、ＧＬは走査信号配線を示し、ＳＩは半導体層を示し、ＮＳＩは薄膜トランジスタのソース電極ドレイン電極と半導体層のコンタクトを保証するためにリンなどの不純物をドープしたシリコン膜からなる電極を示し、ＳＤは薄膜トランジスタのソース電極示し、ドレイン電極となる映像信号電極を示し、ＤＬは映像信号配線を示し、ＰＸは画素電極を示し、ＧＩは前記ＴＦＴのゲート絶縁膜を示し、ＰＡＳは薄膜トランジスタの表面保護膜を示し、ＴＨは絶縁膜に開口したスルーホールを示し、ＯＩＬ１は容量低減を目的として選択的に形成する塗布型絶縁膜を示し、ＢＭは遮光パターンを示し、ＣＦはカラーフィルタを示し、ＯＣはオーバーコート膜を示し、ＳＵＢ２はカラーフィルタ側の透明絶縁基板を示す。
【０１２６】
また、ＯＲＩ１,２は配向膜を示し、ＰＯＬ１,２は偏光板を示し、ＧＴＭは走査信号配線用端子を示し、ＤＴＭは映像信号配線用端子を示し、ＣＴＭは共通信号配線用端子を示し、ＣＢは共通信号配線のバス配線を示し、ＳＬはシール材を示し、ＴＣ１は走査信号配線および共通信号配線用端子のパッド電極を示し、ＴＣ２は映像信号配線用端子ＤＴＭのパッド電極を示す。
【０１２７】
【実施形態１】
次に、図１〜図１６を参照して、本発明による液晶表示装置の実施形態１を説明する。
【０１２８】
実施形態１の液晶表示装置は、映像信号配線ＤＬと共通信号電極ＣＥとを、選択的に形成した層間絶縁膜ＯＩＬ１を介して、重畳した構造である。
【０１２９】
図３は、本発明による液晶表示装置の実施形態１を示すアクティブマトリクス型液晶表示装置のＴＦＴ基板側の単位画素の平面図である。
【０１３０】
図４は、図３中のＡ−Ａ′で示した線に沿うＴＦＴ基板ＳＵＢ１の断面を示す図であり、図５は、図３中のＢ−Ｂ′で示した線に沿うＴＦＴ基板ＳＵＢ１の断面を示す図である。
【０１３１】
図３に示すように、本実施形態１では、走査信号配線ＧＬおよび映像信号配線ＤＬにより分けられた領域に、薄膜トランジスタＴＦＴ，蓄積容量Ｃstg，画素電極ＰＸ，共通信号電極ＣＥがそれぞれ一つずつ形成されて、画素を構成している。
【０１３２】
画素電極ＰＸおよび共通信号電極ＣＥの少なくとも一部が、画素内で櫛歯状に複数に分割またはスリット状に加工されている。
【０１３３】
画素電極ＰＸおよび共通信号電極ＣＥの櫛歯電極部分はｘ方向に延在しており、映像信号配線ＤＬの延在方向に一致している。
【０１３４】
本実施形態１では、薄膜トランジスタＴＦＴとして、逆スタガ型の薄膜トランジスタを用いている。ゲート電極ＧＥに薄膜トランジスタＴＦＴのしきい値以上の電圧が加わると、半導体層ＳＩが導通状態となり、薄膜トランジスタＴＦＴのソース電極，ドレイン電極となる映像信号電極ＳＤ間が導通となる。その際に、映像信号配線ＤＬに印加されている電圧が、画素電極ＰＸに伝達される。
【０１３５】
ゲート電極ＧＥの電圧が、薄膜トランジスタのしきい値電圧以下の場合には、薄膜トランジスタＴＦＴのソース電極ドレイン電極となる映像信号電極ＳＤ間が絶縁となるため、映像信号配線ＤＬに印加されている電圧が画素電極ＰＸに伝達されず、映像信号電極ＳＤが導通状態のときに伝達された電圧を保持する。
【０１３６】
液晶の電圧保持特性を保証するために、画素電極ＰＸと共通信号配線ＣＬ間に、ゲート絶縁膜ＧＩを介して液晶と並列に接続される蓄積容量Ｃstgを形成している。
【０１３７】
本実施形態１において、ｘ方向に併設されている共通信号電極ＣＥは、画素領域の周囲部分において、選択的に形成した塗布型絶縁膜ＯＩＬ１を介して、映像信号配線ＤＬ上を覆って重畳するように形成され、走査信号配線ＧＬと同一工程、同一材料で形成された共通信号配線ＣＬに、ＴＦＴの表面保護膜ＰＡＳ、ゲート絶縁膜ＧＩに一括エッチングで開口したスルーホールＴＨを介して、電気的に接続されている。
【０１３８】
塗布型絶縁膜ＯＩＬ１のパターン形状は、映像信号配線ＤＬのパターン形状を倣って、前記映像信号配線ＤＬ上を覆うように選択的に形成されている。
【０１３９】
また、本実施形態１において、画素電極ＰＸは、薄膜トランジスタＴＦＴのソース電極ドレイン電極となる映像信号電極ＳＤの一方をそのまま延在して形成され、映像信号電極ＳＤの他方をそのまま延在して映像信号配線ＤＬが形成されている。
【０１４０】
本実施形態１によれば、映像信号配線ＤＬ上に共通信号電極ＣＥが重畳している領域に、共通信号電極ＣＥのパターン形状を倣って、塗布型絶縁膜ＯＩＬ１を選択的に形成すると、液晶の駆動電圧の上昇を招くことなく、映像信号配線ＤＬと共通信号電極ＣＥの間に発生する寄生容量を低減することが可能となる。
【０１４１】
例えば、塗布型絶縁膜ＯＩＬ１として、誘電率３.０の材料を使用し、膜厚を０.６μｍとした場合には、映像信号配線ＤＬと共通信号電極ＣＥとの間の寄生容量は、塗布型絶縁膜ＯＩＬ１を形成しない場合の約１/３に低減される。
【０１４２】
その結果、配線を重畳した場合においても、信号遅延による信号波形なまりを防止でき、画質低下を引き起こすことなく、高画質の液晶パネルを提供することが可能となる。
【０１４３】
また、前述したように、画素電極ＰＸ上に配置される絶縁膜については電圧降下を引き起こす要因となり得るが、本実施形態１では塗布型絶縁膜ＯＩＬ１を選択的に形成しているため、画素電極ＰＸ上には塗布型絶縁膜ＯＩＬ１が存在しない構造としている。したがって、電圧降下を引き起こす要因となる絶縁膜を増やすことがない。
【０１４４】
その結果、駆動電圧の上昇を防止できる。
【０１４５】
映像信号配線ＤＬ上に、前記映像信号配線ＤＬを覆うように重畳させた共通信号電極ＣＥにより、前記映像信号配線ＤＬの電界が効果的にシールドされ、隣接する画素電極ＰＸ側に漏洩するのを抑制できる。
【０１４６】
本実施形態１によれば、塗布型絶縁膜ＯＩＬ１の被覆効果により、窒化シリコン膜にあるクラックやピンホールなどの欠陥、映像信号配線ＤＬ上の付着部分の被覆不良などを被覆でき、映像信号配線ＤＬと共通信号電極ＣＥ間の絶縁不良に起因するショート不良を防止できる。
【０１４７】
また、最上層で共通信号電極ＣＥを加工する際のエッチング液が、前記不良部分を介して映像信号配線ＤＬ表面に到達するのを防止できるため、電極や配線の溶解を防止できる。
【０１４８】
画素電極ＰＸ上に塗布型絶縁膜ＯＩＬ１を形成すると、駆動電圧の上昇を引き起こすことは、図２で既に説明した。
【０１４９】
その一方で、駆動電圧に依存しない領域、すなわち、走査信号配線ＧＬ、映像信号配線ＤＬおよび薄膜トランジスタＴＦＴが存在する領域など、画素電極ＰＸが存在しない領域については塗布型絶縁膜ＯＩＬ１を形成してもよい。
【０１５０】
この場合には、映像信号配線ＤＬ、共通信号電極ＣＥ間の寄生容量低減効果の他に、塗布型絶縁膜ＯＩＬ１の被覆効果により、映像信号配線ＤＬのみならず、下層に存在する電極、配線の保護膜としての機能をも有することになる。
【０１５１】
これにより、具体的には、塗布型絶縁膜ＯＩＬ１上で共通信号電極ＣＥを加工する際に、ＴＦＴの表面保護膜ＰＡＳおよびゲート絶縁膜ＧＩの欠陥部分からエッチング液が染み込むことによって生じる、映像信号電極ＤＥ、さらには走査信号配線ＧＬ、走査信号電極ＧＥ、共通信号配線ＣＬの溶解断線を防止できる。
【０１５２】
また、これらの欠陥部分から、下層配線材料の一部が液晶内部に流出し、液晶の電気−光学特性に影響を与えることによって生じる、液晶表示装置の画質低下を防止できる。
【０１５３】
ただし、上述のように駆動電圧上昇を招く画素電極ＰＸ上および走査信号や映像信号の端子露出部分および共通信号電極ＣＥと共通信号配線ＣＬとを接続するスルーホールＴＨ部分については、塗布型絶縁膜ＯＩＬ１を形成してはならない。
【０１５４】
前述したように、本実施形態１においては、塗布型絶縁膜ＯＩＬ１のパターン形状は、映像信号配線ＤＬのパターン形状を倣って、選択的に形成されている。
【０１５５】
図４に示したように、映像信号配線ＤＬのパターン幅をＷDLμｍ、重畳部分に前記映像信号配線ＤＬのパターン形状を倣って選択的に形成した塗布型絶縁膜ＯＩＬ１のパターン幅をＷISO1μｍ、共通信号電極ＣＥのパターン幅をＷCOM1μｍと定義する。
【０１５６】
これらのパターン幅については、前記映像信号配線の電界シールド効果、配線の寄生容量低減効果およびホトリソグラフィ工程でのパターンの合わせ精度と加工寸法精度を考慮して設定する必要がある。
【０１５７】
映像信号配線の電界シールド効果についてはＷDL＜ＷCOM1が、配線の寄生容量低減効果についてはＷDL＜ＷISO1が成立するときに大きな効果を得ることができる。ＷDLに対してをＷISO1小さくした、すなわち、映像信号配線ＤＬが塗布型絶縁膜ＯＩＬ１のパターンからはみ出した構造とした場合においても、塗布型絶縁膜ＯＩＬ１との重畳分については寄生容量低減効果が得られる。
【０１５８】
しかし、映像信号配線ＤＬが塗布型絶縁膜ＯＩＬ１からはみ出した分だけ、寄生容量が発生することになるため、望ましくない。)
さらに、図４に示した実施形態１のように、ＷISO1＜ＷCOM1として、選択形成した塗布型絶縁膜ＯＩＬ１パターンの側面も覆うように共通信号電極ＣＥパターンを重畳形成すると、塗布型絶縁膜を全面形成する従来構造に比べて、塗布型絶縁膜中での電界拡散を抑制できる。
【０１５９】
電界シールド効果がさらに向上するため、その分共通信号電極ＣＥのパターン幅ＷCOM1を小さくでき、その分だけ画素開口率を向上できる。
【０１６０】
したがって、最も大きな効果が得られるのは、図４に示した実施形態１のように、
ＷDL＜ＷISO1＜ＷCOM1
ＷDL＞０
が成立する場合である。
【０１６１】
また、本実施形態１においては、塗布型絶縁膜ＯＩＬ１を選択形成したことにより、新たに塗布型絶縁膜ＯＩＬ１パターン段差が生じることになる。
このような段差部分は、上層配向膜の塗布不良や、液晶配向のためのラビング時の陰となることによる液晶の初期配向不良、液晶のスイッチング異常(ドメイン)などの画質不良を誘発しやすくなることが一般に知られている。
【０１６２】
しかし、図４に示した実施形態１においては、図７で後述する自己遮光領域(共通信号電極ＣＥのパターン幅ＷCOM1)内に、塗布型絶縁膜ＯＩＬ１の段差パターン部分が収まる構造(ＷISO1＜ＷCOM1)であるために、画素の開口部分には塗布型絶縁膜ＯＩＬ１の段差が存在しない。
【０１６３】
これにより、塗布型絶縁膜ＯＩＬ１を選択形成した場合においても、段差部分による画質不良を防止できる。
【０１６４】
本実施形態１においては、例えば、映像信号配線ＤＬの幅ＷDLを６μｍ、ＷISO1を１２μｍ、ＷCOM1を１８μｍとした。
【０１６５】
なお、本実施形態１においては、単位画素に関わる櫛歯状電極の分割数は、図面上では画素電極ＰＸが２本、共通信号電極が重畳部分も含めて３本であるが、この範囲にかかわらず分割数を変更できる。
【０１６６】
図６は、図４に示した実施形態１において、共通信号電極ＣＥのパターン形状を変更した構造の実施形態１におけるＡ−Ａ′で示した線に沿う断面図である。
【０１６７】
図４の構造に比べて、映像信号配線ＤＬのシールド効率がやや劣ることおよび液晶の配向において、選択的に形成した塗布型絶縁膜ＯＩＬ１により生じた段差部分の影響を受けやすいパターン配置となるが、共通信号電極ＣＥが、塗布型絶縁膜ＯＩＬ１パターンの段差を乗り越えて覆うように付着する必要がないので、共通信号電極ＣＥの断線に関して冗長を持たせることができる。
【０１６８】
本実施形態１の場合には、図４で前述したパターン幅相互の関係は、
ＷDL＜ＷCOM1＜ＷISO1
ＷDL＞０
となる。
【０１６９】
図７は、図３中のＡ−Ａ′で示した線に沿うＴＦＴ基板ＳＵＢ１、カラーフィルタ基板ＳＵＢ２を含む断面図である。
【０１７０】
薄膜トランジスタＴＦＴが配置される側の透明絶縁基板ＳＵＢ１はＴＦＴ基板と称され、このＴＦＴ基板と、液晶ＬＣを介して対向配置される、対向側の透明絶縁基板ＳＵＢ２はＣＦ基板と称される。
【０１７１】
図７に示すように、ＣＦ基板は、その液晶層ＬＣ側の面に、まず、各画素領域を画するようにして遮光パターンＢＭが形成され、この遮光パターンＢＭの実質的な画素領域を決定する開口部には、カラーフィルタＣＦが形成されている。
そして、遮光パターンＢＭおよびカラーフィルタＣＦを覆って、例えば樹脂膜からなるオーバーコート膜ＯＣが形成され、このオーバーコート膜ＯＣの上面には配向膜ＯＲＩ１が形成されている。
【０１７２】
ＴＦＴ基板、ＣＦ基板、それぞれの外側の面(液晶層ＬＣ側の面とは反対の面)には、偏向板ＰＯＬ１、ＰＯＬ２が形成されている。
【０１７３】
本実施形態１では、画素電極ＰＸと共通信号電極ＣＥとの間に、透明基板ＳＵＢ１とほぼ平行な成分を持つ電界が発生していない場合には黒表示がなされる、ノーマリブラックモードの構造を採用している。
【０１７４】
ノーマリブラックモードは、液晶の特性(この実施形態１では例えば正、画素電極ＰＸと共通信号電極ＣＥとの間の電界の方向、配向膜ＯＲ１のラビング方向、偏向板ＰＯＬの偏向透過軸方向)によって設定できる。
【０１７５】
ノーマリブラックモードを採用すると、透明絶縁基板ＳＵＢ１とほぼ垂直方向に電界が発生しており、ほぼ平行な成分を持つ電界がほとんど発生しない共通信号電極ＣＥの直上(図７中に示したＣの領域)においては、共通信号電極ＣＥとして、例えば酸化インジウムスズ(ＩＴＯ)または酸化インジウム亜鉛(ＩＺＯ)または酸化インジウムゲルマニウム(ＩＧＯ)などの酸化インジウム系の透明導電膜を用いた場合においても、黒表示がなされることになり、共通信号電極ＣＥ自身が、映像信号配線ＣＬ近傍で液晶を駆動させる電界による光もれを遮光する遮光膜として自己遮光的に機能できるようになる。
【０１７６】
これにより、映像信号配線ＤＬ上については、ブラックマトリクスＢＭが不要となるため、その分の開口率を大きくできる。
【０１７７】
また、透明絶縁基板ＳＵＢ１に対する透明絶縁基板ＳＵＢ２の位置合わせにおいて、映像信号配線ＣＬの並列方向(ｘ方向)に対する合わが不要となるため、合わせずれに対して裕度を大きくできる利点が生じる。
【０１７８】
本実施形態１においては、ブラックマトリクスＢＭは、走査信号配線ＧＬ上および薄膜トランジスタＴＦＴ上にのみ設けられている。
【０１７９】
図７には示していないが、本実施形態１においては、ブラックマトリクスＢＭは、走査信号配線ＧＬ上および薄膜トランジスタＴＦＴ上にのみに設けられている。
【０１８０】
実施形態１においては、ノーマリブラックモードの構造の液晶表示装置について説明した。しかし、本実施形態１は、ノーマリホワイトモードの構造についても適用できる。 この場合、共通信号電極ＣＥは、例えばＡｌなどの金属またはその合金膜の様に、不透明な導電層とすると、上記自己遮光膜としての機能を持たせることができる。
【０１８１】
図８は、実施形態１において、マルチドメイン方式を適用した構造の実施形態１における単位画素の平面図であり、具体的には、図３に示した実施形態１において、画素電極ＰＸおよび共通信号電極ＣＥに屈曲部を設けたものである。
【０１８２】
ここで、マルチドメイン方式とは、液晶の広がり方向に発生する電界(横電界)において、各画素領域内に横電界の方向が異なる領域を形成するようにして、各領域の液晶分子のねじれ方向を逆にする(図８中のＬＣ１、ＬＣ２)と、例えば、表示領域を左右からそれぞれ見た場合に生じる着色差を相殺させる効果を付与したものである。
【０１８３】
具体的には、図８において、一方向に延在し、それと交差する方向に併設させた帯状の各画素電極ＰＸおよび共通信号電極ＣＥを、前記一方向に対して角度(Ｐ型液晶で、配向膜ＯＲＩ１のラビング方向を映像信号配線ＤＬの方向と一致させた場合、５〜４０°の範囲が適当)に傾けて延在された後に、角度(−２θ)に屈曲させて延在させることを繰り返してジグザグ状にパターン形成するだけで、前述したマルチドメイン方式の効果をもたらすことができる。
【０１８４】
なお、本実施形態１においては、画素電極ＰＸおよび共通信号電極ＣＥは、図８中のｙ方向に延在させて形成しているが、図８中のｘ方向に延在させるようにして、これに対して屈曲部を設けて、マルチドメインの効果を得る様にしてもよい。
【０１８５】
本実施形態１によれば、画素電極ＰＸおよび共通信号電極ＣＥのパターン形状を変更すると、実施形態１で示した寄生容量低減の効果と同時に、マルチドメインの効果をも得ることができる。
【０１８６】
図９は、図３に示した実施形態１において、共通信号配線ＣＬの配置を変更した構造の実施形態１における単位画素の平面図である。
前述した図３の実施形態１においては、共通信号配線ＣＬは、画素領域のほぼ中央を通るように形成されているが、本実施形態１のように走査信号配線ＧＬ側に近接して配置してもよい。
【０１８７】
図１０は、図３に示した実施形態１において、画素電極ＰＸを透明導電膜で形成した構造の実施形態１における単位画素の平面図である。
【０１８８】
図３の実施形態１においては、画素電極ＰＸは、映像信号電極ＳＤの一方をそのまま延在して形成され、必然的に、映像信号電極ＳＤ、映像信号配線ＤＬを構成するメタル配線材料で形成されていた。
【０１８９】
本実施形態１のように、画素電極ＰＸが透明になると、その部分の透過光により、白表示するときの最大透過率が向上するため、画素電極ＰＸがメタルなどの不透明材料からなる場合よりも、より明るく表示できる。
【０１９０】
このとき、図７で前述したように、電圧無印可時には、液晶分子は初期の配向状態を保ち、その状態で黒表示するように偏光板の配置を構成する(ノーマリブラックモードにする)しているので、画素電極ＰＸを透明にしても、その部分の光を透過することがなく、良質な黒表示が得られる。
【０１９１】
これにより、十分なコントラスト比を確保しつつ、最大透過率を向上できる。ただし、この場合、画素電極ＰＸ形成のための透明導電層形成、パターニング工程が新たに必要となる。
【０１９２】
次に、本実施形態１における基板端部の形状、電気回路および端子部の形状について説明する。
【０１９３】
図１１は、本発明の実施形態１に係るアクティブマトリクス型液晶表示装置の電気回路を示す概略図である。
【０１９４】
図１２は、本発明の実施形態１に係るアクティブマトリクス型液晶表示装置の基板端部の断面模式図で、(ａ)は走査信号配線端子ＧＴＭが配置される側の端部で、(ｂ)は液晶封入口が配置される側の端部の模式図である。
【０１９５】
図１１の電気回路に示す通り、ｘ方向に延在され、ｙ方向に併設される、前記各走査信号配線ＧＬには、走査信号配線用端子ＧＴＭを介して、垂直走査回路によって順次走査信号(電圧信号)が供給されるようになっている。
【０１９６】
走査信号配線ＧＬに沿って配置される、各画素領域の薄膜トランジスタＴＦＴは、前記走査信号によって駆動される。
【０１９７】
この走査信号のタイミングに合わせて、映像信号駆動回路から、映像信号配線用端子ＤＴＭを介して、ｙ方向に延在され、ｘ方向に併設される、各映像信号配線ＤＬに映像信号が供給される。
【０１９８】
この映像信号は、各画素領域の前記薄膜トランジスタＴＦＴを介して、画素電極ＰＸに印加される。
【０１９９】
各画素領域において、画素電極ＰＸとともに形成されている、共通信号電極ＣＥには、共通信号配線用端子ＣＴＭを介して、共通信号配線のバス配線ＣＢから分岐した対向電圧が印加され、これら画素電極ＰＸと共通信号電極ＣＥ間に電界を発生させる。
【０２００】
この電界のうち、透明絶縁基板ＳＵＢ１に対して支配的に平行な成分を有する電界(横電界)によって、液晶の光透過率を制御する構造である。
【０２０１】
図１１または図１２において、各画素領域に示したＲ,Ｇ,Ｂの各符号は、各画素領域にそれぞれ赤色用フィルタ、緑色用フィルタ、青色用フィルタが形成されていることを示している。
【０２０２】
ＴＦＴ基板(ＳＵＢ１)のＣＦ基板(ＳＵＢ２)に対する固定は、図１２に示すように、ＣＦ基板(ＳＵＢ２)の周辺に形成されたシール材ＳＬによってなされ、このシール材ＳＬは、透明絶縁基板ＳＵＢ１、ＳＵＢ２の間に液晶を封入するための封入材としての機能をも有している。
【０２０３】
このシール材ＳＬの外側、ＴＦＴ基板(ＳＵＢ１)の周辺で、フィルタ基板によって覆われていない領域には、それぞれ、走査信号配線用端子ＧＴＭ，映像信号配線用端子ＤＴＭ、共通信号配線用端子ＣＴＭが形成されている。
【０２０４】
図１２では、このうち、走査信号配線ＧＬ用端子ＧＴＭを例示してある。
各端子は、導電粒子を接着剤中に分散させた異方性導電膜を介して、ＴＣＰ(Tape Carrier Ｐackage)またはＣＯＧ(Chip Ｏn Glass)接続方式により、図１１で前述した外部駆動回路と接続される。
【０２０５】
なお、このシール材ＳＬの一部(図１２中下側)には、図示しない液晶封入口があり、ここから液晶を封入した後は、液晶封入材によって封止がなされる。
【０２０６】
図１３は、本発明の実施形態１に係るアクティブマトリクス型液晶表示装置の走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′で示した線に沿う断面図である。
【０２０７】
図１４は、映像信号配線用端子ＤＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′で示した線に沿う断面図である。
【０２０８】
図１３に示すように、走査信号配線用端子ＧＴＭとして、まず、透明絶縁基板ＳＵＢ１上の走査信号配線用端子形成領域に、走査信号配線ＧＬの延在部が形成される。
【０２０９】
次に、走査信号配線ＧＬを覆って、ゲート絶縁膜ＧＩおよび薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩおよび表面保護膜ＰＡＳに設けたスルーホールＴＨによって、走査信号配線ＧＬを延在した端部の一部が露出され、ここに、端子接続用のパッド電極ＴＣ１が、走査信号配線ＧＬを延材した端部を覆うようにして形成されている。
【０２１０】
端子接続用のパッド電極ＴＣ１は、共通信号電極ＣＥを形成した際と同一の透明導電膜材料で、同一の工程で形成される。
【０２１１】
以上により、走査信号配線用端子ＧＴＭが形成される。
【０２１２】
通常、液晶表示装置の端子露出部分は、金属材料ではなく、耐湿性、耐薬品性、腐食性に優れる透明導電膜材料で構成されるが、本実施形態１においても、走査信号配線用端子ＧＴＭは、耐エッチング性に優れた透明導電膜で構成されるため、露出端子部分の信頼性を十分確保できる。
【０２１３】
また、本実施形態１においては、走査信号配線ＧＬと共通信号配線ＣＬとは、同一材料、同一工程で形成されるため、共通信号配線用端子ＣＴＭについても走査信号配線ＧＬ用端子ＧＴＭと同一材料、同一工程で形成され、必然的に同一構造となる。
【０２１４】
この場合、図１１に前述したように、共通信号配線用端子ＣＴＭは、走査信号配線用端子ＧＴＭとは反対の方向に引き出される。
【０２１５】
映像信号配線用端子ＤＴＭ部分は、図１４に示すように、まず、透明絶縁基板ＳＵＢ１上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線用端子ＤＴＭが形成される領域に映像信号配線ＤＬの延在部が形成される。
【０２１６】
その後、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが形成され、映像信号配線溶端子ＤＴＭが形成される領域のうち、後述する端子接続用のパッド電極ＴＣ２が形成される領域の一部に、スルーホールＴＨが開口される。
【０２１７】
次に、端子接続用のパッド電極ＴＣ２が、共通信号電極ＣＥを形成した際と同一の透明導電膜材料を用いて、同一の工程で形成される。
【０２１８】
このパッド電極ＴＣ２は、スルーホールＴＨによる映像信号配線ＤＬ端部の露出部分を覆うようにして形成され、スルーホールＴＨを介して、映像信号配線ＤＬと電気的に接続される。
【０２１９】
本構造を採用すると、映像信号配線用端子ＤＴＭも走査信号配線用端子ＧＴＭと同様に、耐湿性、耐薬品性、腐食性に優れる透明導電膜材料で構成されるため、露出端子部分の信頼性を十分確保できる。
【０２２０】
次に、実施形態１における形成方法の具体例を、図１５および図１６を用いて説明する。
【０２２１】
図１５は、本発明の実施形態１の構造を実現するためのプロセスフローを示す図である。 図１６は、図１５のプロセスフローに則ってＴＦＴ基板を作製した際の前記図３におけるＡ−Ａ′およびＢ−Ｂ′で示した線に沿う断面図である。実施形態１においては、具体的には(Ａ)〜(Ｆ)の６段階のホトリソグラフィ工程を経てＴＦＴ基板ＳＵＢ１が完成する。
【０２２２】
以下、工程順に説明する。
【０２２３】
工程(Ａ)
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。
次に、ホトリソグラフィ技術を用いて、前記Ｃｒ膜を選択エッチングし、画素領域内には走査信号電極ＧＥ、走査信号配線ＧＬおよび共通信号配線ＣＬを形成する。
【０２２４】
また、図１６には示していないが、走査信号配線用端子ＧＴＭ形成領域には走査信号配線ＧＬの延在部を、共通信号配線用端子ＣＴＭ形成領域には共通信号配線ＣＬの延在部を、それぞれ形成する。
【０２２５】
工程(Ｂ)
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。
【０２２６】
さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚でおよびｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。
【０２２７】
次に、ホトリソグラフィ技術を用いて、前記アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
【０２２８】
工程(Ｃ)
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。
【０２２９】
次に、ホトリソグラフィ技術を用いて、前記Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソース電極ドレイン電極となる映像信号電極ＳＤおよび映像信号電極ＳＤをそのまま延在して形成した画素電極ＰＸおよび前記映像信号電極ＳＤの延在部である映像信号配線ＤＬを形成する。
【０２３０】
また、図１６には示していないが、映像信号配線ＤＬ用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。
【０２３１】
その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
画素電極ＰＸの一部分は、ゲート絶縁膜ＧＩを介して、共通信号配線ＣＬ間で蓄積容量Ｃstgを形成する。
【０２３２】
工程(Ｄ)
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。
【０２３３】
次に、ホトリソグラフィ技術を用いて、表面保護膜ＰＡＳおよび表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩをエッチングして、画素領域内に共通信号配線ＣＬの一部を露出するためのスルーホールＴＨを形成する。
【０２３４】
これとともに、走査信号配線用端子ＧＴＭ形成領域には走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨを、共通信号配線用端子ＣＴＭ形成領域には共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨを、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを、それぞれ形成する。
【０２３５】
工程(Ｅ)
透明絶縁基板ＳＵＢ１の表面の全域に、例えばスピンコート法によって、ポリイミド系、アクリル系ポリマ、エポキシ系ポリマ、ベンジシクロブテン系ポリマなどの種々の有機系の樹脂または有機溶媒に可溶なＳｉを含む無機ポリマ、例えば、ＳＯＧ膜などの絶縁膜からなる塗布型絶縁膜ＯＩＬ１を、０.５〜４μｍ、好ましくは０.５〜１.５μｍの膜厚で塗布する。
【０２３６】
次に、ホトリソグラフィ技術を用いて、塗布型絶縁膜を選択的に形成する。
選択形成する領域は、映像信号配線ＤＬと、後述する工程(Ｇ)で形成する透明導電膜からなる共通信号電極ＣＥが、重畳して配置される領域の少なくとも一部とする。
【０２３７】
ただし、画素領域内では、画素電極ＰＸ上および工程(Ｇ)で形成する透明導電膜からなる共通信号電極ＣＥと共通信号配線ＣＬとを電気的に接続するために形成するスルーホールＴＨ部分、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨ部分、共通信号配線用端子ＧＴＭ形成領域には、共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨ部分、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出させるためのスルーホールＴＨ部分については、少なくとも塗布型絶縁膜ＯＩＬ１は配置しない。
【０２３８】
工程(Ｆ)
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、透明導電膜であるＩＴＯ膜を５０〜３００ｎｍ、好ましくは７０〜２００ｎｍ形成する。
【０２３９】
次に、ホトリソグラフィ技術を用いて、ＩＴＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、共通信号配線ＣＬと接続された共通信号電極ＣＥを形成する。
【０２４０】
共通信号電極ＣＥの一部分は、選択形成された層間絶縁膜である塗布型絶縁膜ＯＩＬ１を介して映像信号配線ＤＬと重畳するように配置される。
【０２４１】
図１６には示していないが、走査信号配線用端子ＧＴＭ形成領域および共通信号配線用端子ＣＴＭ形成領域には、走査信号配線用端子ＧＴＭ用および共通信号配線用端子ＣＴＭ用のパッド電極ＴＣ１をそれぞれ形成する。
【０２４２】
映像信号配線用端子ＤＴＭ形成領域には、映像信号配線用端子ＤＴＭ用のパッド電極ＴＣ２を形成する。
【０２４３】
以上に示した工程により、ＴＦＴ基板側が完成する。
【０２４４】
一方，ＣＦ基板側には染色法により作製したカラーフィルタＣＦ，およびＣｒ系または有機材料からなる遮光パターンＢＭが形成される。
【０２４５】
その後、平坦化層となるオーバーコート膜を形成し、ＴＦＴ基板とＣＦ基板を貼り合せ，間に液晶層ＬＣを封入し，両基板の外側に偏光板ＰＯＬ１、ＰＯＬ２を配置すると、液晶表示装置となる。
【０２４６】
本実施形態１において、塗布型絶縁膜ＯＩＬ１として、フォトイメージ形成型の絶縁膜を使用しているが、ホトリソグラフィ工程を用いて、エッチングにより塗布型絶縁膜ＯＩＬ１のパターンを形成してもよい。
【０２４７】
例えば、塗布型絶縁膜ＯＩＬ１として、熱硬化型の絶縁膜を用いて、酸素を反応ガスに用いたドライエッチング法によりパターンを形成してもよい。
【０２４８】
この場合、ホトリソグラフィ工程で用いるレジストの膜厚は、ドライエッチングによる膜減り分を考慮して厚膜化する必要がある。
【０２４９】
【実施形態２】
次に、図１７〜図２１を参照して、本発明による液晶表示装置の実施形態２を説明する。
【０２５０】
図１７から図２１において、前述の実施形態１と同一の構成要素については同一の符号を付して重複する説明を省略する。
【０２５１】
図１７は、本発明の実施形態２を示すアクティブマトリクス型液晶表示装置の単位画素の平面図である。
【０２５２】
図１８は、図１７中のＢ−Ｂ′で示した線に沿う断面図である。
前述した実施形態１と異なる点は、映像信号配線ＤＬのみならず、走査信号配線ＧＬについても、共通信号電極ＣＥと重畳した構造とした点である。
【０２５３】
具体的には、容量低減用の塗布型絶縁膜ＯＩＬ１のパターン形状は、映像信号配線ＤＬおよび走査信号配線ＧＬのパターン形状を倣って選択的に形成され、画素電極ＰＸ上には、塗布型絶縁膜ＯＩＬ１を配置していない。
【０２５４】
したがって、本実施形態２においても、映像信号配線ＤＬおよび走査信号配線ＧＬの寄生容量を低減でき、配線の信号遅延を防止できることおよび液晶の駆動電圧の上昇を回避できる。
【０２５５】
また、塗布型絶縁膜ＯＩＬ１の埋め込み、被覆効果により、映像信号配線ＤＬおよび走査信号配線ＧＬと共通信号電極ＣＥとの重畳部分における絶縁性が確保できることおよび最上層で共通信号電極ＣＥを加工する際のエッチング液が、前記不良部分を介して映像信号配線ＤＬ、さらには走査信号配線ＧＬ表面に到達するのを防止できることについても同様である。
【０２５６】
走査信号配線ＧＬのパターン幅をＷGLμｍ、走査信号配線ＧＬとの重畳部分に前記走査信号配線ＧＬのパターン形状を倣って選択的に形成した塗布型絶縁膜ＯＩＬ１のパターン幅をＷISO2μｍ、共通信号電極ＣＥのパターン幅をＷCOM2μｍと定義すると、図３から図６で前述した実施形態１において説明したように、走査信号配線ＧＬの電界シールド効果および走査信号配線ＧＬの寄生容量低減効果を十分に得るためには、本実施形態２においても、走査信号配線ＧＬと共通信号電極ＣＥとの重畳部分において、
ＷGL＜ＷISO2＜ＷCOM2
ＷGL＞０
が成立するように、各パターン幅を設定する必要がある。
【０２５７】
さらに、塗布型絶縁膜ＯＩＬ１パターン端部での共通信号電極ＣＥの断線冗長が要求される場合には、
ＷGL＜ＷCOM2＜ＷISO2
ＷGL＞０
とする必要がある。
【０２５８】
図１９は、共通信号電極ＣＥの断線冗長を考慮して、共通信号電極ＣＥのパターン形状を変更した(ＷCOM2＜ＷISO2)実施形態２におけるＢ−Ｂ′で示した線に沿う断面図である。
【０２５９】
上記構造とすると、映像信号配線ＤＬ上のみならず、走査信号配線ＧＬ上についてもブラックマトリクスＢＭを省略できるため、透明絶縁基板ＳＵＢ１に対する透明絶縁基板ＳＵＢ２の位置合わせ裕度を大幅に向上でき、その分、画素の開口率を向上できる。
【０２６０】
また、共通信号電極ＣＥが、ｙ方向のみならずｘ方向にも延在してマトリクス状に配置されるため、共通信号電極ＣＥ自身の配線抵抗も大幅に低減できる。
【０２６１】
図２０は、実施形態２において、共通信号配線ＣＬを、表通信号電極ＣＥと同層に、共通信号電極ＣＥを延在して形成した構造の実施形態２における単位画素の平面図である。
【０２６２】
図２１は、図２０中のＢ−Ｂ′で示した線に沿う断面図である。
本実施形態２においては、上記マトリクス配置により共通信号電極ＣＥ自身の配線抵抗を大幅に低減できることを利用した構造である。
【０２６３】
配線抵抗を低減するための共通信号配線ＣＬを別個に設ける必要が無くなるため、その分の開口率を向上できる。
【０２６４】
さらには、共通信号配線ＣＬと共通信号電極ＣＥとをスルーホールＴＨを介して接続する必要が無くなるため、その分の歩留りも向上できる。
【０２６５】
本実施形態２においては、前記共通信号配線ＣＬを兼ねた共通信号電極ＣＥをＩＴＯなどの透明導電膜で形成しているが、共通信号配線ＣＬのさらなる低抵抗化が要求される場合においては、透明導電膜に代えて、Ａｌなどの金属や合金膜を用いることも可能である。
【０２６６】
【実施形態３】
次に、図２２〜図３７を参照して、本発明による液晶表示装置の実施形態３を説明する。
【０２６７】
図２２から図３７において、前述の実施形態１と同一の構成要素については同一の符号を付して重複する説明を省略する。
実施形態３では、映像信号配線ＤＬまたは走査信号配線ＧＬと、前記共通信号電極ＣＥとの重畳部分に存在する層間絶縁膜の構造に対して、画素電極ＰＸ上の絶縁膜を選択的に除去した構造の実施形態を、応用例のバリエーションも含めて説明する。
【０２６８】
図２２は、本発明の実施形態３の基本となるアクティブマトリクス型液晶表示装置の単位画素の平面図である。
【０２６９】
図２３は、図２２中のＡ−Ａ′で示した線に沿う断面図、図２４は、図２２中のＢ−Ｂ′で示した線に沿う断面図である。
【０２７０】
本実施形態３は、映像信号配線ＤＬおよび走査信号配線ＧＬを共通信号電極ＣＥと重畳した実施形態２において、容量低減用の塗布型絶縁膜ＯＩＬ１を、画素電極ＰＸ上および電極配線接続用スルーホールＴＨ、端子接続用の露出部分を除いた、ほぼ基板全面に形成した実施形態である。
【０２７１】
換言すると、前記重畳部分に対して、画素電極ＰＸ上の塗布型絶縁膜ＯＩＬ１膜を、前記画素電極ＰＸのパターン形状を倣って選択的に除去した構造である。配線による電界のシールド効果、配線の寄生容量低減効果、液晶の駆動電圧上昇抑制効果については、実施形態２と同様である。
【０２７２】
本実施形態３では、塗布型絶縁膜ＯＩＬ１がほぼ基板全面に形成されるため、ゲート絶縁膜ＧＩ、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳにピンホールやクラックまたは段差乗り越え部の付着不良などの不良部分が存在した場合においても、塗布型絶縁膜ＯＩＬ１の埋め込み、被覆効果の恩恵を受ける領域を拡大できる。
【０２７３】
また、最上層で共通信号電極ＣＥを加工する際のエッチング液が、前記不良部分を介して下層の電極や配線表面に到達するのを防止できるため、電極や配線の溶解を防止できる領域についても拡大できる。
共通信号配線ＣＬと共通信号電極ＣＥは、図２４に示すように、スルーホールＴＨを介して接続される。
【０２７４】
本実施形態３では、塗布型絶縁膜ＯＩＬ１のスルーホールＴＨの径を、一括加工した薄膜トランジスタの表面保護膜ＰＡＳおよびゲート絶縁膜ＧＩのそれよりも小さくしている。これは、共通信号電極ＣＥが、スルーホールＴＨ端部の段差を乗り越える際の断線不良を低減するためである。
【０２７５】
薄膜トランジスタの表面保護膜ＰＡＳおよびゲート絶縁膜ＧＩを一括加工して形成されたスルーホールＴＨ端部は、塗布型絶縁膜ＯＩＬ１中に埋め込まれてしまうため、最終的なスルーホールＴＨ端部の段差形状は、塗布型絶縁膜ＯＩＬ１の形状によって決定されることになる。
【０２７６】
本実施形態３では、塗布型絶縁膜ＯＩＬ１としてフォトイメージ型の材料を使用した。
【０２７７】
これにより、スルーホールＴＨ端部の段差形が緩和され、なだらかな局面を持った形状が実現できるため、結果として共通信号電極ＣＥの段差乗り越えが容易となり、断線による不良部を低減することが可能となる。
【０２７８】
また、本実施形態３では、前記画素電極ＰＸのパターン形状を倣って選択的に除去した塗布型絶縁膜ＯＩＬ１のパターン幅ＷISO3μｍを、前記画素電極ＰＸパターン幅ＷPXμｍよりも狭くしている(ＷISO3＜ＷPX)。
【０２７９】
これにより、選択除去した塗布型絶縁膜ＯＩＬ１のパターン端部によって生じる段差部分が、画素電極ＰＸパターン内に収まることになるため、前記段差部分における上層配向膜の塗布不良や、液晶の初期配向不良、液晶のスイッチング異常(ドメイン)などの画質不良を防止できる。
【０２８０】
図２５は、図２３に示した実施形態３において、絶縁膜ＯＩＬ１パターン形状を変更した構造の実施形態３におけるＡ−Ａ′で示した線に沿う断面図である。絶縁膜ＯＩＬ１パターン端部の段差による画質低下の影響が無視できる場合は、本実施形態３のように、画素電極ＰＸの幅ＷPXに対して絶縁膜ＯＩＬ１パターン幅ＷISO3を広くする（ＷISO3＞ＷPX）ことも可能である。
【０２８１】
図２６は、実施形態３の第１の応用例として、画素電極ＰＸ上の塗布型絶縁膜ＯＩＬ１を選択的に薄膜化した構造の実施形態３におけるＡ−Ａ′で示した線に沿う断面図である。
【０２８２】
単位画素の平面図については、図２２と類似した構造となる。
【０２８３】
具体的には、図２２における塗布型絶縁膜ＯＩＬ１のスルーホールＴＨパターン部分を薄膜化した構造である。
【０２８４】
本実施形態３は、画素電極ＰＸ上にも、液晶の駆動電圧の著しい上昇を引き起こさない程度の膜厚の塗布型絶縁膜ＯＩＬ１を、薄膜化して残した例である。
これにより、画素電極ＰＸ上についても塗布型絶縁膜ＯＩＬ１を被覆、保護できるため、最上層で共通信号電極ＣＥを加工する際のエッチング液が、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳの不良部分を介して下層の画素電極ＰＸ表面に到達するのを防止でき、画素電極ＰＸの溶解をも防止できる。
【０２８５】
本実施形態３において、絶縁膜ＯＩＬ１を選択的に薄膜化する方法として、具体的には下記の手段がある。
【０２８６】
塗布型絶縁膜ＯＩＬ１として、フォトイメージ形成型の絶縁膜を使用した場合においては、例えば、多階調のホトリソグラフィ用の露光マスクを用いる、または複数枚の露光マスクを用いることで、塗布型絶縁膜ＯＩＬ１の露光強度を多段階に調節し、現像液に対する塗布型絶縁膜ＯＩＬ１のエッチング特性を変化させることで、一部の領域を選択的に薄膜化できる。
【０２８７】
いずれの場合も、スルーホールＴＨ部分、端子接続のための露出部分については、塗布型絶縁膜ＯＩＬ１を完全に除去する必要があるため、塗布型絶縁膜ＯＩＬ１を残す領域、薄膜化する領域、完全に除去する領域、の３段階の調節が必要である。
【０２８８】
また、ホトレジストパターンを用いて、２回のホトリソグラフィ工程を経て、エッチングにより塗布型絶縁膜ＯＩＬ１のパターンを形成してもよい。
例えば、塗布型絶縁膜ＯＩＬ１として、熱硬化型の絶縁膜を用いて、酸素を反応ガスに用いたドライエッチング法によりパターンを形成してもよい。
【０２８９】
この場合、ホトリソグラフィ工程で用いるレジストの膜厚は、ドライエッチングによる膜減り分を考慮して厚膜化する必要がある。
【０２９０】
図２７は、実施形態３の第２の応用例として、画素電極上の絶縁膜であるＴＦＴの表面保護膜ＰＡＳそのものを選択的に除去した構造の実施形態３におけるＡ−Ａ′で示した線に沿う断面図である。
【０２９１】
単位画素の平面図については、図２２と類似した構造となる。
【０２９２】
具体的には、図２２における塗布型絶縁膜ＯＩＬ１パターン部分を、ＴＦＴの表面保護膜ＰＡＳに置き換えた構造である。
【０２９３】
本実施形態３では、塗布型絶縁膜ＯＩＬ１を選択形成していない。
したがって、映像信号配線ＤＬおよび走査信号配線ＧＬと、共通信号電極ＣＥとの重畳部分における配線の寄生容量低減については、ＴＦＴの表面保護膜ＰＡＳの厚膜化が可能な範囲で対応した。
【０２９４】
ＴＦＴの表面保護膜ＰＡＳとしては、具体的には窒化シリコン膜(ε＝６.７)を用いた。
【０２９５】
本実施形態３によれば、従来構造において、画素電極上に存在するＴＦＴの表面保護膜ＰＡＳそのものを、配線重畳部分に対して画素電極ＰＸ上で選択的に除去しているため、従来構造に対して、液晶の駆動電圧の上昇を抑制するのではなく、さらに低減することが可能となる。
【０２９６】
理由を以下に示す。
液晶の駆動電圧の上昇を引き起こす要因となっているのは、画素電極ＰＸ上に存在する絶縁膜が、液晶と直列に接続される容量を形成し、共通信号電極ＣＥ、画素電極ＰＸ間に印加した電圧の一部を吸収するためであることは前述した通りである。
【０２９７】
本実施形態３において、従来構造で画素電極ＰＸ上に存在した絶縁膜を選択的に除去すると、前記選択除去した領域に、絶縁膜の代わりに液晶層ＬＣが新たに配置されることになる。
【０２９８】
従来構造での駆動電圧に対して、選択除去した構造における駆動電圧の大小を決定するのは、選択除去した領域に新たに配置された液晶に電圧を印加した際のＴＦＴ基板(ＳＵＢ１)からＣＦ基板(ＳＵＢ２)に向かってみた液晶の誘電率の値である。
【０２９９】
新たに配置された液晶に電圧を印加した際に、ＴＦＴ基板(ＳＵＢ１)からＣＦ基板(ＳＵＢ２)に向かってみた誘電率の値が、選択除去した絶縁膜の誘電率に対して高い場合には、その領域の容量が従来構造の場合の容量に比べて大きくなり、その分だけ選択除去した領域での電圧降下を低減できる。
【０３００】
その結果、より効果的に液晶に電圧を印加できるようになり、駆動電圧を低減できる。
【０３０１】
選択除去した領域に配置された液晶に電圧を印加した際のＴＦＴ基板(ＳＵＢ１)からＣＦ基板(ＳＵＢ２)に向かってみた誘電率の値とは、液晶のΔεが負の場合には液晶のダイレクタに対して垂直方向の誘電率となり、液晶のΔεが正の場合には液晶のダイレクタに対して平行方向の誘電率となる。
【０３０２】
ここで、液晶のΔεが負の場合には電圧を印加していない場合でも、ＴＦＴ基板(ＳＵＢ１)からＣＦ基板(ＳＵＢ２)に向かってみた誘電率の値は、液晶のダイレクタに対して垂直方向の誘電率となるが、液晶のΔεが正の場合には、液晶に電圧が印加されていない場合には、ＴＦＴ基板(ＳＵＢ１)からＣＦ基板(ＳＵＢ２)に向かってみた誘電率は液晶のダイレクタに対して垂直方向の誘電率となる。 そのため、選択除去した窒化シリコン膜の誘電率の値(ε＝６.７)よりは一般に低い値を示す。
【０３０３】
ただし、電圧を印加した場合には、絶縁膜を選択的に除去した領域の液晶には、ＴＦＴ基板(ＳＵＢ１)に対して垂直方向の電界が発生する。
【０３０４】
この電界により選択的に除去した領域の液晶のほとんどが、電界に倣って配向状態が変化し、液晶のダイレクタはＴＦＴ基板(ＳＵＢ１)に対して、垂直となる。このため、液晶に電圧を印加した場合には、ＴＦＴ基板(ＳＵＢ１)からＣＦ基板(ＳＵＢ２)に向かってみた誘電率の値は、液晶のダイレクタに対して平行方向の誘電率となる。
【０３０５】
一般に、液晶のΔεが負の場合の液晶のダイレクタに対して垂直方向の誘電率および液晶のΔεが正の場合の液晶のダイレクタに対して平行方向の誘電率は、窒化シリコン膜の誘電率の値に対して大きいため、実際にはほとんどの場合で駆動電圧の低減が可能である。
【０３０６】
本実施形態３では、選択除去したＴＦＴの表面保護膜ＰＡＳとして窒化シリコン膜を適用して説明したが、本実施形態３の効果はこれに限定されるものではなく、例えば、選択除去した絶縁膜に窒化シリコン膜よりもさらに誘電率の小さい酸化シリコン膜を使用した場合には、その効果がより顕著になる。
【０３０７】
次に、図２８から図３６を用いて、実施形態３の第３の応用例を説明する。
具体的には、図２２から図２５に示した実施形態３において、画素電極ＰＸ上を選択的に除去して形成した塗布型絶縁膜ＯＩＬ１パターンを用いて、下層のＴＦＴ表面保護膜ＰＡＳについても、選択的に一括して除去した構造について説明する。
【０３０８】
本実施形態３は、配線の寄生容量を低減しつつ、かつ液晶の駆動電圧を低減できる構造である。
【０３０９】
図２８は、図２２において、塗布型絶縁膜ＯＩＬ１、ＴＦＴ表面保護膜ＰＡＳを選択的に一括除去した際のＡ−Ａ′で示した線に沿う断面図であり、図２９は、Ｂ−Ｂ′で示した線に沿う断面図である。
【０３１０】
本構造とすると、塗布型絶縁膜ＯＩＬ１パターン加工と、ＴＦＴ表面保護膜ＰＡＳおよびゲート絶縁膜ＧＩのスルーホールＴＨ加工を、一括して１回のホトリソグラフィ工程で実行できるため、１回分のホトリソグラフィ工程を省略でき、工程を簡略化できる。その結果、スループットを向上でき、生産コストを低減できる。
【０３１１】
また、第１の塗布型絶縁膜ＯＩＬ１パターンに対して、パターンの合わせずれを生じることなく薄膜トランジスタＴＦＴの表面保護膜およびゲート絶縁膜ＧＩを除去できるため、画素電極ＰＸ上、スルーホールＴＨ部、端子露出部における選択形成または選択除去パターンを合わせ余裕度の分だけ小さくでき、その分、画素の開口率に寄与する領域を拡大できる。
【０３１２】
本実施形態３においては、塗布型絶縁膜ＯＩＬ１およびＴＦＴの表面保護膜ＰＡＳからなる積層膜を一括で除去するため、生じる積層段差パターンの高さはより大きくなり、段差により生じる副作用も大きくなる方向にある。
【０３１３】
本実施形態３においても、前記画素電極ＰＸのパターン形状を倣って選択的に除去した塗布型絶縁膜ＯＩＬ１のパターン幅ＷIOS3μｍを、前記画素電極ＰＸパターン幅ＷPXμｍよりも狭くしている(ＷIOS3＜ＷPX)。
【０３１４】
これにより、選択して一括除去した塗布型絶縁膜ＯＩＬ１、ＴＦＴの表面保護膜ＰＡＳからなる積層段差パターンの端部によって生じる段差部分が、画素電極ＰＸパターン内に収まることになるため、前記段差部分における上層配向膜の塗布不良や、液晶の初期配向不良、液晶のスイッチング異常(ドメイン)などの画質不良を防止できる。
【０３１５】
また、本方式を実施すると、配線重畳部分に容量低減用の塗布型絶縁膜ＯＩＬ１を任意に形成した場合においても、従来構造に対して、画素電極ＰＸ上の絶縁膜を選択的に除去できるため、液晶の駆動電圧をさらに低減できる。
【０３１６】
図３０は、図２８，図２９に示した第３の応用例において、絶縁膜ＯＩＬ１パターン形状を変更した構造の実施形態３における単位画素の平面図である
図３１は、図３０中のＡ−Ａ′で示した線に沿う断面図である。
本実施形態３においては、選択除去する塗布型絶縁膜ＯＩＬ１パターンの開口部を、図２２に比べて大きく配置している。
【０３１７】
これにより、塗布型絶縁膜ＯＩＬ１パターンの加工不良による、開口不良を低減できる。
【０３１８】
本実施形態３においても、塗布型絶縁膜ＯＩＬ１のパターン端部の一方が、共通信号電極パターン内に、もう一方が画素電極ＰＸパターン内に収まるように配置されているため、一括して選択除去した塗布型絶縁膜ＯＩＬ１とＴＦＴの表面保護膜ＰＡＳの積層段差部分における上層配向膜の塗布不良や、液晶の初期配向不良、液晶のスイッチング異常(ドメイン)などの画質不良を防止できる。
【０３１９】
本実施形態３においては、画素電極ＰＸ表面が露出するように、液晶の駆動電圧上昇の要因である画素電極ＰＸ上の絶縁膜を一括して除去している。そのため、絶縁膜除去後に形成する共通信号電極ＣＥパターンと画素電極ＰＸパターンとが重畳して短絡することがないように、塗布型絶縁膜ＯＩＬ１パターンおよび共通信号電極ＣＥパターンを配置する必要がある。
【０３２０】
また、本実施形態３においては、露出した画素電極ＰＸ上で、共通信号電極ＣＥパターンを形成、加工する必要がある。
【０３２１】
したがって、下層の画素電極ＰＸを構成する導電膜材料に対して、上層の共通信号電極ＣＥを構成する導電膜材料が選択的にエッチングできることが条件となる。
【０３２２】
例えば、画素電極ＰＸをＡｌまたはＡｌの合金膜で、共通信号電極ＣＥを透明導電膜で形成したい場合は、例えば、共通信号電極ＣＥは、Ａｌに対するエッチング速度が小さい蓚酸などの弱酸でエッチングが可能なアモルファスのＩＴＯまたは、ＩＺＯまたはＩＧＯなどを用いる必要がある。
【０３２３】
画素電極ＰＸ、共通信号電極ＣＥともに透明導電膜で形成したい場合には、例えば、上層の共通信号電極ＣＥは、エッチング速度が小さい蓚酸などの弱酸でエッチングが可能なアモルファスのＩＴＯまたは、ＩＺＯまたはＩＧＯなどを用い、下層の画素電極ＰＸは、前記アモルファスのＩＴＯ、ＩＺＯ、ＩＧＯに比べて２桁ほどエッチング速度が小さい多結晶のＩＴＯ、ＩＺＯ、ＩＧＯなどを用いることで実現できる。
【０３２４】
なお、共通信号電極ＣＥ加工時に画素電極ＰＸが露出しない構造、具体的には先に述べた本発明の実施形態１および実施形態２および実施形態３のうちの一部の実施形態で述べた構造例などについては、画素電極ＰＸおよび共通信号電極ＣＥを構成する導電膜材料に対する制約は、特にない。
【０３２５】
図３２は、図２８から図３２に示した第３の応用例に係る、アクティブマトリクス型液晶表示装置の基板端部の断面模式図である。
【０３２６】
図３３は、走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′で示した線に沿う断面図を、図３４は、映像信号配線ＤＬ用端子ＤＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′で示した線に沿う断面図を、それぞれ示す。
【０３２７】
図３２から図３４に示した実施形態３における平面図および断面図は、選択的に形成または除去した塗布型絶縁膜ＯＩＬ１の有無以外の構造は、実施形態１中の図１２から図１４と同一であるため、説明を省略する。
【０３２８】
次に、図２８から図３２に示した第３の応用例について、形成方法の具体例を、図３５および図３６を用いて説明する。
【０３２９】
図３５は、図２８から図３２に示した第３の応用例に係るアクティブマトリクス型液晶表示装置の構造を実現するための、プロセスフローを示す図である。
【０３３０】
図３６は、図３５のプロセスフローに則ってＴＦＴ基板を作製した際の図２２におけるＡ−Ａ′、およびＢ−Ｂ′で示した線に沿う断面図である。
【０３３１】
第３の応用例においては、具体的には(Ａ)〜(Ｅ)の５段階のホトリソグラフィ工程を経てＴＦＴ基板ＳＵＢ１が完成する。
【０３３２】
以下、工程順に説明する。
【０３３３】
工程(Ａ)
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。
次に、ホトリソグラフィ技術を用いて、前記Ｃｒ膜を選択エッチングし、画素領域内には走査信号電極ＧＥ、走査信号配線ＧＬおよび共通信号配線ＣＬを形成する。
【０３３４】
また、図１６には示していないが、走査信号配線用端子ＧＴＭおよび共通信号配線用端子ＣＴＭ形成領域には、走査信号配線ＧＬおよび共通信号配線ＣＬの延在部をそれぞれ形成する。
【０３３５】
工程(Ｂ)
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。
【０３３６】
さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚でおよびｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。
次に、ホトリソグラフィ技術を用いて、前記アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
【０３３７】
工程(Ｃ)
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。
【０３３８】
次に、ホトリソグラフィ技術を用いて、前記Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソース電極ドレイン電極となる映像信号電極ＳＤおよび映像信号電極ＳＤをそのまま延在して形成した画素電極ＰＸおよび前記映像信号電極ＳＤの延在部である映像信号配線ＤＬを形成する。
【０３３９】
図１６には示していないが、映像信号配線ＤＬ用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。
【０３４０】
その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
【０３４１】
画素電極ＰＸの一部分は、ゲート絶縁膜ＧＩを介して、共通信号配線ＣＬ間で蓄積容量Ｃstgを形成する。
【０３４２】
工程(Ｄ)
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。
【０３４３】
次いで、透明絶縁基板ＳＵＢ１の表面の全域に、例えばスピンコート法によって、ポリイミド系，アクリル系ポリマ，エポキシ系ポリマ，ベンジシクロブテン系ポリマなどの種々の有機系の樹脂または有機溶媒に可溶なＳｉを含む無機ポリマ、例えば、ＳＯＧ膜などの絶縁膜からなる塗布型絶縁膜ＯＩＬ１を、０.５〜４μｍ、好ましくは０.５〜１.５μｍの膜厚で塗布する。
【０３４４】
次に、ホトリソグラフィ技術を用いて、塗布型絶縁膜ＯＩＬ１パターンを選択的に形成する。
【０３４５】
選択形成する領域は、画素領域内では、画素電極ＰＸ上および工程(Ｅ)で形成する透明導電膜からなる共通信号電極ＣＥと共通信号配線ＣＬとを電気的に接続するために形成するスルーホールＴＨ部分、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨ部分、共通信号配線用端子ＧＴＭ形成領域には、共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨ部分、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出させるためのスルーホールＴＨ部分を除くほぼ基板全面とする。
【０３４６】
次いで、前記選択形成した塗布型絶縁膜ＯＩＬ１パターンをマスクに、ＴＦＴの表面保護膜ＰＡＳおよび表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩを一括でエッチングして、画素領域内に、画素電極ＰＸ表面を露出するためのスルーホールＴＨおよび共通信号配線ＣＬの一部を露出するためのスルーホールＴＨを形成する。
【０３４７】
これとともに、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨを、共通信号配線用端子ＧＴＭ形成領域には、共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨを、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを、それぞれ形成する。
【０３４８】
工程(Ｅ)
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、透明導電膜であるＩＴＯ膜を５０〜３００ｎｍ、好ましくは７０〜２００ｎｍ形成する。
【０３４９】
次に、ホトリソグラフィ技術を用いて、ＩＴＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、共通信号配線ＣＬと接続された共通信号電極ＣＥを形成する。
【０３５０】
共通信号電極ＣＥの一部分は、選択形成された層間絶縁膜である塗布型絶縁膜ＯＩＬ１を介して、映像信号配線ＤＬおよび走査信号配線ＧＬと重畳するように配置される。
【０３５１】
図１６には示していないが、走査信号配線用端子ＧＴＭ形成領域および共通信号配線用端子ＣＴＭ形成領域には、走査信号配線用端子ＧＴＭ用および共通信号配線用端子ＣＴＭ用のパッド電極ＴＣ１をそれぞれ形成する。
【０３５２】
映像信号配線用端子ＤＴＭ形成領域には、映像信号配線用端子ＤＴＭ用のパッド電極ＴＣ２を形成する。
【０３５３】
本実施形態３において、上層の共通信号電極ＣＥを構成するＩＴＯ膜は、下層の画素電極ＰＸを構成するＣｒ膜に対して選択的にエッチング加工できるため、選択エッチングの制約条件は達成している。
【０３５４】
以上に示した工程により、ＴＦＴ基板側が完成する。
【０３５５】
本実施形態３において、塗布型絶縁膜ＯＩＬ１として、フォトイメージ形成型の絶縁膜を使用しているが、もちろん、工程(Ｄ)で作製した塗布型絶縁膜ＯＩＬ１パターンをマスクとして用いずに、レジストを用いたホトリソグラフィ工程により、塗布型絶縁膜ＯＩＬ１、ＴＦＴの表面保護膜ＰＡＳおよび表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩからなる３層の積層膜を一括エッチングにより、選択的に除去、形成してもよい。
【０３５６】
例えば、塗布型絶縁膜ＯＩＬ１として熱硬化型の絶縁膜を用いて、酸素を反応ガスに用いたドライエッチング法によりエッチングしてもよい。
【０３５７】
この場合、ホトリソグラフィ工程で用いるレジストの膜厚は、塗布型絶縁膜ＯＩＬ１および前記塗布型絶縁膜ＯＩＬ１に次いで、ＴＦＴの表面保護膜ＰＡＳおよび表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩを一括でドライエッチングする際の膜減り分を考慮して厚膜化する必要がある。
【０３５８】
【実施形態４】
次に、図３７，図３８を参照して、本発明による液晶表示装置の実施形態４を説明する。
【０３５９】
図３７および図３８において、前述の実施形態１と同一の構成要素については同一の符号を付して重複する説明を省略する。
【０３６０】
実施形態４は、実施形態３において、露出した画素電極ＰＸ、共通信号電極ＣＥ表面を覆うように絶縁膜ＯＩＬ２を形成した構造である。
絶縁膜ＯＩＬ２は、プロセスの歩留り向上を目的として新たに追加した第２の塗布型絶縁膜である。
【０３６１】
図３７は、図２８および図２９に示した実施形態３において、画素電極上の絶縁膜ＯＩＬ１,ＴＦＴの表面保護膜ＰＡＳを選択的に除去した後、露出した画素電極ＰＸ、共通信号電極ＣＥ表面を覆うように絶縁膜ＯＩＬ２を形成した実施形態４におけるＡ−Ａ′で示した線に沿う断面図である。
【０３６２】
絶縁膜ＯＩＬ２の表面被覆により、画素電極ＰＸ、共通信号電極ＣＥを構成する導電膜材料の一部が液晶内部に流出して、液晶の比抵抗が低下するなどの液晶の電気−光学特性に影響を与えることによって生じる液晶表示装置の画質低下を防止できる。
【０３６３】
また、共通信号電極ＣＥのパターン端部および選択除去した塗布型絶縁膜ＯＩＬ１およびＴＦＴ表面保護膜ＰＡＳの積層パターン端部によって生じる段差部分を、絶縁膜ＯＩＬ２が付着して被覆すると、前記段差部分における上層配向膜の塗布不良や、液晶の初期配向不良、液晶のスイッチング異常(ドメイン)などの画質不良を防止できる。
【０３６４】
しかし、共通信号電極ＣＥ上および画素電極ＰＸ上に存在する絶縁膜は、前述したように液晶の駆動電圧を上昇する要因となるため、駆動電圧の上昇分として許容範囲内に収まるように、絶縁膜ＯＩＬ２の種類(誘電率)および膜厚を設定する必要がある。
【０３６５】
また、画素電極ＰＸ、共通信号電極ＣＥの露出による、電極表面の電界集中を緩和できるため、液晶ＬＣおよび配向膜ＯＲＩ１に局部的に強電界が印可されることによる残像の発生を防止できる。
【０３６６】
第２の塗布型絶縁膜ＯＩＬ２としては、例えばスピンコート法によって、ポリイミド系、アクリル系ポリマ、エポキシ系ポリマ、ベンジシクロブテン系ポリマなどの種々の有機系の樹脂または有機溶媒に可溶なＳｉを含む無機ポリマ、例えば、ＳＯＧ膜などの塗布型絶縁膜を形成する。膜厚は、０.１〜０.５μｍの範囲が望ましい。
【０３６７】
なお、第２の塗布型絶縁膜ＯＩＬ２の形成に際しては、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨ、共通信号配線用端子ＧＴＭ形成領域には、共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨ、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出させるためのスルーホールＴＨを形成しておく必要がある。
【０３６８】
図３８は、図３７に示した実施形態４において、画素電極ＰＸ表面のみを覆うように絶縁膜ＯＩＬ２を形成し、共通信号電極ＣＥについては露出させた構造の実施形態４におけるＡ−Ａ′で示した線に沿う断面図である。
【０３６９】
本実施形態４において、第２の塗布型絶縁膜ＯＩＬ２は、画素電極ＰＸ上の塗布型絶縁膜ＯＩＬ１およびＴＦＴの表面保護膜ＰＡＳを一括除去して、画素電極ＰＸ表面を露出した後に、露出した画素電極ＰＸ表面のみならず、基板のほぼ全面を被覆、保護するように形成されている。
【０３７０】
したがって、この後の工程で、画素電極ＰＸ上で共通信号電極ＣＥを加工する際に、下層の画素電極ＰＸのみならず、さらにはより下層に存在する電極、配線が、ＴＦＴの表面保護膜ＰＡＳ、ゲート絶縁膜ＧＩに存在するクラックやピンホールまたは段差乗り越え部の付着不良などの不良部分を介して溶解、断線するのを防止できる。
【０３７１】
これにより、露出した画素電極ＰＸ上で、共通信号電極ＣＥパターンを形成、加工する必要が無くなるため、下層の画素電極ＰＸを構成する導電膜材料に対して、上層の共通信号電極ＣＥを構成する導電膜材料が選択的にエッチングできること、という制約を受けることなく、画素電極ＰＸおよび共通信号電極ＣＥを構成する導電膜材料を、独立して任意に選択できる。
【０３７２】
また、図３７に示した実施形態４の構造とは異なり、第２の塗布型絶縁膜ＯＩＬ２は画素電極ＰＸ上のみに存在し、共通信号電極ＣＥ上には存在しない。
【０３７３】
したがって、図３７に示した実施形態４に比べて、共通信号電極ＣＥ上に存在する第２の塗布型絶縁膜ＯＩＬ２の分だけ、液晶の駆動電圧上昇という副作用を低減できる。
【０３７４】
ただし、共通信号電極ＣＥ上については、表面被覆、保護効果は得られない。
【０３７５】
本実施形態４は、共通信号電極ＣＥ加工時の画素電極ＰＸおよび下層に存在する配線、電極の保護のために、新たに第２の塗布型絶縁膜ＯＩＬ２を追加した構造となっているが、塗布型絶縁膜をＯＩＬ１一層のみとし、ＯＩＬ１に本実施形態で示したＯＩＬ２の効果を付与しても同様の効果が得られる。
【０３７６】
その際には、図２６に前述した実施形態３中の第１の応用例の構造のように、ＯＩＬ１は、選択的に形成する領域以外の絶縁膜を全て除去するのではなく、その領域に薄膜を残すような構造となる。
【０３７７】
なお、第２の塗布型絶縁膜ＯＩＬ２の形成に際しては、共通信号電極ＣＥと共通信号配線ＣＬとを電気的に接続するために形成するスルーホールＴＨ、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨ、共通信号配線用端子ＧＴＭ形成領域には、共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨ、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出させるためのスルーホールＴＨを形成しておく必要がある。
【０３７８】
【実施形態５】
次に、図３９を参照して、本発明による液晶表示装置の実施形態５を説明する。図３９は、本発明の実施形態５におけるＡ−Ａ′で示した線に沿う断面図である。
【０３７９】
図３９において、前述の実施形態３と同一の構成要素については同一の符号を伏して重複する説明を省略する。
【０３８０】
実施形態５では、図２８および図２９に示した実施形態３において、実施形態３で示したプロセスフローの後に、画素電極上の塗布型絶縁膜ＯＩＬ１、ＴＦＴの表面保護膜ＰＡＳを選択的に除去して生じた段差部分を埋め込み、平坦化するように、絶縁膜ＯＩＬ３を形成している。
【０３８１】
ＯＩＬ３は、駆動電圧低減のために新たに挿入された絶縁膜であり、この絶縁膜ＯＩＬ３は、その誘電率が、同じ領域で選択的に除去した絶縁膜の誘電率よりも高いことを特徴とする。
【０３８２】
本実施形態５によれば、画素電極上の塗布型絶縁膜ＯＩＬ１およびＴＦＴの表面保護膜ＰＡＳを選択的に除去した領域に、誘電率の高い絶縁膜を新しく形成すると、液晶の誘電率に左右されずに駆動電圧を低減できる。この場合、絶縁膜ＯＩＬ３の誘電率が高いほど、駆動電圧低減の効果は大きくなる。
【０３８３】
また、本実施形態５によれば、塗布型絶縁膜ＯＩＬ１およびＴＦＴの表面保護膜ＰＡＳを選択的に除去した段差領域に絶縁膜ＯＩＬ３を配置することで、ＴＦＴ基板(ＳＵＢ１)とＣＦ基板(ＳＵＢ２)とに挟持された液晶ＬＣの段差によるギャップの差をほぼ０にでき、ギャップばらつきによる表示不良を引き起こすことなく、良好な表示を実現できる。
【０３８４】
なお、第３の塗布型絶縁膜ＯＩＬ３の形成に際しても、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨ、共通信号配線用端子ＧＴＭ形成領域には、共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨ、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出させるためのスルーホールＴＨを形成しておく必要がある。
【０３８５】
【実施形態６】
次に、図４０，図４１を参照して、本発明による液晶表示装置の実施形態６を説明する。
【０３８６】
実施形態６は、下層のＴＦＴ表面保護膜ＰＡＳを省略して、画素電極ＰＸ上を選択的に除去して形成した絶縁膜ＯＩＬ１で、ＴＦＴ表面保護膜を兼用した構造である。
【０３８７】
図４０に、図２２に示した実施形態３において、塗布型絶縁膜ＯＩＬ１でＴＦＴ表面保護膜ＰＡＳを兼用した構造におけるＡ−Ａ′で示した線に沿う断面図を、図４１に、Ｂ−Ｂ′で示した線に沿う断面図をそれぞれ示す。
通常、ＴＦＴ表面保護膜ＰＡＳには、プラズマＣＶＤ法などの真空プロセスで形成した窒化シリコン膜などの無機絶縁膜が用いられ、その加工にも真空プロセスであるドライエッチング法が用いられる。
【０３８８】
プラズマＣＶＤ法などの堆積型の膜形成では、膜厚が厚くなるにつれて膜形成に時間を要することになり、スループットが低下するという問題がある。
【０３８９】
これに対して、塗布型の有機絶縁膜をＴＦＴの表面保護膜ＰＡＳとして使用した場合、例えば塗布型絶縁膜ＯＩＬ１の形成にはスピンコート法などが用いられる。スピンコート法では、塗布材料の粘度を調整して膜厚の制御をするため、堆積型のＣＶＤ法と異なり、厚膜化が容易である。
【０３９０】
真空プロセスを用いない分、製膜設備も安価である。
加えて、フォトイメージ形成型の塗布型絶縁膜を用いると、ドライエッチング工程を新たに設ける必要も無くなり、配線の重畳部分への塗布型絶縁膜ＯＩＬ１の選択形成、画素電極ＰＸ上での選択除去を容易に実行できる。
【０３９１】
すなわち、塗布型絶縁膜ＯＩＬ１でＴＦＴの表面保護膜ＰＡＳを兼用すると、ＴＦＴ表面保護膜ＰＡＳの形成、加工のための工程を省略できるため、スループットを向上でき、生産コストを大幅に削減できる。
【０３９２】
また、塗布型絶縁膜ＯＩＬ１を形成すると、ＴＦＴの表面保護膜ＰＡＳで問題となるピンホールやクラック、下層段差乗り越え部の付着不良部を埋め込み、被覆効果により補修できるため、より下層に存在する各種電極、配線の腐食、溶解、断線を大きく低減でき、歩留りを大幅に向上できる。
【０３９３】
また、配線重畳部分の層間の絶縁不良による短絡不良についても低減できる。重畳部分における配線の寄生容量の低減および液晶の駆動電圧の低減が両立できる。
【０３９４】
ただし、本実施形態６では、ＴＦＴのチャネル半導体層であるアモルファスシリコン膜ＳＩのバックチャネル部分が、塗布型絶縁膜ＯＩＬ１と直接接触する構造となる。
【０３９５】
したがって、アモルファスシリコン膜ＳＩや塗布型絶縁膜ＯＩＬ１の膜質や材料特性によっては、例えば、接触界面に固定電荷が発生し、バックチャネル部分におけるリーク電流が増大するなど、ＴＦＴ特性が影響を受けることが懸念される。その場合は、バックチャネル部分を保護するための処理工程が新たに必要となる。
【０３９６】
本実施形態６では、塗布型絶縁膜ＯＩＬ１を形成する前に、基板全面を酸素プラズマ中に曝す酸素プラズマ処理により、アモルファスシリコン膜ＳＩのバックチャネル部分の極表面を酸化させて保護する処理を施した。
【０３９７】
以上の実施形態６においては、映像信号配線ＤＬおよび走査信号配線ＧＬ上に重畳して形成した共通信号電極ＣＥの自己遮光膜としての機能を利用して、ＣＦ基板(ＳＵＢ２)上のｙ方向およびｘ方向に延在するブラックマトリクスＢＭを省略する構造について説明したが、反射防止膜としての用途で、ＣＦ基板(ＳＵＢ２)上のブラックマトリクスＢＭを残しておいてもよい。
【０３９８】
以上の実施形態では、例えば走査信号配線ＧＬをｘ方向に延在してｙ方向に並設して、映像信号配線ＤＬをｙ方向に延在してｘ方向に並設して形成したが、走査信号配線ＧＬと映像信号配線ＤＬの位置関係を入れ替えて構成してもよい。
【０３９９】
また、以上の実施形態６では、層間絶縁膜となるゲート絶縁膜ＧＩを介して、走査信号配線ＧＬを下層に、映像信号配線ＤＬを上層に配置しているが、走査信号配線ＧＬと映像信号配線ＤＬとの層順序に関係する位置関係を入れ替えて構成してもよい。
【０４００】
なお、この配線の層順序は、後述するＴＦＴの構造とも関係している。
また、以上の実施形態６においては、画素電極ＰＸおよび共通信号電極ＣＬについては、映像信号配線ＤＬと同一方向に延在、併設して形成したが、走査信号配線ＧＬと同一方向に延在、併設してと形成してもよい。
【０４０１】
図８に示した共通信号電極ＣＥおよび画素電極ＰＸに屈曲部を設けた構造は、実施形態１の構造を変化させた構造として示したが、これに限定されるものではなく、その他の実施形態に適用すると、それぞれに示した効果に、マルチドメインの効果が付与される。
【０４０２】
以上の実施形態においては、共通信号配線ＣＬとして、走査信号電極ＧＥ、走査信号配線ＧＬと同層に、同一材料、同一工程で形成したメタル配線を用いた例を説明したが、映像信号電極ＳＤ、映像信号配線ＤＬと同層に、同一材料，同一工程で形成してもよい。
【０４０３】
また、共通信号電極ＣＥを構成する電極材料をそのまま延在して共通信号配線ＣＬとしてもよいことは、実施形態に示した通りである。
【０４０４】
画素電極ＰＸについても、映像信号電極ＳＤを構成する電極材料をそのまま延在して形成してもよいことも、実施形態に示したした通りである。
【０４０５】
走査信号電極ＧＥ、走査信号配線ＧＬおよび映像信号電極ＳＤ、映像信号配線ＤＬおよび共通信号配線ＣＬ、画素電極ＰＸを構成するメタル膜は、一例としてＣｒを使用しているが、例えば、スパッタリングまたは蒸着法などで形成されたＣｒ,Ｍｏ,Ｔａ,Ｔｉ,Ｎｂ,Ｗなどの高融点金属、これらの合金または金属シリサイドまたは低抵抗配線材料であるＡｌ,Ａｌ合金またはこれらの材料からなる積層膜で構成されてもよい。
【０４０６】
また、画素電極，共通信号電極ＣＥ，共通信号配線ＣＬについては、透明導電膜で構成してもよいことは、実施形態で示した通りである。
【０４０７】
以上の実施形態においては、透明導電膜として酸化インジウムスズ(ＩＴＯ：Ｉndium Ｔin Ｏxide)を使用して説明したが、透明導電膜であれば同様の効果は得られるため、例えば、酸化インジウム亜鉛(ＩＺＯ：Ｉndium Zinc Ｏxide)、酸化インジウムゲルマニウム(ＩＧＯ：Ｉndium Ｇermanium Ｏxide)などの酸化インジウム系の他の透明導電膜でもよい。
【０４０８】
半導体、不純物をドープしたシリコン膜からなる電極ＮＳＩを構成するシリコン膜としては、アモルファスシリコン膜を使用しているが、例えば、アモルファスシリコン膜を熱処理またはレーザアニール処理して結晶化した多結晶シリコン膜を用いてもよい。
【０４０９】
ゲート絶縁膜ＧＩ、保護絶縁膜は、例えばプラズマＣＶＤまたはスパッタリング法などで形成された窒化シリコン膜を使用しているが、例えば、酸化シリコン膜などの絶縁膜で構成してもよい。
【０４１０】
ゲート絶縁膜ＧＩについては、走査信号電極ＧＥ、走査信号配線ＧＬを構成するメタルの一部表面を酸化して得られた絶縁膜を用いてもよい。
【０４１１】
以上の実施形態においては、配線重畳部分の層間絶縁膜の構造として、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが含まれた構造を一例として説明したが、ゲート絶縁膜ＧＩ、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳの積層膜が含まれる場合、ゲート絶縁膜ＧＩ、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳのいずれかが存在しない場合またはいずれも存在しない場合でもよい。
【０４１２】
以上の実施形態においては、本発明の構造を、逆スタガ型のＴＦＴをスイッチング素子に用いた液晶表示装置に適用した例を説明したが、本発明はこれのみに限定されるものではなく、例えば正スタガ型のＴＦＴ、またはコプレナ型のＴＦＴなど、異なる構造のＴＦＴを用いた場合も適用可能である。
【０４１３】
【実施形態７】
次に、図４２，図４３を参照して、本発明による液晶表示装置の実施形態１を説明する。
【０４１４】
図４２および図４３は、本発明の実施形態７を示すアクティブマトリクス型液晶表示装置の実施形態であり、具体的には、図２８および図２９に示した実施形態３において、画素のスイッチング素子に正スタガ型のＴＦＴを適用した構造を示す。
【０４１５】
図４２は、Ａ−Ａ′で示した線に沿う断面図を、図４３は、Ｂ−Ｂ′で示した線に沿う断面図をそれぞれ示す。
【０４１６】
通常の正スタガ型のＴＦＴ構造の場合、上記した一連の実施形態で述べた逆スタガ型のＴＦＴ構造とは、ゲート絶縁膜ＧＩを介した走査信号配線ＧＬおよび映像信号配線ＤＬの層順序が逆転した構造となる。
【０４１７】
したがって、映像信号電極ＳＤの一方を延在して画素電極ＰＸを形成した場合、画素電極ＰＸは最下層に配置されることになる。
【０４１８】
映像信号配線ＤＬと共通信号電極ＣＥとの重畳部分における層間絶縁膜の構造は、ゲート絶縁膜ＧＩ，ＴＦＴの表面保護膜ＰＡＳ，第１の塗布型絶縁膜ＯＩＬ１の３層の積層絶縁膜構造となる。
【０４１９】
一方、画素電極ＰＸ上に存在する絶縁膜を一括して除去する場合には、画素電極ＰＸ上を選択的に除去した絶縁膜ＯＩＬ１パターンを用いて、下層のＴＦＴ表面保護膜ＰＡＳのみならずゲート絶縁膜ＧＩについても選択的に一括して除去する構造となる。
【０４２０】
正スタガ型のＴＦＴ構造を適用した本実施形態７においても、配線の寄生容量低減効果、液晶の駆動電圧低減効果については同様である。
【０４２１】
本発明は、以上の実施形態の構造に限定されるものではなく、配線重畳部分の寄生容量低減と、液晶の駆動電圧低減を目的に、配線の重畳部分と、画素電極上とで、絶縁膜層の層数、層を構成する材料の膜厚または層を構成する材料の誘電率のうち少なくとも一つが異なる構造とした場合であれば、全て該当する。
【０４２２】
【発明の効果】
本発明によれば、映像信号配線または走査信号配線のうち少なくとも一方の信号配線上に、電界をシールドするための基準電極となる共通信号電極を、層間絶縁膜を介して重ね合わせる構造の横電界方式の液晶表示装置において、配線重畳部分に寄生容量低減用の層間絶縁膜を新たに一層追加し、画素電極上に選択的に形成する構造をとると、液晶の駆動電圧上昇を招くことなく、配線重畳部分での寄生容量を低減でき、かつ、配線間の短絡防止が可能となる。
【０４２３】
また、従来構造で配置されていた画素電極上の層間絶縁膜を、配線重畳部分に対して選択的に除去する構造をとると、画素電極と共通信号電極間で液晶と直列に接続される容量が増大、効率良く液晶に電圧を印可できるようになるため、駆動電圧の低減が可能となる。
【０４２４】
さらに、２つの効果を組み合わせた構造とすると、配線の寄生容量低減と液晶の駆動電圧低減の両方を実現できる。
【０４２５】
これにより、高透過率で高性能な液晶表示装置を、歩留り良く製造することが可能となる。
【図面の簡単な説明】
【図１】配線重畳部分の層間絶縁膜構造に対して新たに容量低減用絶縁膜を一層追加した際の容量低減効果を示す図である。
【図２】画素電極上に配置される絶縁膜構造を変更した際の液晶の駆動電圧低減の効果を示す図である。
【図３】本発明によるアクティブマトリクス型液晶表示装置の実施形態１、すなわち、映像信号配線ＤＬと共通信号電極ＣＥとを選択的に形成した層間絶縁膜ＯＩＬ１を介して重畳した構造におけるＴＦＴ基板側の単位画素の平面図である。
【図４】図３のＡ−Ａ′線に沿うＴＦＴ基板の断面図である。
【図５】図３のＢ−Ｂ′線に沿うＴＦＴ基板の断面図である。
【図６】実施形態１において共通信号電極ＣＥのパターン形状を変更した構造の実施形態のＡ−Ａ′線に沿う断面図である。
【図７】図３中のＡ−Ａ′線に沿うＴＦＴ基板とカラーフィルタ基板とを含む断面図である。
【図８】実施形態１においてマルチドメイン方式を適用した実施形態における単位画素の平面図である。
【図９】実施形態１において共通信号配線ＣＬの配置を変更した実施形態における単位画素の平面図である。
【図１０】実施形態１において画素電極ＰＸを透明導電膜で形成した実施形態における単位画素の平面図である。
【図１１】実施形態１のアクティブマトリクス型液晶表示装置の電気回路を示す概略図である。
【図１２】実施形態１のアクティブマトリクス型液晶表示装置の基板端部の断面模式図である。
【図１３】実施形態１のアクティブマトリクス型液晶表示装置の走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′線に沿う断面図である。
【図１４】実施形態１のアクティブマトリクス型液晶表示装置の映像信号配線ＤＬ用端子ＤＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′線に沿う断面図である。
【図１５】実施形態１のアクティブマトリクス型液晶表示装置の構造を実現するためのプロセスフローを示す図である。
【図１６】図１５のプロセスフローに則ってＴＦＴ基板を作製した際の図３におけるＡ−Ａ′およびＢ−Ｂ線に沿う断面図である。
【図１７】本発明によるアクティブマトリクス型液晶表示装置の実施形態２、すなわち、映像信号配線ＤＬのみならず、走査信号配線ＧＬについても共通信号電極ＣＥと重畳した構造における単位画素の平面図である。
【図１８】図１７のＢ−Ｂ′線に沿う断面図である。
【図１９】実施形態２において共通信号電極ＣＥのパターン形状を変更した実施形態におけるＢ−Ｂ′線に沿う断面図である。
【図２０】実施形態２において共通信号配線ＣＬを、共通信号電極ＣＥと同層に共通信号電極ＣＥを延在して形成した実施形態における単位画素の平面図である。
【図２１】図２０中のＢ−Ｂ′線に沿う断面図である。
【図２２】本発明によるアクティブマトリクス型液晶表示装置の実施形態３、すなわち、画素電極ＰＸ上の絶縁膜を選択的に除去した構造における単位画素の平面図である。
【図２３】図２２のＡ−Ａ′線に沿う断面図である。
【図２４】図２２のＢ−Ｂ′線に沿う断面図である。
【図２５】図２２から図２４に示した実施形態３において、画素電極ＰＸ上を選択的に除去した絶縁膜ＯＩＬ１パターン形状を変更した構造の実施形態におけるＡ−Ａ′線に沿う断面図である。
【図２６】実施形態３の第１の応用例において、画素電極ＰＸ上の絶縁膜ＯＩＬ１を選択的に薄膜化した構造の実施形態におけるＡ−Ａ′線に沿う断面図である。
【図２７】実施形態３の第２の応用例において、画素電極ＰＸ上の絶縁膜であるＴＦＴの表面保護膜ＰＡＳそのものを選択的に除去した構造の実施形態におけるＡ−Ａ′線に沿う断面図である。
【図２８】実施形態３の第３の応用例において、画素電極ＰＸ上を選択的に除去した絶縁膜ＯＩＬ１パターンを用いて、下層のＴＦＴ表面保護膜ＰＡＳについても選択的に一括して除去した実施形態におけるＡ−Ａ′線に沿う断面図である。
【図２９】図２８に示した実施形態におけるＢ−Ｂ′線に沿う断面図である。
【図３０】図２８，図２９に示した第３の応用例において絶縁膜ＯＩＬ１パターン形状を変更した構造の実施形態における単位画素の平面図である。
【図３１】図３０中のＡ−Ａ′線に沿う断面図である。
【図３２】本発明の実施形態３の第３の応用例に係るアクティブマトリクス型液晶表示装置の基板端部の断面模式図である。
【図３３】本発明の実施形態３の第３の応用例に係るアクティブマトリクス型液晶表示装置の走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′線に沿う断面図である。
【図３４】本発明の実施形態３の第３の応用例に係るアクティブマトリクス型液晶表示装置の映像信号配線ＤＬ用端子ＤＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′線に沿う断面図である。
【図３５】本発明の実施形態３の第３の応用例に係るアクティブマトリクス型液晶表示装置の構造を実現するためのプロセスフローを示す図である。
【図３６】図３５のプロセスフローに則ってＴＦＴ基板を作製した際の図２２におけるＡ−Ａ′、およびＢ−Ｂ′線に沿う断面図である。
【図３７】図２８および図２９に示した実施形態３において、画素電極上の絶縁膜ＯＩＬ１,ＴＦＴの表面保護膜ＰＡＳを選択的に除去した後、露出した画素電極ＰＸ、共通信号電極ＣＥ表面を覆うように絶縁膜ＯＩＬ２を形成した、本発明の実施形態４におけるＡ−Ａ′線に沿う断面図である。
【図３８】図３７に示した実施形態４において、画素電極ＰＸ表面のみを覆うように絶縁膜ＯＩＬ２を形成し、共通信号電極ＣＥについては露出させた構造の実施形態におけるＡ−Ａ′線に沿う断面図である。
【図３９】図２８および図２９に示した実施形態３において、画素電極上の絶縁膜ＯＩＬ１,ＴＦＴの表面保護膜ＰＡＳを選択的に除去して生じた段差部分を埋め込み、平坦化するように、絶縁膜ＯＩＬ３を形成した、本発明の実施形態５におけるＡ−Ａ′線に沿う断面図である。
【図４０】実施形態３において、下層のＴＦＴ表面保護膜ＰＡＳを省略して、画素電極ＰＸ上を選択的に除去して形成した絶縁膜ＯＩＬ１で、ＴＦＴ表面保護膜を兼用した、本発明の実施形態６におけるＡ−Ａ′線に沿う断面図である。
【図４１】図４０に示した実施形態６におけるＢ−Ｂ′線に沿う断面図である。
【図４２】実施形態３において、画素のスイッチング素子に正スタガ型のＴＦＴを適用した本発明の実施形態７、すなわち、画素電極ＰＸ上を選択的に除去した絶縁膜ＯＩＬ１パターンを用いて下層のＴＦＴ表面保護膜ＰＡＳおよびゲート絶縁膜ＧＩについても選択的に一括して除去した構造におけるＡ−Ａ′線に沿う断面図である。
【図４３】図４２に示した実施形態７におけるＢ−Ｂ′線に沿う断面図である。
【符号の説明】
ＢＭ 遮光パターン／ブラックマトリクス
ＣＢ 共通信号配線ＣＬのバス配線
ＣＥ 共通信号電極
ＣＦ カラーフィルタ
ＣＬ 共通信号配線
Ｃstg 液晶の電圧保持特性を保証する蓄積容量
ＣＴＭ 共通信号配線ＣＬ用端子
ＤＬ 映像信号配線
ＤＴＭ 映像信号配線ＤＬ用端子
ＧＥ 走査信号電極
ＧＩ 薄膜トランジスタＴＦＴのゲート絶縁膜
ＧＬ 走査信号配線
ＧＴＭ 走査信号配線ＧＬ用端子
ＬＣ 液晶層
ＮＳＩ 不純物をドープしたシリコン膜からなる電極
ＯＩＬ１ 容量低減のため選択的に形成する第１の塗布型絶縁膜
ＯＩＬ２ 歩留り向上のための第２の塗布型絶縁膜
ＯＩＬ３ 駆動電圧低減を目的とした絶縁膜
ＯＲＩ１ 配向膜
ＯＲＩ２ 配向膜
ＰＡＳ 前記薄膜トランジスタＴＦＴの表面保護膜
ＰＯＬ１ 偏光板
ＰＯＬ２ 偏光板
ＰＸ 画素電極
ＳＤ 薄膜トランジスタＴＦＴのソース電極ドレイン電極となる映像信号電極
ＳＩ 半導体層
ＳＬ シール材
ＳＵＢ１ ＴＦＴが配置される側の透明絶縁基板
ＳＵＢ２ カラーフィルタＣＦ側の透明絶縁基板
ＴＣ１ 走査信号配線ＧＬ用端子ＧＴＭのパッド電極
ＴＣ２ 映像信号配線ＤＬ用端子ＤＴＭのパッド電極
ＴＦＴ 画素のスイッチング素子である薄膜トランジスタ
ＴＨ 絶縁膜に開口したスルーホール
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に、横電界方式の液晶表示装置に関する。
【０００２】
【従来の技術】
画素を構成する表示領域にスイッチング素子として薄膜トランジスタＴＦＴ(ＴＦＴ：Thin Film Transistor)素子を設けた構造のアクティブマトリクス方式液晶表示装置が知られている。
【０００３】
アクティブマトリクス方式液晶表示装置においては、一対の基板の間に液晶層を挿入し、この液晶層を各基板で挟持した構造が採用されている。一対の基板のうち、一方の基板(ＴＦＴ基板)側には、ＴＦＴ素子，画素電極，走査信号や映像信号の電極や配線，および配線と外部駆動回路とを接続するための端子などが形成され、他方の基板(ＣＦ基板)側にはカラーフィルタと対向電極が形成され、基板面にほぼ垂直な縦電界を印加して表示するツイストネマチック表示方式を採用している。
【０００４】
この方式に対して、液晶表示装置の課題となっていた視野角とコントラストを改善できる方式として、カラーフィルタ基板側に配置していた対向電極に代えて、ＴＦＴ基板側に共通信号電極を配置し、櫛歯状の画素電極と共通信号電極間に電圧を印加することにより、基板面にほぼ平行な電界成分を表示に利用した横電界(in plain switching)方式の液晶表示装置が、特開平６−１６０８７８号公報に提案されている。
【０００５】
画素電極および共通信号電極は、メタル電極配線材料で構成してもよいし、特開平９−７３１０１号公報に示されているように、ツイストネマチック表示方式において、透明画素電極として用いられている酸化インジウムスズ(ＩＴＯ：Indium Tin Oxide)で構成してもよい。
【０００６】
上記の横電界方式の液晶表示装置においては、画素電極と共通信号電極との間以外に、画素電極および共通信号電極とこれらの電極に隣接して配置されている信号配線との間にも、本来の表示に不要な漏洩電界が発生する。
【０００７】
これらの電極に隣接して配置されている信号配線とは、例えばｘ方向に延在されｙ方向に並設される走査信号配線やｙ方向に延在されｘ方向に並設される映像信号配線である。
【０００８】
この漏洩電界によるクロストークで、その部分の液晶が駆動され、光もれを生じさせることが知られている。このような光もれ部分は、信号配線に沿った方向に帯状に筋を引く画質不良(スミア)を引き起こす。
【０００９】
この問題を解決する手段は、例えば、特開平６−２０２２１２７号公報に詳述されている。
【００１０】
しかし、この液晶表示装置は、信号配線に隣接して電界遮蔽のためのシールド電極を配置し、このシールド電極に外部から基準電位を供給するように構成されているので、シールド電極と信号電極との間の容量への電流の充放電が大きく、駆動回路に対して負荷が大きくなりすぎる。
【００１１】
したがって、液晶表示装置の消費電力が大きいまたは駆動回路が大きくなりすぎる。さらには、シールド電極に電位を印可するための接続手段が必要であり、工程の増加や接続不良が発生する。
【００１２】
また、この方式では、表示に寄与する画素の開口部分の面積がシールド電極の配置分だけ小さくなるために、液晶表示装置の輝度を低下させるという大きな問題があった。
【００１３】
これらの問題を解決する手段が、特願平１０−５４３７１３(ＷＯ９８／４７０４４)号公報に詳述されている。
【００１４】
櫛歯状の画素電極と並設して隣接する映像信号配線に対して、基板全面に形成した有機絶縁膜を介して平面的に見て完全に重畳させた状態で基準電極が形成されている構造を採用し、映像信号配線から発生する不要な電気力線のほとんど全てが、基準電極で終端するようになっている。
【００１５】
したがって、横電界方式に特有の漏洩電界によるクロストークの問題を解消できる。
【００１６】
この方式では、従来、クロストークを低減するために、映像信号配線の両脇または対向基板上に配置していたシールド電極が不要となるので、開口部分の面積を大きくできる。
【００１７】
基準電極上の液晶層が自己遮光層として機能し、従来、映像信号配線とシールド電極との間隙部分を隠すために設けていた遮光膜(ブラックマトリクス)も不要となるので、さらに画素の開口率を向上できる。
【００１８】
また、層間膜として基板全面に設けた有機絶縁膜は、無機絶縁膜と比較して、その誘電率が小さく、有機絶縁膜は無機絶縁膜と比較して厚膜化が容易であるから、映像信号配線上に基準電極を完全に覆い被せた場合においても、映像信号配線と基準電極との間に形成される配線の寄生容量を小さくできる。
【００１９】
したがって、映像信号配線から見たときの負荷が軽くなるため、映像信号の配線伝播遅延が小さくなり、信号電圧が十分に表示電極に充電できるようになる。
【００２０】
その結果、映像信号配線を駆動するための駆動回路を縮小できる。
【００２１】
【発明が解決しようとする課題】
しかし、上記従来技術においては、新たに下記の課題が発生する。
上記したように、液晶に電圧を印加して表示する場合には、画素電極と共通信号電極との間に印加する電位差を利用する。
【００２２】
上記従来例では、基準電極となる共通信号電極は、映像信号配線と共通信号電極との間の容量を低減するために、基板全面に形成された有機絶縁膜を介した最上層に形成されるが、画素電極はこれよりも下層に配置されるため、画素電極上に有機絶縁膜が配置される構造となる。
【００２３】
したがって、この有機絶縁膜が、画素電極と共通信号電極との間で液晶と直列に接続される容量を新たに形成することになる。
【００２４】
そのため、画素電極と共通信号電極との間に印加された電位差の一部が、液晶層と直列に接続される容量により吸収されてしまうという問題が生じる。
その結果、画素電極と共通信号電極との間には、この電圧降下分を考慮して、液晶に印加したい所望の電圧以上の電位差を加える必要がある。
【００２５】
すなわち、映像信号配線と共通信号電極間の容量を低減するために形成された有機絶縁膜の存在により、液晶層と直列に接続される容量成分も小さくなり、その結果として、液晶と直列接続される容量による電圧降下分が増大してしまい、液晶の駆動電圧が上昇するという新たな課題が生じる。
【００２６】
駆動電圧が上昇すると、消費電力の上昇を招くために、特に携帯型の液晶表示装置としては不適当となる。
【００２７】
また、駆動電圧が上昇すると、安価な低電圧ドライバを使用できなくなるので、液晶表示装置を安価に提供できなくなるという課題も生じる。
【００２８】
したがって、上記従来例においては、信号配線上に、電界をシールドするための基準電極となる共通信号電極を、層間絶縁膜を介して、重ね合わせる構造の横電界方式の液晶表示装置においては、信号配線と共通信号電極との重畳部分に形成される信号配線の寄生容量の低減と、画素電極と共通信号電極との間で液晶と直列に接続される容量の増大とを両立することは困難であった。
【００２９】
これに対して、画素電極を有機絶縁膜上、すなわち共通信号電極と同層の最上層に配置すれば、上記した駆動電圧上昇の問題は回避できる(特願平１０−５４３７１３(ＷＯ９８／４７０４４)号公報)。
【００３０】
しかし、画素電極と共通信号電極とが同層になるため、パターニング不良などによる画素電極と共通信号電極と間の短絡不良の確率が大きくなる。
その分、画素電極と共通信号電極パターンとの間隔を大きくとる必要が生じ、画素電極および共通信号電極パターンの配置に制限が生じる。
【００３１】
また、画素電極とＴＦＴのソース電極との接続のために、有機絶縁膜にスルーホールを新たに開口する必要が生じ、接続不良などによる点欠陥不良を招きやすい。また、スルーホール部分が開口部として寄与しないため、その分開口率も低下する。
【００３２】
本発明の目的は、映像信号配線または走査信号配線のうち少なくとも一方の信号配線上に、電界をシールドするための基準電極となる共通信号電極が、層間絶縁膜を介して重ね合わされた構造の横電界方式の液晶表示装置において、映像信号配線または走査信号配線と共通信号電極との重畳部分に形成される信号配線の寄生容量の低減と、画素電極と共通信号電極との間で液晶と直列に接続される容量の増大とを両立できる構造を備えた液晶表示装置を提供することである。
【００３３】
【課題を解決するための手段】
本発明は、上記目的を達成するために、一対の基板と、この基板に挟持された液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って共通信号配線により接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、以下の手段を講じたことを特徴とする。
【００３４】
(１)前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜のうち、少なくとも一層を、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査配線のうち少なくとも一方の信号配線とが重ね合わさる領域の少なくとも一部の領域に、選択的に形成した構造とする。
【００３５】
(２)前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式９をＳAとし、前記画素電極上の少なくとも一部の領域において、前記画素電極上に配置された第１の配向膜と前記画素電極の間に配置された絶縁膜の層数をｍ、第ｌ層の絶縁膜の誘電率εlを、膜厚をｄl、液晶のダイレクタに対して垂直方向の液晶の誘電率をεLCとした場合の数式１０(ただしｍ≧１とする)をＳBとした場合に、ＳA＜ＳBが成立する構造とする。
【００３６】
【数９】
【数１０】
【００３８】
【数１１】
【数１２】
【００４０】
【数１３】
【数１４】
【００４２】
【数１５】
【数１６】
【００４４】
具体的には、(１)に示したように、配線と共通信号電極の重畳部分に形成した層間絶縁膜、すなわち配線の寄生容量低減のために形成した層間絶縁膜を、画素電極上には形成しない構造、すなわち絶縁膜を選択的に形成する構造とすることにより、層間絶縁膜の厚膜化または層間絶縁膜の構造を変化させて、配線の寄生容量を、液晶層と直列に接続される容量とは独立して任意に低減できる。
【００４５】
また、駆動電圧の低減に関しては、(１)ないし(５)に示したように、画素電極が存在する領域上の絶縁膜、すなわち、液晶層と直列に接続される容量を形成する絶縁膜を選択的に除去する構造とする。
【００４６】
これにより、選択的に除去した領域に、今度は液晶が存在することになる。
ここで、駆動電圧の低減効果を得るためには、選択的に除去した絶縁膜の絶縁膜の層数をｊ、第ｉ層の絶縁膜の誘電率をεi、膜厚をｄiとした場合の数式１７に対し、液晶の誘電率をεLCとした場合の数式１８を大きくしなければならない。
【００４７】
ここで、εLCはΔεが正の液晶の場合には液晶のダイレクタに対して平行方向の誘電率であり、Δεが負の液晶の場合には液晶のダイレクタに対して垂直方向の誘電率とする。すなわち液晶層に電圧を印可した際に下側基板から上側基板に向かってみた場合の誘電率とする。
【００４８】
【数１７】
【数１８】
一般的に実現している液晶表示装置の液晶層のεLCは７以上であるため、選択的に形成する絶縁膜が窒化シリコン(ε＝６〜７)、酸化シリコン(ε＝３〜４)などであることを考えると、ほとんどの場合で、絶縁膜を選択的に除去することにより、画素電極と共通信号電極との間で液晶と直列に接続される容量を増大でき、駆動電圧を低減できる。
【００５０】
また、上に示した方式の組み合わせとして、具体的には、配線と共通信号電極の重畳部分に形成した層間絶縁膜の構造を、例えばゲート絶縁膜としての機能を有する絶縁膜の一部や薄膜トランジスタの表面保護膜の機能を有する絶縁膜の一部と、それ以外の新規の絶縁膜との積層構造とし、その新規の絶縁膜を、画素電極上の領域に対して選択的に形成し、さらには従来構造で使用した絶縁膜を、画素電極上の領域に対して選択的に形成し、新規絶縁膜と同じ領域に選択的に形成することにより実現できる。
【００５１】
次に、上に示した構造を実現するためのより具体的な構造を以下に示す。
【００５２】
(６)(１)ないし(５)のいずれかに記載の液晶表示装置において、前記層間絶縁膜と、前記画素電極上の少なくとも一部の領域において、前記第１の基板上に形成された第１の配向膜と前記画素電極との間に配置された絶縁膜とで、絶縁膜層の層数、層を構成する材料の膜厚または層を構成する材料の誘電率のうち少なくとも一つが異なる構造とする。
【００５３】
(７)(１)ないし(６)のいずれかに記載の液晶表示装置において、前記層間絶縁膜が、一層で構成され、かつその一層を、前記画素電極上の少なくとも一部の領域に対して選択的に形成した構造とする。
【００５４】
(８)(７)に記載の液晶表示装置において、前記層間絶縁膜が、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜の一部または前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜の一部のいずれかである構造とする。
【００５５】
(９)(７)に記載の液晶表示装置において、前記層間絶縁膜が、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜または前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜、以外の第３の絶縁膜である構造とする。
【００５６】
(１０)(１)ないし(６)のいずれかに記載の液晶表示装置において、前記層間絶縁膜が２層で構成され、かつ、そのうち少なくとも一層を、前記画素電極上の少なくとも一部の領域に対して選択的に形成した構造とする。
【００５７】
(１１)(１０)に記載の液晶表示装置において、前記層間絶縁膜が、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜の一部および前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜の一部の２層で構成されている構造とする。
【００５８】
(１２)(１０)に記載の液晶表示装置において、前記層間絶縁膜のうち、一層が前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜の一部または前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜の一部のいずれかであり、もう一方は前記第１の絶縁膜および前記第２の絶縁膜以外の絶縁膜で、前記画素電極上の少なくとも一部の領域に対して選択的に形成した第３の絶縁膜である構造とする。
【００５９】
(１３)(１)ないし(６)のいずれかに記載の液晶表示装置において、前記層間絶縁膜が３層以上で構成され、かつ、そのうち少なくとも一層を、前記画素電極上の少なくとも一部の領域に対して選択的に形成した構造とする。
【００６０】
(１４)(１３)に記載の液晶表示装置において、前記層間絶縁膜に、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜の一部と、前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜の一部および前記第１の絶縁膜、前記第２の絶縁膜以外の絶縁膜で、前記画素電極上の少なくとも一部の領域に対して選択的に形成する第３の絶縁膜の全てが含まれている構造とする。
【００６１】
(１５)(１)ないし(１４)のいずれかに記載の液晶表示装置において、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜のパターン形状は、前記映像信号配線または前記走査信号配線のパターン形状を倣って形成した構造とする。
【００６２】
(１６)(１５)に記載の液晶表示装置において、前記映像信号配線の幅をＷDL、前記映像信号配線と重ね合わさる部分における前記共通信号電極の幅をＷCOM1、前記映像信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷISO1とした場合に、
ＷDL＜ＷISO1＜ＷCOM1
ＷDL＞０
または、
ＷDL＜ＷCOM1＜ＷISO1
ＷDL＞０
が成立する構造とする。
【００６３】
(１７)(１５)に記載の液晶表示装置において、前記走査信号配線の幅をＷGL、前記走査信号配線と重ね合わさる部分における前記共通信号電極の幅をＷCOM2、前記走査信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷISO2とした場合に、
ＷGL＜ＷISO2＜ＷCOM2
ＷGL＞０
または、
ＷGL＜ＷCOM2＜ＷISO2
ＷGL＞０
が成立する構造とする。
【００６４】
(１８)(１)ないし(１４)のいずれかに記載の液晶表示装置において、前記共通信号電極と前記映像信号配線とが、その一部において重ね合わさる部分に形成された前記層間絶縁膜に対して、前記画素電極上の少なくとも一部の領域に形成された絶縁膜の少なくとも一部を選択的に除去または薄膜化した構造とする。
【００６５】
(１９)(１８)に記載の液晶表示装置において、前記画素電極上の少なくとも一部の領域に形成された絶縁膜の少なくとも一部を、前期画素電極のパターン形状を倣って選択的に除去または薄膜化した構造とする。
【００６６】
(２０)(１９)に記載の液晶表示装置において、前記画素電極の幅をＷPX、前記画素電極のパターン形状を倣って選択的に除去または薄膜化した領域の前記層間絶縁膜の幅をＷISO3とした場合に、
ＷISO3＜ＷPX
ＷISO3＞０
が成立する構造とする。
【００６７】
(２１)(１)ないし(２０)のいずれかに記載の液晶表示装置において、少なくとも端子接続のための露出領域を除いた領域に、少なくとも前記画素電極上、さらには前記共通信号電極上を覆うように、第４の絶縁膜を形成した構造とする。
【００６８】
これにより、画素電極、共通信号電極表面を被覆保護でき、電極材料が液晶に接することによる相互汚染などの副作用を防止できる。
【００６９】
(２２)(１)ないし(７)，(９)，(１０)，(１２)，(１３)，(１５)ないし(２１)のいずれかに記載の液晶表示装置において、前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜を省略した構造とする。
【００７０】
薄膜トランジスタの表面保護膜を第３の絶縁膜で代替した構造であり、これにより、薄膜トランジスタの表面保護膜形成工程を省略でき、製造工程を簡略化できる。
【００７１】
(２３)(７)，(９)，(１０)，(１２)ないし(２２)のいずれかに記載の液晶表示装置において、前記第３の絶縁膜および前記第四の絶縁膜が塗布型絶縁膜で形成した絶縁膜である構造とする。
【００７２】
(２４)(２３)に記載の液晶表示装置において、前記塗布型絶縁膜が、印刷，スピンコートなどで形成され、有機系の樹脂絶縁膜またはＳｉを含む絶縁膜である構造とする。
【００７３】
(２５)(２３)または(２４)に記載の液晶表示装置において、前記第３の絶縁膜として使用する前記塗布型絶縁膜が、フォトイメージ形成型である構造とする。
【００７４】
(２６)(１０)，(１２)ないし(２５)のいずれかに記載の液晶表示装置において、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜または前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜または前記第１の絶縁膜と前記第２の絶縁膜との積層膜を、前記選択的に形成された第３の絶縁膜パターンを用いて一括で自己整合的に加工し、前記画素電極上の少なくとも一部の領域に対して、前記第１の絶縁膜または前記第２の絶縁膜または前記第１の絶縁膜と前記第２の絶縁膜との積層膜を選択的に形成した構造とする。
【００７５】
(２７)(７)，(９)，(１０)，(１２)ないし(２６)のいずれかに記載の液晶表示装置において、前記第３の絶縁膜の膜厚が０.５μｍ〜４.０μｍである構造とする。
【００７６】
(２８)(７)，(９)，(１０)，(１２)ないし(２７)のいずれかに記載の液晶表示装置において、前記第３の絶縁膜の誘電率が１.５〜６.５である構造とする。
【００７７】
(２９)(２１)に記載の液晶表示装置において、前記第四の絶縁膜として使用する、前記塗布型絶縁膜の膜厚が０.１〜０.５μｍである構造とする。
【００７８】
(３０)(１)ないし(１７)，(２１)ないし(２９)のいずれかに記載の液晶表示装置において、選択的に形成された前記層間絶縁膜により生じた段差領域を、埋め込み平坦化するように、誘電率が７.０以上の第５の絶縁膜を選択的に形成した構造とする。
【００７９】
(３１)(１８)，(１９)，(２０)に記載の液晶表示装置において、前記画素電極上の少なくとも一部の領域に形成された絶縁膜の少なくとも一部を選択的に除去または薄膜化して生じた段差領域を、埋め込み平坦化するように、誘電率が７.０以上の第５の絶縁膜を選択的に形成した。
【００８０】
上記(３０)，(３１)の構造により、液晶層の誘電率にかかわらず、駆動電圧の低減が可能となる。
【００８１】
また、絶縁膜の選択形成、選択除去により生じた段差を埋め込み平坦化できる。
【００８２】
(３２)(１)ないし(３１)のいずれかに記載の液晶表示装置において、前記共通信号配線は、前記共通信号電極と同層に、前記共通信号電極を延長して形成した構造とする。
【００８３】
(３３)(１)ないし(３２)のいずれかに記載の液晶表示装置において、前記共通信号配線は、前記走査信号配線または前記映像信号配線のいずれかと同層で形成され、前記共通信号配線と前記共通信号電極とは、層間絶縁膜に開口したスルーホールを介して接続した構造とする。
【００８４】
(３４)(１)ないし(３３)のいずれかに記載の液晶表示装置において、前記画素電極は、酸化インジウムスズ(ＩＴＯ)または酸化インジウム亜鉛(ＩＺＯ)または酸化インジウムゲルマニウム(ＩＧＯ)などの酸化インジウム系の透明導電膜からなる構造とする。
【００８５】
(３５)(３４)に記載の液晶表示装置において、前記画素電極は、多結晶の酸化インジウム系の透明導電膜からなる構造とする。
【００８６】
(３６)(１)ないし(３５)のいずれかに記載の液晶表示装置において、前記共通信号電極は、少なくともその一部に、酸化インジウムスズ(ＩＴＯ)または酸化インジウム亜鉛(ＩＺＯ)または酸化インジウムゲルマニウム(ＩＧＯ)などの酸化インジウム系の透明導電膜を含む構造とする。
【００８７】
(３７)(３６)に記載の液晶表示装置において、前記共通信号電極の少なくとも一部に含まれる、前記酸化インジウム系の透明導電膜は、アモルファスからなる構造とする。
【００８８】
(３８)(３４)ないし(３７)のいずれかに記載の液晶表示装置において、前記画素電極と、前記共通信号電極との間に電界が発生していない際には黒表示がなされるノーマリブラックモードとした構造とする。
【００８９】
本発明によれば、配線の信号遅延や駆動電圧の上昇を引き起こすことなく、画素開口率が大きくて輝度が高い横電界方式の液晶表示装置を提供できる。
【００９０】
【発明の実施の形態】
具体的な実施形態を説明する前に、図１，図２を参照して、本発明による液晶表示装置の原理を説明する。
【００９１】
図１および図２の説明においては、上記従来の構造の一例を標準構造として、本発明の構造による効果を比較検証した。
【００９２】
具体的には、映像信号配線と同層に画素電極を形成し、層間絶縁膜として、この上にＴＦＴの表面保護膜を想定した窒化シリコン膜(誘電率ε＝６.７)を膜厚３５０ｎｍで全面に形成し、最上層に共通信号電極を形成した。
【００９３】
映像信号配線上には、上記層間絶縁膜を介して、シールド電極を兼ねた共通信号電極を重畳した。この構造は、後述する図１(ｂ)および図２(ｃ)において、ｘ＝０の構造に相当する。
【００９４】
まず、図１を用いて、従来構造である標準構造に対して、容量低減用絶縁膜を一層追加した際の低容量化の効果について説明する。
【００９５】
図１(ａ)は、容量低減用絶縁膜の効果を検討するために使用した構造を示す図である。ここで、容量低減用絶縁膜とは、上記の標準構造の層間絶縁膜である窒化シリコン膜３５０ｎｍとは別に、新たに一層を追加した層間絶縁膜のことをいう。
【００９６】
図１(ｂ)は、容量低減用絶縁膜の膜厚ｘに対する規格化容量値の変化を示す図である。規格化容量とは、標準構造での配線重畳部分における寄生容量値に対する膜厚ｘを変更した各構造の寄生容量値の比として定義する。
【００９７】
容量低減用絶縁膜として、(ｂ)有機材料で構成される塗布型絶縁膜(ε＝３.０)、(ｃ)窒化シリコン膜(ε＝６.７)を適用した場合を図示している。
【００９８】
図１(ｂ)から、容量低減用絶縁膜となり得る層間絶縁膜を一層加えると、誘電率εや膜厚の違いなどにより効果の差はあるが、配線重畳部分に生じる寄生容量を低減し、信号遅延を低減できることが分かる。
【００９９】
また、標準構造に対して寄生容量値を１／５にするすなわち規格化容量値を０.２とするためには、容量低減用絶縁膜として、ε＝３.０の塗布型の有機絶縁膜の場合は０.６μｍ、ε＝６.７の窒化シリコン膜の場合は１.４μｍの膜厚が必要であることが分かる。誘電率εが小さい有機絶縁膜の方が、より薄膜で寄生容量低減の効果を得ることができる。
【０１００】
一方、構造(Ｃ)の窒化シリコン膜のように、堆積膜を容量低減用絶縁膜として使用した場合、例えば窒化シリコン膜の形成にはプラズマＣＶＤ法などが用いられるため、膜厚が大きくなるにつれて、膜形成に時間を要することになり、スループットが低下するという新たな問題が発生する。
【０１０１】
これに対し、(Ｂ)の塗布型の有機絶縁膜を使用した場合、例えば塗布型絶縁膜の形成には、スピンコート法などが用いられる。
【０１０２】
スピンコート法では、塗布材料の粘度を調整して膜厚の制御をするため、堆積型のＣＶＤ法と異なり、膜厚に対してスループットがほとんど変化しないという利点がある。
【０１０３】
また、塗布型絶縁膜を形成すると、下層の窒化シリコン膜のピンホール，クラック，下層段差乗り越え部の付着不良部を埋め込み、被覆効果により補修できるため、最上層の共通信号電極加工時においても、より下層に存在する各種電極や配線の腐食，溶解，断線を大きく低減でき、歩留りを大幅に向上できることが分かる。
【０１０４】
上記窒化シリコンの不良部分を被覆する効果により、配線重畳部分の層間の絶縁不良による短絡不良も低減できる。
【０１０５】
これらのことから、寄生容量を低減するすなわち配線の信号遅延を低減する方法としては、誘電率が小さく薄膜で寄生容量低減の効果が得られ、かつ厚膜化に対してスループットが変化しない塗布型絶縁膜を容量低減用絶縁膜として使用することがより望ましいことが分かる。
【０１０６】
上記の寄生容量低減の効果は、映像信号配線と共通信号電極とを重畳した領域に配置された絶縁膜、すなわち液晶表示装置を構成した際に、液晶層と並列に接続される寄生容量を形成する領域の絶縁膜の構造(本検証では容量低減用絶縁膜の種類(誘電率)，膜厚)に依存している。
【０１０７】
一方で、画素電極上の絶縁膜、すなわち液晶表示装置を構成した際に、液晶層と直列に接続される容量を形成する領域の絶縁膜の構造(本検証では容量低減用絶縁膜の種類，膜厚)にはほとんど依存しない。
【０１０８】
なお、映像信号配線上に、この映像信号配線を覆うように重畳させて配置した共通信号電極の効果により、前記映像信号配線の電界が効果的にシールドされるため、隣接する画素電極との配線のクロストークを防止でき、液晶の光もれによる画質低下を防止できる。
【０１０９】
次に、図２を用いて、従来構造である標準構造に対して、絶縁膜の構造を変更した際の液晶の駆動電圧低減の効果について説明する。
【０１１０】
図２(ａ)は、駆動電圧低減の効果を検証するために使用した構造を示す図である。図２(ａ)において、画素電極と共通信号電極との間に電圧を印加すると、液晶層はその印加電圧に対応して異なった光学特性を示し、透過率が変化する。
【０１１１】
図２(ｂ)は、実際に画素電極と共通信号電極との間に電圧を印可した際の透過率の変化の一例を示す図である。
【０１１２】
本実施形態では、液晶の表示モードとしてノーマリブラックモードを使用したため、印加電圧が０Ｖの際には透過率がほぼ０となり、印加電圧を高くすると、透過率が徐々に上昇し、一定の電圧値、例えば構造(Ａ)の場合にはＶA、構造(Ｂ)の場合にはＶBで透過率のピークＴMAXに達する。
【０１１３】
液晶表示装置においては、０Ｖから透過率ピークＴMAXを与える電圧の間で液晶を駆動することから、上記透過率ピークＴMAXを与える電圧を小さくすると、液晶の駆動電圧の低減が可能となる。
【０１１４】
ここで、構造(Ａ)と構造(Ｂ)とでは、画素電極上に配置された絶縁膜の構造が異なる。構造(Ａ)は、ε＝６.７の窒化シリコン膜を３５０ｎｍ配置した標準構造であり、構造(Ｂ)は、さらに、ε＝３.０の塗布型の有機絶縁膜を０.６μｍ積層配置した構造である。
【０１１５】
２つの構造の印加電圧−透過率特性を比較すると、透過率のピークの値はほぼ同じ値を示すのに対して、透過率の値がピークとなる印可電圧値が、構造(Ａ)に対して、構造(Ｂ)では１.２倍程度大きくなることが分かる。
【０１１６】
この現象は、画素電極上に配置される絶縁膜、すなわち、液晶層と直列に接続される容量を形成する絶縁膜の構造の違いに起因する。
【０１１７】
有機絶縁膜を積層配置した構造(Ｂ)の方が容量が小さくなるため、大きな電圧降下を引き起こし、この電圧降下分だけ液晶に電圧を効率良く印加できなくなるためである。
【０１１８】
上記液晶の駆動電圧値(透過率の値がピークとなる電圧値)は、図１で述べた配線重畳部分の層間絶縁膜の構造、すなわち信号配線の寄生容量を形成する領域の絶縁膜の構造(本検証では絶縁膜の種類(誘電率)、膜厚に相当する)には、ほとんど依存しない。
【０１１９】
図２(ｃ)は、標準構造において、画素電極上にも容量低減用の塗布型有機絶縁膜が配置された際の有機絶縁膜の膜厚ｘに対する規格化電圧値の変化を示す図である。ここで、規格化電圧とは、標準構造において透過率がピークとなる電圧値に対する膜厚ｘが異なる各構造の透過率がピークとなる電圧値の比として定義する。
【０１２０】
有機絶縁膜が厚膜化するにつれて、液晶層と直列に接続される容量が小さくなると、電圧降下が大きくなり、規格化した液晶の駆動電圧値が線形的に上昇することが分かる。
【０１２１】
すなわち、液晶の駆動電圧に関しては、画素電極上に配置される絶縁膜は、できるだけ薄膜で構成することが望ましい。駆動電圧低減策としてより望ましくは、画素電極上に絶縁膜が存在しない構造をとることである。
【０１２２】
また、図２では、画素電極上に配置された絶縁膜の構造として誘電率が３.０の有機絶縁膜を例にとって説明したが、例えば誘電率が３.０よりも小さい絶縁膜で構成した場合には、図２(ｃ)に示した直線の傾きがさらに大きくなり、結果として駆動電圧のさらなる上昇を引き起こすことが推測される。
【０１２３】
逆に、誘電率が３.０よりも大きい絶縁膜で構成した場合には、直線の傾きが緩やかになって駆動電圧が低減できることは容易に推測される。
【０１２４】
本発明者らが検証した、以上２つの知見から、信号配線と共通信号電極との重畳部分にのみ容量低減を目的とした層間絶縁膜を新たに配置し、画素電極上にはできるだけ絶縁膜を配置しない本発明の構造を採用すると、従来構造に対して、配線の寄生容量低減と液晶の駆動電圧低減の両方を実現できることが分かる。
【０１２５】
以上の知見を元に、本発明の具体的な実施形態を説明する。
なお、以下の説明に用いる各図面において、ＳＵＢ１は薄膜トランジスタが配置される側の透明絶縁基板を示し、ＴＦＴは画素のスイッチング素子である薄膜トランジスタを示し、Ｃstgは液晶の電圧保持特性を保証するための蓄積容量を示し、ＣＬは共通信号配線を示し、ＣＥは共通信号電極を示し、ＧＥは走査信号電極を示し、ＧＬは走査信号配線を示し、ＳＩは半導体層を示し、ＮＳＩは薄膜トランジスタのソース電極ドレイン電極と半導体層のコンタクトを保証するためにリンなどの不純物をドープしたシリコン膜からなる電極を示し、ＳＤは薄膜トランジスタのソース電極示し、ドレイン電極となる映像信号電極を示し、ＤＬは映像信号配線を示し、ＰＸは画素電極を示し、ＧＩは前記ＴＦＴのゲート絶縁膜を示し、ＰＡＳは薄膜トランジスタの表面保護膜を示し、ＴＨは絶縁膜に開口したスルーホールを示し、ＯＩＬ１は容量低減を目的として選択的に形成する塗布型絶縁膜を示し、ＢＭは遮光パターンを示し、ＣＦはカラーフィルタを示し、ＯＣはオーバーコート膜を示し、ＳＵＢ２はカラーフィルタ側の透明絶縁基板を示す。
【０１２６】
また、ＯＲＩ１,２は配向膜を示し、ＰＯＬ１,２は偏光板を示し、ＧＴＭは走査信号配線用端子を示し、ＤＴＭは映像信号配線用端子を示し、ＣＴＭは共通信号配線用端子を示し、ＣＢは共通信号配線のバス配線を示し、ＳＬはシール材を示し、ＴＣ１は走査信号配線および共通信号配線用端子のパッド電極を示し、ＴＣ２は映像信号配線用端子ＤＴＭのパッド電極を示す。
【０１２７】
【実施形態１】
次に、図１〜図１６を参照して、本発明による液晶表示装置の実施形態１を説明する。
【０１２８】
実施形態１の液晶表示装置は、映像信号配線ＤＬと共通信号電極ＣＥとを、選択的に形成した層間絶縁膜ＯＩＬ１を介して、重畳した構造である。
【０１２９】
図３は、本発明による液晶表示装置の実施形態１を示すアクティブマトリクス型液晶表示装置のＴＦＴ基板側の単位画素の平面図である。
【０１３０】
図４は、図３中のＡ−Ａ′で示した線に沿うＴＦＴ基板ＳＵＢ１の断面を示す図であり、図５は、図３中のＢ−Ｂ′で示した線に沿うＴＦＴ基板ＳＵＢ１の断面を示す図である。
【０１３１】
図３に示すように、本実施形態１では、走査信号配線ＧＬおよび映像信号配線ＤＬにより分けられた領域に、薄膜トランジスタＴＦＴ，蓄積容量Ｃstg，画素電極ＰＸ，共通信号電極ＣＥがそれぞれ一つずつ形成されて、画素を構成している。
【０１３２】
画素電極ＰＸおよび共通信号電極ＣＥの少なくとも一部が、画素内で櫛歯状に複数に分割またはスリット状に加工されている。
【０１３３】
画素電極ＰＸおよび共通信号電極ＣＥの櫛歯電極部分はｘ方向に延在しており、映像信号配線ＤＬの延在方向に一致している。
【０１３４】
本実施形態１では、薄膜トランジスタＴＦＴとして、逆スタガ型の薄膜トランジスタを用いている。ゲート電極ＧＥに薄膜トランジスタＴＦＴのしきい値以上の電圧が加わると、半導体層ＳＩが導通状態となり、薄膜トランジスタＴＦＴのソース電極，ドレイン電極となる映像信号電極ＳＤ間が導通となる。その際に、映像信号配線ＤＬに印加されている電圧が、画素電極ＰＸに伝達される。
【０１３５】
ゲート電極ＧＥの電圧が、薄膜トランジスタのしきい値電圧以下の場合には、薄膜トランジスタＴＦＴのソース電極ドレイン電極となる映像信号電極ＳＤ間が絶縁となるため、映像信号配線ＤＬに印加されている電圧が画素電極ＰＸに伝達されず、映像信号電極ＳＤが導通状態のときに伝達された電圧を保持する。
【０１３６】
液晶の電圧保持特性を保証するために、画素電極ＰＸと共通信号配線ＣＬ間に、ゲート絶縁膜ＧＩを介して液晶と並列に接続される蓄積容量Ｃstgを形成している。
【０１３７】
本実施形態１において、ｘ方向に併設されている共通信号電極ＣＥは、画素領域の周囲部分において、選択的に形成した塗布型絶縁膜ＯＩＬ１を介して、映像信号配線ＤＬ上を覆って重畳するように形成され、走査信号配線ＧＬと同一工程、同一材料で形成された共通信号配線ＣＬに、ＴＦＴの表面保護膜ＰＡＳ、ゲート絶縁膜ＧＩに一括エッチングで開口したスルーホールＴＨを介して、電気的に接続されている。
【０１３８】
塗布型絶縁膜ＯＩＬ１のパターン形状は、映像信号配線ＤＬのパターン形状を倣って、前記映像信号配線ＤＬ上を覆うように選択的に形成されている。
【０１３９】
また、本実施形態１において、画素電極ＰＸは、薄膜トランジスタＴＦＴのソース電極ドレイン電極となる映像信号電極ＳＤの一方をそのまま延在して形成され、映像信号電極ＳＤの他方をそのまま延在して映像信号配線ＤＬが形成されている。
【０１４０】
本実施形態１によれば、映像信号配線ＤＬ上に共通信号電極ＣＥが重畳している領域に、共通信号電極ＣＥのパターン形状を倣って、塗布型絶縁膜ＯＩＬ１を選択的に形成すると、液晶の駆動電圧の上昇を招くことなく、映像信号配線ＤＬと共通信号電極ＣＥの間に発生する寄生容量を低減することが可能となる。
【０１４１】
例えば、塗布型絶縁膜ＯＩＬ１として、誘電率３.０の材料を使用し、膜厚を０.６μｍとした場合には、映像信号配線ＤＬと共通信号電極ＣＥとの間の寄生容量は、塗布型絶縁膜ＯＩＬ１を形成しない場合の約１/３に低減される。
【０１４２】
その結果、配線を重畳した場合においても、信号遅延による信号波形なまりを防止でき、画質低下を引き起こすことなく、高画質の液晶パネルを提供することが可能となる。
【０１４３】
また、前述したように、画素電極ＰＸ上に配置される絶縁膜については電圧降下を引き起こす要因となり得るが、本実施形態１では塗布型絶縁膜ＯＩＬ１を選択的に形成しているため、画素電極ＰＸ上には塗布型絶縁膜ＯＩＬ１が存在しない構造としている。したがって、電圧降下を引き起こす要因となる絶縁膜を増やすことがない。
【０１４４】
その結果、駆動電圧の上昇を防止できる。
【０１４５】
映像信号配線ＤＬ上に、前記映像信号配線ＤＬを覆うように重畳させた共通信号電極ＣＥにより、前記映像信号配線ＤＬの電界が効果的にシールドされ、隣接する画素電極ＰＸ側に漏洩するのを抑制できる。
【０１４６】
本実施形態１によれば、塗布型絶縁膜ＯＩＬ１の被覆効果により、窒化シリコン膜にあるクラックやピンホールなどの欠陥、映像信号配線ＤＬ上の付着部分の被覆不良などを被覆でき、映像信号配線ＤＬと共通信号電極ＣＥ間の絶縁不良に起因するショート不良を防止できる。
【０１４７】
また、最上層で共通信号電極ＣＥを加工する際のエッチング液が、前記不良部分を介して映像信号配線ＤＬ表面に到達するのを防止できるため、電極や配線の溶解を防止できる。
【０１４８】
画素電極ＰＸ上に塗布型絶縁膜ＯＩＬ１を形成すると、駆動電圧の上昇を引き起こすことは、図２で既に説明した。
【０１４９】
その一方で、駆動電圧に依存しない領域、すなわち、走査信号配線ＧＬ、映像信号配線ＤＬおよび薄膜トランジスタＴＦＴが存在する領域など、画素電極ＰＸが存在しない領域については塗布型絶縁膜ＯＩＬ１を形成してもよい。
【０１５０】
この場合には、映像信号配線ＤＬ、共通信号電極ＣＥ間の寄生容量低減効果の他に、塗布型絶縁膜ＯＩＬ１の被覆効果により、映像信号配線ＤＬのみならず、下層に存在する電極、配線の保護膜としての機能をも有することになる。
【０１５１】
これにより、具体的には、塗布型絶縁膜ＯＩＬ１上で共通信号電極ＣＥを加工する際に、ＴＦＴの表面保護膜ＰＡＳおよびゲート絶縁膜ＧＩの欠陥部分からエッチング液が染み込むことによって生じる、映像信号電極ＤＥ、さらには走査信号配線ＧＬ、走査信号電極ＧＥ、共通信号配線ＣＬの溶解断線を防止できる。
【０１５２】
また、これらの欠陥部分から、下層配線材料の一部が液晶内部に流出し、液晶の電気−光学特性に影響を与えることによって生じる、液晶表示装置の画質低下を防止できる。
【０１５３】
ただし、上述のように駆動電圧上昇を招く画素電極ＰＸ上および走査信号や映像信号の端子露出部分および共通信号電極ＣＥと共通信号配線ＣＬとを接続するスルーホールＴＨ部分については、塗布型絶縁膜ＯＩＬ１を形成してはならない。
【０１５４】
前述したように、本実施形態１においては、塗布型絶縁膜ＯＩＬ１のパターン形状は、映像信号配線ＤＬのパターン形状を倣って、選択的に形成されている。
【０１５５】
図４に示したように、映像信号配線ＤＬのパターン幅をＷDLμｍ、重畳部分に前記映像信号配線ＤＬのパターン形状を倣って選択的に形成した塗布型絶縁膜ＯＩＬ１のパターン幅をＷISO1μｍ、共通信号電極ＣＥのパターン幅をＷCOM1μｍと定義する。
【０１５６】
これらのパターン幅については、前記映像信号配線の電界シールド効果、配線の寄生容量低減効果およびホトリソグラフィ工程でのパターンの合わせ精度と加工寸法精度を考慮して設定する必要がある。
【０１５７】
映像信号配線の電界シールド効果についてはＷDL＜ＷCOM1が、配線の寄生容量低減効果についてはＷDL＜ＷISO1が成立するときに大きな効果を得ることができる。ＷDLに対してをＷISO1小さくした、すなわち、映像信号配線ＤＬが塗布型絶縁膜ＯＩＬ１のパターンからはみ出した構造とした場合においても、塗布型絶縁膜ＯＩＬ１との重畳分については寄生容量低減効果が得られる。
【０１５８】
しかし、映像信号配線ＤＬが塗布型絶縁膜ＯＩＬ１からはみ出した分だけ、寄生容量が発生することになるため、望ましくない。)
さらに、図４に示した実施形態１のように、ＷISO1＜ＷCOM1として、選択形成した塗布型絶縁膜ＯＩＬ１パターンの側面も覆うように共通信号電極ＣＥパターンを重畳形成すると、塗布型絶縁膜を全面形成する従来構造に比べて、塗布型絶縁膜中での電界拡散を抑制できる。
【０１５９】
電界シールド効果がさらに向上するため、その分共通信号電極ＣＥのパターン幅ＷCOM1を小さくでき、その分だけ画素開口率を向上できる。
【０１６０】
したがって、最も大きな効果が得られるのは、図４に示した実施形態１のように、
ＷDL＜ＷISO1＜ＷCOM1
ＷDL＞０
が成立する場合である。
【０１６１】
また、本実施形態１においては、塗布型絶縁膜ＯＩＬ１を選択形成したことにより、新たに塗布型絶縁膜ＯＩＬ１パターン段差が生じることになる。
このような段差部分は、上層配向膜の塗布不良や、液晶配向のためのラビング時の陰となることによる液晶の初期配向不良、液晶のスイッチング異常(ドメイン)などの画質不良を誘発しやすくなることが一般に知られている。
【０１６２】
しかし、図４に示した実施形態１においては、図７で後述する自己遮光領域(共通信号電極ＣＥのパターン幅ＷCOM1)内に、塗布型絶縁膜ＯＩＬ１の段差パターン部分が収まる構造(ＷISO1＜ＷCOM1)であるために、画素の開口部分には塗布型絶縁膜ＯＩＬ１の段差が存在しない。
【０１６３】
これにより、塗布型絶縁膜ＯＩＬ１を選択形成した場合においても、段差部分による画質不良を防止できる。
【０１６４】
本実施形態１においては、例えば、映像信号配線ＤＬの幅ＷDLを６μｍ、ＷISO1を１２μｍ、ＷCOM1を１８μｍとした。
【０１６５】
なお、本実施形態１においては、単位画素に関わる櫛歯状電極の分割数は、図面上では画素電極ＰＸが２本、共通信号電極が重畳部分も含めて３本であるが、この範囲にかかわらず分割数を変更できる。
【０１６６】
図６は、図４に示した実施形態１において、共通信号電極ＣＥのパターン形状を変更した構造の実施形態１におけるＡ−Ａ′で示した線に沿う断面図である。
【０１６７】
図４の構造に比べて、映像信号配線ＤＬのシールド効率がやや劣ることおよび液晶の配向において、選択的に形成した塗布型絶縁膜ＯＩＬ１により生じた段差部分の影響を受けやすいパターン配置となるが、共通信号電極ＣＥが、塗布型絶縁膜ＯＩＬ１パターンの段差を乗り越えて覆うように付着する必要がないので、共通信号電極ＣＥの断線に関して冗長を持たせることができる。
【０１６８】
本実施形態１の場合には、図４で前述したパターン幅相互の関係は、
ＷDL＜ＷCOM1＜ＷISO1
ＷDL＞０
となる。
【０１６９】
図７は、図３中のＡ−Ａ′で示した線に沿うＴＦＴ基板ＳＵＢ１、カラーフィルタ基板ＳＵＢ２を含む断面図である。
【０１７０】
薄膜トランジスタＴＦＴが配置される側の透明絶縁基板ＳＵＢ１はＴＦＴ基板と称され、このＴＦＴ基板と、液晶ＬＣを介して対向配置される、対向側の透明絶縁基板ＳＵＢ２はＣＦ基板と称される。
【０１７１】
図７に示すように、ＣＦ基板は、その液晶層ＬＣ側の面に、まず、各画素領域を画するようにして遮光パターンＢＭが形成され、この遮光パターンＢＭの実質的な画素領域を決定する開口部には、カラーフィルタＣＦが形成されている。
そして、遮光パターンＢＭおよびカラーフィルタＣＦを覆って、例えば樹脂膜からなるオーバーコート膜ＯＣが形成され、このオーバーコート膜ＯＣの上面には配向膜ＯＲＩ１が形成されている。
【０１７２】
ＴＦＴ基板、ＣＦ基板、それぞれの外側の面(液晶層ＬＣ側の面とは反対の面)には、偏向板ＰＯＬ１、ＰＯＬ２が形成されている。
【０１７３】
本実施形態１では、画素電極ＰＸと共通信号電極ＣＥとの間に、透明基板ＳＵＢ１とほぼ平行な成分を持つ電界が発生していない場合には黒表示がなされる、ノーマリブラックモードの構造を採用している。
【０１７４】
ノーマリブラックモードは、液晶の特性(この実施形態１では例えば正、画素電極ＰＸと共通信号電極ＣＥとの間の電界の方向、配向膜ＯＲ１のラビング方向、偏向板ＰＯＬの偏向透過軸方向)によって設定できる。
【０１７５】
ノーマリブラックモードを採用すると、透明絶縁基板ＳＵＢ１とほぼ垂直方向に電界が発生しており、ほぼ平行な成分を持つ電界がほとんど発生しない共通信号電極ＣＥの直上(図７中に示したＣの領域)においては、共通信号電極ＣＥとして、例えば酸化インジウムスズ(ＩＴＯ)または酸化インジウム亜鉛(ＩＺＯ)または酸化インジウムゲルマニウム(ＩＧＯ)などの酸化インジウム系の透明導電膜を用いた場合においても、黒表示がなされることになり、共通信号電極ＣＥ自身が、映像信号配線ＣＬ近傍で液晶を駆動させる電界による光もれを遮光する遮光膜として自己遮光的に機能できるようになる。
【０１７６】
これにより、映像信号配線ＤＬ上については、ブラックマトリクスＢＭが不要となるため、その分の開口率を大きくできる。
【０１７７】
また、透明絶縁基板ＳＵＢ１に対する透明絶縁基板ＳＵＢ２の位置合わせにおいて、映像信号配線ＣＬの並列方向(ｘ方向)に対する合わが不要となるため、合わせずれに対して裕度を大きくできる利点が生じる。
【０１７８】
本実施形態１においては、ブラックマトリクスＢＭは、走査信号配線ＧＬ上および薄膜トランジスタＴＦＴ上にのみ設けられている。
【０１７９】
図７には示していないが、本実施形態１においては、ブラックマトリクスＢＭは、走査信号配線ＧＬ上および薄膜トランジスタＴＦＴ上にのみに設けられている。
【０１８０】
実施形態１においては、ノーマリブラックモードの構造の液晶表示装置について説明した。しかし、本実施形態１は、ノーマリホワイトモードの構造についても適用できる。 この場合、共通信号電極ＣＥは、例えばＡｌなどの金属またはその合金膜の様に、不透明な導電層とすると、上記自己遮光膜としての機能を持たせることができる。
【０１８１】
図８は、実施形態１において、マルチドメイン方式を適用した構造の実施形態１における単位画素の平面図であり、具体的には、図３に示した実施形態１において、画素電極ＰＸおよび共通信号電極ＣＥに屈曲部を設けたものである。
【０１８２】
ここで、マルチドメイン方式とは、液晶の広がり方向に発生する電界(横電界)において、各画素領域内に横電界の方向が異なる領域を形成するようにして、各領域の液晶分子のねじれ方向を逆にする(図８中のＬＣ１、ＬＣ２)と、例えば、表示領域を左右からそれぞれ見た場合に生じる着色差を相殺させる効果を付与したものである。
【０１８３】
具体的には、図８において、一方向に延在し、それと交差する方向に併設させた帯状の各画素電極ＰＸおよび共通信号電極ＣＥを、前記一方向に対して角度(Ｐ型液晶で、配向膜ＯＲＩ１のラビング方向を映像信号配線ＤＬの方向と一致させた場合、５〜４０°の範囲が適当)に傾けて延在された後に、角度(−２θ)に屈曲させて延在させることを繰り返してジグザグ状にパターン形成するだけで、前述したマルチドメイン方式の効果をもたらすことができる。
【０１８４】
なお、本実施形態１においては、画素電極ＰＸおよび共通信号電極ＣＥは、図８中のｙ方向に延在させて形成しているが、図８中のｘ方向に延在させるようにして、これに対して屈曲部を設けて、マルチドメインの効果を得る様にしてもよい。
【０１８５】
本実施形態１によれば、画素電極ＰＸおよび共通信号電極ＣＥのパターン形状を変更すると、実施形態１で示した寄生容量低減の効果と同時に、マルチドメインの効果をも得ることができる。
【０１８６】
図９は、図３に示した実施形態１において、共通信号配線ＣＬの配置を変更した構造の実施形態１における単位画素の平面図である。
前述した図３の実施形態１においては、共通信号配線ＣＬは、画素領域のほぼ中央を通るように形成されているが、本実施形態１のように走査信号配線ＧＬ側に近接して配置してもよい。
【０１８７】
図１０は、図３に示した実施形態１において、画素電極ＰＸを透明導電膜で形成した構造の実施形態１における単位画素の平面図である。
【０１８８】
図３の実施形態１においては、画素電極ＰＸは、映像信号電極ＳＤの一方をそのまま延在して形成され、必然的に、映像信号電極ＳＤ、映像信号配線ＤＬを構成するメタル配線材料で形成されていた。
【０１８９】
本実施形態１のように、画素電極ＰＸが透明になると、その部分の透過光により、白表示するときの最大透過率が向上するため、画素電極ＰＸがメタルなどの不透明材料からなる場合よりも、より明るく表示できる。
【０１９０】
このとき、図７で前述したように、電圧無印可時には、液晶分子は初期の配向状態を保ち、その状態で黒表示するように偏光板の配置を構成する(ノーマリブラックモードにする)しているので、画素電極ＰＸを透明にしても、その部分の光を透過することがなく、良質な黒表示が得られる。
【０１９１】
これにより、十分なコントラスト比を確保しつつ、最大透過率を向上できる。ただし、この場合、画素電極ＰＸ形成のための透明導電層形成、パターニング工程が新たに必要となる。
【０１９２】
次に、本実施形態１における基板端部の形状、電気回路および端子部の形状について説明する。
【０１９３】
図１１は、本発明の実施形態１に係るアクティブマトリクス型液晶表示装置の電気回路を示す概略図である。
【０１９４】
図１２は、本発明の実施形態１に係るアクティブマトリクス型液晶表示装置の基板端部の断面模式図で、(ａ)は走査信号配線端子ＧＴＭが配置される側の端部で、(ｂ)は液晶封入口が配置される側の端部の模式図である。
【０１９５】
図１１の電気回路に示す通り、ｘ方向に延在され、ｙ方向に併設される、前記各走査信号配線ＧＬには、走査信号配線用端子ＧＴＭを介して、垂直走査回路によって順次走査信号(電圧信号)が供給されるようになっている。
【０１９６】
走査信号配線ＧＬに沿って配置される、各画素領域の薄膜トランジスタＴＦＴは、前記走査信号によって駆動される。
【０１９７】
この走査信号のタイミングに合わせて、映像信号駆動回路から、映像信号配線用端子ＤＴＭを介して、ｙ方向に延在され、ｘ方向に併設される、各映像信号配線ＤＬに映像信号が供給される。
【０１９８】
この映像信号は、各画素領域の前記薄膜トランジスタＴＦＴを介して、画素電極ＰＸに印加される。
【０１９９】
各画素領域において、画素電極ＰＸとともに形成されている、共通信号電極ＣＥには、共通信号配線用端子ＣＴＭを介して、共通信号配線のバス配線ＣＢから分岐した対向電圧が印加され、これら画素電極ＰＸと共通信号電極ＣＥ間に電界を発生させる。
【０２００】
この電界のうち、透明絶縁基板ＳＵＢ１に対して支配的に平行な成分を有する電界(横電界)によって、液晶の光透過率を制御する構造である。
【０２０１】
図１１または図１２において、各画素領域に示したＲ,Ｇ,Ｂの各符号は、各画素領域にそれぞれ赤色用フィルタ、緑色用フィルタ、青色用フィルタが形成されていることを示している。
【０２０２】
ＴＦＴ基板(ＳＵＢ１)のＣＦ基板(ＳＵＢ２)に対する固定は、図１２に示すように、ＣＦ基板(ＳＵＢ２)の周辺に形成されたシール材ＳＬによってなされ、このシール材ＳＬは、透明絶縁基板ＳＵＢ１、ＳＵＢ２の間に液晶を封入するための封入材としての機能をも有している。
【０２０３】
このシール材ＳＬの外側、ＴＦＴ基板(ＳＵＢ１)の周辺で、フィルタ基板によって覆われていない領域には、それぞれ、走査信号配線用端子ＧＴＭ，映像信号配線用端子ＤＴＭ、共通信号配線用端子ＣＴＭが形成されている。
【０２０４】
図１２では、このうち、走査信号配線ＧＬ用端子ＧＴＭを例示してある。
各端子は、導電粒子を接着剤中に分散させた異方性導電膜を介して、ＴＣＰ(Tape Carrier Ｐackage)またはＣＯＧ(Chip Ｏn Glass)接続方式により、図１１で前述した外部駆動回路と接続される。
【０２０５】
なお、このシール材ＳＬの一部(図１２中下側)には、図示しない液晶封入口があり、ここから液晶を封入した後は、液晶封入材によって封止がなされる。
【０２０６】
図１３は、本発明の実施形態１に係るアクティブマトリクス型液晶表示装置の走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′で示した線に沿う断面図である。
【０２０７】
図１４は、映像信号配線用端子ＤＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′で示した線に沿う断面図である。
【０２０８】
図１３に示すように、走査信号配線用端子ＧＴＭとして、まず、透明絶縁基板ＳＵＢ１上の走査信号配線用端子形成領域に、走査信号配線ＧＬの延在部が形成される。
【０２０９】
次に、走査信号配線ＧＬを覆って、ゲート絶縁膜ＧＩおよび薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩおよび表面保護膜ＰＡＳに設けたスルーホールＴＨによって、走査信号配線ＧＬを延在した端部の一部が露出され、ここに、端子接続用のパッド電極ＴＣ１が、走査信号配線ＧＬを延材した端部を覆うようにして形成されている。
【０２１０】
端子接続用のパッド電極ＴＣ１は、共通信号電極ＣＥを形成した際と同一の透明導電膜材料で、同一の工程で形成される。
【０２１１】
以上により、走査信号配線用端子ＧＴＭが形成される。
【０２１２】
通常、液晶表示装置の端子露出部分は、金属材料ではなく、耐湿性、耐薬品性、腐食性に優れる透明導電膜材料で構成されるが、本実施形態１においても、走査信号配線用端子ＧＴＭは、耐エッチング性に優れた透明導電膜で構成されるため、露出端子部分の信頼性を十分確保できる。
【０２１３】
また、本実施形態１においては、走査信号配線ＧＬと共通信号配線ＣＬとは、同一材料、同一工程で形成されるため、共通信号配線用端子ＣＴＭについても走査信号配線ＧＬ用端子ＧＴＭと同一材料、同一工程で形成され、必然的に同一構造となる。
【０２１４】
この場合、図１１に前述したように、共通信号配線用端子ＣＴＭは、走査信号配線用端子ＧＴＭとは反対の方向に引き出される。
【０２１５】
映像信号配線用端子ＤＴＭ部分は、図１４に示すように、まず、透明絶縁基板ＳＵＢ１上にゲート絶縁膜ＧＩが形成されたのち、映像信号配線用端子ＤＴＭが形成される領域に映像信号配線ＤＬの延在部が形成される。
【０２１６】
その後、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが形成され、映像信号配線溶端子ＤＴＭが形成される領域のうち、後述する端子接続用のパッド電極ＴＣ２が形成される領域の一部に、スルーホールＴＨが開口される。
【０２１７】
次に、端子接続用のパッド電極ＴＣ２が、共通信号電極ＣＥを形成した際と同一の透明導電膜材料を用いて、同一の工程で形成される。
【０２１８】
このパッド電極ＴＣ２は、スルーホールＴＨによる映像信号配線ＤＬ端部の露出部分を覆うようにして形成され、スルーホールＴＨを介して、映像信号配線ＤＬと電気的に接続される。
【０２１９】
本構造を採用すると、映像信号配線用端子ＤＴＭも走査信号配線用端子ＧＴＭと同様に、耐湿性、耐薬品性、腐食性に優れる透明導電膜材料で構成されるため、露出端子部分の信頼性を十分確保できる。
【０２２０】
次に、実施形態１における形成方法の具体例を、図１５および図１６を用いて説明する。
【０２２１】
図１５は、本発明の実施形態１の構造を実現するためのプロセスフローを示す図である。 図１６は、図１５のプロセスフローに則ってＴＦＴ基板を作製した際の前記図３におけるＡ−Ａ′およびＢ−Ｂ′で示した線に沿う断面図である。実施形態１においては、具体的には(Ａ)〜(Ｆ)の６段階のホトリソグラフィ工程を経てＴＦＴ基板ＳＵＢ１が完成する。
【０２２２】
以下、工程順に説明する。
【０２２３】
工程(Ａ)
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。
次に、ホトリソグラフィ技術を用いて、前記Ｃｒ膜を選択エッチングし、画素領域内には走査信号電極ＧＥ、走査信号配線ＧＬおよび共通信号配線ＣＬを形成する。
【０２２４】
また、図１６には示していないが、走査信号配線用端子ＧＴＭ形成領域には走査信号配線ＧＬの延在部を、共通信号配線用端子ＣＴＭ形成領域には共通信号配線ＣＬの延在部を、それぞれ形成する。
【０２２５】
工程(Ｂ)
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。
【０２２６】
さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚でおよびｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。
【０２２７】
次に、ホトリソグラフィ技術を用いて、前記アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
【０２２８】
工程(Ｃ)
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。
【０２２９】
次に、ホトリソグラフィ技術を用いて、前記Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソース電極ドレイン電極となる映像信号電極ＳＤおよび映像信号電極ＳＤをそのまま延在して形成した画素電極ＰＸおよび前記映像信号電極ＳＤの延在部である映像信号配線ＤＬを形成する。
【０２３０】
また、図１６には示していないが、映像信号配線ＤＬ用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。
【０２３１】
その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
画素電極ＰＸの一部分は、ゲート絶縁膜ＧＩを介して、共通信号配線ＣＬ間で蓄積容量Ｃstgを形成する。
【０２３２】
工程(Ｄ)
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。
【０２３３】
次に、ホトリソグラフィ技術を用いて、表面保護膜ＰＡＳおよび表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩをエッチングして、画素領域内に共通信号配線ＣＬの一部を露出するためのスルーホールＴＨを形成する。
【０２３４】
これとともに、走査信号配線用端子ＧＴＭ形成領域には走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨを、共通信号配線用端子ＣＴＭ形成領域には共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨを、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを、それぞれ形成する。
【０２３５】
工程(Ｅ)
透明絶縁基板ＳＵＢ１の表面の全域に、例えばスピンコート法によって、ポリイミド系、アクリル系ポリマ、エポキシ系ポリマ、ベンジシクロブテン系ポリマなどの種々の有機系の樹脂または有機溶媒に可溶なＳｉを含む無機ポリマ、例えば、ＳＯＧ膜などの絶縁膜からなる塗布型絶縁膜ＯＩＬ１を、０.５〜４μｍ、好ましくは０.５〜１.５μｍの膜厚で塗布する。
【０２３６】
次に、ホトリソグラフィ技術を用いて、塗布型絶縁膜を選択的に形成する。
選択形成する領域は、映像信号配線ＤＬと、後述する工程(Ｇ)で形成する透明導電膜からなる共通信号電極ＣＥが、重畳して配置される領域の少なくとも一部とする。
【０２３７】
ただし、画素領域内では、画素電極ＰＸ上および工程(Ｇ)で形成する透明導電膜からなる共通信号電極ＣＥと共通信号配線ＣＬとを電気的に接続するために形成するスルーホールＴＨ部分、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨ部分、共通信号配線用端子ＧＴＭ形成領域には、共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨ部分、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出させるためのスルーホールＴＨ部分については、少なくとも塗布型絶縁膜ＯＩＬ１は配置しない。
【０２３８】
工程(Ｆ)
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、透明導電膜であるＩＴＯ膜を５０〜３００ｎｍ、好ましくは７０〜２００ｎｍ形成する。
【０２３９】
次に、ホトリソグラフィ技術を用いて、ＩＴＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、共通信号配線ＣＬと接続された共通信号電極ＣＥを形成する。
【０２４０】
共通信号電極ＣＥの一部分は、選択形成された層間絶縁膜である塗布型絶縁膜ＯＩＬ１を介して映像信号配線ＤＬと重畳するように配置される。
【０２４１】
図１６には示していないが、走査信号配線用端子ＧＴＭ形成領域および共通信号配線用端子ＣＴＭ形成領域には、走査信号配線用端子ＧＴＭ用および共通信号配線用端子ＣＴＭ用のパッド電極ＴＣ１をそれぞれ形成する。
【０２４２】
映像信号配線用端子ＤＴＭ形成領域には、映像信号配線用端子ＤＴＭ用のパッド電極ＴＣ２を形成する。
【０２４３】
以上に示した工程により、ＴＦＴ基板側が完成する。
【０２４４】
一方，ＣＦ基板側には染色法により作製したカラーフィルタＣＦ，およびＣｒ系または有機材料からなる遮光パターンＢＭが形成される。
【０２４５】
その後、平坦化層となるオーバーコート膜を形成し、ＴＦＴ基板とＣＦ基板を貼り合せ，間に液晶層ＬＣを封入し，両基板の外側に偏光板ＰＯＬ１、ＰＯＬ２を配置すると、液晶表示装置となる。
【０２４６】
本実施形態１において、塗布型絶縁膜ＯＩＬ１として、フォトイメージ形成型の絶縁膜を使用しているが、ホトリソグラフィ工程を用いて、エッチングにより塗布型絶縁膜ＯＩＬ１のパターンを形成してもよい。
【０２４７】
例えば、塗布型絶縁膜ＯＩＬ１として、熱硬化型の絶縁膜を用いて、酸素を反応ガスに用いたドライエッチング法によりパターンを形成してもよい。
【０２４８】
この場合、ホトリソグラフィ工程で用いるレジストの膜厚は、ドライエッチングによる膜減り分を考慮して厚膜化する必要がある。
【０２４９】
【実施形態２】
次に、図１７〜図２１を参照して、本発明による液晶表示装置の実施形態２を説明する。
【０２５０】
図１７から図２１において、前述の実施形態１と同一の構成要素については同一の符号を付して重複する説明を省略する。
【０２５１】
図１７は、本発明の実施形態２を示すアクティブマトリクス型液晶表示装置の単位画素の平面図である。
【０２５２】
図１８は、図１７中のＢ−Ｂ′で示した線に沿う断面図である。
前述した実施形態１と異なる点は、映像信号配線ＤＬのみならず、走査信号配線ＧＬについても、共通信号電極ＣＥと重畳した構造とした点である。
【０２５３】
具体的には、容量低減用の塗布型絶縁膜ＯＩＬ１のパターン形状は、映像信号配線ＤＬおよび走査信号配線ＧＬのパターン形状を倣って選択的に形成され、画素電極ＰＸ上には、塗布型絶縁膜ＯＩＬ１を配置していない。
【０２５４】
したがって、本実施形態２においても、映像信号配線ＤＬおよび走査信号配線ＧＬの寄生容量を低減でき、配線の信号遅延を防止できることおよび液晶の駆動電圧の上昇を回避できる。
【０２５５】
また、塗布型絶縁膜ＯＩＬ１の埋め込み、被覆効果により、映像信号配線ＤＬおよび走査信号配線ＧＬと共通信号電極ＣＥとの重畳部分における絶縁性が確保できることおよび最上層で共通信号電極ＣＥを加工する際のエッチング液が、前記不良部分を介して映像信号配線ＤＬ、さらには走査信号配線ＧＬ表面に到達するのを防止できることについても同様である。
【０２５６】
走査信号配線ＧＬのパターン幅をＷGLμｍ、走査信号配線ＧＬとの重畳部分に前記走査信号配線ＧＬのパターン形状を倣って選択的に形成した塗布型絶縁膜ＯＩＬ１のパターン幅をＷISO2μｍ、共通信号電極ＣＥのパターン幅をＷCOM2μｍと定義すると、図３から図６で前述した実施形態１において説明したように、走査信号配線ＧＬの電界シールド効果および走査信号配線ＧＬの寄生容量低減効果を十分に得るためには、本実施形態２においても、走査信号配線ＧＬと共通信号電極ＣＥとの重畳部分において、
ＷGL＜ＷISO2＜ＷCOM2
ＷGL＞０
が成立するように、各パターン幅を設定する必要がある。
【０２５７】
さらに、塗布型絶縁膜ＯＩＬ１パターン端部での共通信号電極ＣＥの断線冗長が要求される場合には、
ＷGL＜ＷCOM2＜ＷISO2
ＷGL＞０
とする必要がある。
【０２５８】
図１９は、共通信号電極ＣＥの断線冗長を考慮して、共通信号電極ＣＥのパターン形状を変更した(ＷCOM2＜ＷISO2)実施形態２におけるＢ−Ｂ′で示した線に沿う断面図である。
【０２５９】
上記構造とすると、映像信号配線ＤＬ上のみならず、走査信号配線ＧＬ上についてもブラックマトリクスＢＭを省略できるため、透明絶縁基板ＳＵＢ１に対する透明絶縁基板ＳＵＢ２の位置合わせ裕度を大幅に向上でき、その分、画素の開口率を向上できる。
【０２６０】
また、共通信号電極ＣＥが、ｙ方向のみならずｘ方向にも延在してマトリクス状に配置されるため、共通信号電極ＣＥ自身の配線抵抗も大幅に低減できる。
【０２６１】
図２０は、実施形態２において、共通信号配線ＣＬを、表通信号電極ＣＥと同層に、共通信号電極ＣＥを延在して形成した構造の実施形態２における単位画素の平面図である。
【０２６２】
図２１は、図２０中のＢ−Ｂ′で示した線に沿う断面図である。
本実施形態２においては、上記マトリクス配置により共通信号電極ＣＥ自身の配線抵抗を大幅に低減できることを利用した構造である。
【０２６３】
配線抵抗を低減するための共通信号配線ＣＬを別個に設ける必要が無くなるため、その分の開口率を向上できる。
【０２６４】
さらには、共通信号配線ＣＬと共通信号電極ＣＥとをスルーホールＴＨを介して接続する必要が無くなるため、その分の歩留りも向上できる。
【０２６５】
本実施形態２においては、前記共通信号配線ＣＬを兼ねた共通信号電極ＣＥをＩＴＯなどの透明導電膜で形成しているが、共通信号配線ＣＬのさらなる低抵抗化が要求される場合においては、透明導電膜に代えて、Ａｌなどの金属や合金膜を用いることも可能である。
【０２６６】
【実施形態３】
次に、図２２〜図３７を参照して、本発明による液晶表示装置の実施形態３を説明する。
【０２６７】
図２２から図３７において、前述の実施形態１と同一の構成要素については同一の符号を付して重複する説明を省略する。
実施形態３では、映像信号配線ＤＬまたは走査信号配線ＧＬと、前記共通信号電極ＣＥとの重畳部分に存在する層間絶縁膜の構造に対して、画素電極ＰＸ上の絶縁膜を選択的に除去した構造の実施形態を、応用例のバリエーションも含めて説明する。
【０２６８】
図２２は、本発明の実施形態３の基本となるアクティブマトリクス型液晶表示装置の単位画素の平面図である。
【０２６９】
図２３は、図２２中のＡ−Ａ′で示した線に沿う断面図、図２４は、図２２中のＢ−Ｂ′で示した線に沿う断面図である。
【０２７０】
本実施形態３は、映像信号配線ＤＬおよび走査信号配線ＧＬを共通信号電極ＣＥと重畳した実施形態２において、容量低減用の塗布型絶縁膜ＯＩＬ１を、画素電極ＰＸ上および電極配線接続用スルーホールＴＨ、端子接続用の露出部分を除いた、ほぼ基板全面に形成した実施形態である。
【０２７１】
換言すると、前記重畳部分に対して、画素電極ＰＸ上の塗布型絶縁膜ＯＩＬ１膜を、前記画素電極ＰＸのパターン形状を倣って選択的に除去した構造である。配線による電界のシールド効果、配線の寄生容量低減効果、液晶の駆動電圧上昇抑制効果については、実施形態２と同様である。
【０２７２】
本実施形態３では、塗布型絶縁膜ＯＩＬ１がほぼ基板全面に形成されるため、ゲート絶縁膜ＧＩ、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳにピンホールやクラックまたは段差乗り越え部の付着不良などの不良部分が存在した場合においても、塗布型絶縁膜ＯＩＬ１の埋め込み、被覆効果の恩恵を受ける領域を拡大できる。
【０２７３】
また、最上層で共通信号電極ＣＥを加工する際のエッチング液が、前記不良部分を介して下層の電極や配線表面に到達するのを防止できるため、電極や配線の溶解を防止できる領域についても拡大できる。
共通信号配線ＣＬと共通信号電極ＣＥは、図２４に示すように、スルーホールＴＨを介して接続される。
【０２７４】
本実施形態３では、塗布型絶縁膜ＯＩＬ１のスルーホールＴＨの径を、一括加工した薄膜トランジスタの表面保護膜ＰＡＳおよびゲート絶縁膜ＧＩのそれよりも小さくしている。これは、共通信号電極ＣＥが、スルーホールＴＨ端部の段差を乗り越える際の断線不良を低減するためである。
【０２７５】
薄膜トランジスタの表面保護膜ＰＡＳおよびゲート絶縁膜ＧＩを一括加工して形成されたスルーホールＴＨ端部は、塗布型絶縁膜ＯＩＬ１中に埋め込まれてしまうため、最終的なスルーホールＴＨ端部の段差形状は、塗布型絶縁膜ＯＩＬ１の形状によって決定されることになる。
【０２７６】
本実施形態３では、塗布型絶縁膜ＯＩＬ１としてフォトイメージ型の材料を使用した。
【０２７７】
これにより、スルーホールＴＨ端部の段差形が緩和され、なだらかな局面を持った形状が実現できるため、結果として共通信号電極ＣＥの段差乗り越えが容易となり、断線による不良部を低減することが可能となる。
【０２７８】
また、本実施形態３では、前記画素電極ＰＸのパターン形状を倣って選択的に除去した塗布型絶縁膜ＯＩＬ１のパターン幅ＷISO3μｍを、前記画素電極ＰＸパターン幅ＷPXμｍよりも狭くしている(ＷISO3＜ＷPX)。
【０２７９】
これにより、選択除去した塗布型絶縁膜ＯＩＬ１のパターン端部によって生じる段差部分が、画素電極ＰＸパターン内に収まることになるため、前記段差部分における上層配向膜の塗布不良や、液晶の初期配向不良、液晶のスイッチング異常(ドメイン)などの画質不良を防止できる。
【０２８０】
図２５は、図２３に示した実施形態３において、絶縁膜ＯＩＬ１パターン形状を変更した構造の実施形態３におけるＡ−Ａ′で示した線に沿う断面図である。絶縁膜ＯＩＬ１パターン端部の段差による画質低下の影響が無視できる場合は、本実施形態３のように、画素電極ＰＸの幅ＷPXに対して絶縁膜ＯＩＬ１パターン幅ＷISO3を広くする（ＷISO3＞ＷPX）ことも可能である。
【０２８１】
図２６は、実施形態３の第１の応用例として、画素電極ＰＸ上の塗布型絶縁膜ＯＩＬ１を選択的に薄膜化した構造の実施形態３におけるＡ−Ａ′で示した線に沿う断面図である。
【０２８２】
単位画素の平面図については、図２２と類似した構造となる。
【０２８３】
具体的には、図２２における塗布型絶縁膜ＯＩＬ１のスルーホールＴＨパターン部分を薄膜化した構造である。
【０２８４】
本実施形態３は、画素電極ＰＸ上にも、液晶の駆動電圧の著しい上昇を引き起こさない程度の膜厚の塗布型絶縁膜ＯＩＬ１を、薄膜化して残した例である。
これにより、画素電極ＰＸ上についても塗布型絶縁膜ＯＩＬ１を被覆、保護できるため、最上層で共通信号電極ＣＥを加工する際のエッチング液が、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳの不良部分を介して下層の画素電極ＰＸ表面に到達するのを防止でき、画素電極ＰＸの溶解をも防止できる。
【０２８５】
本実施形態３において、絶縁膜ＯＩＬ１を選択的に薄膜化する方法として、具体的には下記の手段がある。
【０２８６】
塗布型絶縁膜ＯＩＬ１として、フォトイメージ形成型の絶縁膜を使用した場合においては、例えば、多階調のホトリソグラフィ用の露光マスクを用いる、または複数枚の露光マスクを用いることで、塗布型絶縁膜ＯＩＬ１の露光強度を多段階に調節し、現像液に対する塗布型絶縁膜ＯＩＬ１のエッチング特性を変化させることで、一部の領域を選択的に薄膜化できる。
【０２８７】
いずれの場合も、スルーホールＴＨ部分、端子接続のための露出部分については、塗布型絶縁膜ＯＩＬ１を完全に除去する必要があるため、塗布型絶縁膜ＯＩＬ１を残す領域、薄膜化する領域、完全に除去する領域、の３段階の調節が必要である。
【０２８８】
また、ホトレジストパターンを用いて、２回のホトリソグラフィ工程を経て、エッチングにより塗布型絶縁膜ＯＩＬ１のパターンを形成してもよい。
例えば、塗布型絶縁膜ＯＩＬ１として、熱硬化型の絶縁膜を用いて、酸素を反応ガスに用いたドライエッチング法によりパターンを形成してもよい。
【０２８９】
この場合、ホトリソグラフィ工程で用いるレジストの膜厚は、ドライエッチングによる膜減り分を考慮して厚膜化する必要がある。
【０２９０】
図２７は、実施形態３の第２の応用例として、画素電極上の絶縁膜であるＴＦＴの表面保護膜ＰＡＳそのものを選択的に除去した構造の実施形態３におけるＡ−Ａ′で示した線に沿う断面図である。
【０２９１】
単位画素の平面図については、図２２と類似した構造となる。
【０２９２】
具体的には、図２２における塗布型絶縁膜ＯＩＬ１パターン部分を、ＴＦＴの表面保護膜ＰＡＳに置き換えた構造である。
【０２９３】
本実施形態３では、塗布型絶縁膜ＯＩＬ１を選択形成していない。
したがって、映像信号配線ＤＬおよび走査信号配線ＧＬと、共通信号電極ＣＥとの重畳部分における配線の寄生容量低減については、ＴＦＴの表面保護膜ＰＡＳの厚膜化が可能な範囲で対応した。
【０２９４】
ＴＦＴの表面保護膜ＰＡＳとしては、具体的には窒化シリコン膜(ε＝６.７)を用いた。
【０２９５】
本実施形態３によれば、従来構造において、画素電極上に存在するＴＦＴの表面保護膜ＰＡＳそのものを、配線重畳部分に対して画素電極ＰＸ上で選択的に除去しているため、従来構造に対して、液晶の駆動電圧の上昇を抑制するのではなく、さらに低減することが可能となる。
【０２９６】
理由を以下に示す。
液晶の駆動電圧の上昇を引き起こす要因となっているのは、画素電極ＰＸ上に存在する絶縁膜が、液晶と直列に接続される容量を形成し、共通信号電極ＣＥ、画素電極ＰＸ間に印加した電圧の一部を吸収するためであることは前述した通りである。
【０２９７】
本実施形態３において、従来構造で画素電極ＰＸ上に存在した絶縁膜を選択的に除去すると、前記選択除去した領域に、絶縁膜の代わりに液晶層ＬＣが新たに配置されることになる。
【０２９８】
従来構造での駆動電圧に対して、選択除去した構造における駆動電圧の大小を決定するのは、選択除去した領域に新たに配置された液晶に電圧を印加した際のＴＦＴ基板(ＳＵＢ１)からＣＦ基板(ＳＵＢ２)に向かってみた液晶の誘電率の値である。
【０２９９】
新たに配置された液晶に電圧を印加した際に、ＴＦＴ基板(ＳＵＢ１)からＣＦ基板(ＳＵＢ２)に向かってみた誘電率の値が、選択除去した絶縁膜の誘電率に対して高い場合には、その領域の容量が従来構造の場合の容量に比べて大きくなり、その分だけ選択除去した領域での電圧降下を低減できる。
【０３００】
その結果、より効果的に液晶に電圧を印加できるようになり、駆動電圧を低減できる。
【０３０１】
選択除去した領域に配置された液晶に電圧を印加した際のＴＦＴ基板(ＳＵＢ１)からＣＦ基板(ＳＵＢ２)に向かってみた誘電率の値とは、液晶のΔεが負の場合には液晶のダイレクタに対して垂直方向の誘電率となり、液晶のΔεが正の場合には液晶のダイレクタに対して平行方向の誘電率となる。
【０３０２】
ここで、液晶のΔεが負の場合には電圧を印加していない場合でも、ＴＦＴ基板(ＳＵＢ１)からＣＦ基板(ＳＵＢ２)に向かってみた誘電率の値は、液晶のダイレクタに対して垂直方向の誘電率となるが、液晶のΔεが正の場合には、液晶に電圧が印加されていない場合には、ＴＦＴ基板(ＳＵＢ１)からＣＦ基板(ＳＵＢ２)に向かってみた誘電率は液晶のダイレクタに対して垂直方向の誘電率となる。 そのため、選択除去した窒化シリコン膜の誘電率の値(ε＝６.７)よりは一般に低い値を示す。
【０３０３】
ただし、電圧を印加した場合には、絶縁膜を選択的に除去した領域の液晶には、ＴＦＴ基板(ＳＵＢ１)に対して垂直方向の電界が発生する。
【０３０４】
この電界により選択的に除去した領域の液晶のほとんどが、電界に倣って配向状態が変化し、液晶のダイレクタはＴＦＴ基板(ＳＵＢ１)に対して、垂直となる。このため、液晶に電圧を印加した場合には、ＴＦＴ基板(ＳＵＢ１)からＣＦ基板(ＳＵＢ２)に向かってみた誘電率の値は、液晶のダイレクタに対して平行方向の誘電率となる。
【０３０５】
一般に、液晶のΔεが負の場合の液晶のダイレクタに対して垂直方向の誘電率および液晶のΔεが正の場合の液晶のダイレクタに対して平行方向の誘電率は、窒化シリコン膜の誘電率の値に対して大きいため、実際にはほとんどの場合で駆動電圧の低減が可能である。
【０３０６】
本実施形態３では、選択除去したＴＦＴの表面保護膜ＰＡＳとして窒化シリコン膜を適用して説明したが、本実施形態３の効果はこれに限定されるものではなく、例えば、選択除去した絶縁膜に窒化シリコン膜よりもさらに誘電率の小さい酸化シリコン膜を使用した場合には、その効果がより顕著になる。
【０３０７】
次に、図２８から図３６を用いて、実施形態３の第３の応用例を説明する。
具体的には、図２２から図２５に示した実施形態３において、画素電極ＰＸ上を選択的に除去して形成した塗布型絶縁膜ＯＩＬ１パターンを用いて、下層のＴＦＴ表面保護膜ＰＡＳについても、選択的に一括して除去した構造について説明する。
【０３０８】
本実施形態３は、配線の寄生容量を低減しつつ、かつ液晶の駆動電圧を低減できる構造である。
【０３０９】
図２８は、図２２において、塗布型絶縁膜ＯＩＬ１、ＴＦＴ表面保護膜ＰＡＳを選択的に一括除去した際のＡ−Ａ′で示した線に沿う断面図であり、図２９は、Ｂ−Ｂ′で示した線に沿う断面図である。
【０３１０】
本構造とすると、塗布型絶縁膜ＯＩＬ１パターン加工と、ＴＦＴ表面保護膜ＰＡＳおよびゲート絶縁膜ＧＩのスルーホールＴＨ加工を、一括して１回のホトリソグラフィ工程で実行できるため、１回分のホトリソグラフィ工程を省略でき、工程を簡略化できる。その結果、スループットを向上でき、生産コストを低減できる。
【０３１１】
また、第１の塗布型絶縁膜ＯＩＬ１パターンに対して、パターンの合わせずれを生じることなく薄膜トランジスタＴＦＴの表面保護膜およびゲート絶縁膜ＧＩを除去できるため、画素電極ＰＸ上、スルーホールＴＨ部、端子露出部における選択形成または選択除去パターンを合わせ余裕度の分だけ小さくでき、その分、画素の開口率に寄与する領域を拡大できる。
【０３１２】
本実施形態３においては、塗布型絶縁膜ＯＩＬ１およびＴＦＴの表面保護膜ＰＡＳからなる積層膜を一括で除去するため、生じる積層段差パターンの高さはより大きくなり、段差により生じる副作用も大きくなる方向にある。
【０３１３】
本実施形態３においても、前記画素電極ＰＸのパターン形状を倣って選択的に除去した塗布型絶縁膜ＯＩＬ１のパターン幅ＷIOS3μｍを、前記画素電極ＰＸパターン幅ＷPXμｍよりも狭くしている(ＷIOS3＜ＷPX)。
【０３１４】
これにより、選択して一括除去した塗布型絶縁膜ＯＩＬ１、ＴＦＴの表面保護膜ＰＡＳからなる積層段差パターンの端部によって生じる段差部分が、画素電極ＰＸパターン内に収まることになるため、前記段差部分における上層配向膜の塗布不良や、液晶の初期配向不良、液晶のスイッチング異常(ドメイン)などの画質不良を防止できる。
【０３１５】
また、本方式を実施すると、配線重畳部分に容量低減用の塗布型絶縁膜ＯＩＬ１を任意に形成した場合においても、従来構造に対して、画素電極ＰＸ上の絶縁膜を選択的に除去できるため、液晶の駆動電圧をさらに低減できる。
【０３１６】
図３０は、図２８，図２９に示した第３の応用例において、絶縁膜ＯＩＬ１パターン形状を変更した構造の実施形態３における単位画素の平面図である
図３１は、図３０中のＡ−Ａ′で示した線に沿う断面図である。
本実施形態３においては、選択除去する塗布型絶縁膜ＯＩＬ１パターンの開口部を、図２２に比べて大きく配置している。
【０３１７】
これにより、塗布型絶縁膜ＯＩＬ１パターンの加工不良による、開口不良を低減できる。
【０３１８】
本実施形態３においても、塗布型絶縁膜ＯＩＬ１のパターン端部の一方が、共通信号電極パターン内に、もう一方が画素電極ＰＸパターン内に収まるように配置されているため、一括して選択除去した塗布型絶縁膜ＯＩＬ１とＴＦＴの表面保護膜ＰＡＳの積層段差部分における上層配向膜の塗布不良や、液晶の初期配向不良、液晶のスイッチング異常(ドメイン)などの画質不良を防止できる。
【０３１９】
本実施形態３においては、画素電極ＰＸ表面が露出するように、液晶の駆動電圧上昇の要因である画素電極ＰＸ上の絶縁膜を一括して除去している。そのため、絶縁膜除去後に形成する共通信号電極ＣＥパターンと画素電極ＰＸパターンとが重畳して短絡することがないように、塗布型絶縁膜ＯＩＬ１パターンおよび共通信号電極ＣＥパターンを配置する必要がある。
【０３２０】
また、本実施形態３においては、露出した画素電極ＰＸ上で、共通信号電極ＣＥパターンを形成、加工する必要がある。
【０３２１】
したがって、下層の画素電極ＰＸを構成する導電膜材料に対して、上層の共通信号電極ＣＥを構成する導電膜材料が選択的にエッチングできることが条件となる。
【０３２２】
例えば、画素電極ＰＸをＡｌまたはＡｌの合金膜で、共通信号電極ＣＥを透明導電膜で形成したい場合は、例えば、共通信号電極ＣＥは、Ａｌに対するエッチング速度が小さい蓚酸などの弱酸でエッチングが可能なアモルファスのＩＴＯまたは、ＩＺＯまたはＩＧＯなどを用いる必要がある。
【０３２３】
画素電極ＰＸ、共通信号電極ＣＥともに透明導電膜で形成したい場合には、例えば、上層の共通信号電極ＣＥは、エッチング速度が小さい蓚酸などの弱酸でエッチングが可能なアモルファスのＩＴＯまたは、ＩＺＯまたはＩＧＯなどを用い、下層の画素電極ＰＸは、前記アモルファスのＩＴＯ、ＩＺＯ、ＩＧＯに比べて２桁ほどエッチング速度が小さい多結晶のＩＴＯ、ＩＺＯ、ＩＧＯなどを用いることで実現できる。
【０３２４】
なお、共通信号電極ＣＥ加工時に画素電極ＰＸが露出しない構造、具体的には先に述べた本発明の実施形態１および実施形態２および実施形態３のうちの一部の実施形態で述べた構造例などについては、画素電極ＰＸおよび共通信号電極ＣＥを構成する導電膜材料に対する制約は、特にない。
【０３２５】
図３２は、図２８から図３２に示した第３の応用例に係る、アクティブマトリクス型液晶表示装置の基板端部の断面模式図である。
【０３２６】
図３３は、走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′で示した線に沿う断面図を、図３４は、映像信号配線ＤＬ用端子ＤＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′で示した線に沿う断面図を、それぞれ示す。
【０３２７】
図３２から図３４に示した実施形態３における平面図および断面図は、選択的に形成または除去した塗布型絶縁膜ＯＩＬ１の有無以外の構造は、実施形態１中の図１２から図１４と同一であるため、説明を省略する。
【０３２８】
次に、図２８から図３２に示した第３の応用例について、形成方法の具体例を、図３５および図３６を用いて説明する。
【０３２９】
図３５は、図２８から図３２に示した第３の応用例に係るアクティブマトリクス型液晶表示装置の構造を実現するための、プロセスフローを示す図である。
【０３３０】
図３６は、図３５のプロセスフローに則ってＴＦＴ基板を作製した際の図２２におけるＡ−Ａ′、およびＢ−Ｂ′で示した線に沿う断面図である。
【０３３１】
第３の応用例においては、具体的には(Ａ)〜(Ｅ)の５段階のホトリソグラフィ工程を経てＴＦＴ基板ＳＵＢ１が完成する。
【０３３２】
以下、工程順に説明する。
【０３３３】
工程(Ａ)
透明絶縁基板ＳＵＢ１を用意し、その表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。
次に、ホトリソグラフィ技術を用いて、前記Ｃｒ膜を選択エッチングし、画素領域内には走査信号電極ＧＥ、走査信号配線ＧＬおよび共通信号配線ＣＬを形成する。
【０３３４】
また、図１６には示していないが、走査信号配線用端子ＧＴＭおよび共通信号配線用端子ＣＴＭ形成領域には、走査信号配線ＧＬおよび共通信号配線ＣＬの延在部をそれぞれ形成する。
【０３３５】
工程(Ｂ)
透明絶縁基板ＳＵＢ１表面全域に、例えばプラズマＣＶＤ法によって、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００〜７００ｎｍ程度、好ましくは３００〜５００ｎｍの膜厚で形成する。
【０３３６】
さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によって、アモルファスシリコン膜を５０〜３００ｎｍ、好ましくは１００〜２００ｎｍの膜厚でおよびｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０〜１００ｎｍ、好ましくは２０〜６０ｎｍの膜厚で順次積層する。
次に、ホトリソグラフィ技術を用いて、前記アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
【０３３７】
工程(Ｃ)
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００〜５００ｎｍ、好ましくは１５０〜３５０ｎｍ形成する。
【０３３８】
次に、ホトリソグラフィ技術を用いて、前記Ｃｒ膜をエッチングし、画素領域内には、薄膜トランジスタＴＦＴのソース電極ドレイン電極となる映像信号電極ＳＤおよび映像信号電極ＳＤをそのまま延在して形成した画素電極ＰＸおよび前記映像信号電極ＳＤの延在部である映像信号配線ＤＬを形成する。
【０３３９】
図１６には示していないが、映像信号配線ＤＬ用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。
【０３４０】
その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
【０３４１】
画素電極ＰＸの一部分は、ゲート絶縁膜ＧＩを介して、共通信号配線ＣＬ間で蓄積容量Ｃstgを形成する。
【０３４２】
工程(Ｄ)
透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００ｎｍ〜９００ｎｍ、好ましくは３００〜５００ｎｍの膜厚で形成する。
【０３４３】
次いで、透明絶縁基板ＳＵＢ１の表面の全域に、例えばスピンコート法によって、ポリイミド系，アクリル系ポリマ，エポキシ系ポリマ，ベンジシクロブテン系ポリマなどの種々の有機系の樹脂または有機溶媒に可溶なＳｉを含む無機ポリマ、例えば、ＳＯＧ膜などの絶縁膜からなる塗布型絶縁膜ＯＩＬ１を、０.５〜４μｍ、好ましくは０.５〜１.５μｍの膜厚で塗布する。
【０３４４】
次に、ホトリソグラフィ技術を用いて、塗布型絶縁膜ＯＩＬ１パターンを選択的に形成する。
【０３４５】
選択形成する領域は、画素領域内では、画素電極ＰＸ上および工程(Ｅ)で形成する透明導電膜からなる共通信号電極ＣＥと共通信号配線ＣＬとを電気的に接続するために形成するスルーホールＴＨ部分、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨ部分、共通信号配線用端子ＧＴＭ形成領域には、共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨ部分、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出させるためのスルーホールＴＨ部分を除くほぼ基板全面とする。
【０３４６】
次いで、前記選択形成した塗布型絶縁膜ＯＩＬ１パターンをマスクに、ＴＦＴの表面保護膜ＰＡＳおよび表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩを一括でエッチングして、画素領域内に、画素電極ＰＸ表面を露出するためのスルーホールＴＨおよび共通信号配線ＣＬの一部を露出するためのスルーホールＴＨを形成する。
【０３４７】
これとともに、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨを、共通信号配線用端子ＧＴＭ形成領域には、共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨを、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを、それぞれ形成する。
【０３４８】
工程(Ｅ)
透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法によって、透明導電膜であるＩＴＯ膜を５０〜３００ｎｍ、好ましくは７０〜２００ｎｍ形成する。
【０３４９】
次に、ホトリソグラフィ技術を用いて、ＩＴＯ膜をエッチングし、画素領域内には、スルーホールＴＨを介して、共通信号配線ＣＬと接続された共通信号電極ＣＥを形成する。
【０３５０】
共通信号電極ＣＥの一部分は、選択形成された層間絶縁膜である塗布型絶縁膜ＯＩＬ１を介して、映像信号配線ＤＬおよび走査信号配線ＧＬと重畳するように配置される。
【０３５１】
図１６には示していないが、走査信号配線用端子ＧＴＭ形成領域および共通信号配線用端子ＣＴＭ形成領域には、走査信号配線用端子ＧＴＭ用および共通信号配線用端子ＣＴＭ用のパッド電極ＴＣ１をそれぞれ形成する。
【０３５２】
映像信号配線用端子ＤＴＭ形成領域には、映像信号配線用端子ＤＴＭ用のパッド電極ＴＣ２を形成する。
【０３５３】
本実施形態３において、上層の共通信号電極ＣＥを構成するＩＴＯ膜は、下層の画素電極ＰＸを構成するＣｒ膜に対して選択的にエッチング加工できるため、選択エッチングの制約条件は達成している。
【０３５４】
以上に示した工程により、ＴＦＴ基板側が完成する。
【０３５５】
本実施形態３において、塗布型絶縁膜ＯＩＬ１として、フォトイメージ形成型の絶縁膜を使用しているが、もちろん、工程(Ｄ)で作製した塗布型絶縁膜ＯＩＬ１パターンをマスクとして用いずに、レジストを用いたホトリソグラフィ工程により、塗布型絶縁膜ＯＩＬ１、ＴＦＴの表面保護膜ＰＡＳおよび表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩからなる３層の積層膜を一括エッチングにより、選択的に除去、形成してもよい。
【０３５６】
例えば、塗布型絶縁膜ＯＩＬ１として熱硬化型の絶縁膜を用いて、酸素を反応ガスに用いたドライエッチング法によりエッチングしてもよい。
【０３５７】
この場合、ホトリソグラフィ工程で用いるレジストの膜厚は、塗布型絶縁膜ＯＩＬ１および前記塗布型絶縁膜ＯＩＬ１に次いで、ＴＦＴの表面保護膜ＰＡＳおよび表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩを一括でドライエッチングする際の膜減り分を考慮して厚膜化する必要がある。
【０３５８】
【実施形態４】
次に、図３７，図３８を参照して、本発明による液晶表示装置の実施形態４を説明する。
【０３５９】
図３７および図３８において、前述の実施形態１と同一の構成要素については同一の符号を付して重複する説明を省略する。
【０３６０】
実施形態４は、実施形態３において、露出した画素電極ＰＸ、共通信号電極ＣＥ表面を覆うように絶縁膜ＯＩＬ２を形成した構造である。
絶縁膜ＯＩＬ２は、プロセスの歩留り向上を目的として新たに追加した第２の塗布型絶縁膜である。
【０３６１】
図３７は、図２８および図２９に示した実施形態３において、画素電極上の絶縁膜ＯＩＬ１,ＴＦＴの表面保護膜ＰＡＳを選択的に除去した後、露出した画素電極ＰＸ、共通信号電極ＣＥ表面を覆うように絶縁膜ＯＩＬ２を形成した実施形態４におけるＡ−Ａ′で示した線に沿う断面図である。
【０３６２】
絶縁膜ＯＩＬ２の表面被覆により、画素電極ＰＸ、共通信号電極ＣＥを構成する導電膜材料の一部が液晶内部に流出して、液晶の比抵抗が低下するなどの液晶の電気−光学特性に影響を与えることによって生じる液晶表示装置の画質低下を防止できる。
【０３６３】
また、共通信号電極ＣＥのパターン端部および選択除去した塗布型絶縁膜ＯＩＬ１およびＴＦＴ表面保護膜ＰＡＳの積層パターン端部によって生じる段差部分を、絶縁膜ＯＩＬ２が付着して被覆すると、前記段差部分における上層配向膜の塗布不良や、液晶の初期配向不良、液晶のスイッチング異常(ドメイン)などの画質不良を防止できる。
【０３６４】
しかし、共通信号電極ＣＥ上および画素電極ＰＸ上に存在する絶縁膜は、前述したように液晶の駆動電圧を上昇する要因となるため、駆動電圧の上昇分として許容範囲内に収まるように、絶縁膜ＯＩＬ２の種類(誘電率)および膜厚を設定する必要がある。
【０３６５】
また、画素電極ＰＸ、共通信号電極ＣＥの露出による、電極表面の電界集中を緩和できるため、液晶ＬＣおよび配向膜ＯＲＩ１に局部的に強電界が印可されることによる残像の発生を防止できる。
【０３６６】
第２の塗布型絶縁膜ＯＩＬ２としては、例えばスピンコート法によって、ポリイミド系、アクリル系ポリマ、エポキシ系ポリマ、ベンジシクロブテン系ポリマなどの種々の有機系の樹脂または有機溶媒に可溶なＳｉを含む無機ポリマ、例えば、ＳＯＧ膜などの塗布型絶縁膜を形成する。膜厚は、０.１〜０.５μｍの範囲が望ましい。
【０３６７】
なお、第２の塗布型絶縁膜ＯＩＬ２の形成に際しては、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨ、共通信号配線用端子ＧＴＭ形成領域には、共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨ、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出させるためのスルーホールＴＨを形成しておく必要がある。
【０３６８】
図３８は、図３７に示した実施形態４において、画素電極ＰＸ表面のみを覆うように絶縁膜ＯＩＬ２を形成し、共通信号電極ＣＥについては露出させた構造の実施形態４におけるＡ−Ａ′で示した線に沿う断面図である。
【０３６９】
本実施形態４において、第２の塗布型絶縁膜ＯＩＬ２は、画素電極ＰＸ上の塗布型絶縁膜ＯＩＬ１およびＴＦＴの表面保護膜ＰＡＳを一括除去して、画素電極ＰＸ表面を露出した後に、露出した画素電極ＰＸ表面のみならず、基板のほぼ全面を被覆、保護するように形成されている。
【０３７０】
したがって、この後の工程で、画素電極ＰＸ上で共通信号電極ＣＥを加工する際に、下層の画素電極ＰＸのみならず、さらにはより下層に存在する電極、配線が、ＴＦＴの表面保護膜ＰＡＳ、ゲート絶縁膜ＧＩに存在するクラックやピンホールまたは段差乗り越え部の付着不良などの不良部分を介して溶解、断線するのを防止できる。
【０３７１】
これにより、露出した画素電極ＰＸ上で、共通信号電極ＣＥパターンを形成、加工する必要が無くなるため、下層の画素電極ＰＸを構成する導電膜材料に対して、上層の共通信号電極ＣＥを構成する導電膜材料が選択的にエッチングできること、という制約を受けることなく、画素電極ＰＸおよび共通信号電極ＣＥを構成する導電膜材料を、独立して任意に選択できる。
【０３７２】
また、図３７に示した実施形態４の構造とは異なり、第２の塗布型絶縁膜ＯＩＬ２は画素電極ＰＸ上のみに存在し、共通信号電極ＣＥ上には存在しない。
【０３７３】
したがって、図３７に示した実施形態４に比べて、共通信号電極ＣＥ上に存在する第２の塗布型絶縁膜ＯＩＬ２の分だけ、液晶の駆動電圧上昇という副作用を低減できる。
【０３７４】
ただし、共通信号電極ＣＥ上については、表面被覆、保護効果は得られない。
【０３７５】
本実施形態４は、共通信号電極ＣＥ加工時の画素電極ＰＸおよび下層に存在する配線、電極の保護のために、新たに第２の塗布型絶縁膜ＯＩＬ２を追加した構造となっているが、塗布型絶縁膜をＯＩＬ１一層のみとし、ＯＩＬ１に本実施形態で示したＯＩＬ２の効果を付与しても同様の効果が得られる。
【０３７６】
その際には、図２６に前述した実施形態３中の第１の応用例の構造のように、ＯＩＬ１は、選択的に形成する領域以外の絶縁膜を全て除去するのではなく、その領域に薄膜を残すような構造となる。
【０３７７】
なお、第２の塗布型絶縁膜ＯＩＬ２の形成に際しては、共通信号電極ＣＥと共通信号配線ＣＬとを電気的に接続するために形成するスルーホールＴＨ、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨ、共通信号配線用端子ＧＴＭ形成領域には、共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨ、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出させるためのスルーホールＴＨを形成しておく必要がある。
【０３７８】
【実施形態５】
次に、図３９を参照して、本発明による液晶表示装置の実施形態５を説明する。図３９は、本発明の実施形態５におけるＡ−Ａ′で示した線に沿う断面図である。
【０３７９】
図３９において、前述の実施形態３と同一の構成要素については同一の符号を伏して重複する説明を省略する。
【０３８０】
実施形態５では、図２８および図２９に示した実施形態３において、実施形態３で示したプロセスフローの後に、画素電極上の塗布型絶縁膜ＯＩＬ１、ＴＦＴの表面保護膜ＰＡＳを選択的に除去して生じた段差部分を埋め込み、平坦化するように、絶縁膜ＯＩＬ３を形成している。
【０３８１】
ＯＩＬ３は、駆動電圧低減のために新たに挿入された絶縁膜であり、この絶縁膜ＯＩＬ３は、その誘電率が、同じ領域で選択的に除去した絶縁膜の誘電率よりも高いことを特徴とする。
【０３８２】
本実施形態５によれば、画素電極上の塗布型絶縁膜ＯＩＬ１およびＴＦＴの表面保護膜ＰＡＳを選択的に除去した領域に、誘電率の高い絶縁膜を新しく形成すると、液晶の誘電率に左右されずに駆動電圧を低減できる。この場合、絶縁膜ＯＩＬ３の誘電率が高いほど、駆動電圧低減の効果は大きくなる。
【０３８３】
また、本実施形態５によれば、塗布型絶縁膜ＯＩＬ１およびＴＦＴの表面保護膜ＰＡＳを選択的に除去した段差領域に絶縁膜ＯＩＬ３を配置することで、ＴＦＴ基板(ＳＵＢ１)とＣＦ基板(ＳＵＢ２)とに挟持された液晶ＬＣの段差によるギャップの差をほぼ０にでき、ギャップばらつきによる表示不良を引き起こすことなく、良好な表示を実現できる。
【０３８４】
なお、第３の塗布型絶縁膜ＯＩＬ３の形成に際しても、走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を露出させるためのスルーホールＴＨ、共通信号配線用端子ＧＴＭ形成領域には、共通信号配線ＣＬの延在部を露出させるためのスルーホールＴＨ、映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出させるためのスルーホールＴＨを形成しておく必要がある。
【０３８５】
【実施形態６】
次に、図４０，図４１を参照して、本発明による液晶表示装置の実施形態６を説明する。
【０３８６】
実施形態６は、下層のＴＦＴ表面保護膜ＰＡＳを省略して、画素電極ＰＸ上を選択的に除去して形成した絶縁膜ＯＩＬ１で、ＴＦＴ表面保護膜を兼用した構造である。
【０３８７】
図４０に、図２２に示した実施形態３において、塗布型絶縁膜ＯＩＬ１でＴＦＴ表面保護膜ＰＡＳを兼用した構造におけるＡ−Ａ′で示した線に沿う断面図を、図４１に、Ｂ−Ｂ′で示した線に沿う断面図をそれぞれ示す。
通常、ＴＦＴ表面保護膜ＰＡＳには、プラズマＣＶＤ法などの真空プロセスで形成した窒化シリコン膜などの無機絶縁膜が用いられ、その加工にも真空プロセスであるドライエッチング法が用いられる。
【０３８８】
プラズマＣＶＤ法などの堆積型の膜形成では、膜厚が厚くなるにつれて膜形成に時間を要することになり、スループットが低下するという問題がある。
【０３８９】
これに対して、塗布型の有機絶縁膜をＴＦＴの表面保護膜ＰＡＳとして使用した場合、例えば塗布型絶縁膜ＯＩＬ１の形成にはスピンコート法などが用いられる。スピンコート法では、塗布材料の粘度を調整して膜厚の制御をするため、堆積型のＣＶＤ法と異なり、厚膜化が容易である。
【０３９０】
真空プロセスを用いない分、製膜設備も安価である。
加えて、フォトイメージ形成型の塗布型絶縁膜を用いると、ドライエッチング工程を新たに設ける必要も無くなり、配線の重畳部分への塗布型絶縁膜ＯＩＬ１の選択形成、画素電極ＰＸ上での選択除去を容易に実行できる。
【０３９１】
すなわち、塗布型絶縁膜ＯＩＬ１でＴＦＴの表面保護膜ＰＡＳを兼用すると、ＴＦＴ表面保護膜ＰＡＳの形成、加工のための工程を省略できるため、スループットを向上でき、生産コストを大幅に削減できる。
【０３９２】
また、塗布型絶縁膜ＯＩＬ１を形成すると、ＴＦＴの表面保護膜ＰＡＳで問題となるピンホールやクラック、下層段差乗り越え部の付着不良部を埋め込み、被覆効果により補修できるため、より下層に存在する各種電極、配線の腐食、溶解、断線を大きく低減でき、歩留りを大幅に向上できる。
【０３９３】
また、配線重畳部分の層間の絶縁不良による短絡不良についても低減できる。重畳部分における配線の寄生容量の低減および液晶の駆動電圧の低減が両立できる。
【０３９４】
ただし、本実施形態６では、ＴＦＴのチャネル半導体層であるアモルファスシリコン膜ＳＩのバックチャネル部分が、塗布型絶縁膜ＯＩＬ１と直接接触する構造となる。
【０３９５】
したがって、アモルファスシリコン膜ＳＩや塗布型絶縁膜ＯＩＬ１の膜質や材料特性によっては、例えば、接触界面に固定電荷が発生し、バックチャネル部分におけるリーク電流が増大するなど、ＴＦＴ特性が影響を受けることが懸念される。その場合は、バックチャネル部分を保護するための処理工程が新たに必要となる。
【０３９６】
本実施形態６では、塗布型絶縁膜ＯＩＬ１を形成する前に、基板全面を酸素プラズマ中に曝す酸素プラズマ処理により、アモルファスシリコン膜ＳＩのバックチャネル部分の極表面を酸化させて保護する処理を施した。
【０３９７】
以上の実施形態６においては、映像信号配線ＤＬおよび走査信号配線ＧＬ上に重畳して形成した共通信号電極ＣＥの自己遮光膜としての機能を利用して、ＣＦ基板(ＳＵＢ２)上のｙ方向およびｘ方向に延在するブラックマトリクスＢＭを省略する構造について説明したが、反射防止膜としての用途で、ＣＦ基板(ＳＵＢ２)上のブラックマトリクスＢＭを残しておいてもよい。
【０３９８】
以上の実施形態では、例えば走査信号配線ＧＬをｘ方向に延在してｙ方向に並設して、映像信号配線ＤＬをｙ方向に延在してｘ方向に並設して形成したが、走査信号配線ＧＬと映像信号配線ＤＬの位置関係を入れ替えて構成してもよい。
【０３９９】
また、以上の実施形態６では、層間絶縁膜となるゲート絶縁膜ＧＩを介して、走査信号配線ＧＬを下層に、映像信号配線ＤＬを上層に配置しているが、走査信号配線ＧＬと映像信号配線ＤＬとの層順序に関係する位置関係を入れ替えて構成してもよい。
【０４００】
なお、この配線の層順序は、後述するＴＦＴの構造とも関係している。
また、以上の実施形態６においては、画素電極ＰＸおよび共通信号電極ＣＬについては、映像信号配線ＤＬと同一方向に延在、併設して形成したが、走査信号配線ＧＬと同一方向に延在、併設してと形成してもよい。
【０４０１】
図８に示した共通信号電極ＣＥおよび画素電極ＰＸに屈曲部を設けた構造は、実施形態１の構造を変化させた構造として示したが、これに限定されるものではなく、その他の実施形態に適用すると、それぞれに示した効果に、マルチドメインの効果が付与される。
【０４０２】
以上の実施形態においては、共通信号配線ＣＬとして、走査信号電極ＧＥ、走査信号配線ＧＬと同層に、同一材料、同一工程で形成したメタル配線を用いた例を説明したが、映像信号電極ＳＤ、映像信号配線ＤＬと同層に、同一材料，同一工程で形成してもよい。
【０４０３】
また、共通信号電極ＣＥを構成する電極材料をそのまま延在して共通信号配線ＣＬとしてもよいことは、実施形態に示した通りである。
【０４０４】
画素電極ＰＸについても、映像信号電極ＳＤを構成する電極材料をそのまま延在して形成してもよいことも、実施形態に示したした通りである。
【０４０５】
走査信号電極ＧＥ、走査信号配線ＧＬおよび映像信号電極ＳＤ、映像信号配線ＤＬおよび共通信号配線ＣＬ、画素電極ＰＸを構成するメタル膜は、一例としてＣｒを使用しているが、例えば、スパッタリングまたは蒸着法などで形成されたＣｒ,Ｍｏ,Ｔａ,Ｔｉ,Ｎｂ,Ｗなどの高融点金属、これらの合金または金属シリサイドまたは低抵抗配線材料であるＡｌ,Ａｌ合金またはこれらの材料からなる積層膜で構成されてもよい。
【０４０６】
また、画素電極，共通信号電極ＣＥ，共通信号配線ＣＬについては、透明導電膜で構成してもよいことは、実施形態で示した通りである。
【０４０７】
以上の実施形態においては、透明導電膜として酸化インジウムスズ(ＩＴＯ：Ｉndium Ｔin Ｏxide)を使用して説明したが、透明導電膜であれば同様の効果は得られるため、例えば、酸化インジウム亜鉛(ＩＺＯ：Ｉndium Zinc Ｏxide)、酸化インジウムゲルマニウム(ＩＧＯ：Ｉndium Ｇermanium Ｏxide)などの酸化インジウム系の他の透明導電膜でもよい。
【０４０８】
半導体、不純物をドープしたシリコン膜からなる電極ＮＳＩを構成するシリコン膜としては、アモルファスシリコン膜を使用しているが、例えば、アモルファスシリコン膜を熱処理またはレーザアニール処理して結晶化した多結晶シリコン膜を用いてもよい。
【０４０９】
ゲート絶縁膜ＧＩ、保護絶縁膜は、例えばプラズマＣＶＤまたはスパッタリング法などで形成された窒化シリコン膜を使用しているが、例えば、酸化シリコン膜などの絶縁膜で構成してもよい。
【０４１０】
ゲート絶縁膜ＧＩについては、走査信号電極ＧＥ、走査信号配線ＧＬを構成するメタルの一部表面を酸化して得られた絶縁膜を用いてもよい。
【０４１１】
以上の実施形態においては、配線重畳部分の層間絶縁膜の構造として、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳが含まれた構造を一例として説明したが、ゲート絶縁膜ＧＩ、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳの積層膜が含まれる場合、ゲート絶縁膜ＧＩ、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳのいずれかが存在しない場合またはいずれも存在しない場合でもよい。
【０４１２】
以上の実施形態においては、本発明の構造を、逆スタガ型のＴＦＴをスイッチング素子に用いた液晶表示装置に適用した例を説明したが、本発明はこれのみに限定されるものではなく、例えば正スタガ型のＴＦＴ、またはコプレナ型のＴＦＴなど、異なる構造のＴＦＴを用いた場合も適用可能である。
【０４１３】
【実施形態７】
次に、図４２，図４３を参照して、本発明による液晶表示装置の実施形態１を説明する。
【０４１４】
図４２および図４３は、本発明の実施形態７を示すアクティブマトリクス型液晶表示装置の実施形態であり、具体的には、図２８および図２９に示した実施形態３において、画素のスイッチング素子に正スタガ型のＴＦＴを適用した構造を示す。
【０４１５】
図４２は、Ａ−Ａ′で示した線に沿う断面図を、図４３は、Ｂ−Ｂ′で示した線に沿う断面図をそれぞれ示す。
【０４１６】
通常の正スタガ型のＴＦＴ構造の場合、上記した一連の実施形態で述べた逆スタガ型のＴＦＴ構造とは、ゲート絶縁膜ＧＩを介した走査信号配線ＧＬおよび映像信号配線ＤＬの層順序が逆転した構造となる。
【０４１７】
したがって、映像信号電極ＳＤの一方を延在して画素電極ＰＸを形成した場合、画素電極ＰＸは最下層に配置されることになる。
【０４１８】
映像信号配線ＤＬと共通信号電極ＣＥとの重畳部分における層間絶縁膜の構造は、ゲート絶縁膜ＧＩ，ＴＦＴの表面保護膜ＰＡＳ，第１の塗布型絶縁膜ＯＩＬ１の３層の積層絶縁膜構造となる。
【０４１９】
一方、画素電極ＰＸ上に存在する絶縁膜を一括して除去する場合には、画素電極ＰＸ上を選択的に除去した絶縁膜ＯＩＬ１パターンを用いて、下層のＴＦＴ表面保護膜ＰＡＳのみならずゲート絶縁膜ＧＩについても選択的に一括して除去する構造となる。
【０４２０】
正スタガ型のＴＦＴ構造を適用した本実施形態７においても、配線の寄生容量低減効果、液晶の駆動電圧低減効果については同様である。
【０４２１】
本発明は、以上の実施形態の構造に限定されるものではなく、配線重畳部分の寄生容量低減と、液晶の駆動電圧低減を目的に、配線の重畳部分と、画素電極上とで、絶縁膜層の層数、層を構成する材料の膜厚または層を構成する材料の誘電率のうち少なくとも一つが異なる構造とした場合であれば、全て該当する。
【０４２２】
【発明の効果】
本発明によれば、映像信号配線または走査信号配線のうち少なくとも一方の信号配線上に、電界をシールドするための基準電極となる共通信号電極を、層間絶縁膜を介して重ね合わせる構造の横電界方式の液晶表示装置において、配線重畳部分に寄生容量低減用の層間絶縁膜を新たに一層追加し、画素電極上に選択的に形成する構造をとると、液晶の駆動電圧上昇を招くことなく、配線重畳部分での寄生容量を低減でき、かつ、配線間の短絡防止が可能となる。
【０４２３】
また、従来構造で配置されていた画素電極上の層間絶縁膜を、配線重畳部分に対して選択的に除去する構造をとると、画素電極と共通信号電極間で液晶と直列に接続される容量が増大、効率良く液晶に電圧を印可できるようになるため、駆動電圧の低減が可能となる。
【０４２４】
さらに、２つの効果を組み合わせた構造とすると、配線の寄生容量低減と液晶の駆動電圧低減の両方を実現できる。
【０４２５】
これにより、高透過率で高性能な液晶表示装置を、歩留り良く製造することが可能となる。
【図面の簡単な説明】
【図１】配線重畳部分の層間絶縁膜構造に対して新たに容量低減用絶縁膜を一層追加した際の容量低減効果を示す図である。
【図２】画素電極上に配置される絶縁膜構造を変更した際の液晶の駆動電圧低減の効果を示す図である。
【図３】本発明によるアクティブマトリクス型液晶表示装置の実施形態１、すなわち、映像信号配線ＤＬと共通信号電極ＣＥとを選択的に形成した層間絶縁膜ＯＩＬ１を介して重畳した構造におけるＴＦＴ基板側の単位画素の平面図である。
【図４】図３のＡ−Ａ′線に沿うＴＦＴ基板の断面図である。
【図５】図３のＢ−Ｂ′線に沿うＴＦＴ基板の断面図である。
【図６】実施形態１において共通信号電極ＣＥのパターン形状を変更した構造の実施形態のＡ−Ａ′線に沿う断面図である。
【図７】図３中のＡ−Ａ′線に沿うＴＦＴ基板とカラーフィルタ基板とを含む断面図である。
【図８】実施形態１においてマルチドメイン方式を適用した実施形態における単位画素の平面図である。
【図９】実施形態１において共通信号配線ＣＬの配置を変更した実施形態における単位画素の平面図である。
【図１０】実施形態１において画素電極ＰＸを透明導電膜で形成した実施形態における単位画素の平面図である。
【図１１】実施形態１のアクティブマトリクス型液晶表示装置の電気回路を示す概略図である。
【図１２】実施形態１のアクティブマトリクス型液晶表示装置の基板端部の断面模式図である。
【図１３】実施形態１のアクティブマトリクス型液晶表示装置の走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′線に沿う断面図である。
【図１４】実施形態１のアクティブマトリクス型液晶表示装置の映像信号配線ＤＬ用端子ＤＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′線に沿う断面図である。
【図１５】実施形態１のアクティブマトリクス型液晶表示装置の構造を実現するためのプロセスフローを示す図である。
【図１６】図１５のプロセスフローに則ってＴＦＴ基板を作製した際の図３におけるＡ−Ａ′およびＢ−Ｂ線に沿う断面図である。
【図１７】本発明によるアクティブマトリクス型液晶表示装置の実施形態２、すなわち、映像信号配線ＤＬのみならず、走査信号配線ＧＬについても共通信号電極ＣＥと重畳した構造における単位画素の平面図である。
【図１８】図１７のＢ−Ｂ′線に沿う断面図である。
【図１９】実施形態２において共通信号電極ＣＥのパターン形状を変更した実施形態におけるＢ−Ｂ′線に沿う断面図である。
【図２０】実施形態２において共通信号配線ＣＬを、共通信号電極ＣＥと同層に共通信号電極ＣＥを延在して形成した実施形態における単位画素の平面図である。
【図２１】図２０中のＢ−Ｂ′線に沿う断面図である。
【図２２】本発明によるアクティブマトリクス型液晶表示装置の実施形態３、すなわち、画素電極ＰＸ上の絶縁膜を選択的に除去した構造における単位画素の平面図である。
【図２３】図２２のＡ−Ａ′線に沿う断面図である。
【図２４】図２２のＢ−Ｂ′線に沿う断面図である。
【図２５】図２２から図２４に示した実施形態３において、画素電極ＰＸ上を選択的に除去した絶縁膜ＯＩＬ１パターン形状を変更した構造の実施形態におけるＡ−Ａ′線に沿う断面図である。
【図２６】実施形態３の第１の応用例において、画素電極ＰＸ上の絶縁膜ＯＩＬ１を選択的に薄膜化した構造の実施形態におけるＡ−Ａ′線に沿う断面図である。
【図２７】実施形態３の第２の応用例において、画素電極ＰＸ上の絶縁膜であるＴＦＴの表面保護膜ＰＡＳそのものを選択的に除去した構造の実施形態におけるＡ−Ａ′線に沿う断面図である。
【図２８】実施形態３の第３の応用例において、画素電極ＰＸ上を選択的に除去した絶縁膜ＯＩＬ１パターンを用いて、下層のＴＦＴ表面保護膜ＰＡＳについても選択的に一括して除去した実施形態におけるＡ−Ａ′線に沿う断面図である。
【図２９】図２８に示した実施形態におけるＢ−Ｂ′線に沿う断面図である。
【図３０】図２８，図２９に示した第３の応用例において絶縁膜ＯＩＬ１パターン形状を変更した構造の実施形態における単位画素の平面図である。
【図３１】図３０中のＡ−Ａ′線に沿う断面図である。
【図３２】本発明の実施形態３の第３の応用例に係るアクティブマトリクス型液晶表示装置の基板端部の断面模式図である。
【図３３】本発明の実施形態３の第３の応用例に係るアクティブマトリクス型液晶表示装置の走査信号配線ＧＬ用端子ＧＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′線に沿う断面図である。
【図３４】本発明の実施形態３の第３の応用例に係るアクティブマトリクス型液晶表示装置の映像信号配線ＤＬ用端子ＤＴＭ部分の要部平面図(ａ)と、(ｂ)Ａ−Ａ′線に沿う断面図である。
【図３５】本発明の実施形態３の第３の応用例に係るアクティブマトリクス型液晶表示装置の構造を実現するためのプロセスフローを示す図である。
【図３６】図３５のプロセスフローに則ってＴＦＴ基板を作製した際の図２２におけるＡ−Ａ′、およびＢ−Ｂ′線に沿う断面図である。
【図３７】図２８および図２９に示した実施形態３において、画素電極上の絶縁膜ＯＩＬ１,ＴＦＴの表面保護膜ＰＡＳを選択的に除去した後、露出した画素電極ＰＸ、共通信号電極ＣＥ表面を覆うように絶縁膜ＯＩＬ２を形成した、本発明の実施形態４におけるＡ−Ａ′線に沿う断面図である。
【図３８】図３７に示した実施形態４において、画素電極ＰＸ表面のみを覆うように絶縁膜ＯＩＬ２を形成し、共通信号電極ＣＥについては露出させた構造の実施形態におけるＡ−Ａ′線に沿う断面図である。
【図３９】図２８および図２９に示した実施形態３において、画素電極上の絶縁膜ＯＩＬ１,ＴＦＴの表面保護膜ＰＡＳを選択的に除去して生じた段差部分を埋め込み、平坦化するように、絶縁膜ＯＩＬ３を形成した、本発明の実施形態５におけるＡ−Ａ′線に沿う断面図である。
【図４０】実施形態３において、下層のＴＦＴ表面保護膜ＰＡＳを省略して、画素電極ＰＸ上を選択的に除去して形成した絶縁膜ＯＩＬ１で、ＴＦＴ表面保護膜を兼用した、本発明の実施形態６におけるＡ−Ａ′線に沿う断面図である。
【図４１】図４０に示した実施形態６におけるＢ−Ｂ′線に沿う断面図である。
【図４２】実施形態３において、画素のスイッチング素子に正スタガ型のＴＦＴを適用した本発明の実施形態７、すなわち、画素電極ＰＸ上を選択的に除去した絶縁膜ＯＩＬ１パターンを用いて下層のＴＦＴ表面保護膜ＰＡＳおよびゲート絶縁膜ＧＩについても選択的に一括して除去した構造におけるＡ−Ａ′線に沿う断面図である。
【図４３】図４２に示した実施形態７におけるＢ−Ｂ′線に沿う断面図である。
【符号の説明】
ＢＭ 遮光パターン／ブラックマトリクス
ＣＢ 共通信号配線ＣＬのバス配線
ＣＥ 共通信号電極
ＣＦ カラーフィルタ
ＣＬ 共通信号配線
Ｃstg 液晶の電圧保持特性を保証する蓄積容量
ＣＴＭ 共通信号配線ＣＬ用端子
ＤＬ 映像信号配線
ＤＴＭ 映像信号配線ＤＬ用端子
ＧＥ 走査信号電極
ＧＩ 薄膜トランジスタＴＦＴのゲート絶縁膜
ＧＬ 走査信号配線
ＧＴＭ 走査信号配線ＧＬ用端子
ＬＣ 液晶層
ＮＳＩ 不純物をドープしたシリコン膜からなる電極
ＯＩＬ１ 容量低減のため選択的に形成する第１の塗布型絶縁膜
ＯＩＬ２ 歩留り向上のための第２の塗布型絶縁膜
ＯＩＬ３ 駆動電圧低減を目的とした絶縁膜
ＯＲＩ１ 配向膜
ＯＲＩ２ 配向膜
ＰＡＳ 前記薄膜トランジスタＴＦＴの表面保護膜
ＰＯＬ１ 偏光板
ＰＯＬ２ 偏光板
ＰＸ 画素電極
ＳＤ 薄膜トランジスタＴＦＴのソース電極ドレイン電極となる映像信号電極
ＳＩ 半導体層
ＳＬ シール材
ＳＵＢ１ ＴＦＴが配置される側の透明絶縁基板
ＳＵＢ２ カラーフィルタＣＦ側の透明絶縁基板
ＴＣ１ 走査信号配線ＧＬ用端子ＧＴＭのパッド電極
ＴＣ２ 映像信号配線ＤＬ用端子ＤＴＭのパッド電極
ＴＦＴ 画素のスイッチング素子である薄膜トランジスタ
ＴＨ 絶縁膜に開口したスルーホール
Claims (33)
- 一対の基板と、この基板に挟持された液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って共通信号配線により接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくともいずれかの信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜のうち少なくとも一層を、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と前記映像信号配線または前記走査配線のうち少なくとも一方の信号配線とが重なり合う領域の少なくとも一部の領域に選択的に形成し、
かつ、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜のパターン形状は、前記映像信号配線または前記走査信号配線のパターン形状を倣って形成し、
前記映像信号配線の幅をＷ DL 、前記映像信号配線と重ね合わさる部分における前記共通信号電極の幅をＷ COM1 、前記映像信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷ ISO1 とした場合に、
Ｗ DL ＜Ｗ ISO1 ＜Ｗ COM1
Ｗ DL ＞０が成立することを特徴とする液晶表示装置。 - 一対の基板と、この基板に挟持された液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って共通信号配線により接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくともいずれかの信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜のうち少なくとも一層を、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と前記映像信号配線または前記走査配線のうち少なくとも一方の信号配線とが重なり合う領域の少なくとも一部の領域に選択的に形成し、
かつ、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜のパターン形状は、前記映像信号配線または前記走査信号配線のパターン形状を倣って形成し、
前記走査信号配線の幅をＷ GL 、前記走査信号配線と重ね合わさる部分における前記共通信号電極の幅をＷ COM2 、前記走査信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷ ISO2 とした場合に、
Ｗ GL ＜Ｗ ISO2 ＜Ｗ COM2
Ｗ GL ＞０が成立することを特徴とする液晶表示装置。 - 一対の基板と、この基板に挟持されたΔεが負の液晶を用いた液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線とこれらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って接続された共通信号電極と対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式１をＳAとし、前記画素電極上の少なくとも一部の領域において、前記画素電極上に配置された第１の配向膜と前記画素電極の間に配置された絶縁膜の層数をｍ、第ｌ層の絶縁膜の誘電率εlを、膜厚をｄl、液晶のダイレクタに対して垂直方向の液晶の誘電率をεLCとした場合の数式２(ただしｍ≧１とする)をＳBとした場合に、ＳA＜ＳBが成立し、
かつ、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜のパターン形状は、前記映像信号配線または前記走査信号配線のパターン形状を倣って形成し、
前記映像信号配線の幅をＷ DL 、前記映像信号配線と重ね合わさる部分における前記共通信号電極の幅をＷ COM1 、前記映像信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷ ISO1 とした場合に、
Ｗ DL ＜Ｗ ISO1 ＜Ｗ COM1
Ｗ DL ＞０が成立するすることを特徴とする液晶表示装置。
- 一対の基板と、この基板に挟持されたΔεが負の液晶を用いた液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線とこれらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って接続された共通信号電極と対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式１をＳAとし、前記画素電極上の少なくとも一部の領域において、
前記画素電極上に配置された第１の配向膜と前記画素電極の間に配置された絶縁膜の層数をｍ、第ｌ層の絶縁膜の誘電率εlを、膜厚をｄl、液晶のダイレクタに対して垂直方向の液晶の誘電率をεLCとした場合の数式２(ただしｍ≧１とする)をＳBとした場合に、ＳA＜ＳBが成立し、
かつ、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜のパターン形状は、前記映像信号配線または前記走査信号配線のパターン形状を倣って形成し、
前記走査信号配線の幅をＷ GL 、前記走査信号配線と重ね合わさる部分における前記共通信号電極の幅をＷ COM2 、前記走査信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷ ISO2 とした場合に、
Ｗ GL ＜Ｗ ISO2 ＜Ｗ COM2
Ｗ GL ＞０が成立することを特徴とする液晶表示装置。
- 一対の基板と、この基板に挟持されたΔεが正の液晶を用いた液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜の層数ｎを、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式３をＳAとし、前記画素電極上の少なくとも一部の領域において、前記画素電極上に配置された絶縁膜の層ｍ数を、第ｌ層の絶縁膜の誘電率をεl、膜厚をｄl、液晶のダイレクタに対して平行方向の液晶の誘電率εLCをとした場合の数式４(ただしｍ≧とする)をＳBとした場合に、ＳA＜ＳBが成立し、
かつ、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜のパターン形状は、前記映像信号配線または前記走査信号配線のパターン形状を倣って形成し、
前記映像信号配線の幅をＷ DL 、前記映像信号配線と重ね合わさる部分における前記共通信号電極の幅をＷ COM1 、前記映像信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷ ISO1 とした場合に、
Ｗ DL ＜Ｗ ISO1 ＜Ｗ COM1
Ｗ DL ＞０が成立する
することを特徴とする液晶表示装置。
- 一対の基板と、この基板に挟持されたΔεが正の液晶を用いた液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜の層数ｎを、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式３をＳAとし、前記画素電極上の少なくとも一部の領域において、前記画素電極上に配置された絶縁膜の層ｍ数を、第ｌ層の絶縁膜の誘電率をεl、膜厚をｄl、液晶のダイレクタに対して平行方向の液晶の誘電率εLCをとした場合の数式４(ただしｍ≧とする)をＳBとした場合に、ＳA＜ＳBが成立し、
かつ、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜のパターン形状は、前記映像信号配線または前記走査信号配線のパターン形状を倣って形成し、
前記走査信号配線の幅をＷ GL 、前記走査信号配線と重ね合わさる部分における前記共通信号電極の幅をＷ COM2 、前記走査信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷ ISO2 とした場合に、
Ｗ GL ＜Ｗ ISO2 ＜Ｗ COM2
Ｗ GL ＞０が成立することを特徴とする液晶表示装置。
- 一対の基板と、この基板に挟持されたΔεが負の液晶を用いた液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記画素電極上の少なくとも一部の領域において、前記第１の基板上に配置された第１の配向膜と前記画素電極の間には絶縁膜が存在しておらず、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をｋ、膜厚をｄkとした場合の数式５をＳAとし、液晶のダイレクタに対して垂直方向の誘電率をεLCとした場合の数式６をＳBとした場合に、ＳA＜ＳBが成立し、
かつ、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜のパターン形状は、前記映像信号配線または前記走査信号配線のパターン形状を倣って形成し、
前記映像信号配線の幅をＷ DL 、前記映像信号配線と重ね合わさる部分における前記共通信号電極の幅をＷ COM1 、前記映像信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷ ISO1 とした場合に、
Ｗ DL ＜Ｗ ISO1 ＜Ｗ COM1
Ｗ DL ＞０が成立するすることを特徴とする液晶表示装置。
- 一対の基板と、この基板に挟持されたΔεが負の液晶を用いた液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記画素電極上の少なくとも一部の領域において、
前記第１の基板上に配置された第１の配向膜と前記画素電極の間には絶縁膜が存在しておらず、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をｋ、膜厚をｄkとした場合の数式５をＳAとし、液晶のダイレクタに対して垂直方向の誘電率をεLCとした場合の数式６をＳBとした場合に、ＳA＜ＳBが成立し、
かつ、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜のパターン形状は、前記映像 信号配線または前記走査信号配線のパターン形状を倣って形成し、
前記走査信号配線の幅をＷ GL 、前記走査信号配線と重ね合わさる部分における前記共通信号電極の幅をＷ COM2 、前記走査信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷ ISO2 とした場合に、
Ｗ GL ＜Ｗ ISO2 ＜Ｗ COM2
Ｗ GL ＞０が成立することを特徴とする液晶表示装置。
- 一対の基板と、この基板に挟持されたΔεが正の液晶を用いた液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記画素電極上の少なくとも一部の領域において、前記第１の基板上に配置された第１の配向膜と前記画素電極の間には絶縁膜が存在しておらず、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式７をＳAとし、液晶のダイレクタに対して平行方向の誘電率をεLCとした場合の数式８をＳBとした場合に、ＳA＜ＳBが成立し、
かつ、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜のパターン形状は、前記映像信号配線または前記走査信号配線のパターン形状を倣って形成し、
前記映像信号配線の幅をＷ DL 、前記映像信号配線と重ね合わさる部分における前記共通信号電極の幅をＷ COM1 、前記映像信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷ ISO1 とした場合に、
Ｗ DL ＜Ｗ ISO1 ＜Ｗ COM1
Ｗ DL ＞０が成立することを特徴とする液晶表示装置。
- 一対の基板と、この基板に挟持されたΔεが正の液晶を用いた液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記画素電極上の少なくとも一部の領域において、前記第１の基板上に配置された第１の配向膜と前記画素電極の間には絶縁膜が存在しておらず、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式７をＳAとし、液晶のダイレクタに対して平行方向の誘電率をεLCとした場合の数式８をＳBとした場合に、ＳA＜ＳBが成立し、
かつ、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜のパターン形状は、前記映像信号配線または前記走査信号配線のパターン形状を倣って形成し、
前記走査信号配線の幅をＷ GL 、前記走査信号配線と重ね合わさる部分における前記共通信号電極の幅をＷ COM2 、前記走査信号配線のパターン形状を倣って選択的に形成した前記層間絶縁膜の幅をＷ ISO2 とした場合に、
Ｗ GL ＜Ｗ ISO2 ＜Ｗ COM2
Ｗ GL ＞０が成立することを特徴とする液晶表示装置。
- 一対の基板と、この基板に挟持された液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って共通信号配線により接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくともいずれかの信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜のうち少なくとも一層を、前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と前記映像信号配線または前記走査配線のうち少なくとも一方の信号配線とが重なり合う領域の少なくとも一部の領域に選択的に形成し、
前記共通信号電極と前記映像信号配線とが、その一部において重ね合わさる部分に形成された前記層間絶縁膜に対して、前記画素電極上の少なくとも一部の領域に形成された絶縁膜の少なくとも一部を、前記画素電極のパターン形状を倣って選択的に除去または薄膜化し選択的に除去または薄膜化し、
前記画素電極の幅をＷ PX 、前記画素電極のパターン形状を倣って選択的に除去
または薄膜化した領域の前記層間絶縁膜の幅をＷ ISO3 とした場合に、
Ｗ ISO3 ＜Ｗ PX
Ｗ ISO3 ＞０が成立することを特徴とする液晶表示装置。 - 一対の基板と、この基板に挟持されたΔεが負の液晶を用いた液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線とこれらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って接続された共通信号電極と対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式１をＳAとし、前記画素電極上の少なくとも一部の領域において、前記画素電極上に配置された第１の配向膜と前記画素電極の間に配置された絶縁膜の層数をｍ、第ｌ層の絶縁膜の誘電率εlを、膜厚をｄl、液晶のダイレクタに対して垂直方向の液晶の誘電率をεLCとした場合の数式２(ただしｍ≧１とする)をＳBとした場合に、ＳA＜ＳBが成立し、
前記共通信号電極と前記映像信号配線とが、その一部において重ね合わさる部分に形成された前記層間絶縁膜に対して、前記画素電極上の少なくとも一部の領域に形成された絶縁膜の少なくとも一部を、前記画素電極のパターン形状を倣って選択的に除去または薄膜化し選択的に除去または薄膜化し、
前記画素電極の幅をＷ PX 、前記画素電極のパターン形状を倣って選択的に除去または薄膜化した領域の前記層間絶縁膜の幅をＷ ISO3 とした場合に、
Ｗ ISO3 ＜Ｗ PX
Ｗ ISO3 ＞０が成立することを特徴とする液晶表示装置。
- 一対の基板と、この基板に挟持されたΔεが正の液晶を用いた液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記層間絶縁膜に含まれる絶縁膜の層数ｎを、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式３をＳAとし、前記画素電極上の少なくとも一部の領域において、前記画素電極上に配置された絶縁膜の層ｍ数を、第ｌ層の絶縁膜の誘電率をεl、膜厚をｄl、液晶のダイレクタに対して平行方向の液晶の誘電率εLCをとした場合の数式４(ただしｍ≧とする)をＳBとした場合に、ＳA＜ＳBが成立し、
前記共通信号電極と前記映像信号配線とが、その一部において重ね合わさる部分に形成された前記層間絶縁膜に対して、前記画素電極上の少なくとも一部の領域に形成された絶縁膜の少なくとも一部を、前記画素電極のパターン形状を倣って選択的に除去または薄膜化し選択的に除去または薄膜化し、
前記画素電極の幅をＷ PX 、前記画素電極のパターン形状を倣って選択的に除去または薄膜化した領域の前記層間絶縁膜の幅をＷ ISO3 とした場合に、
Ｗ ISO3 ＜Ｗ PX
Ｗ ISO3 ＞０が成立することを特徴とする液晶表示装置。
- 一対の基板と、この基板に挟持されたΔεが負の液晶を用いた液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記画素電極上の少なくとも一部の領域において、前記第１の基板上に配置された第１の配向膜と前記画素電極の間には絶縁膜が存在しておらず、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をｋ、膜厚をｄkとした場合の数式５をＳAとし、液晶のダイレクタに対して垂直方向の誘電率をεLCとした場合の数式６をＳBとした場合に、ＳA＜ＳBが成立し、
前記共通信号電極と前記映像信号配線とが、その一部において重ね合わさる部分に形成 された前記層間絶縁膜に対して、前記画素電極上の少なくとも一部の領域に形成された絶縁膜の少なくとも一部を、前記画素電極のパターン形状を倣って選択的に除去または薄膜化し選択的に除去または薄膜化し、
前記画素電極の幅をＷ PX 、前記画素電極のパターン形状を倣って選択的に除去または薄膜化した領域の前記層間絶縁膜の幅をＷ ISO3 とした場合に、
Ｗ ISO3 ＜Ｗ PX
Ｗ ISO3 ＞０が成立することを特徴とする液晶表示装置。
- 一対の基板と、この基板に挟持されたΔεが正の液晶を用いた液晶層と、前記一対の基板の第１の基板には、複数の走査信号配線とそれらにマトリクス状に交差する複数の映像信号配線と、これらの配線のそれぞれの交点に対応して形成された複数の薄膜トランジスタとを有し、前記複数の走査信号配線および前記映像信号配線で囲まれるそれぞれの領域で少なくとも一つの画素が構成され、それぞれの画素には複数の画素に亘って接続された共通信号電極と、対応する薄膜トランジスタに接続された画素電極とを有し、前記共通信号電極と前記画素電極間に印加される電圧により、前記液晶層には前記第１の基板に対して支配的に平行な成分を持った電界が発生する液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において層間絶縁膜を介して重なり合い、この重なり合った部分により容量が形成され、前記画素電極上の少なくとも一部の領域において、前記第１の基板上に配置された第１の配向膜と前記画素電極の間には絶縁膜が存在しておらず、前記層間絶縁膜に含まれる絶縁膜の層数をｎ、第ｋ層の絶縁膜の誘電率をεk、膜厚をｄkとした場合の数式７をＳAとし、液晶のダイレクタに対して平行方向の誘電率をεLCとした場合の数式８をＳBとした場合に、ＳA＜ＳBが成立し、
前記共通信号電極と前記映像信号配線とが、その一部において重ね合わさる部分に形成された前記層間絶縁膜に対して、前記画素電極上の少なくとも一部の領域に形成された絶縁膜の少なくとも一部を、前記画素電極のパターン形状を倣って選択的に除去または薄膜化し選択的に除去または薄膜化し、
前記画素電極の幅をＷ PX 、前記画素電極のパターン形状を倣って選択的に除去または薄膜化した領域の前記層間絶縁膜の幅をＷ ISO3 とした場合に、
Ｗ ISO3 ＜Ｗ PX
Ｗ ISO3 ＞０が成立することを特徴とする液晶表示装置。
- 請求項１ないし１０のいずれか一項に記載の液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に形成された前記層間絶縁膜と、前記画素電極上の少なくとも一部の領域において、前記第１の基板上に形成された第１の配向膜と前記画素電極との間に配置された絶縁膜とで、絶縁膜層の層数、層を構成する材料の膜厚または層を構成する材料の誘電率のうち少なくとも一つが異なることを特徴とする液晶表示装置。 - 請求項１ないし１６のいずれか一項に記載の液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に形成された前記層間絶縁膜が、一層で構成され、かつ、その一層を、前記画素電極上の少なくとも一部の領域に対して選択的に形成したことを特徴とする液晶表示装置。 - 請求項１７に記載の液晶表示装置において、
前記層間絶縁膜が、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜の一部または前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜の一部のいずれかであることを特徴とする液晶表示装置。 - 請求項１７に記載の液晶表示装置において、
前記層間絶縁膜が、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜または前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜、以外の第３の絶縁膜であることを特徴とする液晶表示装置。 - 請求項１ないし１０のいずれか一項に記載の液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に形成された前記層間絶縁膜が２層で構成され、かつ、そのうち少なくとも一層を、前記画素電極上の少なくとも一部の領域に対して選択的に形成したことを特徴とする液晶表示装置。 - 請求項２０に記載の液晶表示装置において、
前記層間絶縁膜のうち、一層が前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜の一部または前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜の一部のいずれかであり、もう一方は前記第１の絶縁膜および前記第２の絶縁膜以外の絶縁膜で、前記画素電極上の少なくとも一部の領域に対して選択的に形成した第３の絶縁膜であることを特徴とする液晶表示装置。 - 請求項１ないし１６のいずれか一項に記載の液晶表示装置において、
前記共通信号電極と、前記映像信号配線または前記走査信号配線のうち少なくとも一方の信号配線とが、その一部において重ね合わさる部分に形成された前記層間絶縁膜が３層以上で構成され、かつ、そのうち少なくとも一層を、前記画素電極上の少なくとも一部の領域に対して選択的に形成したことを特徴とする液晶表示装置。 - 請求項２２に記載の液晶表示装置において、
前記層間絶縁膜に、前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜の一部と、前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜の一部および前記第１の絶縁膜、前記第２の絶縁膜以外の絶縁膜で、前記画素電極上の少なくとも一部の領域に対して選択的に形成する第３の絶縁膜の全てが含まれていることを特徴とする液晶表示装置。 - 請求項２０ないし２３のいずれか一項に記載の液晶表示装置において、
前記薄膜トランジスタのゲート絶縁膜としての機能を有する第１の絶縁膜または前記薄膜トランジスタの表面保護膜としての機能を有する第２の絶縁膜または前記第１の絶縁膜と前記第２の絶縁膜との積層膜を、前記選択的に形成された第３の絶縁膜パターンを用いて一括で自己整合的に加工し、前記画素電極上の少なくとも一部の領域に対して、前記第１の絶縁膜または前記第２の絶縁膜または前記第１の絶縁膜と前記第２の絶縁膜との積層膜を選択的に形成したことを特徴とする液晶表示装置。 - 請求項１ないし１６のいずれか一項に記載の液晶表示装置において、
前記画素電極上の少なくとも一部の領域に対して、前記共通信号電極と前記映像信号配線とが、その一部において重ね合わさる部分に選択的に形成された前記層間絶縁膜により生じた段差領域を、埋め込み平坦化するように、誘電率が７.０以上の第５の絶縁膜を選択的に形成したことを特徴とする液晶表示装置。 - 請求項１６に記載の液晶表示装置において、
前記共通信号電極と前記映像信号配線とが、その一部において重ね合わさる部分に形成された前記層間絶縁膜に対して、前記画素電極上の少なくとも一部の領域に形成された絶縁膜の少なくとも一部を選択的に除去または薄膜化して生じた段差領域を、埋め込み平坦化するように、誘電率が７.０以上の第５の絶縁膜を選択的に形成したことを特徴とする液晶表示装置。 - 請求項１ないし２６のいずれか一項に記載の液晶表示装置において、
前記共通信号配線は、前記共通信号電極と同層に、前記共通信号電極を延長して形成したことを特徴とする液晶表示装置。 - 請求項１ないし２７のいずれか一項に記載の液晶表示装置において、
前記共通信号配線は、前記走査信号配線または前記映像信号配線のいずれかと同層で形成され、前記共通信号配線と前記共通信号電極とは、層間絶縁膜に開口したスルーホールを介して接続したことを特徴とする液晶表示装置。 - 請求項１ないし２８のいずれか一項に記載の液晶表示装置において、
前記画素電極は、酸化インジウムスズ(ＩＴＯ)または酸化インジウム亜鉛(ＩＺＯ)または酸化インジウムゲルマニウム(ＩＧＯ)などの酸化インジウム系の透明導電膜からなることを特徴とする液晶表示装置。 - 請求項２９に記載の液晶表示装置において、
前記画素電極は、多結晶の酸化インジウム系の透明導電膜からなることを特徴とする液晶表示装置。 - 請求項１ないし３０のいずれか一項に記載の液晶表示装置において、
前記共通信号電極は、少なくともその一部に、酸化インジウムスズ(ＩＴＯ)または酸化インジウム亜鉛(ＩＺＯ)または酸化インジウムゲルマニウム(ＩＧＯ)などの酸化インジウム系の透明導電膜を含むことを特徴とする液晶表示装置。 - 請求項３１に記載の液晶表示装置において、
前記共通信号電極の少なくとも一部に含まれる前記酸化インジウム系の透明導電膜は、アモルファスからなることを特徴とする液晶表示装置。 - 請求項２９ないし３２のいずれか一項に記載の液晶表示装置において、
前記画素電極と、前記共通信号電極との間に電界が発生していない際には黒表示がなされるノーマリブラックモードであることを特徴とする液晶表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001055365A JP3793915B2 (ja) | 2001-02-28 | 2001-02-28 | 液晶表示装置 |
| TW090121073A TW562982B (en) | 2001-02-28 | 2001-08-27 | Liquid crystal display apparatus |
| KR10-2001-0052738A KR100401440B1 (ko) | 2001-02-28 | 2001-08-30 | 액정 표시 장치 |
| CNB011251522A CN1261805C (zh) | 2001-02-28 | 2001-08-30 | 液晶显示装置 |
| US09/943,141 US6704085B2 (en) | 2001-02-28 | 2001-08-31 | Liquid crystal display apparatus having superimposed portion of common signal electrode, data signal wiring and scanning wiring via insulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001055365A JP3793915B2 (ja) | 2001-02-28 | 2001-02-28 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002258321A JP2002258321A (ja) | 2002-09-11 |
| JP3793915B2 true JP3793915B2 (ja) | 2006-07-05 |
Family
ID=18915562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001055365A Expired - Fee Related JP3793915B2 (ja) | 2001-02-28 | 2001-02-28 | 液晶表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6704085B2 (ja) |
| JP (1) | JP3793915B2 (ja) |
| KR (1) | KR100401440B1 (ja) |
| CN (1) | CN1261805C (ja) |
| TW (1) | TW562982B (ja) |
Families Citing this family (82)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583846B1 (en) * | 1999-04-14 | 2003-06-24 | Hitachi, Ltd. | Liquid crystal display device with spacer covered with an electrode |
| JP3570974B2 (ja) | 2000-07-17 | 2004-09-29 | Ｎｅｃ液晶テクノロジー株式会社 | アクティブマトリクス型液晶表示装置 |
| JP3949897B2 (ja) * | 2001-01-29 | 2007-07-25 | 株式会社日立製作所 | 液晶表示装置 |
| KR100820646B1 (ko) * | 2001-09-05 | 2008-04-08 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치용 어레이기판과 그 제조방법 |
| JP2003140188A (ja) * | 2001-11-07 | 2003-05-14 | Hitachi Ltd | 液晶表示装置 |
| US6933528B2 (en) * | 2002-04-04 | 2005-08-23 | Nec Lcd Technologies, Ltd. | In-plane switching mode active matrix type liquid crystal display device and method of fabricating the same |
| JP4194362B2 (ja) * | 2002-12-19 | 2008-12-10 | 奇美電子股▲ふん▼有限公司 | 液晶表示セルおよび液晶ディスプレイ |
| US8125601B2 (en) | 2003-01-08 | 2012-02-28 | Samsung Electronics Co., Ltd. | Upper substrate and liquid crystal display device having the same |
| JP5350073B2 (ja) * | 2003-03-19 | 2013-11-27 | ゴールドチャームリミテッド | 液晶表示装置及びその製造方法 |
| JP4720970B2 (ja) * | 2003-03-19 | 2011-07-13 | 日本電気株式会社 | 液晶表示装置 |
| JP4316909B2 (ja) * | 2003-03-20 | 2009-08-19 | 三菱電機株式会社 | 液晶表示装置 |
| KR100929675B1 (ko) * | 2003-03-24 | 2009-12-03 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 |
| JP2004302466A (ja) * | 2003-03-29 | 2004-10-28 | Lg Philips Lcd Co Ltd | 水平電界印加型液晶表示装置及びその製造方法 |
| JP2004341465A (ja) | 2003-05-14 | 2004-12-02 | Obayashi Seiko Kk | 高品質液晶表示装置とその製造方法 |
| CN1303455C (zh) * | 2003-05-23 | 2007-03-07 | 统宝光电股份有限公司 | 改善图像品质的布局方法 |
| KR100741890B1 (ko) * | 2003-06-26 | 2007-07-23 | 엘지.필립스 엘시디 주식회사 | 횡전계 방식의 액정표시장치 및 그의 제조방법 |
| KR100675631B1 (ko) * | 2003-06-27 | 2007-02-01 | 엘지.필립스 엘시디 주식회사 | 횡전계방식 액정표시장치 및 그 제조방법 |
| KR100652215B1 (ko) * | 2003-06-27 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP4241238B2 (ja) * | 2003-08-29 | 2009-03-18 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| US7030706B2 (en) | 2003-12-05 | 2006-04-18 | Elite Semiconductor Memory Technology, Inc. | Self-calibratable oscillating device and method and ASIC thereof |
| JP4174428B2 (ja) * | 2004-01-08 | 2008-10-29 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置 |
| JP4176722B2 (ja) * | 2004-01-20 | 2008-11-05 | シャープ株式会社 | 表示素子および表示装置 |
| JP2005215341A (ja) * | 2004-01-29 | 2005-08-11 | Sharp Corp | 表示装置 |
| CN100451784C (zh) * | 2004-01-29 | 2009-01-14 | 夏普株式会社 | 显示装置 |
| JP4276965B2 (ja) * | 2004-02-04 | 2009-06-10 | シャープ株式会社 | 表示装置 |
| JP2005257883A (ja) * | 2004-03-10 | 2005-09-22 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| CN100447642C (zh) * | 2004-03-29 | 2008-12-31 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| KR100850613B1 (ko) | 2004-08-24 | 2008-08-05 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그것을 구비한 표시 장치 |
| JP4275038B2 (ja) * | 2004-09-01 | 2009-06-10 | シャープ株式会社 | アクティブマトリクス基板およびそれを備えた表示装置 |
| KR101107245B1 (ko) * | 2004-12-24 | 2012-01-25 | 엘지디스플레이 주식회사 | 수평 전계 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101125254B1 (ko) * | 2004-12-31 | 2012-03-21 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법 |
| KR101107270B1 (ko) * | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법 |
| JP4690057B2 (ja) * | 2005-01-17 | 2011-06-01 | Ｎｅｃ液晶テクノロジー株式会社 | 横電界型液晶表示装置 |
| JP5034162B2 (ja) * | 2005-03-23 | 2012-09-26 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
| KR20060106168A (ko) * | 2005-04-06 | 2006-10-12 | 삼성전자주식회사 | 액정표시장치 |
| JP4863101B2 (ja) * | 2005-06-17 | 2012-01-25 | Ｎｌｔテクノロジー株式会社 | アクティブマトリクス基板及びその製造方法 |
| KR101186865B1 (ko) * | 2005-06-18 | 2012-10-02 | 엘지디스플레이 주식회사 | 액정표시패널 |
| JP4929432B2 (ja) * | 2005-07-29 | 2012-05-09 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置及びその製造方法 |
| US8279388B2 (en) * | 2005-08-26 | 2012-10-02 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and a method for manufacturing the same |
| KR101189275B1 (ko) | 2005-08-26 | 2012-10-09 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US7338824B2 (en) * | 2005-09-09 | 2008-03-04 | Hannstar Display Corp. | Method for manufacturing FFS mode LCD |
| EP1793266B1 (en) | 2005-12-05 | 2017-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Transflective Liquid Crystal Display with a Horizontal Electric Field Configuration |
| KR20080080313A (ko) * | 2006-01-30 | 2008-09-03 | 샤프 가부시키가이샤 | 박막 트랜지스터 및 그것을 구비한 액티브 매트릭스 기판과표시 장치 |
| JP2007212706A (ja) * | 2006-02-09 | 2007-08-23 | Epson Imaging Devices Corp | 液晶表示装置 |
| JP4858820B2 (ja) | 2006-03-20 | 2012-01-18 | 日本電気株式会社 | アクティブマトリクス基板及び液晶表示装置並びにその製造方法 |
| JP4622917B2 (ja) * | 2006-03-30 | 2011-02-02 | エプソンイメージングデバイス株式会社 | 液晶パネル用アレイ基板および液晶パネル |
| JP4884820B2 (ja) * | 2006-04-12 | 2012-02-29 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| TWI839708B (zh) | 2006-05-16 | 2024-04-21 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置 |
| JP5061505B2 (ja) * | 2006-05-25 | 2012-10-31 | 日本電気株式会社 | 横電界方式のアクティブマトリクス型液晶表示装置 |
| KR101293950B1 (ko) * | 2006-06-30 | 2013-08-07 | 삼성디스플레이 주식회사 | 표시기판 및 이를 갖는 표시패널 |
| JP4867807B2 (ja) * | 2007-06-18 | 2012-02-01 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
| JP5488950B2 (ja) * | 2008-06-26 | 2014-05-14 | Ｎｌｔテクノロジー株式会社 | 横電界方式のアクティブマトリクス型液晶表示装置 |
| US8664097B2 (en) * | 2010-09-13 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP5351118B2 (ja) * | 2010-10-05 | 2013-11-27 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| JP5278777B2 (ja) * | 2010-11-09 | 2013-09-04 | Ｎｌｔテクノロジー株式会社 | 液晶表示装置 |
| JP2012118199A (ja) * | 2010-11-30 | 2012-06-21 | Panasonic Liquid Crystal Display Co Ltd | 液晶パネル、液晶表示装置、及びその製造方法 |
| US8659734B2 (en) | 2011-01-03 | 2014-02-25 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| KR101811358B1 (ko) * | 2011-01-03 | 2017-12-26 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| JP2012220575A (ja) * | 2011-04-05 | 2012-11-12 | Japan Display East Co Ltd | 液晶表示装置 |
| JP5797956B2 (ja) * | 2011-07-13 | 2015-10-21 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN102253544A (zh) * | 2011-07-29 | 2011-11-23 | 南京中电熊猫液晶显示科技有限公司 | 液晶显示装置 |
| KR101974059B1 (ko) * | 2012-08-02 | 2019-05-02 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 이의 제조 방법 |
| CN103064224A (zh) | 2013-01-28 | 2013-04-24 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
| KR20140102983A (ko) * | 2013-02-15 | 2014-08-25 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR102045504B1 (ko) * | 2013-03-27 | 2019-11-18 | 삼성디스플레이 주식회사 | 액정표시장치 및 이의 제조 방법 |
| CN104122728B (zh) * | 2013-05-09 | 2017-07-07 | 深超光电（深圳）有限公司 | 液晶显示器的阵列基板及其制造方法 |
| CN103325794A (zh) * | 2013-05-30 | 2013-09-25 | 合肥京东方光电科技有限公司 | 一种阵列基板、显示装置及阵列基板的制作方法 |
| KR102095027B1 (ko) * | 2013-07-12 | 2020-04-16 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| JP5635166B2 (ja) * | 2013-08-22 | 2014-12-03 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| KR102063987B1 (ko) * | 2013-09-02 | 2020-01-08 | 엘지디스플레이 주식회사 | 액정표시장치 |
| TW201510629A (zh) * | 2013-09-13 | 2015-03-16 | Wintek Corp | 液晶顯示裝置 |
| CN105022184A (zh) * | 2014-04-17 | 2015-11-04 | 株式会社日本显示器 | 显示装置 |
| US10073306B2 (en) * | 2014-04-25 | 2018-09-11 | Sharp Kabushiki Kaisha | LCD device |
| JP6367001B2 (ja) * | 2014-05-26 | 2018-08-01 | 株式会社ジャパンディスプレイ | 表示装置及び液晶表示装置 |
| JP2015230607A (ja) * | 2014-06-05 | 2015-12-21 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102175812B1 (ko) * | 2014-06-20 | 2020-11-09 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR102269080B1 (ko) * | 2015-01-23 | 2021-06-24 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| US9910530B2 (en) * | 2015-02-27 | 2018-03-06 | Panasonic Liquid Crystal Display Co., Ltd. | Display panel with touch detection function |
| CN105652496B (zh) * | 2016-01-25 | 2018-03-09 | 武汉华星光电技术有限公司 | 一种阵列基板及触摸屏 |
| TWI588811B (zh) * | 2016-02-26 | 2017-06-21 | 瀚宇彩晶股份有限公司 | 驅動電路和顯示裝置 |
| CN107134264B (zh) | 2016-02-26 | 2020-08-14 | 瀚宇彩晶股份有限公司 | 驱动电路和显示装置 |
| CN112466893B (zh) * | 2020-11-30 | 2022-11-08 | 成都中电熊猫显示科技有限公司 | 阵列基板的制作方法、阵列基板及显示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0916992B1 (en) * | 1992-09-18 | 2003-11-26 | Hitachi, Ltd. | A liquid crystal display device |
| TW262553B (ja) * | 1994-03-17 | 1995-11-11 | Hitachi Seisakusyo Kk | |
| TW354380B (en) * | 1995-03-17 | 1999-03-11 | Hitachi Ltd | A liquid crystal device with a wide visual angle |
| KR100251512B1 (ko) * | 1997-07-12 | 2000-04-15 | 구본준 | 횡전계방식 액정표시장치 |
| JP3127894B2 (ja) * | 1998-07-24 | 2001-01-29 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
-
2001
- 2001-02-28 JP JP2001055365A patent/JP3793915B2/ja not_active Expired - Fee Related
- 2001-08-27 TW TW090121073A patent/TW562982B/zh not_active IP Right Cessation
- 2001-08-30 CN CNB011251522A patent/CN1261805C/zh not_active Expired - Fee Related
- 2001-08-30 KR KR10-2001-0052738A patent/KR100401440B1/ko active IP Right Grant
- 2001-08-31 US US09/943,141 patent/US6704085B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW562982B (en) | 2003-11-21 |
| CN1373389A (zh) | 2002-10-09 |
| US6704085B2 (en) | 2004-03-09 |
| KR20020070067A (ko) | 2002-09-05 |
| JP2002258321A (ja) | 2002-09-11 |
| KR100401440B1 (ko) | 2003-10-17 |
| CN1261805C (zh) | 2006-06-28 |
| US20020149729A1 (en) | 2002-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3793915B2 (ja) | 液晶表示装置 | |
| US8111363B2 (en) | Liquid crystal display device and fabricating method thereof | |
| JP3695393B2 (ja) | 液晶表示装置 | |
| JP4619997B2 (ja) | 液晶表示装置とその製造方法 | |
| US7894032B2 (en) | Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode | |
| TWI464882B (zh) | 薄膜電晶體基板及其製造方法 | |
| US6911668B2 (en) | Array substrate for in-plane switching mode liquid crystal display device | |
| US20060203151A1 (en) | In-plane switching mode liquid crystal display device and fabrication method thereof | |
| JP2008180928A (ja) | 液晶表示装置及びその製造方法 | |
| WO2006022259A1 (ja) | アクティブマトリクス基板およびそれを備えた表示装置 | |
| JP2001343669A (ja) | 液晶表示装置 | |
| KR101338109B1 (ko) | 액정표시소자 | |
| US7894010B2 (en) | Liquid crystal display panel and method for fabricating the same | |
| JP5171412B2 (ja) | 液晶表示装置及び電子機器 | |
| US7990510B2 (en) | Liquid crystal display device | |
| KR20040050237A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR101423909B1 (ko) | 표시 기판 및 이를 구비하는 액정 표시 장치 | |
| KR19990012990A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| JP5275650B2 (ja) | 液晶表示装置 | |
| KR101136207B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR100778837B1 (ko) | Ｔｆｔ액정패널의 제조방법 | |
| US9128313B2 (en) | Method of manufacturing liquid crystal display | |
| KR20040084597A (ko) | 수평 전계 인가형 액정 표시 장치 및 그 제조 방법 | |
| JPH0588159A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060307 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060329 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |