[go: up one dir, main page]

KR101293950B1 - 표시기판 및 이를 갖는 표시패널 - Google Patents

표시기판 및 이를 갖는 표시패널 Download PDF

Info

Publication number
KR101293950B1
KR101293950B1 KR1020060060450A KR20060060450A KR101293950B1 KR 101293950 B1 KR101293950 B1 KR 101293950B1 KR 1020060060450 A KR1020060060450 A KR 1020060060450A KR 20060060450 A KR20060060450 A KR 20060060450A KR 101293950 B1 KR101293950 B1 KR 101293950B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
substrate
wiring
gate wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060060450A
Other languages
English (en)
Other versions
KR20080001957A (ko
Inventor
김동규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020060060450A priority Critical patent/KR101293950B1/ko
Priority to US11/736,256 priority patent/US7973754B2/en
Priority to CN2007101030574A priority patent/CN101097372B/zh
Priority to JP2007137438A priority patent/JP5259122B2/ja
Publication of KR20080001957A publication Critical patent/KR20080001957A/ko
Application granted granted Critical
Publication of KR101293950B1 publication Critical patent/KR101293950B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

신호지연을 감소시켜 화질을 향상시키는 표시기판 및 이를 갖는 표시패널이 개시된다. 하부 기판에는 매트릭스 형태로 배열되는 단위 화소영역들이 정의된다. 게이트 배선은 단위 화소영역들 사이로 연장되며, 데이터 배선은 게이트 배선과 교차하며 단위 화소영역들 사이로 연장된다. 화소 전극은 단위 화소영역 내에 배치되며, 게이트 배선 및 데이터 배선과 전기적으로 연결된 스위칭 소자의 출력 전극과 전기적으로 연결된다. 쉴딩 전극은 게이트 배선 및 데이터 배선의 상부에 형성된다. 쉴딩 전극에는 게이트 배선의 일부를 노출시키는 개구가 형성된다. 상부 기판에 형성된 공통 전극에는 쉴딩 전극에 형성된 개구에 대응하여 개구가 형성된다. 따라서, 게이트 배선에 형성되는 기생 캐패시터가 감소되어 게이트 신호지연이 감소된다.
Figure R1020060060450
게이트, 신호지연, 기생 캐패시터, 쉴딩 전극, 개구

Description

표시기판 및 이를 갖는 표시패널{DISPLAY SUBSTRATE AND DISPLAY PANEL HAVING THE SAME}
도 1은 본 발명의 일 실시예에 따른 표시기판의 평면도이다.
도 2는 도 1에 도시된 표시기판을 I-I' 선을 따라 절단한 단면도이다.
도 3은 도 1에 도시된 표시기판을 II-II' 선을 따라 절단한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 5는 도 4에 도시된 표시패널 중 제2 기판의 평면도이다.
도 6은 도 4에 도시된 표시패널을 III-III' 선을 따라 절단한 단면도이다.
도 7은 도 4에 도시된 표시패널을 IV-IV' 선을 따라 절단한 단면도이다.
도 8은 도 4에 도시된 제1 영역의 확대도이다.
도 9는 도 4에 도시된 표시패널을 V-V' 선을 따라 절단한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 표시기판 110 : 베이스 기판
120 : 게이트 절연막 130 : 패시베이션막
140 : 유기절연막 GL : 게이트 배선
DL : 데이터 배선 STL : 스토리지 배선
TFT : 박막트랜지스터 PE : 화소전극
SPE : 서브 전극 OP : 개구
500 : 표시패널 620 : 칼라필터
630 : 오버코팅층 640 : 공통전극
BM : 광차단 패턴 DDP : 도메인 분할 패턴
본 발명은 표시기판 및 이를 갖는 표시패널에 관한 것이다. 보다 상세하게는, 게이트 신호지연을 완화시키는 표시기판 및 이를 갖는 표시패널에 관한 것이다.
일반적으로, 액정 표시패널은 박막 트랜지스터(thin film transistor)들과 화소 전극들을 갖는 어레이 기판, 컬러필터들과 공통 전극을 갖는 컬러필터 기판 및 어레이 기판과 컬러필터 기판 사이에 개재된 액정층을 포함한다. 여기서, 어레이 기판은 서로 수직하게 교차되어 복수의 단위화소들을 정의하는 게이트 배선들 및 데이터 배선들을 더 포함하고, 박막 트랜지스터들 및 화소 전극들은 일반적으로 단위화소들 내에 형성된다.
액정 표시패널에 표시되는 영상의 화질은 게이트 배선 및 데이터 배선에 인가되는 신호들의 정상적인 소통에 크게 영향을 받는다.
특히, 액정 표시패널의 화면이 대형화되는 경우, 게이트 신호배선의 길이가 증가하여 시정수가 증가하고, 고해상도가 되면 박막트랜지스터의 턴온 시간은 상대 적으로 줄어든다. 따라서, 대형 및 고해상도 액정 표시패널일수록 게이트 신호배선의 시정수가 충분히 작지 않으면 게이트 신호지연이 증가하고, 게이트 IC의 출력이 불충분하게 되는 문제점이 있다. 액정 표시패널의 화면이 대형화되고 고해상도의 화질이 요구됨에 따라, 종래의 60Hz 구동에서 120Hz의 신호주파수로 영상을 표시하는 구동방식을 사용하는 경우, 게이트 신호지연이 더욱 문제가 된다.
게이트 신호지연은 게이트 배선의 저항이 클수록, 게이트 배선에 형성되는 기생 캐패시터가 클수록 증가한다. 따라서, 게이트 신호지연을 감소시키기 위해서 게이트 배선의 재질로 저저항 메탈에 대한 연구가 계속되고 있고, 기생 캐패시터의 발생을 억제하는 설계가 이루어지고 있다.
한편, 최근에는 액정 표시패널의 측면 시야각을 향상시키기 위해 화소 전극을 패터닝하여 단위 화소영역을 복수 개의 도메인들로 분할하는 PVA모드 및 패터닝된 화소 전극을 전기적으로 서로 분리된 서브 전극들로 분할하는 SPVA모드의 액정 표시패널이 개발된 바 있다. 특히, SPVA 모드에서 하나의 단위 화소영역에 형성된 서브 전극들이 서로 다른 게이트 배선에 연결된 경우, 게이트 신호지연은 정상적 영상표시에 크게 장애가 된다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 게이트 배선에 형성되는 캐패시터 용량을 감소시켜 신호지연을 감소시킨 표시기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시기판을 포함하는 표시패널을 제공하는 것이 다.
상기한 본 발명의 목적을 실현하기 위하여 일 실시예에 따른 표시기판은 베이스 기판, 게이트 배선, 데이터 배선, 화소 전극 및 쉴딩 전극을 포함한다. 베이스 기판에는 매트릭스 형태로 배열되는 단위 화소영역들이 정의된다. 게이트 배선은 단위 화소영역들 사이로 연장되며, 데이터 배선은 게이트 배선과 교차하며 단위 화소영역들 사이로 연장된다. 화소 전극은 단위 화소영역 내에 배치되며, 게이트 배선 및 데이터 배선과 전기적으로 연결된 스위칭 소자의 출력 전극과 전기적으로 연결된다. 쉴딩 전극은 게이트 배선 및 데이터 배선의 상부에 형성된다. 쉴딩 전극에는 게이트 배선의 일부를 노출시키는 개구가 형성된다.
쉴딩 전극은 화소 전극과 동일한 층에 동일한 물질로 형성된다. 개구로 인해 형성된 쉴딩 전극의 내측 에지는 게이트 배선과 오버랩된다. 쉴딩 전극은 게이트 배선보다 큰 폭을 갖고 게이트 배선을 커버하며, 화소 전극과 이격되도록 배치된다. 게이트 배선의 폭 및 데이터 배선의 폭은 상호 교차하는 교차부에서 감소한다. 화소 전극에는 도메인 분할패턴이 형성된다.
상기한 본 발명의 다른 목적을 실현하기 위하여, 일 실시예에 따른 표시패널은 제1 기판, 제2 기판 및 제1 기판과 제2 기판의 사이에 개재된 액정층을 포함한다. 제1 기판은 하부 기판 상에 배치된 게이트 배선과, 게이트 배선과 교차하는 데이터 배선과, 게이트 배선과 데이터 배선에 의해 정의되는 단위 화소영역 내에 배치된 화소 전극과, 게이트 배선 및 데이터 배선을 화소 전극에 스위칭 시키는 스위 칭 소자와, 쉴딩 전극을 포함한다. 쉴딩 전극은 게이트 배선 및 데이터 배선의 상부에 형성되며, 쉴딩 전극에는 게이트 배선을 일부 노출시키는 제1 개구가 형성된다. 제2 기판은 하부 기판과 대향하는 상부 기판과, 화소 전극에 대향하여 상부 기판에 형성된 공통 전극을 포함한다.
일 실시예에서, 제1 기판은 게이트 배선, 데이터 배선 및 스위칭 소자를 커버하는 보호절연막을 더 포함한다. 화소 전극 및 쉴딩 전극은 보호절연막 상에 형성된다. 제1 개구로 인해 형성된 쉴딩 전극의 내측 에지는 게이트 배선과 오버랩되며, 쉴딩 전극의 외측 에지는 화소 전극의 에지와 게이트 배선의 에지의 사이에 배치된다. 공통 전극에는 제1 개구에 대응하는 제2 개구가 형성된다. 제2 개구로 인해 형성된 공통 전극의 내측 에지는 쉴딩 전극의 내측 에지와 외측 에지의 사이에 배치된다. 제2 기판은 광차단패턴, 칼라필터 및 오버코팅막을 더 포함한다. 광차단패턴은 게이트 배선, 데이터 배선 및 스위칭 소자에 대응하여 상부 기판에 형성된다. 칼라필터는 단위 화소영역에 대응하여 형성된다. 보호막은 광차단패턴과 칼라필터를 커버하며, 공통 전극은 보호막 상에 형성된다. 화소 전극에는 제1 도메인 분할패턴이 형성되고, 공통 전극에는 상기 제1 도메인 분할패턴과 엇갈리게 배치되는 제2 도메인 분할패턴이 형성된다.
상기 표시기판 및 이를 갖는 표시패널에 따르면, 대형 및 고해상도를 갖는 표시패널에서 게이트 지연을 감소시켜 양질의 영상을 구현할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
표시기판
도 1은 본 발명의 일 실시예에 따른 표시기판의 평면도이다. 도 2는 도 1에 도시된 표시기판을 I-I' 선을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 표시기판(100)은 베이스 기판(110), 게이트 배선(GL), 데이터 배선(DL1, DL2), 화소 전극(PE) 및 쉴딩 전극(SC)을 포함한다.
베이스 기판(110)은 광학적으로 등방성을 갖는 유리로 이루어진다. 베이스 기판(110)에는 매트릭스 형태로 배열되는 단위 화소영역들이 정의된다. 단위 화소영역들은 매트릭스 형태 및 모자이크 형태 등 일정한 배열 방식을 따라 배치된다.
게이트 배선(GL)들은 베이스 기판(110) 상에서 단위 화소영역들 사이로 연장된다. 데이터 배선(DL1, DL2)들은 게이트 배선(GL)들과 절연된 채로 게이트 배선(GL)들이 형성된 베이스 기판(110) 상에 배치된다. 데이터 배선(DL1, DL2)들은 게이트 배선(GL)들과 교차하며 단위 화소영역들의 사이로 연장된다. 게이트배선(GL)은 알루미늄(Al), 몰리브덴(Mo), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W), 크롬(Cr) 및 은(Ag) 등으로 이루어질 수 있다.
게이트 배선(GL)에 인가되는 제어신호가 지연되는 신호지연을 감소시키기 위해서 게이트 배선(GL)은 저항값이 작은 메탈로 이루어지는 것이 바람직하며, 게이트 배선(GL)의 단면적이 큰 것이 바람직하다. 그러나, 게이트 배선(GL)의 선폭이 너무 크면 단위 화소영역의 개구율이 감소되며, 게이트 배선(GL)의 두께가 너무 두꺼우면 게이트 배선(GL)의 상부에 형성되는 다른 층들의 형성이 용이하지 못하게 된다. 본 실시예에서, 게이트 배선(GL)은 제1 폭을 갖는다.
각 단위 화소영역들에는 박막트랜지스터가 형성된다. 박막트랜지스터는 게이트 배선(GL) 및 데이터 배선(DL1, DL2)과 전기적으로 연결된다. 각 박막트랜지스터는 각 게이트 배선(GL) 또는 각 데이터 배선(DL1, DL2)을 따라 배치되며, 게이트 배선(GL) 및 데이터 배선(DL1, DL2)과 전기적으로 연결되어, 게이트 배선(GL)으로부터 인가된 제어신호에 따라 데이터 배선(DL1, DL2)으로부터 인가된 화소전압을 출력한다.
본 실시예에서, 하나의 단위 화소영역에는 1 개의 게이트 배선(GL)과 2 개의 데이터 배선(DL1, DL2)들이 관련된다. 따라서, 단위 화소영역을 중심으로 박막트랜지스터를 설명한다. 단위 화소영역에 연관된 2 개의 데이터 배선(DL1, DL2)들을 각각 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2)으로 정의한다. 제1 데이터 배선(DL1)과 연결된 박막트랜지스터를 제1 박막트랜지스터(TFT1)로, 제2 데이터 배선(DL2)과 연결된 박막트랜지스터를 제2 박막트랜지스터(TFT2)로 각각 정의한다. 제1 및 제2 박막트랜지스터들(TFT1, TFT2)의 층상 구조는 동일하므로, 도 1 및 도 2에 도시된 제1 박막트랜지스터(TFT1)를 중심으로 층상 구조를 설명한다.
제1 박막트랜지스터(TFT1)는, 도 1 및 도 2에 도시된 바와 같이, 제1 게이트 전극(GE1), 게이트 절연막(120), 제1 액티브층(AL1), 제1 오믹콘택층(OL1), 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함한다.
제1 게이트 전극(GE1)은 게이트 배선(GL)으로부터 돌출된다. 게이트 절연막(120)은 게이트 배선(GL)들이 형성된 베이스 기판(110) 상에 형성된다. 제1 액티브층(AL1)은, 예를 들어, 아몰퍼스실리콘과 같은 반도체로 이루어지며, 제1 게이트 전극(GE1)에 대응하는 게이트 절연막(120) 상에 형성된다.
제1 소스 전극(SE1)은 제1 데이터 배선(DL1) 중 제1 액티브층(AL1)과 오버랩 되는 부분이며, 일례로 U-자 형상을 갖는다. 제1 드레인 전극(DE1)은 제1 소스 전극(SE1)과 동일한 층으로 제1 소스 전극(SE1)으로부터 이격되게 형성된다. 제1 드레인 전극(DE1)은 일례로, U-자 형상 갖는 제1 소스 전극(SE1)의 중간에 배치된다. 따라서, 제1 드레인 전극(DE1)은 제1 액티브층(AL1)과 일부 오버랩되며, 제1 데이터 배선(DL1)을 따라 연장된다. 제1 오믹콘택층(OL1)은, 예를 들어, n-type으로 도핑된 아몰퍼스실리콘으로 이루어지며, 제1 액티브층(AL1)과 제1 소스 전극(SE1) 사이 및 제1 액티브층(AL1)과 제1 드레인 전극(DE1) 사이에 각각 형성된다.
표시기판(100)은 패시베이션층(130) 및 보호절연막(140)을 더 포함한다.
패시베이션층(130)은 제1 박막트랜지스터(TFT1), 제2 박막트랜지스터(TFT2), 제1 데이터 배선(DL1), 제2 데이터 배선(DL2) 및 게이트 절연막(120)을 커버한다.
보호절연막(140)은 패시베이션층(130) 상에 형성되어 표면을 평탄화시킨다. 본 실시예에서 보호절연막(140)은 베이스 기판(110)에 입사한 광의 색상을 그대로 유지시키는 유기절연막(140)이다. 이와 다른 실시예에서, 보호절연막(140)은 단위 화소영역별로 서로 다른 색상을 갖는 칼라필터일 수 있다. 여기서, 패시베이션층(130) 및 보호절연막(140) 중 어느 하나는 생략될 수 있다.
화소 전극(PE)은 유기절연막(140) 상의 단위 화소영역에 형성된다. 화소 전극(PE)은 투명한 도전성 물질로 이루어지며, 일례로 산화주석인듐(Indium Tin Oxide, ITO), 산화아연인듐(Indium Zinc Oxide, IZO), 아몰퍼스 산화주석인 듐(amorphous Indium Tin Oxide, a-ITO) 등으로 이루어진다.
본 실시예에서, 화소 전극(PE)은 전기적으로 서로 분리된 제1 서브 전극(SPE1) 및 제2 서브 전극(SPE2)을 포함한다. 제1 서브 전극(SPE1) 및 제2 서브 전극(SPE2)에는 도메인 분할패턴(DDP)이 형성된다. 본 실시예에서 도메인 분할패턴(DDP)은 제1 서브 전극(SPE1) 및 제2 서브 전극(SPE2)의 일부가 V 자 형상으로 제거된 개구패턴이다. 이와 다른 실시예에서, 도메인 분할패턴(DDP)은 돌기패턴일 수 있다.
제1 서브 전극(SPE1)은 유기절연막(140)에 형성된 제1 콘택홀(142)을 통해 제1 드레인 전극(DE1)과 전기적으로 연결되고, 제2 서브 전극(SPE2)은 제2 콘택홀(144)을 통해 제2 드레인 전극(DE2)과 전기적으로 연결된다.
표시기판(100)은 스토리지 배선(STL)을 더 포함한다. 스토리지 배선(STL)은 게이트 배선(GL)들과 동일한 층에 형성되며, 게이트 배선(GL)과 나란하게 단위 화소영역을 가로지르도록 배치된다. 스토리지 배선(STL) 중 단위 화소영역 내에 대응하는 부분은 그 폭이 증가하여 스토리지 전극(STE)을 형성한다.
도 3은 도 1에 도시된 표시기판을 II-II' 선을 따라 절단한 단면도이다.
도 1, 도 2 및 도 3을 참조하면, 쉴딩 전극(SC)은 화소 전극(PE)과 동일하게 유기절연막(140) 상에 화소 전극(PE)과 동일한 물질로 형성된다. 쉴딩 전극(SC)은 단위 화소영역들의 사이에 대응하여 형성된다. 따라서, 쉴딩 전극(SC)은 게이트 배선(GL)들 및 데이터 배선(DL1, DL2)들의 상부에 형성된다. 게이트 배선(GL)에 대응하는 쉴딩 전극(SC)은 게이트 배선(GL)의 제1 폭(W1)보다 큰 제2 폭(W2)을 갖고 게 이트 배선(GL)을 완전히 커버한다. 쉴딩 전극(SC)의 외측 에지는 화소 전극(PE)의 에지와 게이트 배선(GL)의 에지의 사이에 배치된다.
본 실시예에서 게이트 배선(GL)과 화소 전극(PE) 및 데이터 배선(DL1, DL2)과 화소 전극(PE)은 평면도 상에서 오버랩 되지 않지만, 수 내지 수십 마이크로 스케일로 근접하여 형성된다. 따라서, 게이트 절연막(120), 패시배이션막(130) 및 유기절연막(140)을 유전체로 하여 게이트 배선(GL)과 화소 전극(PE) 사이에는 제1 기생 캐패시터가 형성되며, 데이터 배선(DL1, DL2)과 화소 전극(PE) 사이에는 제2 기생 캐패시터가 형성된다.
쉴딩 전극(SC)은 게이트 배선(GL) 및 데이터 배선(DL1, DL2)의 직상부에 형성되기 때문에, 쉴딩 전극(SC)과 게이트 배선(GL) 및 쉴딩 전극(SC)과 데이터 배선(DL1, DL2) 사이에는 제3 기생 캐패시터가 형성된다. 제3 기생 캐패시터가 형성되는 경우 제1 기생 캐패시터 및 제2 기생 캐패시터의 크기가 극히 작아진다. 따라서, 제1 기생 캐패시터 및 제2 기생 캐패시터로 인해 화소 전극(PE)에 인가되는 화소전압이 왜곡되는 정도, 게이트 신호지연 및 데이터 신호가 왜곡되는 정도가 감소된다.
한편, 게이트 신호지연을 감소시키기 위해서는 게이트 배선(GL)에 형성되는 기생 캐패시터가 작을수록 바람직하다. 따라서, 제3 기생 캐패시터 또한 감소시키는 것이 바람직하다.
본 실시예에서, 게이트 배선(GL)의 상부에 형성된 쉴딩 전극(SC)에는 쉴딩 전극(SC)의 일부가 제거된 개구(OP)가 형성된다. 개구(OP)는 게이트 배선(GL)을 따 라 길게 연장되며, 게이트 배선(GL)의 제1 폭(W1)보다 작은 제3 폭(W3)을 갖는다. 개구(OP)는 게이트 배선(GL)에 완전히 오버랩되도록 형성된다. 즉, 개구(OP)로 인해 형성된 쉴딩 전극(SC)의 내측 에지는 게이트 배선(GL)과 오버랩된다. 따라서, 쉴딩 전극(SC)에 개구(OP)가 형성되더라도, 쉴딩 전극(SC)의 일부는 게이트 배선(GL)과 오버랩되기 때문에 제3 기생 캐패시터가 형성되며, 그 결과, 제1 기생 캐패시터 및 제2 기생 캐패시터가 형성되는 것을 차단하는 효과는 여전히 남게된다.
한편, 쉴딩 전극(SC)과 게이트 배선(GL)의 오버랩 되는 면적이 클수록, 쉴딩 전극(SC)과 게이트 배선(GL) 간의 이격 간격이 작을 수록 및 게이트 절연막(120), 패시배이션막 및 유기절연막(140)의 유전율이 클수록 제3 기생 캐패시터가 증가한다.
본 실시예에서, 쉴딩 전극(SC)에 형성되는 개구(OP)로 인해 제3 기생 캐패시터는 크게 감소된다. 또한, 게이트 배선(GL)의 선폭을 증가시켜도 쉴딩 전극(SC)에 형성된 개구(OP)로 인해 제3 기생 캐패시터는 거의 증가하지 않는다. 따라서, 게이트 배선(GL)의 선폭을 증가시켜 게이트 배선(GL)의 저항을 감소시킬 수 있고, 쉴딩 전극(SC)에 형성된 개구(OP)로 인해 제3 기생 캐패시터가 감소되어 게이트 신호지연을 감소시킬 수 있다.
표시패널
도 4는 본 발명의 일 실시예에 따른 표시패널의 평면도이다.
도 4를 참조하면, 표시패널(500)은 제1 기판(501), 제2 기판(601) 및 제1 기판과 제2 기판(601)의 사이에 개재된 액정층(LC)을 포함한다. 제1 기판(501)은 도 1 내지 도 3에 도시된 표시기판(100)과 실질적으로 동일하다.
따라서, 단위 화소영역을 기준으로 관찰하면, 제1 기판(501)은 하부 기판(510)과, 하부 기판(510) 상에 배치된 게이트 배선(GL)과, 게이트 배선(GL)과 교차하는 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2)과, 게이트 배선(GL), 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2)에 의해 정의되는 상기 단위 화소영역 내에 배치된 화소 전극(PE)과, 게이트 배선(GL), 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2)을 화소 전극(PE)에 스위칭 시키는 제1 박막트랜지스터(TFT1) 및 제2 박막트랜지스터(TFT2)와, 패시패이션막(530)과, 패시배이션막(530)을 커버하는 유기절연막(540)과, 유기절연막(540) 상에 형성된 화소 전극(PE)과 동일한 물질로 유기절연막(540) 상에 단위 화소영역들 사이에 형성된 쉴딩 전극(SC)을 포함한다.
쉴딩 전극(SC)은 게이트 배선(GL), 제1 데이터 배선(DL1) 및 제2 데이터 배선(DL2)의 상부에 형성되며, 게이트 배선(GL)에 대응하는 쉴딩 전극(SC)에는 제1 개구(OP1)가 형성된다.
하부 기판(510), 화소 전극(PE)에 형성된 제1 도메인 분할패턴(DDP1) 및 쉴딩 전극(SC)에 형성된 제1 개구(OP1)는 도 1 내지 도 3에 도시된 베이스 기판(110), 도메인 분할패턴(DDP) 및 개구(OP)에 각각 대응한다.
도 5는 도 4에 도시된 표시패널 중 제2 기판의 평면도이다. 도 6은 도 4에 도시된 표시패널을 III-III' 선을 따라 절단한 단면도이다. 도 7은 도 4에 도시된 표시패널을 IV-IV' 선을 따라 절단한 단면도이다.
도 5, 도 6 및 도 7을 참조하면, 제2 기판(601)은 하부 기판(510)과 대향하 는 상부 기판(610), 광차단패턴(BM), 칼라필터(620), 오버코팅막(630) 및 공통 전극(640)을 포함한다.
광차단패턴(BM)은 하부 기판(510)과 대향하는 상부 기판(610)의 일면에 형성된다. 광차단패턴(BM)은 단위 화소영역들 간의 경계영역, 제1 박막트랜지스터(TFT1), 제2 박막트랜지스터(TFT2), 게이트 배선(GL), 제1 데이터 배선(DL1), 제2 데이터 배선(DL2) 및 스토리지 배선(STL)을 커버한다. 광차단패턴(BM)은 단위 화소영역에 대응하는 형상을 갖는 개구부를 정의한다. 광차단패턴(BM)은 유기물로 이루어지는 것이 바람직하지만, 크롬(Cr)과 같은 무기물로 이루어질 수 있다.
칼라필터(620)는 상기 개구부에 형성되며, 광차단패턴(BM)과 일부 오버랩된다. 칼라필터(620)는 적색 칼라필터, 녹색 칼라필터 및 청색 칼라필터들 중 어느 하나이다. 적색 칼라필터, 녹색 칼라필터 및 청색 칼라필터들은 스트라이프 타입 및 모자이크 타입 등 소정의 배열 방식을 따라 배열된다.
본 실시예와 달리, 패시배이션막(530) 상에 형성된 유기절연막(540)을 대체하여 칼라필터(620)를 제1 기판(501) 상에 형성하는 경우, 제2 기판(601) 상에 컬러필터는 생략된다.
오버코팅막(630)은 칼라필터(620) 및 광차단패턴(BM)을 커버하여 보호하며, 제2 기판(601)의 표면을 평탄화시킨다. 오버코팅막(630)은 투명한 유기물로 이루어지는 것이 바람직하다.
공통 전극(640)은 오버코팅막(630) 상에 화소 전극(PE)과 동일한 재질로 형성된다. 공통 전극(640)에는 단위 화소영역에 대응하여 제2 도메인 분할패 턴(DDP2), 예를 들어, 개구패턴이 형성된다. 제1 도메인 분할패턴(DDP1)과 제2 도메인 분할패턴(DDP2)은 서로 엇갈리게 배치된다. 그 결과, 단위 화소영역은 복수 개의 도메인들로 분할된다. 여기서, 도메인은 액정의 배열 방향이 불연속적으로 변하는 위치를 경계로 하여 구분되는 영역으로 정의된다.
한편, 게이트 배선(GL)과 공통 전극(640)이 오버랩 되는 경우, 게이트 배선(GL)에 제4 기생 캐패시터가 형성되고, 제4 기생 캐패시터는 게이트 신호지연을 증가시킨다. 본 실시예에서는 게이트 배선(GL)과 공통 전극(640) 간의 오버랩 되는 면적을 감소시키기 위해, 게이트 배선(GL)에 대응하는 공통 전극(640)의 일부가 제거되어 제2 개구(OP2)가 형성된다. 제2 개구(OP2)는 쉴딩 전극(SC)에 형성된 제1 개구(OP1)에 대응한다.
액정층(LC)은, 도 6에 도시된 바와 같이, 제1 기판(501)과 제2 기판(601)의 사이에 개재된다. 서로 이웃한 도메인들에서 액정층(LC)이 포함하는 액정분자들은 각각 서로 다른 방향으로 배열된다. 이에 따라, 하나의 단위 화소영역으로부터 출사되는 광의 시야각이 증가된다.
도 8은 도 4에 도시된 제1 영역의 확대도이다. 도 9는 도 4에 도시된 V-V' 선을 따라 절단한 단면도이다.
도 8 및 도 9를 참조하면, 게이트 배선(GL)을 제1 폭(W1)을 갖는다. 게이트 배선(GL)을 커버하는 쉴딩 전극(SC)은 제1 폭(W1)보다 큰 제2 폭(W2)을 갖고, 화소 전극(PE)과 이격된다. 따라서, 쉴딩 전극(SC)의 외측 에지는 화소 전극(PE)의 에지와 게이트 배선(GL)의 에지의 사이에 배치된다.
게이트 배선(GL)에 대응하는 쉴딩 전극(SC)에는 게이트 배선(GL)을 따라 길게 연장되는 제1 개구(OP1)가 형성된다. 제1 개구(OP1)는 제1 폭(W1)보다 작은 제3 폭(W3)을 갖는다. 제1 개구(OP1)는 게이트 배선(GL)과 완전히 오버랩된다. 따라서, 제1 개구(OP1)로 인해 형성된 쉴딩 전극(SC)의 내측 에지는 게이트 배선(GL)에 오버랩된다.
제1 개구(OP1)가 형성됨으로 인해 쉴딩 전극(SC)과 게이트 전극 간에 형성되는 제3 기생 캐패시터는 크게 감소된다. 그러나, 제3 기생 캐패시터가 형성됨에 따라, 화소 전극(PE)과 게이트 배선(GL) 간에 제1 기생 캐패시터 형성이 억제되어 화소 전극(PE)에 인가되는 화소전압의 왜곡 및 게이트 신호지연이 감소된다.
한편, 전술한 바와 같이, 게이트 배선(GL)에 대응하는 공통 전극(640)에는 제2 개구(OP2)가 형성되어, 게이트 배선(GL)과 공통 전극(640) 간에 형성되는 제4 기생 캐패시터의 형성이 억제된다. 제4 기생 캐패시터가 형성되는 것을 억제하기 위하여, 공통 전극(640)과 게이트 배선(GL)은 오버랩되지 않는 것이 바람직하다.
본 실시예에서, 제2 개구(OP2)는 게이트 배선(GL)의 제1 폭(W1)보다 큰 제4 폭(W4)을 갖고, 게이트 배선(GL)을 따라 제1 개구(OP1)보다 길게 연장된다. 따라서, 평면도 상에서 제1 개구(OP1)는 제2 개구(OP2)의 내부에 배치되며, 제2 개구(OP2)로 인해 형성된 공통 전극(640)의 내측 에지는 게이트 배선(GL)의 에지와 쉴딩 전극(SC)의 외측 에지의 사이에 배치된다.
게이트 배선(GL)의 선폭을 증가시켜도 제1 개구(OP1)로 인해 제3 기생 캐패시터는 거의 증가하지 않으며, 제2 개구(OP2)로 인해 제4 기생 캐패시터의 형성은 억제된다.
이상에서 상세하게 설명한 바와 같이 본 발명에 따르면, 화소 전극과 게이트 배선 및 화소 전극과 데이터 배선 간에 신호의 간섭을 억제하기 위하여, 게이트 배선 및 데이터 배선의 상부에 화소 전극과 이격된 쉴딩 전극을 형성하는 표시패널에서, 게이트 배선에 대응하는 쉴딩 전극 및 공통 전극에 개구를 형성하여, 게이트 배선에 형성되는 기생 캐패시터의 크기를 크게 감소시킬 수 있다. 그 결과, 기생 캐패시터의 증가 없이 게이트 배선의 선폭을 증가시킬 수 있어 게이트 신호지연을 크게 감소시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (16)

  1. 매트릭스 형태로 배열되는 단위 화소영역들이 정의된 베이스 기판;
    상기 단위 화소영역들 사이로 연장된 게이트 배선;
    상기 게이트 배선과 교차하며 상기 단위 화소영역들 사이로 연장된 데이터 배선;
    상기 단위 화소영역 내에 배치되며, 상기 게이트 배선 및 데이터 배선과 전기적으로 연결된 스위칭 소자의 출력 전극과 전기적으로 연결된 화소 전극; 및
    상기 게이트 배선 및 데이터 배선의 상부에 형성되며, 상기 게이트 배선의 일부를 노출시키는 개구가 형성된 쉴딩 전극을 포함하고,
    상기 쉴딩 전극은 상기 화소 전극과 동일한 층에 형성되며, 상기 화소 전극과 동일한 물질로 이루어지는 것을 특징으로 하는 표시기판.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 상기 개구로 인해 형성된 상기 쉴딩 전극의 내측 에지는 상기 게이트 배선과 오버랩 되는 것을 특징으로 하는 표시기판.
  5. 제4항에 있어서, 상기 쉴딩 전극은 상기 게이트 배선보다 큰 폭을 갖고 상기 게이트 배선을 커버하며, 상기 화소 전극과 이격된 것을 특징으로 하는 표시기판.
  6. 제1항에 있어서, 상기 게이트 배선의 폭은 상기 데이터 배선과 교차하는 교차부에서 감소하는 것을 특징으로 하는 표시기판.
  7. 제1항에 있어서, 상기 데이터 배선의 폭은 상기 게이트 배선과 교차하는 교차부에서 감소하는 것을 특징으로 하는 표시기판.
  8. 제1항에 있어서, 상기 화소 전극에는 도메인 분할패턴이 형성된 것을 특징으로 하는 표시기판.
  9. 하부 기판 상에 배치된 게이트 배선과, 상기 게이트 배선과 교차하는 데이터 배선과, 상기 게이트 배선과 데이터 배선에 의해 정의되는 단위 화소영역 내에 배치된 화소 전극과, 상기 게이트 배선 및 데이터 배선을 상기 화소 전극에 스위칭 시키는 스위칭 소자와, 상기 게이트 배선 및 데이터 배선의 상부에 형성되며, 상기 게이트 배선을 일부 노출시키는 제1 개구가 형성된 쉴딩 전극을 포함하는 제1 기판;
    상기 하부 기판과 대향하는 상부 기판과, 상기 화소 전극에 대향하여 상기 상부 기판에 형성된 공통 전극을 포함하는 제2 기판; 및
    상기 제1 기판과 제2 기판의 사이에 배치된 액정층을 포함하고,
    상기 쉴딩 전극은 상기 화소 전극과 동일한 층에 형성되며, 상기 화소 전극과 동일한 물질로 이루어지는 것을 특징으로 하는 표시패널.
  10. 제9항에 있어서, 상기 제1 기판은 상기 게이트 배선, 데이터 배선 및 스위칭 소자를 커버하는 보호절연막을 더 포함하고,
    상기 화소 전극 및 쉴딩 전극은 상기 보호절연막 상에 형성된 것을 특징으로 하는 표시패널.
  11. 제10항에 있어서, 상기 제1 개구로 인해 형성된 상기 쉴딩 전극의 내측 에지는 상기 게이트 배선과 오버랩되며,
    상기 쉴딩 전극의 외측 에지는 상기 화소 전극의 에지와 상기 게이트 배선의 에지의 사이에 배치된 것을 특징으로 하는 표시패널.
  12. 제10항에 있어서, 상기 공통 전극에는 상기 제1 개구에 대응하는 제2 개구가 형성된 것을 특징으로 하는 표시패널.
  13. 제12항에 있어서, 상기 제2 개구로 인해 형성된 상기 공통 전극의 내측 에지는 상기 쉴딩 전극의 내측 에지와 외측 에지의 사이에 배치된 것을 특징으로 하는 표시패널.
  14. 제13항에 있어서, 상기 제2 기판은
    상기 게이트 배선, 데이터 배선 및 스위칭 소자에 대응하여 상기 상부 기판에 형성된 광차단패턴;
    상기 단위 화소영역에 대응하는 칼라필터; 및
    상기 광차단패턴과 칼라필터를 커버하며, 상기 공통 전극이 형성되는 평탄한 면을 제공하는 오버코팅막을 더 포함하는 것을 특징으로 하는 표시패널.
  15. 제10항에 있어서, 상기 보호절연막은 칼라필터인 것을 특징으로 하는 표시패널.
  16. 제9항에 있어서, 상기 화소 전극에는 제1 도메인 분할패턴이 형성되고,
    상기 공통 전극에는 상기 제1 도메인 분할패턴과 엇갈리게 배치되는 제2 도메인 분할패턴이 형성된 것을 특징으로 하는 표시패널.
KR1020060060450A 2006-06-30 2006-06-30 표시기판 및 이를 갖는 표시패널 Active KR101293950B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060060450A KR101293950B1 (ko) 2006-06-30 2006-06-30 표시기판 및 이를 갖는 표시패널
US11/736,256 US7973754B2 (en) 2006-06-30 2007-04-17 Display substrate and display panel having the same
CN2007101030574A CN101097372B (zh) 2006-06-30 2007-05-16 显示基板及具有该显示基板的显示面板
JP2007137438A JP5259122B2 (ja) 2006-06-30 2007-05-24 表示基板及びこれを有する表示パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060450A KR101293950B1 (ko) 2006-06-30 2006-06-30 표시기판 및 이를 갖는 표시패널

Publications (2)

Publication Number Publication Date
KR20080001957A KR20080001957A (ko) 2008-01-04
KR101293950B1 true KR101293950B1 (ko) 2013-08-07

Family

ID=38876234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060060450A Active KR101293950B1 (ko) 2006-06-30 2006-06-30 표시기판 및 이를 갖는 표시패널

Country Status (4)

Country Link
US (1) US7973754B2 (ko)
JP (1) JP5259122B2 (ko)
KR (1) KR101293950B1 (ko)
CN (1) CN101097372B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101427708B1 (ko) * 2007-02-01 2014-08-11 삼성디스플레이 주식회사 액정 표시 패널
TW201003269A (en) * 2008-07-04 2010-01-16 Au Optronics Corp Liquid crystal display panel and pixel structure thereof
KR20100067767A (ko) * 2008-12-12 2010-06-22 삼성전자주식회사 표시 패널
US8259249B2 (en) * 2009-10-12 2012-09-04 Samsung Electronics Co., Ltd. Display substrate, method of manufacturing the display substrate and display device having the display substrate
CN102346340B (zh) * 2010-08-03 2014-06-18 胜华科技股份有限公司 液晶显示面板
CN102645803B (zh) * 2011-10-17 2014-06-18 京东方科技集团股份有限公司 像素单元，阵列基板、液晶面板、显示装置及其制造方法
KR101830179B1 (ko) * 2011-11-03 2018-02-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
KR20140044453A (ko) * 2012-10-05 2014-04-15 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 액정 표시 패널
CN103278988A (zh) * 2013-05-31 2013-09-04 深圳市华星光电技术有限公司 一种基板、显示面板及显示装置
KR102147520B1 (ko) 2013-07-29 2020-08-25 삼성디스플레이 주식회사 곡면표시장치
KR20150039404A (ko) * 2013-10-02 2015-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치 및 박막 트랜지스터 표시판의 제조방법
CN103605241A (zh) * 2013-11-21 2014-02-26 深圳市华星光电技术有限公司 一种液晶显示面板
KR102140815B1 (ko) 2013-12-09 2020-08-04 삼성디스플레이 주식회사 액정 표시 장치
KR102134857B1 (ko) * 2013-12-17 2020-07-17 삼성디스플레이 주식회사 곡면 표시 장치
CN104267546A (zh) * 2014-09-19 2015-01-07 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN104252071B (zh) * 2014-09-24 2017-10-17 深圳市华星光电技术有限公司 液晶显示面板及其阵列基板
KR102400081B1 (ko) * 2015-07-02 2022-05-19 삼성디스플레이 주식회사 표시 장치
KR102430051B1 (ko) * 2015-11-27 2022-08-04 엘지디스플레이 주식회사 유기 발광 표시 장치
CN105446029A (zh) 2016-01-19 2016-03-30 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
KR102542186B1 (ko) * 2016-04-04 2023-06-13 삼성디스플레이 주식회사 표시 장치
US10416516B2 (en) * 2017-06-20 2019-09-17 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal display panel and liquid crystal display device
CN107121864A (zh) * 2017-07-07 2017-09-01 深圳市华星光电技术有限公司 阵列基板及液晶显示面板
CN112447118B (zh) * 2019-08-29 2022-12-16 群创光电股份有限公司 显示装置
KR102758173B1 (ko) * 2020-02-21 2025-01-24 삼성디스플레이 주식회사 표시장치
CN112068377A (zh) * 2020-09-28 2020-12-11 成都中电熊猫显示科技有限公司 阵列基板以及液晶面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0561069A (ja) * 1991-09-04 1993-03-12 Mitsubishi Electric Corp マトリクス形液晶表示装置
JP2005025202A (ja) * 2003-07-02 2005-01-27 Samsung Electronics Co Ltd 表示板及びこれを含む多重ドメイン液晶表示装置
JP2005202125A (ja) * 2004-01-15 2005-07-28 Seiko Epson Corp 液晶装置、投射型表示装置および電子機器
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6397919A (ja) * 1986-10-15 1988-04-28 Seiko Epson Corp 液晶パネル
JP2592600B2 (ja) * 1987-03-11 1997-03-19 株式会社フロンテック 薄膜トランジスタマトリツクスアレイ
JPH03209436A (ja) * 1990-01-12 1991-09-12 Nec Corp 液晶表示装置
JP3189310B2 (ja) * 1991-08-28 2001-07-16 セイコーエプソン株式会社 液晶装置の製造方法
JPH05127195A (ja) * 1991-11-08 1993-05-25 Toshiba Corp 液晶表示装置
NL194848C (nl) * 1992-06-01 2003-04-03 Samsung Electronics Co Ltd Vloeibaar-kristalindicatorinrichting.
EP0592063A3 (en) * 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
JPH10325961A (ja) * 1994-03-17 1998-12-08 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3122003B2 (ja) * 1994-08-24 2001-01-09 シャープ株式会社 アクティブマトリクス基板
JPH1039336A (ja) * 1996-07-26 1998-02-13 Toshiba Corp アクティブマトリクス型液晶表示装置
US6437766B1 (en) * 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP3766563B2 (ja) * 1999-05-17 2006-04-12 株式会社日立製作所 液晶表示装置
EP1058310A3 (en) * 1999-06-02 2009-11-18 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100322969B1 (ko) * 1999-12-22 2002-02-01 주식회사 현대 디스플레이 테크놀로지 인-플레인 스위칭 모드 액정표시장치 및 그의 제조방법
JP3793915B2 (ja) * 2001-02-28 2006-07-05 株式会社日立製作所 液晶表示装置
JP4728507B2 (ja) * 2001-06-08 2011-07-20 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリクス型液晶表示装置及びその製造方法
JP3879484B2 (ja) * 2001-10-30 2007-02-14 株式会社日立製作所 液晶表示装置
TW594317B (en) 2003-02-27 2004-06-21 Hannstar Display Corp Pixel structure of in-plane switching liquid crystal display device
TWI319622B (en) * 2003-10-01 2010-01-11 Samsung Electronics Co Ltd Thin film transistor array panel and liquid crystal display including the same
CN100451784C (zh) * 2004-01-29 2009-01-14 夏普株式会社 显示装置
JP2005258004A (ja) * 2004-03-11 2005-09-22 Toshiba Matsushita Display Technology Co Ltd 液晶表示素子
KR20060101944A (ko) * 2005-03-22 2006-09-27 삼성전자주식회사 액정 표시 장치
KR101209051B1 (ko) * 2005-05-04 2012-12-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치
KR101294731B1 (ko) * 2007-06-04 2013-08-16 삼성디스플레이 주식회사 어레이 기판, 이를 갖는 표시패널 및 이의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0561069A (ja) * 1991-09-04 1993-03-12 Mitsubishi Electric Corp マトリクス形液晶表示装置
JP2005025202A (ja) * 2003-07-02 2005-01-27 Samsung Electronics Co Ltd 表示板及びこれを含む多重ドメイン液晶表示装置
JP2005202125A (ja) * 2004-01-15 2005-07-28 Seiko Epson Corp 液晶装置、投射型表示装置および電子機器
KR20060073826A (ko) * 2004-12-24 2006-06-29 삼성전자주식회사 박막 트랜지스터 표시판

Also Published As

Publication number Publication date
US20080002123A1 (en) 2008-01-03
KR20080001957A (ko) 2008-01-04
JP5259122B2 (ja) 2013-08-07
CN101097372A (zh) 2008-01-02
JP2008015488A (ja) 2008-01-24
US7973754B2 (en) 2011-07-05
CN101097372B (zh) 2010-12-15

Similar Documents

Publication Publication Date Title
KR101293950B1 (ko) 표시기판 및 이를 갖는 표시패널
KR100870005B1 (ko) 액정 표시 장치
US20020131003A1 (en) Active matrix type liquid crystal display device and method of manufacturing the same
JP4815584B2 (ja) 液晶表示装置及びそれに使用される薄膜トランジスタ表示板
KR101300184B1 (ko) 액정 표시 장치
CN101799598A (zh) 液晶显示装置
JP4826979B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
KR100348288B1 (ko) 횡전계방식 액정표시장치
KR20180049371A (ko) 초고 해상도 액정 표시장치
JP2005301226A (ja) 液晶表示装置及びこれに使用する表示板
KR102098161B1 (ko) 액정표시장치용 어레이 기판
JP5016404B2 (ja) 表示基板及びこれを有する表示パネル
KR20090005817A (ko) 표시기판 및 이를 갖는 표시패널
JP2005182048A (ja) 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置
JP2006023744A (ja) 多重ドメイン液晶表示装置及びそれに用いられる表示板
KR101109963B1 (ko) 액정표시장치 및 그 제조방법
US20080316384A1 (en) Display substrate, method for manufacturing the same and display apparatus having the same
KR101170950B1 (ko) 프린지 필드 스위칭 모드 액정표시장치
KR20150073240A (ko) 액정표시장치 및 그 제조방법
KR100607145B1 (ko) 횡전계방식 액정표시장치
KR101446341B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20080087507A (ko) 액정표시장치와 이의 제조방법
KR100853228B1 (ko) 박막 트랜지스터 기판
KR20070070911A (ko) 액정 표시 장치
KR20060020893A (ko) 다중 도메인 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060630

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110630

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060630

Comment text: Patent Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121024

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130520

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130801

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130801

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160801

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20170731

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180802

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20190801

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200803

Start annual number: 8

End annual number: 8