[go: up one dir, main page]

KR100853228B1 - 박막 트랜지스터 기판 - Google Patents

박막 트랜지스터 기판 Download PDF

Info

Publication number
KR100853228B1
KR100853228B1 KR1020080037680A KR20080037680A KR100853228B1 KR 100853228 B1 KR100853228 B1 KR 100853228B1 KR 1020080037680 A KR1020080037680 A KR 1020080037680A KR 20080037680 A KR20080037680 A KR 20080037680A KR 100853228 B1 KR100853228 B1 KR 100853228B1
Authority
KR
South Korea
Prior art keywords
electrode
direction control
thin film
wiring
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020080037680A
Other languages
English (en)
Other versions
KR20080039370A (ko
Inventor
이백운
양영철
신경주
김희섭
홍성규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080037680A priority Critical patent/KR100853228B1/ko
Publication of KR20080039370A publication Critical patent/KR20080039370A/ko
Application granted granted Critical
Publication of KR100853228B1 publication Critical patent/KR100853228B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0121Operation of devices; Circuit arrangements, not otherwise provided for in this subclass
    • G02F1/0123Circuits for the control or stabilisation of the bias voltage, e.g. automatic bias control [ABC] feedback loops
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

절연 기판 위에 게이트선이 형성되어 있고, 게이트선과 교차하도록 데이터선이 형성되어 있다. 게이트선과 데이터선은 서로 절연되어 있으며 이들이 교차하여 이루는 화소 영역에는 게이트 전극, 소스 전극 및 드레인 전극의 3단자를 가지는 박막 트랜지스터가 2개 형성되어 있고, 방향 제어 전극과 화소 전극이 각각 형성되어 있다. 이 때, 두 개의 박막 트랜지스터 중 제1 박막 트랜지스터는 화소 전극을 스위칭하기 위한 것이고, 제2 박막 트랜지스터는 방향 제어 전극을 스위칭하기 위한 것이다. 제1 박막 트랜지스터의 게이트 전극, 소스 전극 및 드레인 전극은 각각 해당 화소단의 게이트선, 데이터선 및 화소 전극에 연결되어 있고, 제2 박막 트랜지스터의 게이트 전극, 소스 전극 및 드레인 전극은 각각 전단의 게이트선 및 데이터선에 연결되어 있다. 방향 제어 전극은 액정 분자의 선경사(pre-tilt)를 제어하기 위한 방향 제어 전압을 인가받아 대향 전극과의 사이에 방향 제어 전계를 형성한다.
액정표시장치, 도메인, 개구부, 방향 제어 전극, 박막트랜지스터

Description

박막 트랜지스터 기판{THIN FILM TRANSISTOR ARRAY PANEL}
본 발명은 액정 표시 장치에 관한 것으로서, 특히 광시야각을 얻기 위하여 화소 영역을 다수의 소 도메인으로 분할하는 수직 배향 액정 표시 장치용 박막 트랜지스터 기판에 관한 것이다.
액정 표시 장치는 일반적으로 대향 전극과 컬러 필터(color filter) 등이 형성되어 있는 상부 기판과 박막 트랜지스터와 화소 전극 등이 형성되어 있는 하부 기판 사이에 액정 물질을 주입해 놓고 화소 전극과 대향 전극에 서로 다른 전위를 인가함으로써 전계를 형성하여 액정 분자들의 배열을 변경시키고, 이를 통해 빛의 투과율을 조절함으로써 화상을 표현하는 장치이다.
그런데 액정 표시 장치는 시야각이 좁은 것이 중요한 단점이다. 이러한 단점을 극복하고자 시야각을 넓히기 위한 다양한 방안이 개발되고 있는데, 그 중에서도 액정 분자를 상하 기판에 대하여 수직으로 배향하고 화소 전극과 그 대향 전극인 대향 전극에 일정한 개구 패턴을 형성하거나 돌기를 형성하는 방법이 유력시되고 있다.
개구 패턴을 형성하는 방법으로는 화소 전극과 대향 전극에 각각 개구 패턴 을 형성하여 이들 개구 패턴으로 인하여 형성되는 프린지 필드(fringe field)를 이용하여 액정 분자들이 눕는 방향을 조절함으로써 시야각을 넓히는 방법이 있다.
돌기를 형성하는 방법은 상하 기판 위에 형성되어 있는 화소 전극과 대향 전극 위에 각각 돌기를 형성해 둠으로써 돌기에 의하여 왜곡되는 전기장을 이용하여 액정 분자의 눕는 방향을 조절하는 방식이다.
또 다른 방법으로는, 하부 기판 위에 형성되어 있는 화소 전극에는 개구 패턴을 형성하고 상부 기판에 형성되어 있는 대향 전극 위에는 돌기를 형성하여 개구 패턴과 돌기에 의하여 형성되는 프린지 필드를 이용하여 액정의 눕는 방향을 조절함으로써 도메인을 형성하는 방식이 있다.
이러한 시야각을 넓히기 위한 다양한 방안 가운데 대향 전극에 개구 패턴을 형성하는 방법은, 대향 전극을 패터닝하기 위하여 별도의 마스크가 필요하고, 색 필터 위에 오버코트막이 없는 구조에서는 색 필터의 안료가 액정 물질에 영향을 주게 되므로 색 필터 위에 오버코트막을 형성하여야 하며, 패터닝된 전극의 가장자리에서 전경이 심하게 발생하는 등의 문제점이 존재한다. 또, 돌기를 형성하는 방법 역시 돌기를 형성하기 위한 별도의 공정을 필요로 하거나 기존의 공정을 변형시켜야 하므로 액정 표시 장치의 제조 방법을 복잡하게 만드는 문제점이 있다. 또한 돌기나 개구부로 인하여 개구율이 감소한다.
본 발명이 이루고자 하는 기술적 과제는 제조 공정이 복잡하지 않으면서 안정한 다중 도메인을 형성하는 액정 표시 장치를 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 방향 제어 전극을 형성한다.
구체적으로는, 절연 기판, 상기 절연 기판 위에 형성되어 있는 제1 배선, 상기 절연 기판 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 개구부를 가지는 화소 전극, 상기 제1 배선, 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제1 스위칭 소자, 상기 화소 전극의 개구부와 중첩하는 방향 제어 전극, 상기 방향 제어 전극에 인가되는 신호 전압을 스위칭하는 제2 스위칭 소자를 포함하는 액정 표시 장치용 박막 트랜지스터 기판을 마련한다.
이 때, 상기 제2 스위칭 소자는 상기 제1 스위칭 소자보다 먼저 턴온되었다가 상기 제1 스위칭 소자가 턴온되기 이전에 턴오프되는 것이 바람직하다. 또, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 3단자 소자인 박막 트랜지스터이고, 상기 제2 스위칭 소자의 3단자는 각각 상기 제1 배선, 상기 제2 배선 및 상기 방향 제어 전극에 연결되어 있으며, 상기 제2 스위칭 소자가 연결되는 제1 배선은 상기 제1 스위칭 소자가 연결되는 제1 배선의 전단 배선이다.
하나의 상기 화소 영역 내에 포함되어 있는 상기 제1 및 제2 스위칭 소자는 동일한 상기 제2 배선에 연결되어 있거나, 상기 화소 영역을 정의하는 두 개의 상기 제2 배선에 각각 연결되어 있을 수 있다.
또, 상기 방향 제어 전극은 상기 제1 배선과 동일한 층에 형성되거나 상기 제2 배선과 동일한 층에 형성될 수 있다.
또, 상기 방향 제어 전극과 상기 화소 전극을 절연시키는 절연막을 더 포함하고, 상기 절연막은 상기 화소 전극 개구부와 중첩하는 위치에 형성되어 있는 트렌치를 가질 수 있다.
또는, 제1 절연 기판, 상기 제1 절연 기판 위에 형성되어 있는 제1 배선, 상기 제1 절연 기판 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선, 상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 개구부를 가지는 화소 전극, 상기 제1 배선, 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제1 스위칭 소자, 상기 화소 전극의 개구부와 중첩하는 방향 제어 전극, 상기 방향 제어 전극과 상기 화소 전극 사이를 절연시키는 절연막, 상기 제1 절연 기판과 대향하고 있는 제2 절연 기판, 상기 제2 절연 기판 위에 형성되어 있는 대향 전극, 상기 제1 절연 기판과 상기 제2 절연 기판 사이에 주입되어 있는 액정층을 포함하고, 상기 대향 전극에 대한 상기 화소 전극의 전압을 Vp, 상기 대향 전극에 대한 상기 방향 제어 전극의 전압을 VDCE, 상기 액정층의 유전율과 두께를 각각 epsilon , d, 상기 절연막의 유전율과 두께를 각각
Figure 112008028989895-pat00001
,
Figure 112008028989895-pat00002
이라할 때,
Figure 112008028989895-pat00003
를 만족하는 액정 표시 장치를 마련한다.
이 때, 상기 액정층에 포함되어 있는 액정은 음의 유전율 이방성을 가지며 상기 액정은 그 장축이 상기 제1 및 제2 기판에 대하여 수직 배향되어 있거나, 상기 액정층에 포함되어 있는 액정은 양의 유전율 이방성을 가지며 상기 액정은 그 장축이 상기 제1 및 제2 기판에 대하여 수평 배향되어 있을 수 있다.
또, 상기 방향 제어 전극에 신호 전압을 스위칭하는 제2 스위칭 소자를 더 포함하고, 상기 제2 스위칭 소자는 상기 제1 스위칭 소자보다 먼저 턴온되었다가 상기 제1 스위칭 소자가 턴온되기 이전에 턴오프되도록 구동하는 것이 바람직하다. 여기서, 상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 3단자 소자인 박막 트랜지스터이고, 상기 제2 스위칭 소자의 3단자는 각각 상기 제1 배선, 상기 제2 배선 및 상기 방향 제어 전극에 연결되어 있으며, 상기 제2 스위칭 소자가 연결되는 제1 배선은 상기 제1 스위칭 소자가 연결되는 제1 배선의 전단 배선인 것이 바람직하다.
또, 상기 대향 전극과 상기 화소 전극 사이의 정전 용량을 CLC, 상기 방향 제어 전극과 상기 화소 전극 사이의 정전 용량을 CDCE, 전단의 화소 전극에 인가되는 전압을 Vn -1이라 하면,
Figure 112008028989895-pat00004
를 만족하는 것이 바람직하다.
이상과 같이, 다중 도메인 액정 표시 장치에 있어서, 방향 제어 전극을 형성 하고 방향 제어 전극 신호를 스위칭하기 위한 박막 트랜지스터를 화소 전극을 스위칭하기 위한 박막 트랜지스터와는 별개로 형성하여 방향 제어 전압을 인가하면, 액정의 기울기 방향을 용이하게 제어할 수 있고, 이를 통하여 안정한 도메인을 형성할 수 있다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 다중 도메인 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 개략적 구성도이고, 도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 단면 구성도이다.
본 발명의 실시예에 따른 액정 표시 장치는 하부 기판(10)과 이와 마주보고 있는 상부 기판(100) 및 하부 기판(10)과 상부 기판(100) 사이에 주입되어 기판(10, 100)에 수직으로 배향되어 있는 액정 물질(200)로 이루어진다.
그러면, 하부 기판(10)에 대하여 좀 더 상세히 설명한다.
절연 기판(10) 위에 게이트선(21)이 형성되어 있고, 게이트선(21)과 교차하도록 데이터선(71)이 형성되어 있다. 게이트선(21)과 데이터선(71)은 서로 절연되어 있으며 이들이 교차하여 이루는 화소 영역에는 게이트 전극, 소스 전극 및 드레인 전극의 3단자를 가지는 박막 트랜지스터가 2개 형성되어 있고, 방향 제어 전극(76)과 화소 전극(90)이 각각 형성되어 있다. 이 때, 두 개의 박막 트랜지스터 중 제1 박막 트랜지스터(T1)는 화소 전극(90)을 스위칭하기 위한 것이고, 제2 박막 트랜지스터(T2)는 방향 제어 전극(76)을 스위칭하기 위한 것이다. 제1 박막 트랜지스터(T1)의 게이트 전극, 소스 전극 및 드레인 전극은 각각 해당 화소단의 게이트선(21), 데이터선(71) 및 화소 전극(90)에 연결되어 있고, 제2 박막 트랜지스터 (T2)의 게이트 전극, 소스 전극 및 드레인 전극은 각각 전단의 게이트선(21) 및 데이터선(71)에 연결되어 있다. 방향 제어 전극(76)은 액정 분자의 선경사(pre-tilt)를 제어하기 위한 방향 제어 전압을 인가받아 대향 전극(170)과의 사이에 방향 제어 전계를 형성한다. 여기서 방향 제어 전극(76)은 게이트선(21) 또는 데이터선(71)을 형성하는 단계에서 함께 패터닝하여 형성한다.
그러면 방향 제어 전극(76)을 이용한 도메인 분할의 원리에 대하여 설명한다.
도 4에 나타낸 바와 같이, 대향 전극에 대한 상기 화소 전극의 전압을 Vp, 상기 대향 전극에 대한 상기 방향 제어 전극의 전압을 VDCE, 상기 액정층의 유전율과 두께를 각각
Figure 112008028989895-pat00005
, d, 상기 절연막의 유전율과 두께를 각각
Figure 112008028989895-pat00006
,
Figure 112008028989895-pat00007
이라할 때,
Figure 112008028989895-pat00008
를 만족하면 액정층에 형성되는 전계는 도 4b에 나타낸 바와 같이 화소 전극의 개구부가 형성되어 있는 부분에서 방향 제어 전극 전압의 영향을 받아 왜곡된다. 이러한 왜곡된 액정층 전계는 액정 분자를 소정의 방향으로 미리 기울도록 하여 선경사각을 가지도록 액정 분자를 제어한다. 그러나
Figure 112008028989895-pat00009
이면 액정층 전계는, 도 4a에 나타낸 바와 같이, 방향 제어 전극 전압에 크게 영향받지 않고 원래의 형태를 유지한다. 따라서, 이 경우에는 방향 제어 전극에 의한 액정 분자의 선경사각 제어 효과는 기대하기 어렵다. 또한
Figure 112008028989895-pat00010
인 경우에도 방향 제어 전극 전압에 의한 액정층 전계 왜곡의 긍정적인 효과는 기대할 수 없다.
그러면,
Figure 112008028989895-pat00011
이 유도되는 과정을 설명한다.
대향 전극에 분포하는 표면 전하 밀도를 sigma _0, 액정층 전계를 E_LC, 방향 제어 전극과 화소 전극 사이의 절연층 전계를 E_P라 하면,
Figure 112008028989895-pat00012
(1)
Figure 112008028989895-pat00013
(2)
이다. 그런데 액정층 전계가 왜곡되지 않기 위해서는 화소 전극층에는 순표면 전하가 축적되지 않아야 한다. 따라서
Figure 112008028989895-pat00014
(3)
(1)식을 이용하여 (3)식을 정리하면
Figure 112008028989895-pat00015
(4)
*가 된다.
위에서 살펴본 바와 같이, 방향 제어 전극의 전압이 화소 전극 전압보다 소정의 값만큼 높아야 한다. 이를 위하여는 도 1과 같은 구조의 경우 다음과 같은 조건하에 방향 제어 전극에 전압을 인가하여야 한다.
첫째, 방향 제어 전극용 박막 트랜지스터는 화소 전극용 박막 트랜지스터보다 먼저 턴온(turn-on)되어서 화소 전극용 박막 트랜지스터가 턴온되기 이전에 턴오프되어야 한다.
둘째, 방향 제어 전극 전압과 화소 전극 전압의 극성은 동일하여야 한다.
이러한 두 가지 조건을 만족하도록 액정 표시 장치를 구동하면 방향 제어 전극을 이용하여 액정의 선경사각을 제어할 수 있다.
그러면 도 1 및 도 2와 도 3을 참고로 하여 위의 두 가지 조건을 만족하면 방향 제어 전극 전압이 화소 전극 전압보다 높게 되는 이유를 설명한다.
주어진 화소 전극이 양의 전압으로 리프레시(refresh)되는 순간을 생각해 보자. 리프레시 전에는 화소가 음의 전압으로 충전되어 있을 것이고, 전단의 게이트에 온(on) 신호가 인가되면 방향 제어 전극용 박막 트랜지스터(T2)가 턴온되어 방향 제어 전극이 양의 전하로 충전된다. 이 때, 화소 전극도 방향 제어 전극과 용량성 결합을 이루고 있으므로 따라서 충전된다. 방향 제어 전극과 화소 전극 사이의 정전 용량을 CDCE, 화소 전극과 공통 전극 사이의 정전 용량을 CLC라고 하면, 도 2에서 알 수 있는 바와 같이, CDCE와 CLC는 직렬로 연결되어 있다. 화소 전극은 음의 전압을 가지고 있었으므로 방향 제어 전극용 박막 트랜지스터를 통한 직렬 충전시 방향 제어 전극보다 낮은 전압을 가지게 된다. 즉, VDCE > Vp 이다. 충전 후 방향 제어 전극용 박막 트랜지스터가 턴오프되면 방향 제어 전극은 부유(floating) 상태가 된다. 따라서 화소 전극 전압이 어떻게 변화하더라도 항상 방향 제어 전극 전압이 화소 전극 전압보다 높은 상태를 유지하게 된다. 즉, 화소 전극용 박막 트랜지스터가 턴온되어서 화소 전극이 양의 전하로 충전되어 전압이 올라가면 방향 제어 전극의 전압도 화소 전극 전압과 일정한 전압차를 유지하며 동반 상승하게 된다.
이러한 액정 표시 장치에서 안정적인 도메인 분할이 이루어질 수 있는 액정 표시 장치의 설계 조건은 다음 수식을 만족하는 것이다. 여기서 Vn -1은 전단 화소에 인가되는 전압이다.
Figure 112008028989895-pat00016
(5)
이러한 조건의 유도 과정을 설명한다.
도 2의 액정 표시 장치를 회로 기호만으로 표시하면 도 3이 된다. 여기서, Cst는 유지 용량 전극과 화소 전극 사이의 정전 용량이고, Cgs는 게이트 전극과 소스 전극 사이의 기생 용량이며, CLD는 방향 제어 전극과 화소 전극 사이의 정전 용량이다. 아래의 계산에서는 계산상의 편의를 위하여 도 3에 표시된 정전 용량 중 Cst를 CLC에 흡수시키고, CLD에 CDG를 흡수시킨다.
전단의 화소 전극에 가해지는 전압을 Vn -1, 현재의 화소 전극에 가해지는 전 압을 Vn, 박막트랜지스터 턴온시의 게이트 전압을 Von, 박막 트랜지스터 턴오프시의 게이트 전압을 Voff라고 하면,
Figure 112008028989895-pat00017
(6)
Figure 112008028989895-pat00018
(7)
이 성립한다. 위의 수식 유도 과정에서 CDCE, CLC >> CLD, Cgs라고 가정하였다.
도메인 분할이 안정적으로 이루어지기 위해서는
Figure 112008028989895-pat00019
를 만족하여야 하므로 여기에 (7)식을 대입하면,
Figure 112008028989895-pat00020
(8)
이고, 이를 정리하면 (5)식을 얻을 수 있다. 이상의 유도 과정에서는 양의 전압으로 리프레시되는 과정을 고려한 것이므로 음의 전압으로 리프레시되는 경우까지 반영하면 (5)식과 같이 절대값으로 표시하여야 한다.
(5)식을 만족하도록 패널을 설계하면 도메인이 안정적으로 분할된다. 여기서 CDCE는 화소 전극과 방향 제어 전극과의 거리 d' 및 이들의 중첩 면적에 따라 결정되고, CLC는 셀갭 d와 액정의 유전율, 화소 전극의 면적 등에 따라 결정되며, Cst는 화소 전극과 유지 용량 전극과의 거리 및 중첩된 면적에 따라 결정된다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치의 구체적인 구조를 살펴본다.
도 5a는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고, 도 5b는 도 5a의 Vb-Vb'선에 대한 단면도이다.
본 발명에 따른 액정 표시 장치는 박막 트랜지스터 기판인 하부 기판(10)과 색 필터 기판인 상부 기판(100) 및 그 사이에 주입되어 있는 액정층(200)으로 이루어진다.
먼저 하부 기판(10)에 대하여 상세히 설명한다.
절연 기판(10) 위에 가로 방향으로 게이트선(21)과 제1 및 제2 게이트 전극(23a, 23b)이 형성되어 있다. 제1 및 제2 게이트 전극(23a, 23b)은 게이트선(21)에 돌기의 형태로 연결되어 있다. 또 절연 기판(10) 위에는 유지 용량선(31)과 유지 용량 전극(33a, 33b, 33c, 33d)이 형성되어 있다. 유지 용량선(31)은 가로 방향으로 뻗어 있고 제1 및 제2 유지 용량 전극(33a, 33b)은 유지 용량선(31)으로부터 세로 방향으로 뻗어 있다. 제3 및 제4 유지 용량 전극(33c, 33d)은 가로 방향으로 형성되어 있고 제1 유지 용량 전극(33a)과 제2 유지 용량 전극(33b)을 연결하고 있다. 게이트 배선(21, 23a, 23b) 및 유지 용량 배선(31, 33a, 33b, 33c, 33d)은 알루미늄 또는 그 합금, 크롬 또는 그 합금, 몰리브덴 또는 그 합금 등으로 이루어져 있으며, 필요에 따라서는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층의 이중층으로 형성할 수도 있다.
게이트 배선(21, 23a, 23b) 및 유지 용량 배선(31, 33a, 33b, 33c, 33d)의 위에는 게이트 절연막(40)이 형성되어 있다.
제1 및 제2 게이트 전극(23a, 23b) 상부의 게이트 절연막(40) 위에는 비정질 규소 등의 반도체로 이루어진 제1 및 제2 반도체층(51a, 51b)이 형성되어 있으며, 제1 및 제2 반도체층(51a, 51b)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(63a, 65a, 63b, 65b)이 각각 형성되어 있다.
저항성 접촉층(63a, 65a, 63b, 65b) 및 게이트 절연막(40) 위에는 데이터 배선(71, 73a, 75a, 73b, 75b)이 형성되어 있다. 데이터 배선(71, 73a, 75a, 73b, 75b)은 세로 방향으로 형성되어 있으며 게이트선(21)과 교차하여 화소를 정의하는 데이터선(71), 데이터선(71)의 분지이며 저항 접촉층(63a, 63b)의 상부까지 연장되어 있는 제1 및 제2 소스 전극(73a, 73b), 데이터선(71)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(도시하지 않음), 제1 및 제2 소스 전극(73a, 73b)과 분리되어 있으며 각각 제1 및 제2 게이트 전극(23a, 23b)에 대하여 제1 및 제2 소스 전극(73a, 73b)의 반대쪽 저항성 접촉층(65a, 65b) 상부에 형성되어 있는 제1 및 제2 드레인 전극(75a, 75b)을 포함한다. 또 게이트선(21)과 데이터선(71)이 교차하여 이루는 화소 영역내에는 다수개의 X자 모양 금속편이 연결되어 이루어진 방향 제어 전극(76)이 형성되어 있다. 이 때, 방향 제어 전극(76)은 제2 드레인 전극(75b)과 연결되어 있다. 데이터 배선(71, 73a, 75a, 73b, 75b) 및 방향 제어 전극(76)은 알루미늄 또는 그 합금, 크롬 또는 그 합금, 몰리브덴 또는 그 합금 등으로 이루어져 있으며, 필요에 따라서는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층의 이중층으로 형성할 수도 있다.
한편, 방향 제어 전극(76)과 유지 용량 전극(33c, 33d)이 교차하는 부분에는 이들 금속 배선 사이의 절연을 보장하기 위한 교차부 반도체층(55)이 형성되어 있다.
데이터 배선(71, 73a, 75a, 73b, 75b) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(80)이 형성되어 있다.
보호막(80)에는 제1 드레인 전극(75a)을 드러내는 접촉구(81)와 데이터 패드를 드러내는 접촉구(도시하지 않음)가 형성되어 있으며, 게이트 절연막(40)과 함께 게이트 패드를 드러내는 접촉 구멍(도시하지 않음)이 형성되어 있다. 이때, 패드를 드러내는 접촉 구멍은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다.
보호막(80) 위에는 접촉구(81)를 통하여 제1 드레인 전극(75a)과 전기적으로 연결되어 있으며 다수개의 X자 모양 개구부(91)와 직선형 개구부(92)를 가지는 화소 전극(90)이 형성되어 있다. 이 때, 다수개의 개구부(91)는 방향 제어 전극(76)의 X자 모양 금속편과 중첩하고, 직선형 개구부(92)는 제3 및 제4 유지 용량 전극(33c, 33d)과 중첩한다. 또한, 보호막(80) 위에는 접촉구를 통하여 각각 게이트 패드 및 데이터 패드와 연결되어 있는 보조 게이트 패드(도시하지 않음) 및 보조 데이터 패드(도시하지 않음)가 형성되어 있다. 여기서, 화소 전극(90)과 보조 게 이트 및 데이터 패드는 IZO(indium zinc oxide)로 이루어져 있다. 화소 전극(90) 및 보조 패드는 ITO로 형성할 수도 있다.
이상에서, 화소 전극(90)은 화소 영역을 다수의 소도메인으로 분할하기 위한 개구부 패턴(91, 92)을 가지며, 이중 제1 개구부(91)는 방향 제어 전극(76)과 중첩되어 있고, 제2 개구부(92)는 유지 용량 전극(33c, 33d)과 중첩되어 있다. 즉, 액정 표시 장치를 위에서 바라볼 때 방향 제어 전극(76)이 제1 개구부(91)를 통하여 노출되어 보이도록 방향 제어 전극(76)과 제1 개구부(91)를 배열한다. 또, 두 개의 박막 트랜지스터를 형성하여 하나는 화소 전극(90)에 연결하고, 다른 하나는 후단의 방향 제어 전극(76)에 연결하여 이들 화소 전극(90)과 방향 제어 전극(76)에 별도로 신호를 인가할 수 있도록 한다.
한편, 유지 용량 배선(31, 33a, 33b, 33c, 33d)을 형성하는 대신 화소 전극(90)을 게이트선과 중첩시켜 유지 축전기를 형성할 수도 있다.
*방향 제어 전극(76)은 게이트 배선(21, 23a, 23b)과 같은 층에 형성할 수도 있다. 또, 방향 제어 전극(76) 상부의 보호막(80)을 제거하여 트렌치를 형성할 수도 있다.
상부 기판(100)에 대하여 좀 더 상세히 설명한다.
유리 등의 투명한 절연 물질로 이루어진 상부 기판(100)의 아래 면에 빛샘을 방지하기 위한 블랙 매트릭스(110)와 적, 녹, 청의 색필터(130) 및 ITO 또는 IZO 등의 투명한 도전 물질로 이루어져 있는 대향 전극(170)이 형성되어 있다.
액정층(200)에 포함되어 있는 액정 분자는 화소 전극(90)과 대향 전극(170) 사이에 전계가 인가되지 않은 상태에서 그 방향자가 하부 기판(10)과 상부 기판(100)에 대하여 수직을 이루도록 배향되어 있고, 음의 유전율 이방성을 가진다. 하부 기판(10)과 상부 기판(100)은 화소 전극(90)이 색필터(130)와 대응하여 정확하게 중첩되도록 정렬된다. 이렇게 하면, 화소 영역은 제1 및 제2 개구부(91, 92)에 의하여 다수의 소도메인으로 분할된다. 또, 방향 제어 전극(76)에 의하여 분할된 도메인 내에서 액정의 배향이 더욱 안정해진다.
도 6a는 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고, 도 6b는 도 6a의 VIb-VIb'선에 대한 단면도이다.
본 발명의 제3 실시예에 따른 액정 표시 장치도 제2 실시예와 마찬가지로 박막 트랜지스터 기판인 하부 기판(10)과 색필터 기판인 상부 기판(100) 및 그 사이에 주입되어 있는 액정층(200)으로 이루어진다.
먼저 하부 기판(10)에 대하여 상세히 설명한다.
절연 기판(10) 위에 가로 방향으로 게이트선(21)과 제1 및 제2 게이트 전극(23a, 23b)이 형성되어 있다. 제1 및 제2 게이트 전극(23a, 23b)은 게이트선 (21)에 돌기의 형태로 연결되어 있다. 또 절연 기판(10) 위에는 유지 용량선(31)과 유지 용량 전극(33a, 33b, 33c, 33d)이 형성되어 있다. 유지 용량선(31)은 가로 방향으로 뻗어 있고 제1 및 제2 유지 용량 전극(33a, 33b)은 유지 용량선(31)으로부터 세로 방향으로 뻗어 있다. 제3 및 제4 유지 용량 전극(33c, 33d)은 각각 제1 유지 용량 전극(33a)과 제2 유지 용량 전극(33b)으로부터 가로 방향으로 뻗어 나 와 있다. 게이트 배선(21, 23a, 23b) 및 유지 용량 배선(31, 33a, 33b, 33c, 33d)은 알루미늄 또는 그 합금, 크롬 또는 그 합금, 몰리브덴 또는 그 합금 등으로 이루어져 있으며, 필요에 따라서는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층의 이중층으로 형성할 수도 있다.
게이트 배선(21, 23a, 23b) 및 유지 용량 배선(31, 33a, 33b, 33c, 33d)의 위에는 게이트 절연막(40)이 형성되어 있다.
제1 및 제2 게이트 전극(23a, 23b) 상부의 게이트 절연막(40) 위에는 비정질 규소 등의 반도체로 이루어진 제1 및 제2 반도체층(51a, 51b)이 형성되어 있으며, 제1 및 제2 반도체층(51a, 51b)의 상부에는 실리사이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항성 접촉층(63a, 65a, 63b, 65b)이 각각 형성되어 있다.
저항성 접촉층(63a, 65a, 63b, 65b) 및 게이트 절연막(40) 위에는 데이터 배선(71, 73a, 75a, 73b, 75b)이 형성되어 있다. 데이터 배선(71, 73a, 75a, 73b, 75b)은 세로 방향으로 형성되어 있으며 게이트선(21)과 교차하여 화소를 정의하는 데이터선(71), 데이터선(71)의 분지이며 저항 접촉층(63a, 63b)의 상부까지 연장되어 있는 제1 및 제2 소스 전극(73a, 73b), 데이터선(71)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 패드(도시하지 않음), 제1 및 제2 소스 전극(73a, 73b)과 분리되어 있으며 각각 제1 및 제2 게이트 전극(23a, 23b)에 대하여 제1 및 제2 소스 전극(73a, 73b)의 반대쪽 저항성 접촉층(65a, 65b) 상부에 형성되어 있는 제1 및 제2 드레인 전극(75a, 75b)을 포함한다. 또 게이트선(21)과 데이터선(71)이 교차하여 이루는 화소 영역내에는 다수개의 십자(+) 모양의 금속편이 연결되어 이루어진 방향 제어 전극(76)이 형성되어 있다. 이 때, 방향 제어 전극(76)은 제2 드레인 전극(75b)과 연결되어 있다. 데이터 배선(71, 73a, 75a, 73b, 75b) 및 방향 제어 전극(76)은 알루미늄 또는 그 합금, 크롬 또는 그 합금, 몰리브덴 또는 그 합금 등으로 이루어져 있으며, 필요에 따라서는 물리 화학적 특성이 우수한 Cr 또는 Mo 합금 등으로 이루어지는 제1층과, 저항이 작은 Al 또는 Ag 합금 등으로 이루어지는 제2층의 이중층으로 형성할 수도 있다.
한편, 방향 제어 전극(76)과 유지 용량선(31)이 교차하는 부분에는 이들 금속 배선 사이의 절연을 보장하기 위한 교차부 반도체층(55)이 형성되어 있다.
데이터 배선(71, 73a, 75a, 73b, 75b) 위에는 질화 규소 또는 유기 절연막으로 이루어진 보호막(80)이 형성되어 있다.
보호막(80)에는 제1 드레인 전극(75a)을 드러내는 접촉구(81)와 데이터 패드를 드러내는 접촉구(도시하지 않음)가 형성되어 있으며, 게이트 절연막(40)과 함께 게이트 패드를 드러내는 접촉 구멍(도시하지 않음)이 형성되어 있다. 이때, 패드를 드러내는 접촉 구멍은 각을 가지거나 원형의 다양한 모양으로 형성될 수 있으며, 면적은 2mm×60㎛를 넘지 않으며, 0.5mm×15㎛ 이상인 것이 바람직하다. 또한 보호막(80)에는 방향 제어 전극(76)을 노출시키는 트렌치(82)가 형성되어 있다. 이와 같이 트렌치(82)를 형성해 두면 트렌치(82)에 의하여도 액정의 프리틸트가 형성되어 더욱 안정하게 액정이 배향되고 텍스쳐도 안정화된다.
보호막(80) 위에는 접촉구(81)를 통하여 제1 드레인 전극(75a)과 전기적으로 연결되어 있으며 다수개의 십자(+) 모양의 개구부(91)와 직선형 개구부(92)를 가지는 화소 전극(90)이 형성되어 있다. 이 때, 다수개의 개구부(91)는 방향 제어 전극(76)의 십자 모양 금속편과 중첩하고, 직선형 개구부(92)는 제3 및 제4 유지 용량 전극(33c, 33d) 및 유지 용량선(31)과 중첩한다. 따라서 개구부(91)는 보호막(80)이 가지는 트렌치(82)를 노출시킨다. 또한, 보호막(80) 위에는 접촉구를 통하여 각각 게이트 패드 및 데이터 패드와 연결되어 있는 보조 게이트 패드(도시하지 않음) 및 보조 데이터 패드(도시하지 않음)가 형성되어 있다. 여기서, 화소 전극(90)과 보조 게이트 및 데이터 패드는 IZO(indium zinc oxide)로 이루어져 있다. 화소 전극(90) 및 보조 패드는 ITO로 형성할 수도 있다.
이상에서, 화소 전극(90)은 화소 영역을 다수의 소도메인으로 분할하기 위한 개구부 패턴(91, 92)을 가지며, 이중 제1 개구부(91)는 방향 제어 전극(76)과 중첩되어 있고, 제2 개구부(92)는 유지 용량 전극(33c, 33d) 및 유지 용량선(31)과 중첩되어 있다. 즉, 액정 표시 장치를 위에서 바라볼 때 방향 제어 전극(76)이 제1 개구부(91)를 통하여 노출되어 보이도록 방향 제어 전극(76)과 제1 개구부(91)를 배열한다. 또, 두 개의 박막 트랜지스터를 형성하여 하나는 화소 전극(90)에 연결하고, 다른 하나는 후단의 방향 제어 전극(76)에 연결하여 이들 화소 전극(90)과 방향 제어 전극(76)에 별도로 신호를 인가할 수 있도록 한다. 또한 트렌치(82)를 형성해 두면 트렌치(82)에 의하여도 액정의 프리틸트가 형성되어 더욱 안정하게 액정이 배향되고 텍스쳐도 안정화된다.
한편, 유지 용량 배선(31, 33a, 33b, 33c, 33d)을 형성하는 대신 화소 전극(90)을 게이트선과 중첩시켜 유지 축전기를 형성할 수도 있다. 또, 방향 제어 전극(76)은 게이트 배선(21, 23a, 23b)과 같은 층에 형성할 수도 있다.
상부 기판(100)은 앞서 설명한 제2 실시예에서와 동일한 구조를 가진다.
액정층(200)의 액정 분자는 기판(10, 100)에 대하여 수평 배향되어 있고, 양의 유전율 이방성을 가진다. 액정 분자는 하부 기판(10)으로부터 상부 기판(100)으로 진행하면서 비틀림 배향되어 있다. 이러한 배치의 액정 분자는 화소 전극(90)과 대향 전극(131) 사이에 전계가 인가되면 기판(10, 100)에 대하여 수직을 이루려는 방향으로 배향 상태가 변화한다.
제1 내지 제3 실시예에서는 액정 분자가 기판(10, 100)에 대하여 수직 배향되어 있는 구조를 실시예로서 제시하고 있으나
본 발명의 제1 내지 제3 실시예에서는 화소 전극을 스위칭하는 제1 박막 트랜지스터를 해당 게이트선과 데이터선에 연결하고, 방향 제어 전극을 스위칭하는 제2 박막 트랜지스터를 전단의 게이트선과 데이터선에 연결하여, 방향 제어 전극용 박막 트랜지스터가 화소 전극용 박막 트랜지스터보다 먼저 턴온(turn-on)되어서 화소 전극용 박막 트랜지스터가 턴온되기 이전에 턴오프될 수 있도록 배치하였다. 그러나 제1 및 제2 박막 트랜지스터의 배치는 다양한 변형이 가능하다. 그 한 예를 제4 실시예를 통하여 제시한다.
도 7은 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 개략적 구성도이다.
제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판은 박막 트랜지스터의 배치를 제외한 나머지 구조는 제1 실시예에 따른 박막 트랜지스터 기판과 동일하다. 제4 실시예에서는 화소 전극(90)을 스위칭하기 위한 제1 박막 트랜지스터(T1)의 드레인 전극이 방향 제어 전극(76)을 스위칭하기 위한 제2 박막 트랜지스터(T2)의 드레인 전극과 동일한 데이터선(71)에 연결되어 있다. 이러한 구조의 박막 트랜지스터 기판을 사용하는 액정 표시 장치도 그 구동 방법은 다음의 조건을 만족하여야 한다.
먼저,
Figure 112008028989895-pat00021
를 만족하여야 하고, 방향 제어 전극용 박막 트랜지스터는 화소 전극용 박막 트랜지스터보다 먼저 턴온(turn-on)되어서 화소 전극용 박막 트랜지스터가 턴온되기 이전에 턴오프되어야 하며, 방향 제어 전극 전압과 화소 전극 전압의 극성은 동일하여야 한다. 또,
Figure 112008028989895-pat00022
를 만족하여야 한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 개략적 구성도이고,
도 2는 본 발명의 제1 실시예에 따른 액정 표시 장치의 단면 구성도이고,
도 3은 본 발명의 제1 실시예에 따른 액정 표시 장치의 회로도이고,
도 4a는 방향 제어 전극 전압에 의하여 액정층 전계가 변화되지 않은 상태를 나타내는 액정 표시 장치의 단면도이고,
도 4b는 방향 제어 전극 전압에 의하여 액정층 전계가 변화된 상태를 나타내는 액정 표시 장치의 단면도이고,
도 5a는 본 발명의 제2 실시예에 따른 액정 표시 장치의 배치도이고,
도 5b는 도 5a의 Vb-Vb'선에 대한 단면도이고,
도 6a는 본 발명의 제3 실시예에 따른 액정 표시 장치의 배치도이고,
도 6b는 도 6a의 VIb-VIb'선에 대한 단면도이고,
도 7은 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 개략적 구성도이다.

Claims (8)

  1. 절연 기판,
    상기 절연 기판 위에 형성되어 있는 제1 배선,
    상기 절연 기판 위에 형성되어 있으며 상기 제1 배선과 절연되어 교차하고 있는 제2 배선,
    상기 제1 배선과 상기 제2 배선이 교차하여 정의하는 화소 영역마다 형성되어 있으며 개구부를 가지는 화소 전극,
    상기 제1 배선, 상기 제2 배선 및 상기 화소 전극과 연결되어 있는 제1 스위칭 소자,
    상기 화소 전극의 개구부와 중첩하는 방향 제어 전극,
    상기 방향 제어 전극에 인가되는 신호 전압을 스위칭하는 제2 스위칭 소자
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 제2 스위칭 소자는 상기 제1 스위칭 소자보다 먼저 턴온되었다가 상기 제1 스위칭 소자가 턴온되기 이전에 턴오프되는 액정 표시 장치용 박막 트랜지스터 기판.
  3. 제1항 또는 제2항에서,
    상기 제1 스위칭 소자 및 상기 제2 스위칭 소자는 3단자 소자인 박막 트랜지스터이고, 상기 제2 스위칭 소자의 3단자는 각각 상기 제1 배선, 상기 제2 배선 및 상기 방향 제어 전극에 연결되어 있으며, 상기 제2 스위칭 소자가 연결되는 제1 배선은 상기 제1 스위칭 소자가 연결되는 제1 배선의 전단 배선인 액정 표시 장치용 박막 트랜지스터 기판.
  4. 제3항에서,
    하나의 상기 화소 영역 내에 포함되어 있는 상기 제1 및 제2 스위칭 소자는 동일한 상기 제2 배선에 연결되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  5. 제3항에서,
    하나의 상기 화소 영역 내에 포함되어 있는 상기 제1 및 제2 스위칭 소자는 상기 화소 영역을 정의하는 두 개의 상기 제2 배선에 각각 연결되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  6. 제1항에서,
    상기 방향 제어 전극은 상기 제1 배선과 동일한 층에 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  7. 제1항에서,
    상기 방향 제어 전극은 상기 제2 배선과 동일한 층에 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  8. 제1항에서,
    상기 방향 제어 전극과 상기 화소 전극을 절연시키는 절연막을 더 포함하고, 상기 절연막은 상기 화소 전극 개구부와 중첩하는 위치에 형성되어 있는 트렌치를 가지는 액정 표시 장치용 박막 트랜지스터 기판.
KR1020080037680A 2008-04-23 2008-04-23 박막 트랜지스터 기판 Expired - Fee Related KR100853228B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080037680A KR100853228B1 (ko) 2008-04-23 2008-04-23 박막 트랜지스터 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080037680A KR100853228B1 (ko) 2008-04-23 2008-04-23 박막 트랜지스터 기판

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020012121A Division KR100870005B1 (ko) 2002-03-07 2002-03-07 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20080039370A KR20080039370A (ko) 2008-05-07
KR100853228B1 true KR100853228B1 (ko) 2008-08-20

Family

ID=39647547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080037680A Expired - Fee Related KR100853228B1 (ko) 2008-04-23 2008-04-23 박막 트랜지스터 기판

Country Status (1)

Country Link
KR (1) KR100853228B1 (ko)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078367A (en) 1995-06-16 2000-06-20 Seiko Epson Corporation Liquid crystal display with sub-pixel electrodes, and control capacitor electrodes forming control capacitors
KR20000059783A (ko) * 1999-03-09 2000-10-05 구본준 멀티도메인 액정표시소자
KR20000061368A (ko) * 1999-03-25 2000-10-16 구본준 멀티 도메인 액정 표시소자
KR20010007523A (ko) * 1999-06-25 2001-01-26 카네코 히사시 멀티 도메인 액정 표시장치
US20010024244A1 (en) * 1999-12-09 2001-09-27 Hyeon-Ho Son Thin film transistor liquid crystal display device implementing multi-domains for liquid crystal
US6335776B1 (en) 1998-05-30 2002-01-01 Lg. Philips Lcd Co., Ltd. Multi-domain liquid crystal display device having an auxiliary electrode formed on the same layer as the pixel electrode
US6335771B1 (en) 1996-11-07 2002-01-01 Sharp Kabushiki Kaisha Liquid crystal display device, and methods of manufacturing and driving same
KR20020000662A (ko) * 2000-06-27 2002-01-05 구본준, 론 위라하디락사 멀티 도메인 액정표시장치 및 그 제조방법
KR20020013759A (ko) * 2000-08-11 2002-02-21 마찌다 가쯔히꼬 액정 디스플레이 장치 및 결함 수정 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078367A (en) 1995-06-16 2000-06-20 Seiko Epson Corporation Liquid crystal display with sub-pixel electrodes, and control capacitor electrodes forming control capacitors
US6335771B1 (en) 1996-11-07 2002-01-01 Sharp Kabushiki Kaisha Liquid crystal display device, and methods of manufacturing and driving same
US6335776B1 (en) 1998-05-30 2002-01-01 Lg. Philips Lcd Co., Ltd. Multi-domain liquid crystal display device having an auxiliary electrode formed on the same layer as the pixel electrode
KR20000059783A (ko) * 1999-03-09 2000-10-05 구본준 멀티도메인 액정표시소자
KR20000061368A (ko) * 1999-03-25 2000-10-16 구본준 멀티 도메인 액정 표시소자
KR20010007523A (ko) * 1999-06-25 2001-01-26 카네코 히사시 멀티 도메인 액정 표시장치
US20010024244A1 (en) * 1999-12-09 2001-09-27 Hyeon-Ho Son Thin film transistor liquid crystal display device implementing multi-domains for liquid crystal
KR20020000662A (ko) * 2000-06-27 2002-01-05 구본준, 론 위라하디락사 멀티 도메인 액정표시장치 및 그 제조방법
KR20020013759A (ko) * 2000-08-11 2002-02-21 마찌다 가쯔히꼬 액정 디스플레이 장치 및 결함 수정 방법

Also Published As

Publication number Publication date
KR20080039370A (ko) 2008-05-07

Similar Documents

Publication Publication Date Title
KR100870005B1 (ko) 액정 표시 장치
KR100961941B1 (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판
KR101293950B1 (ko) 표시기판 및 이를 갖는 표시패널
US8564745B2 (en) Liquid crystal display having more than one color portion within a pixel
US7714960B2 (en) Liquid crystal display and substrate thereof
JP4921701B2 (ja) 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板
KR101392887B1 (ko) 표시 장치
TWI416733B (zh) 薄膜電晶體陣列面板及具有此面板之液晶顯示器
US20070182872A1 (en) Multi-domain liquid crystal display and a thin film transistor substrate of the same
KR101300184B1 (ko) 액정 표시 장치
US7460192B2 (en) Liquid crystal display, thin film diode panel, and manufacturing method of the same
JP2005512153A (ja) 高開口率の液晶表示装置
JP4741209B2 (ja) 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板
KR20040062146A (ko) 액정 표시패널 및 그 제조방법
US6822716B2 (en) In-plane switching liquid crystal display with an alignment free structure and method of using back exposure to form the same
KR20050031478A (ko) Ocb 모드 액정 표시 장치
KR20210012098A (ko) 표시 장치
KR101794283B1 (ko) 박막 트랜지스터 표시판 및 액정 표시 장치
KR100853228B1 (ko) 박막 트랜지스터 기판
KR100831225B1 (ko) 다중 도메인 액정 표시 장치
KR101446341B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20120076970A (ko) 광시야각 액정표시장치용 어레이 기판 및 그 제조 방법
KR101337254B1 (ko) 표시 장치
KR100984364B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR20060062569A (ko) 액정 표시 패널

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

St.27 status event code: A-0-1-A10-A18-div-PA0107

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 5

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 6

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 8

St.27 status event code: A-4-4-U10-U11-oth-PR1001

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 9

PR1001 Payment of annual fee

Fee payment year number: 9

St.27 status event code: A-4-4-U10-U11-oth-PR1001

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

Fee payment year number: 10

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 11

PR1001 Payment of annual fee

Fee payment year number: 11

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 12

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 13

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PC1903 Unpaid annual fee

Not in force date: 20210814

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20210814

St.27 status event code: N-4-6-H10-H13-oth-PC1903

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000