KR0158484B1

KR0158484B1 - 불휘발성 반도체 메모리의 행리던던씨

Info

Publication number: KR0158484B1
Application number: KR1019950001737A
Authority: KR
Inventors: 이성수; 김진기
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-01-28
Filing date: 1995-01-28
Publication date: 1999-02-01
Also published as: JP2732824B2; DE19602814A1; DE19602814B4; JPH08255498A; US5699306A; KR960030255A

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

불휘발성 반도체 메모리의 행리던던씨.

2. 발명이 해결하려고 하는 기술적 과제

리던던트 메모리 쎌 어레이만 결함유무의 테스트를 가능케하고 리던던트 메모리 쎌의 교체후 재고장이 나서 타의 리던던트 쎌로 교체하여도 오동작없이 동작.

3. 발명의 해결방법의 요지

명령 입력에 의해 리던던트 메모리 쎌 어레이만 선택하는 리던던트 프리디코오더의 제공과, 노말 메모리 쎌의 고장시 제1리던던트 메모리 쎌로 교체하고 다시 제1리던던트 메모리 쎌이 고장났을때 제2리던던트 메모리 쎌로 교체하였을시 상기 노말 메모리 쎌을 특정하는 어드레스 입력에 의해 중복선택없이 제2리던던트 메모리 쎌만을 선택하는 리던던트 어드레스 중복선택방지 회로를 가짐.

4. 발명의 중요한 용도

불휘발성 반도체 메모리의 수율향상.

Description

불휘발성 반도체 메모리의 행리던던씨

제1도는 본 발명의 실시예에 따른 행리던던씨의 블럭도를 나타낸 도면.

제2도는 제1도의 메모리쎌 어레이의 일부분을 나타낸 개략적 회로도.

제3도는 제1도의 리던던트 프리디코오더를 나타낸 개략적 회로도.

제4도는 제1도의 제1리던던트 어드레스 저장회로를 나타낸 개략적 회로도.

제5도는 제1도의 제2리던던트 어드레스 저장회로를 나타낸 개략적 회로도.

제6도는 제1도의 리던던트 어드레스중복선택방지회로를 나타낸 개략적 회로도.

제7도는 제1도의 행 디코오더 디스에이블회로를 나타낸 개략적 회로도.

제8도는 본 발명의 실시예에 따라 리던던트 어레이 선택동작을 나타내는 여러 신호들의 타이밍도.

제9도는 본 발명의 실시예에 따라 리던던트 행블럭 중복 선택방지 동작을 나타내는 여러 신호들의 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

10 : 메모리 쎌 어레이 12 : 노말 메모리 쎌 어레이

14 : 리던던트 메모리 쎌 어레이 16 : 제1리던던트 메모리 쎌 어레이

18 : 제2리던던트 메모리 쎌 어레이 20 : 노말행디코오더

22 : 리던던트 행 디코오더 24 : 어드레스 버퍼

26 : 제1리던던트 어드레스 저장회로 28 : 제2리던던트 어드레스 저장회로

30 : 제어버퍼 32 : 명령레지스터

34 : 리던던트 프리 디코오더

36 : 리던던트 어드레스중복선택방지회로

38 : 행디코오더디스에이블회로

본 발명은 플래쉬형의 불휘발성 반도체 메모리(이하 EEPROM이라 칭함)에 관한 것으로 특히 EEPROM의 행 리던던씨에 관한 것이다.

최근 EEPROM은 고집적화 및 소형화되는 추세에 있다. 그러한 고집적화 및 소형화하는 제조공정상의 미세에칭공정들과 같은 여러 어려움에 기인하여 제조수율을 저하시킨다. 특히 반도체 기판상의 큰 영역을 점유하는 메모리 쎌 어레이 영역에서의 결함들이 자주 발생하고, 이에의해 수율은 저하된다. 그러한 문제를 해결하기 위하여, 고장난 노말 메모리쎌들을 여분의 또는 리던던트 메모리 쎌들로 교체하는 리던던트 기술이 사용되어 왔다.

널리 사용되고 있는 리던던트 기술은 결함이 있는 메모리 쎌들을 특정하는 어드레스를 저장하고 상기 특정되는 어드레스 신호들에 응답하여 리던던트어드레스신호들을 발생하는 리던던트 어드레스 저장회로와, 상기 리던던트 어드레스신호들에 응답하여 노말디코오더를 디스에이블하는 노말 디코오더 디스에이블회로를 가지고 있다. 노말메모리 쎌 어레이는 노말디코오더와 접속되어 있고 여분의 또는 리던던트 메모리 쎌 어레이는 여분의 또는 리던던트 디코오더와 접속되어 있다. 따라서 결함이 있는 또는 고장난 노말 메모리 쎌들을 특정하는 어드레스 신호들이 입력하면, 상기 리던던트 어드레스 저장회로는 리던던트 어드레스 신호들을 발생하고 이에의해 리던던트 디코오더를 통하여 리던던트 메모리 쎌들을 선택하고 동시에 노말디코오더를 디스에이블한다.

결함이 있는 메모리 쎌들을 특정하는 어드레스를 저장하고 있는 상기 리던던트 어드레스 저장회로는 프로그램회로라고도 불리워진다. 결함이 있는 메모리 쎌들을 특정하는 리던던트 어드레스를 상기 프로그램회로에 프로그램하는 기술은 2가지 기술이 있다. 즉 하나의 방법은 상기 리던던트 어드레스를 저장하기 위한 휴우즈들 예컨대 폴리실리콘휴우즈들을 레이저 빔에 의하여 선택적으로 용융절단하는 레이저 프로그램이며, 타의 방법은 상기 휴우즈들로 큰 전류를 흘려 선택적으로 용융절단하는 전기적 프로그램이다.

레이저 프로그램 방법을 사용하는 리던던씨 기술은 웨이퍼 공정의 완료후 웨이퍼 상태에서 노말 메모리 쎌들이 고장이 났는지의 여부를 테스트한 다음 고장난 노말 메모리 쎌들이 존재한다면 고장난 메모리 쎌들에 대응하는 어드레스를 가지고 상기 프로그램 회로를 프로그램하는 것이다. 이 방법은 웨이퍼상태에서만 행해질 수 있기 때문에 패키지된 상태에서 고장난 노말 메모리 쎌들의 리페어는 불가능하다는 결점을 갖는다. 전기적 프로그램 방법을 사용하는 리던던씨 기술은 패키지된 상태 후에도 고장난 노말 메모리 쎌들의 리페어가 가능하다는 이점을 갖는다. 그러므로 웨이퍼 공정 완료후 뿐만 아니라 패키지 공정완료후에도 고장난 리던던트 메모리 쎌들을 리페어할 수 있는 EEPROM이 요망되고 있다.

또한 종래의 EEPROM은 결함있는 노말 메모리 쎌들을 리던던트 메모리 쎌들로 교체하기전에 리던던트 메모리 쎌들의 결함의 유무를 판단할 수 없기 때문에 교체후 결함의 가능성은 여전히 남아 있다. 그러므로 리던던트 메모리 쎌들만을 선택하고 이들의 결함 유무를 판단하는 것이 요망되고 있다.

또한 레이저 프로그램 방법에 의하여 고장난 노말 메모리 쎌을 제1리던던트 메모리 쎌들로 교체를 한후 교체된 제1리던던트 메모리 쎌들이 다시 고장이 나는 경우 상기 고장난 노말 메모리 쎌을 특정하는 어드레스와 동일한 어드레스로 전기적 프로그램 방법에 의하여 제2리던던트 메모리 쎌들이 교체된다. 이 경우, 독출 또는 기입동작시 상기 고장난 노말 메모리 쎌을 특정하는 어드레스가 입력하면, 상기 제1 및 제2리던던트 메모리 쎌들이 동시에 선택되기 때문에 오동작이 발생하게 된다.

따라서 본 발명의 목적은 웨이퍼 상태 뿐만 아니라 패키지된 상태에서도 결함있는 노말 메모리 쎌을 리던던트 메모리 쎌들로 교체할 수 있는 EEPROM의 리던던트회로를 제공함에 있다.

본 발명의 또 다른 목적은 리던던트 메모리 쎌들만을 선택하고 이들의 결함 유무를 판단할 수 있는 EEPROM의 리던던씨 회로를 제공함에 있다.

본 발명의 또 다른 목적은 제1리던던트 메모리 쎌들로의 교체후 제1리던던트 메모리 쎌들이 다시 고장이 났을때 제2리던던트 메모리 쎌들로의 교체가 오동작없이 가능한 EEPROM의 리던던씨회로를 제공함에 있다.

상기와 같은 본 발명의 목적을 달성하기 위하여 본 발명은 플로팅 게이트형의 다수의 메모리 쎌들을 가지며, 다수의 메모리 쎌들은 복수개의 노말 행 블럭들을 가지는 노말 메모리 쎌 어레이와 복수개의 리던던트 행블럭들을 가지는 리던던트 메모리 쎌 어레이로 분할된 메모리 쎌 어레이와; 상기 노말행 블럭들중 하나를 선택하기 위한 노말 행 디코오더와; 상기 리던던트 행블럭들중 하나를 선택하기 위한 리던던트 행 디코오더와; 리던던트 메모리 쎌 어레이를 선택하기 위한 리던던트 어레이 선택 명령시 상기 노말 행 디코오더를 디스에이블하는 노말행 디코오더 디스에이블회로와; 상기 리던던트 어레이 선택 명령시 외부 어드레스 신호들에 응답하여 상기 복수개의 리던던트 행 블럭들중 하나를 선택하기 위한 리던던트 행 블럭선택 수단으로 구성됨을 특징으로 하는 불휘발성 반도체 메모리를 제공한다.

또한 본 발명은 플로팅 게이트형의 다수의 메모리 쎌들을 가지며, 다수의 메모리 쎌들은 복수개의 노말 행 블럭들을 가지는 노말 메모리 쎌 어레이와 복수개의 리던던트 행블럭들을 가지는 리던던트 메모리 쎌 어레이로 분할된 메모리 쎌 어레이를 가지는 불휘발성 반도체 메모리의 행 블럭 선택방법에 있어서; 리던던트 어레이 선택 명령과 외부 어드레스에 응답하여 상기 노말 메모리 쎌 어레이를 선택하지 않고 상기 리던던트 메모리 쎌 어레이의 리던던트 행 블럭들중 하나를 선택함을 특징으로 하는 리던던트 행 블럭 선택 방법을 제공한다.

또한 본 발명은 플로팅 게이트형의 다수의 메모리 쎌들을 가지며, 다수의 메모리 쎌들은 복수개의 노말 메모리 쎌들로 각각 구성된 복수개의 노말 행 블럭들을 가지는 노말 메모리 쎌 어레이와 복수개의 리던던트 메모리 쎌들로 각각 구성된 복수개의 리던던트 행 블럭을 가지는 리던던트 메모리 쎌 어레이로 분할된 메모리 쎌 어레이와; 상기 노말 행 블럭들중 하나를 선택하기 위한 노말 행 디코오더와; 상기 리던던트 행 블럭들중 하나를 선택하기 위한 리던던트 행 디코오더와; 상기 노말 메모리 쎌들중 어느 하나가 고장났을때 상기 고장난 노말 메모리 쎌과 관련된 노말 행 블럭을 특정하는 어드레스의 입력시 상기 리던던트 행 디코오더가 적어도 2개의 리던던트 행 블럭들을 선택하도록 상기 어드레스를 저장하기 위한 리던던트 어드레스 저장회로와; 상기 어드레스의 입력에 의해 상기 노말 행 디코오더를 디스에이블하기 위한 노말 행 디코오더 디스에이블회로와; 상기 적어도 2개의 리던던트 행블럭들중 하나만을 상기 리던던트 행 디코오더가 선택하도록 리던던트 행블럭의 중복선택을 방지하기 위한 수단을 가짐을 특징으로 하는 불휘발성 반도체 메모리를 제공한다.

이하 본 발명의 바람직한 실시예에 대한 상세한 설명이 첨부된 도면들을 참조하여 설명된다. 도면들 중 동일한 구성요소 및 부분들은 가능한한 어느곳에서든지 동일한 부호들로 표시되고 있음을 유의하여야 한다.

하기 설명에서 메모리 쎌의 용량, 전압값, 회로구성 및 부품들등과 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 돕기 위하여 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다.

본 명세서에서 사용되는 메모리 트랜지스터 또는 메모리 쎌이란 용어는 소오스, 드레인, 데이터를 저장하기 위한 플로팅 게이트 및 제어 게이트를 가지는 플로팅 게이트 MOS FET를 나타낸다.

본 발명의 EEPROM은 동일 칩상에 CMOS제조기술을 사용하여 제작되고 약 -1.8볼트의 임계전압을 가지는 디플레숀 모우드의 N채널 모오스 트랜지스터들(이하 D형 트랜지스터들이라 칭함)과 약 0.7볼트의 임계전압을 가지는 인한스멘트 모우드의 N채널 모오스 트랜지스터들(이하 N채널 트랜지스터들이라 칭함) 및 약 -0.9볼트의 임계전압을 가지는 P채널 모오스 트랜지스터들(이하 P채널 트랜지스터들이라 칭함)이 사용된다.

본 발명의 바람직한 실시예는 4M×8비트의 낸드구조를 가지는 EEPROM에 대하여 설명이 되지만 본 발명은 여기에 국한되는 것이 아님을 유의하여야 한다.

제1도는 본 발명의 실시예에 따라 행 리던던씨회로를 나타내고 있는 개략적 블럭도이다. 도면을 참조하면, 메모리 쎌 어레이(10)는 노말메모리 쎌 어레이(12)와 리던던트 메모리 쎌 어레이(14)로 구성된다. 노말메모리 쎌 어레이(12)는 행 방향으로 배열된 512개의 노말 행 블럭들 NBK0∼NBK511과 열 방향으로 신장하는 4,096개의 비트라인들로 구성된다. 리던던트 메모리 쎌 어레이(14)는 행 방향으로 배열된 8개의 리던던트 행 블럭들 RBK0∼RBK7과 상기 열 방향으로 신장하는 4,096개의 비트라인들로 구성된다.

제2도는 상기 메모리 쎌 어레이(10)의 일부분의 등가회로를 나타낸 도면이다. 도시의 편의상, 노말 메모리 쎌 어레이(12)의 노말 행 블럭 NBK511 및 리던던트 메모리 쎌 어레이(14)의 리던던트 행 블럭 RBK0과 관련된 메모리 쎌 어레이가 도시되어 있다. 제2도를 참조하면, 4,096개의 비트라인들 BL0∼BL4,095은 열 방향과 평행하게 신장하고 있다. 각 비트라인에는 노말낸드쎌 유닛들 NNU과 리던던트 낸드쎌 유닛들 RNU이 접속되어 있다. 노말낸드쎌 유닛들의 각각은 제1노말선택 트랜지스터 NS1와 노말메모리 트랜지스터들 NM0∼NM15 및 제2노말선택 트랜지스터 NS2로 구성되고 이들의 드레인 소오스 통로들은 서로 직렬로 접속되어 있다. 동일행에 배열된 제1노말선택 트랜지스터들 NS1의 드레인들은 비트라인들 BL0∼BL4,096에 각각 접속되고 동일행에 배열된 제2노말선택 트랜지스터들 NS2의 소오스들은 공통 소오스 라인 CSL에 공통으로 접속된다. 각 노말 행블럭중 각 행에 배열된 제1노말선택 트랜지스터들 NS1의 게이트들과 노말메모리 트랜지스터들 NM0∼NM15의 제어게이트들 및 제2노말 선택트랜지스터들 NS2의 게이트들은 제1노말선택라인 NSL1과 노말워드라인들 NWL0∼NWL15 및 제2노말 선택라인 NSL2와 각각 접속된다. 유사하게, 리던던트 낸드쎌 유닛들의 각각은 제1리던던트 선택트랜지스터 RS1와 리던던트 메모리 트랜지스터들 RM0∼RM15 및 제2리던던트 선택 트랜지스터 RS2로 구성되고 이들의 드레인 소오스 통로들은 직렬로 접속되어 있다. 동일행에 배열된 제1리던던트 선택 트랜지스터들 RS1의 드레인들은 비트라인들 BL0∼BL4,095에 각각 접속되어 있고 동일행에 배열된 제2리던던트 선택 트랜지스터들 RS2의 소오스들은 공통소오스라인 CSL에 공통으로 접속되어 있다. 각 리던던트 행 블럭중 동일행에 배열된 제1리던던트 선택 트랜지스터들 RS1의 게이트들과 리던던트 메모리 쎌들 RM0∼RM15의 제어게이트들과 제2리던던트 선택 트랜지스터들 RS2의 게이트들은 제1리던던트 선택라인 RSL1과 리던던트 워드라인들 RWL0∼RWL15 및 제2리던던트 선택라인 RSL2과 각각 접속되어 있다. 그러므로 노말메모리 쎌 어레이(12)는 8,192개의 행과 4,096개의 열의 매트릭스형으로 배열된 32메거(8,192×4,096=33,554,432)비트의 노말메모리 쎌들을 가지며, 리던던트 또는 여분의 메모리 쎌 어레이(14)는 128개의 행과 4,096개의 열의 매트릭스형으로 배열된 524,288비트의 리던던트 메모리 쎌들을 가지고 있다. 본 발명은 노말메모리 쎌들 및 리던던트 메모리 쎌들의 용량에 국한된 것이 아님을 유의하여야 한다.

제1도로 돌아가면, 리던던트 메모리 쎌 어레이(14)는 본 발명의 특징에 따라 레이저 프로그램 방법의 제어하에 있는 제1리던던트 메모리 쎌 어레이(16)와 전기적 프로그램 방법의 제어하에 있는 제2리던던트 메모리 쎌 어레이(18)로 구성되어 있다. 제1리던던트 메모리 쎌 어레이(16)는 4개의 리던던트 행 블럭들 RBK0∼RBK3을 가지고 있고 제2리던던트 메모리 쎌 어레이(18)는 4개의 리던던트 행 블럭들 RBK4∼RBK7을 가지고 있다.

노말 행 디코오더(20)는 어드레스 버퍼(24)로 부터의 블럭선택 어드레스신호들 A13∼A21에 응답하여 512개의 노말 행 블럭들 NBK0∼NBK511중 하나를 선택하고 상기 어드레스 버퍼(24)로 부터의 워드라인 선택 어드레스 신호들 A9∼A12과 여러동작 모우드들 예컨대, 독출, 기입 및 검증 모우드들중 선택된 하나의 동작모우드에 응답하여 상기 선택된 동작모우드에 대응하는 미리 예정된 전압을 상기 선택된 노말 행 블럭내의 16개의 노말워드라인들 RWL0∼RWL15중 선택된 하나의 노말워드라인으로 제공하는 작용을 한다. 리던던트 행 디코오더(22)는 제1 및 제2리던던트 행 디코오더들로 구성되고 이들은 후술되는 제1 및 제2리던던트 어드레스 저장회로들(26)과 (28)로부터의 리던던트 블럭선택 어드레스 신호들 RR0∼RR7에 응답하여 리던던트 행 블럭들 RBK0∼RBK7중 적어도 하나를 선택하고, 어드레스 버퍼(24)로부터의 상기 워드라인 선택 어드레스신호들 A9∼A12과 여러 동작 모우드들 예컨대, 독출, 기입 및 검증 모우드들 중 선택된 하나의 동작 모우드에 응답하여 상기 선택된 동작 모우드에 대응하는 미리 예정된 전압을 상기 선택된 리던던트 행 블럭내의 16개의 리던던트 워드라인들 RWL0∼RWL15중 선택된 하나의 리던던트 워드라인으로 제공하는 작용을 한다. 그러한 작용을 하는 행 디코오더는 본원 출인인에게 양도되고 1994년 8월 19일자로 공개된 대한민국 공개 특허번호 94-18870호에 개시되어 있다. 또한 4,096개의 비트라인들과 접속된 페이지버퍼 및 센스앰프들과 열 선택회로 및 데이타 입출력 버퍼는 본원 출원인에게 양도되고 1994년 12월 19일자로 출원된 대한민국 특허출원번호 제94-35016호에 개시되어 있다.

제어버퍼(30)는 외부 칩 인에이블신호와, 외부독출 인에이블신호와 외부기입 인에이블신호와 외부 어드레스 래치 인에이블신호 ALEx와 외부 명령 래치 인에이블신호 CLEx에 응답하여 칩내부 제어신호들 즉, 칩인에이블신호, 독출인에이블신호, 기입인에이블신호, 어드레스래치 인에이블신호 ALE와 명령래치 인에이블신호 CLE로 변환하는 작용을 한다. 어드레스 버퍼(24)는 칩인에이블신호가 L레벨, 예컨대 접지 전압레벨로 인에이블상태에 있고 독출 인에이블신호가 H레벨, 예컨대 전원공급전압 Vcc로 디스에이블 상태에 있고, 명령래치 인에이블신호 CLE가 L레벨로 디스에이블상태에 있고 어드레스 래치 인에이블신호 ALE가 H레벨로 인에이블 상태에 있을때 기입인에이블신호가 3번 L레벨에서 H레벨로 토글링 또는 천이하면서 데이터 입출력 단자들 I/00∼I/07로 입력하는 외부어드레스 신호들 PA0∼PA21을 래치하는 작용을 한다. 그러한 작용을 하는 어드레스 버퍼(24)는 전술한 대한민국 특허출원번호 제94-35016호에 개시되어 있다. 명령레지스터(32)는 칩인에이블신호와 어드레스 래치 인에이블신호 ALE가 L레벨들에 있고, 독출인에이블신호가 H레벨에 있고 명령래치 인에이블신호 CLE가 H레벨에 있을때 기입인에이블신호가 토글링하면서 데이터 입출력 단자들 I/00∼I/07로 제공되는 명령신호를 래치하는 작용을 하는 통상의 회로이다. 상기 명령레지스터(32)는 상기와 같은 명령 입력동작시 본 발명의 특징에 따라 리던던트 어레이 선택동작모우드중 상기 데이터 입출력단자들 I/00∼I/07을 통해 B5(핵사 코오드)의 리던던트 어레이 선택명령을 입력하고 리던던트 어레이 선택플래그 Sred를 발생한다.

리던던트 프리 디코오더(34)는 리던던트 어레이 선택동작모우드중 리던던트 메모리 쎌 어레이 내의 리던던트 메모리 쎌들이 고장이 났는지를 테스트하기 위하여 상기 명령 레지스터(32)로부터의 리던던트 어레이 선택 플래그 Sred에 응답하여 인에이블된다. 그러므로 리던던트 프리 디코오더(34)는 리던던트 어레이 선택동작모우드중 어드레스 버퍼(24)로부터의 블럭선택 어드레스 신호들 A13∼A15과 그 상보신호들및 후술되는 리던던트 어드레스 중복선택 방지회로(36)로 부터의 리던던트 행 블럭중복선택방지 신호들와에 응답하여 특정 리던던트 행 블럭을 선택하는 리던던트 행 블럭 선택신호들을 발생하는 작용을 한다. 또한 상기 리던던트 프리 디코오더(34)는 기입 및 독출 동작모우드에서 리던던트 어드레스 중복선택 방지회로(36)로부터의 리던던트 행 블럭 중복선택 방지신호들와에 응답하여 특정된 하나의 리던던트 행 블럭을 선택하는 작용을 한다.

제3도는 리던던트 프리 디코오더의 개략적 회로도이다. 제3도를 참조하면 리던던트 프리 디코오더(34)는 낸드게이트들(51)∼(74)과 인버어터(75)로 구성된다. 낸드게이트들(51)∼(58)의 각각은 블럭선택신호들 A13∼A15와 그 상보신호들의 조합을 입력한다. 낸드게이트들(60)∼(67)의 각각의 제1 및 제2입력단자들은 상기 낸드게이트들(51)∼(58)의 각각의 출력과 리던던트 어레이 선택 플래그 Sred를 각각 입력한다. 그러므로 리던던트 어레이 선택동작모오드 중 H레벨에 있는 Sred신호에 의해 상기 낸드게이트들(60)∼(67)은 인에이블되고 상기 행 블럭선택 신호들에 의해 상기 낸드게이트들(60)∼(67)중 선택된 하나가 H레벨을 출력한다. 리던던트 어레이 선택동작모우드를 제외한 동작모우드들중 상기 Sred신호는 L레벨에 있기 때문에 상기 낸드게이트들(60)∼(67)은 디스에이블되고 이에의해 H레벨들을 출력한다. 낸드게이트들(68)∼(74)의 제1입력단자들은 낸드게이트들(60)∼(66)의 출력들과 각각 접속되고 인버어터(75)는 낸드게이트(67)의 출력과 접속된다. 낸드게이트들(68)∼(71)의 제2입력단자들은 후술되는 제1리던던트 어드레스 저장회로(26)로 부터의 리던던트 행 블럭 선택신호 RR0∼RR3를 L레벨들로 디스에이블하기 위하여 리던던트 행 블럭 중복선택방지신호를 입력한다. 낸드게이트(72)∼(74)의 제2입력단자들은 리던던트 행 블럭 중복선택 방지신호들을 각각 입력한다. 그러므로 낸드게이트들(68)∼(74) 및 인버어터(75)은 독출 및 기입동작모우드들중 후술되는 바와 같이 제1 및 제2리던던트 어드레스 저장회로들(26)과 (28)로 2중 또는 다중 프로그램된 어드레스에 대하여 오동작을 방지하도록 리던던트 블럭선택신호들중 하나만을 L레벨로 출력한다.

제1도로 돌아가면, 제1리던던트 어드레스 저장회로(26)는 리던던트 어드레스 프로그램 동작모우드중 레이저 프로그램 방법에 의하여 결함있는 노말메모리 쎌을 가지는 고장난 노말행블럭에 대응하는 리던던트 어드레스를 저장하기 위한 작용을 한다. 또한 제1리던던트 어드레스 저장회로(26)는 기입 및 독출동작모우드중 상기 저장된 리던던트 어드레스와 입력하는 어드레스 즉 리던던트 프리디코오더(34)로부터의 리던던트 블럭선택 신호들과를 비교하고 제1리던던트 메모리 쎌 어레이를 구성하는 제1리던던트 행 블럭들 RBK0∼RBK3중 하나를 선택하게 할 수 있다. 또한 제1리던던트 어드레스 저장회로(26)는 리던던트 어레이 선택동작모우드중 리던던트 프리 디코오더(34)로부터의 리던던트 블럭선택 신호들에 응답하여 상기 제1리던던트 행 블럭들 RBK0∼RBK3 중 하나를 선택하게 할 수 있다.

제4도를 참조하면, 제1리던던트 어드레스 저장회로(26)의 개략적회로도가 도시되어 있다. 제1리던던트 어드레스 저장회로(26)는 레이저 프로그램 방법에 의해 리던던트 어드레스를 저장하기 위한 레이저 프로그램회로들(40a)∼(40d)과 노아게이트들(80)∼(88)로 구성된다. 도시의 편의상, 하나의 레이저 프로그램회로(40a)의 개략적회로도가 도시되어 있지만 나머지 레이저 프로그램회로(40b)∼(40d)의 회로도들의 각각은 레이저 프로그램회로(40a)의 회로도와 동일한 회로도임을 유의하여야 한다. 레이저 프로그램회로들(40a)∼(40d)의 각각은 P채널 트랜지스터(91)와 N채널트랜지스터들(92)와 (98)∼(102) 및 다결정 실리콘으로 형성된 휴우즈들(93)∼(97)로 구성된다. P채널 트랜지스터(91)의 드레인 소오스 통로는 전원공급전압 Vcc 예컨대 약 3.3볼트의 전원공급전압과 라인(90)사이에 접속되고 상기 트랜지스터(91)의 게이트는 칩인에이블신호와 접속된다. N채널트랜지스터(92)의 드레인과 휴우즈들(93)∼(97)의 각각의 일단은 상기 라인(90)과 접속되고 상기 트랜지스터(92)의 소오스는 기준전압 Vss로 접지되며 상기 휴우즈들(93)∼(97)의 타단들은 N채널트랜지스터들(98)∼(102)의 드레인들과 각각 접속된다. N채널트랜지스터(98)∼(102)의 소오스들은 기준전압 Vss와 접속된다. N채널 트랜지스터(92)의 게이트는 칩인에이블신호와 접속되고, N채널트랜지스터들(98)∼(102)의 게이트들은 블럭선택 어드레스 신호들 A13∼A21과 그 상보신호들과 각각 접속된다. 레이저 프로그램 회로들(40a)∼(40d)로부터 라인들(90)은 노아게이트들(80)∼(83)의 제1입력단자들과 각각 접속되고 노아게이트들(80)∼(83)의 제2입력단자들은 명령레지스터(32)로 부터의 리던던트 어레이 선택플래그 Sred와 접속된다. 노아게이트들(85)∼(88)의 제1입력단자들은 노아게이트들(80)∼(83)의 출력단자들과 각각 접속되고 노아게이트들의 제2입력단자들은 리던던트 프리 디코오더(34)로부터의 리던던트 블럭선택 신호들과 각각 접속된다.

레이저 프로그램회로들(40a)∼(40d)로의 리던던트 어드레스의 저장은 다음과 같이 행해진다. 웨이퍼상태에서 노말메모리쎌들이 고장이 났는지의 여부가 테스트된다. 고장난 노말메모리쎌들에 대응하는 블럭 선택어드레스가 특정되면, 레이저 프로그램이 행해진다. 상기 특정된 블럭 선택어드레스가 L레벨들이라면, 이들과 상보인 어드레스를 입력하는 N채널트랜지스터들과 직렬로 접속된 휴우즈들이 레이저빔에 의해 절단되고 상기 특정된 블럭 선택어드레스가 H레벨들이라면 이들을 입력하는 N채널트랜지스터들과 직렬로 접속된 휴우즈들이 레이저빔에 의해 절단된다. 예를들어 첫번째 노말행블럭 NBK0과 관련된 메모리쎌들이 고장이 났다고 가정하면, 상기 노말행블럭 NBK0을 특정하는 블럭선택어드레스신호들 A13∼A21은 모두 로우레벨들이다. 또한, 리던던트 어레이 선택동작모우드에서 리던던트메모리쎌들에 대한 테스트 결과로써 첫번째 리던던트행 블럭과 관련된 메모리쎌들이 고장이고 나머지 리던던트행 블럭들과 관련된 메모리쎌들이 고장나지 않았다고 가정한다. 그러면 첫번째 리던던트행블럭RBK0을 선택하는 리던던트행 블럭 선택신호RR0와 관련된 레이저프로그램회로(40a)의 휴우즈 절단은 없다. 고장난 노말행블럭NBK0을 2번째 리던던트행 블럭 RBK1으로의 교체가 소망된다면 레이저 프로그램회로(40b)의 상보 블럭선택 어드레스신호들과 관련된 휴우즈들(94) 및 (97)이 절단된다.

노아게이트들(80)∼(83)의 제2입력단자들은 리던던트어레이 선택플래그 Sred를 입력하기 때문에 리던던트어레이선택동작모우드에서 L레벨들로 디스에이블된다. 그러므로 노아게이트들(85)∼(88)은 리던던트프리디코어더(34)로부터의 리던던트 블럭선택신호들에 응답하여 제1리던던트행 블럭선택신호들RR0∼RR3을 출력한다. 기입 및 독출동작모우드에서 노아게이트들(80)∼(83)은 L레벨에 있는 리던던트어레이 선택플래그 Sred에 의해 레이저프로그램회로들(40a)∼(40d)에 저장된 어드레스에 응답하고, 노아게이트들(85)∼(88)은 상기 노아게이트들(80)∼(83)의 출력들과 리던던트블럭선택 신호들에 응답하여 리던던트행 블럭선택신호들 RR0∼RR3중 선택된 하나를 H레벨로 출력하고, 이에의해 선택된 리던던트행 블럭선택신호와 관련된 리던던트행 블럭을 인에이블한다. 또한 노아게이트들(85)∼(88)은 리던던트행블럭 중복선택방지신호에 의해 H레벨들로 디스에이블된 리던던트블럭선택신호들에 응답하여 디스에이블되고 이에의해 리던던트행블럭 선택신호들RR0∼RR3은 L레벨들로 되고 리던던트행블럭들 RBK0∼RBK3은 선택되지 않는다.

제1도로 다시 돌아가면, 제2리던던트 어드레스 저장회로(28)는 리던던트 프로그램동작모우드중 패키지된 상태에서 전기적 프로그램방법에 의해 프로그램되고 기입 및 독출동작모우드중 제2리던던트 메모리쎌 어레이(18)를 구성하는 제2리던던트행 블럭들RBK4∼RBK7중 상기 전기적 프로그램된 전기적 프로그램회로에 대응하는 하나의 리던던트행 블럭을 선택하게하는 작용을 한다. 또한 상기 제2리던던트어드레스저장회로(28)는 리던던트 어레이 선택동작모우드중 리던던트프리디코오더(34)로부터의 리던던트블럭 선택신호들에 응답하여 상기 제2리던던트행 블럭들RBK4∼RBK7중 하나를 선택하게 할 수 있다.

제5도를 참조하면, 제2리던던트 어드레스저장회로(28)의 개략적회로도가 도시되어 있다. 제2리던던트 어드레스저장회로(28)는 리던던트어드레스 프로그램동작중 결함있는 노말메모리쎌들에 대응하는 노말행 블럭선택 어드레스를 저장하기 위한 전기적 프로그램회로들(42a)∼(42d)과, 상기 전기적 프로그램회로들(42a)∼(42d)과 각각 접속되고 상기 저장된 노말행 블럭선택 어드레스를 감지하는 감지회로들(44a)∼(44d)과, 상기 감지회로들(44a)∼(44d)과 각각 접속되고 여러 동작모우드들 예를들어 리던던트어레이 선택동작모우드, 기입 및 독출동작모우드 및 리던던트 어드레스 중복 선택방지동작 모우드에서 제2리던던트행블럭들중 하나를 선택하기 위한 제2리던던트행 블럭선택회로들(46a)∼(46d)과, 상기 전기적 프로그램회로들(42a)∼(42d)의 프로그램을 제어하고 상기 감지회로들(44a)∼(44d)을 제어하는 제어회로(48)로 구성된다.

제어회로(48)는 P채널트랜지스터들(110a)∼(110d)과 (119), N채널트랜지스터들(120) 및 (121), 노아게이트들(115)∼(118) 및 인버어터들(111)∼(114)로 구성된다. P채널트랜지스터들(110a)∼(110d)의 소오스들은 전원 공급전압 Vcc 또는 이것보다 높은 고전압과 접속되고 이들의 드레인들은 라인들(147)과 각각 접속된다. 상기 P채널트랜지스터들(110a)∼(110d)의 게이트들은 제1휴우즈선택신호들과 각각 접속된다. 인버어터쌍들(111),(112);...;(113),(114)은 블럭선택어드레스신호와 그 상보신호의 쌍들 A13,;...;A21,과 각각 접속된다. 노아게이트쌍들(115),(116);...;(117),(118)의 제1입력단자들은 제2휴우즈선택신호들과 각각 접속된다. 상기 노아게이트들(115)∼(118)의 제2입력단자들은 상기 인버어터들(111)∼(114)의 출력과 각각 접속된다. 노아게이트들(115)∼(118)의 출력단자들은 라인들 RL0,∼RL8,과 각각 접속된다. P채널트랜지스터(119)의 소오스드레인통로와 N채널트랜지스터(120)의 드레인 소오스통로는 전원공급전압 Vcc와 기준전압 Vss사이에 직렬로 접속되고 상기 트랜지스터들(119)과 (120)의 게이트들은 칩인에이블신호와 접속된다. 상기 트랜지스터들(119)와 (120)의 접속점(148)에는 N채널트랜지스터(121)의 드레인과 게이트가 접속되고 상기 트랜지스터(121)의 소오스는 기준전압Vss와 접속된다.

전기적 프로그램회로들(42a)∼(42d)의 각각은 N채널트랜지스터들(123)∼(134)과 폴리실리콘재질의 휴우즈들(136)∼(139)로 구성된다. 각 전기적 프로그램회로내의 휴우즈들(136)∼(139)의 각각의 일단은 라인(147)에 접속된다. 트랜지스터들(123)과(124), (126)과(127), (129)와(130) 및 (132)와(133)의 드레인 소오스통로들은 휴우즈들(136)∼(139)의 각각의 타단과 기준전압 Vss사이에 직렬로 접속된다. N채널트랜지스터들(125),(128),(131) 및 (134)의 드레인들은 휴우즈들(136)∼(139)의 상기 타단들과 각각 접속되고 이들의 소오스들은 기준전압Vss에 접속된다. 각 전기적 프로그램회로의 N채널트랜지스터들(124),(127),(130) 및 (133)의 게이트들은 제1휴우즈선택신호들중 대응하는 하나의 신호와 접속되고, N채널트랜지스터들(123)과(125), (126)과(128), (129)와(131) 및 (132)와(134)의 각각의 게이트들은 라인들 RL0,∼RL8,중 대응하는 라인과 접속된다.

감지회로들(44a)∼(44d)의 각각은 P채널트랜지스터(141)과 N채널트랜지스터들(142)와 (143)으로 구성된다. 각 감지회로를 구성하는 P채널트랜지스터(141)의 소오스 드레인통로와 N채널트랜지스터(142)의 드레인 소오스통로는 전원공급전압 Vcc와 라인(147)사이에 직렬로 접속된다. 상기 P채널트랜지스터(141)와 N채널트랜지스터(142)의 접속점(149)과 기준전압Vss사이에 N채널트랜지스터(143)의 드레인 소오스 통로가 접속된다. P채널트랜지스터(141)와 N채널트랜지스터(143)의 게이트들은 칩인에이블신호와 접속된다. N채널트랜지스터(142)의 게이트는 접속점(148)과 접속된다.

제2리던던트행블럭 선택회로들(46a)∼(46d)의 각각은 노아게이트들(145)와 (146)로 구성된다. 각 제2리던던트행 블럭선택회로를 구성하는 노아게이트(145)의 일입력단자와 타입력단자는 접속점(149) 및 리던던트어레이선택 플래그 Sred와 각각 접속된다. 노아게이트(146)의 일입력단자와 타입력단자는 노아게이트(145)의 출력과 리던던트블럭 선택신호들중 대응하는 신호와 각각 접속된다.

전기적 프로그램회로들(42a)∼(42d)로 결함이 있는 노말메모리쎌을 특정하는 노말행블럭 어드레스를 저장하는 기술은 동일 출원인에게 양도되고 1994년 4월 11일자로 출원된 대한민국 특허출원번호 제94-7549호에 개시되어 있다. 간단히 설명한다면, 패키지 완료후 리던던트어드레스 프로그램 동작모우드가 개시된다. 지금, 첫번째 노말행 블럭 NBK0내의 노말메모리쎌들의 고장으로 인하여 첫번째 노말행블럭NBK0을 특정하는 노말행블럭 어드레스를 제2리던던트 어드레스저장회로(28)내의 전기적 프로그램회로(42a)에 저장한다고 가정한다. 어드레스버퍼(24)는 데이터입출력단자들 I/00∼I/07을 통해 제1휴우즈선택신호를 L레벨로 특정하는 외부 어드레스신호들(예컨대 PA0=L, PA1=L)과 제2휴우즈선택신호를 L레벨로 특정하는 외부 어드레스신호들(예컨대 PA3=PA4=PA5=PA6=L) 및 첫번째 노말행블럭을 특정하는 외부 어드레스신호들(예컨대 PA13∼PA21=L)을 래치한다. 제2리던던트어드레스 프로그램명령이 입력하면신호는 L레벨로 가고신호들은 H레벨을 유지한다. 동시에신호는 L레벨로 가고신호들은 H레벨을 유지한다. 그러므로 P채널트랜지스터(110a)는 턴온되고 전기적 프로그램회로(42a)내의 라인(147)으로 전원공급전압 Vcc가 공급된다. 또한 노아게이트들(115)와 (116)은 인에이블되고 나머지 노아게이트들의 출력들은 L레벨로 디스에이블된다. A13은 L레벨이고는 H레벨이므로 라인 RL0은 L레벨로 되고 라인는 H레벨로 된다. 그러므로 전기적 프로그램회로(42a)내의 트랜지스터(128)은 턴온되고 이에의해 휴우즈(137)이 절단된다. 이후 제2휴우즈선택신호들을 특정하는 외부 어드레스 신호들만이 순차적으로 변경될 때신호들과 관련된 전기적 프로그램회로(42a)내의 휴우즈들이 순차적으로 절단된다.

그후 기입 및 독출동작모우드에서 제1휴우즈선택신호들는 모두 H레벨들로 되고, 제2휴우즈선택신호들은 모두 L레벨들로 된다. 첫번째 노말행블럭을 선택하는 어드레스신호들이 입력하면신호들과 관련된 전기적 프로그램회로(42a)의 휴우즈들(137)과 (139)은 절단되어 있고 라인들 RL0∼RL8과 접속된 트랜지스터들은 턴오프되어 있기 때문에 전기적 프로그램회로(42a)의 라인(147)은 플로팅상태에 있다. 그러므로 L레벨에 있는신호에 의해 감지회로(44a)내의 접속점(149)는 H레벨로 되고 이에의해 제2리던던트행블럭선택회로(46a)를 구성하는 노아게이트(145)는 L레벨을 출력한다. 그러므로 노아게이트(146)의 출력 즉 제2리던던트 행블럭선택신호RR4는 H레벨로 된다. 한편 휴우즈절단이 없는 전기적 프로그램회로들(42b)∼(42d)의 라인들(147)은 L레벨로 되고 이에의해 감지회로들(44b)∼(44d)의 접속점들(149)은 L레벨들로 된다. 결국 제2리던던트행블럭 선택신호들 RR5∼RR7은 L레벨들에 있다. 그러므로 제2리던던트행 블럭RBK4가 선택된다. 한편 리던던트 어레이선택 동작모우드에서 Sred신호는 H레벨에 있고, 이에의해 노아게이트들(145)은 L레벨로 디스에이블되므로 리던던트블럭 선택신호들에 의해 제2리던던트행 블럭선택신호들RR4∼RR7이 특정될 수 있다.

제1도로 다시 돌아가면, 리던던트어드레스중복 선택방지회로(36)는 제2리던던트행 블럭 선택신호들RR4∼RR7에 응답하여 리던던트행 블럭중복 선택방지신호들및을 발생한다. 상기회로(36)는 결함있는 노말메모리쎌을 가지는 적어도 하나의 노말행블럭을 이 노말행 블럭을 특정하는 어드레스로 리던던트행 블럭으로 교체한 후, 이 교체된 리던던트행 블럭내의 리던던트 메모리쎌의 고장으로 인하여 상기 어드레스로 타의 리던던트행 블럭의 교체가 다시 일어났을때 상기 어드레스와 동일한 어드레스로 전자와 후자의 리던던트행 블럭들이 동시에 선택되지 않고 후자의 리던던트행 블럭이 선택되게 하는 작용을 한다. 즉, 동일어드레스로 교체가 2번이상 발생하였을때 오동작없이 최종으로 교체된 리던던트행 블럭이 선택된다.

제6도를 참조하면 리던던트 어드레스 중복 선택방지회로(36)의 개략적 회로도가 도시되어 있다. 도면중 노아게이트(151)는 제2리던던트행 블럭선택신호들RR4∼RR7을 입력하고 리던던트행 블럭 중복선택방지신호를 출력한다. 유사하게 노아게이트들(152)과(153)은 RR5∼RR7신호들과 RR6 및 RR7신호들을 각각 입력하고 리던던트행 블럭중복 선택방지신호들와를 각각 출력한다. 인버어터(154)는 RR7신호를 입력하고신호를 출력한다. 그러므로, 제2리던던트행 블럭선택신호들RR4∼RR7중 하나가 선택되면 즉 H레벨이면는 L레벨로 되고, 이에의해 제3도의 리던던트블럭 선택신호들은 H레벨들로 되기 때문에 제1리던던트행 블럭들 RBK0∼RBK3은 선택되지 않는다. 만약 RR6신호가 선택되면 즉 리던던트행 블럭 RBK6이 선택되면, 신호들및및은 L레벨로 되고 이에의해 리던던트행 블럭들RBK0∼RBK5은 선택되지 않는다.

제1도로 다시 돌아가면, 노말 행디코오더 디스에이블회로(38)는 기입 및 독출동작모우드중 리던던트행 블럭의 선택시와 리던던트어레이 선택동작모우드중 노말행디코오더(20)를 디스에이블 즉 비활성화하는 작용을 한다.

제7도를 참조하면 노말 행디코오더 디스에이블회로(38)의 개략적 회로도가 도시되어 있다. 도면중 노아게이트들(156)과 (157)은 제1 및 제2리던던트행블럭 선택신호들RR0∼RR3과 RR4∼RR7을 각각 입력한다. 낸드게이트(159)는 상기 노아게이트들(156)과 (157)의 출력들을 입력한다. 노아게이트(158)은 상기 낸드게이트(159)의 출력과 리던던트어레이 선택플래그 Sred를 입력한다. 그러므로 리던던트 어레이선택 동작모우드중 상기신호 Sred가 H레벨에 있기 때문에 노말행 디코오더 디스에이블신호는 L레벨로 되고 이에의해 노말행디코오더(20)는 비활성화된다. 기입 및 독출동작모우드중 리던던트행 블럭선택신호들 RR0∼RR7중 어느하나라도 선택되면, 상기신호는 L레벨로 되고 노말행디코오더(20)는 비활성화된다.

이하 본 발명의 실시예에 따른 여러 동작을 첨부 도면을 참조하면서 상세히 설명한다.

[리던던트 어레이 선택 동작 모우드]

제8도는 본 발명의 바람직한 실시예에 따라 리던던트 어레이 선택동작을 나타내는 여러 신호들의 타이밍 관계를 나타낸 도면이다. 리던던트 어레이 선택 동작을 행하기 위하여 제8도의 시간 t₀와 t₂사이의 기간에서 보인 바와 같이 명령들이 입력된다. 리던던트 어레이 선택 명령은 시간 t₀와 t₁사이에서 입력되고 기입 또는 독출 명령은 시간 t₁과 t₂사이에서 입력된다.

명령의 입력은 외부 칩 인에이블 신호의 L레벨 천이로 칩의 활성화 후 외부 명령 래치 인에이블 신호 CLEx를 L레벨로부터 H레벨로 천이하는 것에 의해 행해진다. 이 상태하에서 외부 기입 인에이블신호를 H레벨로부터 L레벨로 천이시킨후 데이터 입출력 단자들 I/00∼I/07을 통하여 리던던트 어레이 선택 명령, 예컨대 B5의 핵사 코오드를 입력하는 것에 의해 리던던트 어레이 선택 명령의 입력이 이루어진다. 리던던트 어레이 선택 명령은신호의 H레벨 천이에 의해 명령 레지스터(32)로 래치되고 H레벨로 가는 리던던트 어레이 선택 플래그 Sred를 상기 명령 레지스터(32)가 발생한다. 그러면 행 디코오더 디스에이블 회로(38)는 상기 플래그 Sred에 응답하여 노말 행 디코오더(20)를 디스에이블시키는 노말 행 디코오더 디스에이블 신호를 발생한다. 그후 기입 또는 독출 명령이 입력된다.

기입 또는 독출명령의 입력은 전술한 바와 같이 CLEx신호의 H레벨하에서신호를 H레벨로부터 L레벨로 천이시킨후 데이터 입출력 단자들 I/00∼I/07을 통하여 기입 명령, 예컨대 80의 핵사 코오드 또는 독출 명령, 예컨대 00 또는 01의 핵사 코오드를 입력하는 것에 의해 이루어진다. 명령 레지스터(32)는신호의 H레벨 천이에 의해 상기 기입 또는 독출명령을 래치하고 기입 또는 독출 명령 신호를 출력한다.

독출 또는 기입 명령의 입력후 시간 t2와 t3사이에서 어드레스의 입력이 행해진다. 어드레스의 입력동작은 본원 출원인에게 양도되고 1994년 10월 1일자로 출원된 대한민국 특허출원번호 94-25243호와 전술된 대한민국 특허출원번호 94-35016호에 상세히 설명되어 있고 그 내용은 본 명세서에서 참조된다. 외부 어드레스 래치 인에이블신호 ALEx가 H레벨에 있는 상태에서,신호의 첫번째 L레벨 천이후 데이터 입출력 단자들 I/00∼I/07을 통하여 외부 어드레스 신호들 PA0∼PA7이 입력되고,신호의 두번째 L레벨 천이후 I/00∼I/07을 통하여 외부 어드레스 신호들 PA8∼PA15이 입력되고,신호의 세번째 L레벨천이후 I/00∼I/07을 통하여 외부 어드레스 신호들 PA16∼PA21이 입력된다.신호가 L레벨로 천이할때마다 발생된 제1 내지 제3어드레스 래치 인에이블신호들에 응답하여 상기 어드레스 버퍼(24)에 래치된다. 외부 어드레스 인에이블 신호 ALEx의 L레벨 천이로 상기 어드레스 버퍼(24)는 상기 래치된 어드레스 신호들 PA0∼PA21에 대응하는 어드레스 신호들 A0∼A21과 이들의 상보신호들을 출력한다. 이들 어드레스 신호들 중 어드레스 신호들 A13∼A15와 이들의 상보신호들이 리던던트 행 블럭들 RBK0∼RBK7을 선택하기 위하여 사용된다.

지금, 첫번째 리던던트 행 블럭 RBK0을 특정하는 외부 어드레스가 입력한다고 가정한다. 그러면 리던던트 행 블럭 RBK0을 특정하는 외부어드레스 신호들 PA13∼PA15=L이 데이터 입출력단자들 I/00∼I/07로 입력되고 어드레스 버퍼(24)는 A13∼A15=L(=H)을 제8도의 시간 t₃에서 외부 어드레스 래치 인에이블신호 ALEx의 L레벨 천이에서 출력한다. 리던던트 프리 디코오더(34)는 H레벨들에 있는 Sred와및신호들의 초기상태를 가지고 H레벨들로 가는신호들에 응답한다. 그러므로 제3도의 낸드게이트(51)는 L레벨을 출력하고 낸드게이트들(52)∼(58)은 H레벨들을 출력한다. 결국, 리던던트 블럭 선택신호즉 낸드게이트(68)의 출력은 L레벨로 가고, 리던던트 블럭선택신호들즉 낸드게이트들(69)∼(74) 및 인버어터(75)의 출력들은 H레벨에 있다. 그러므로, H레벨에 있는 Sred신호에 의해 제4도 및 제5도에 도시된 제1 및 제2 리던던트 어드레스 저장회로들(26)과 (28)을 구성하는 노아게이트들(80)∼(83)과 (145)들은 L레벨을 출력하기 때문에 노아게이트(85)는 L레벨로 가는신호에 응답하여 리던던트 행블럭 선택신호 RR0를 H레벨로 가게하고 나머지 노아게이트들(86)∼(88)과 (146)은 H레벨에 있는신호들에 의하여 L레벨들을 출력한다. 이에 의해 리던던트 행블럭 RBK0는 선택되고 리던던트 행블럭들 RBK1∼RBK7은 선택되지 않는다. H레벨로 가는 RR0신호에 응답하여 제7도의 노말행디코오더 디스에이블회로(38)는 L레벨로 가는 신호를 출력하고 이에 의해 노말 메모리 쎌 어레이(12)는 선택되지 않는다. 그러므로, 리던던트 프리 디코오더(34)와 노아게이트들(80)∼(88), (145) 및 (146)으로 구성된 회로부분들은 Sred신호와 외부어드레스에 응답하여 리던던트 행 블럭들중 하나를 선택하기 위한 리던던트 행블럭 선택회로 또는 수단이 된다. 제8도의 시간 t₃이후의 동작은 시간 t₁과 t₂사이의 기간에서 주어진 명령 즉 기입 또는 독출 명령에 의존하면서 기입 또는 독출 동작을 수행한다. 기입 또는 독출 동작은 대한민국 공개특허번호 94-18870호와 1994년 12월 19일자로 출원된 대한민국 특허출원번호 94-35016호에 개시되어 있다. 기입 및 독출 동작은 본 발명의 특징이 아니기 때문에 이에 대한 설명은 생략한다.

따라서, 본 발명의 실시예에 따른 리던던트 어레이 선택동작은 리던던트 쎌 어레이만에 대하여 기입 및 독출을 할 수 있기 때문에 테스트에 의해 리던던트 쎌 어레이의 결함의 유무가 결정될 수 있다. 그러므로 리던던트 메모리 쎌에 대한 테스트 시간 및 교체시간을 단축할 수 있는 이점을 갖는다.

[리던던트 행블럭 중복 선택 방지동작]

본 발명의 실시예에 따라 리던던트 행블럭 중복 선택 방지 동작이 설명된다.

지금, 노말 메모리 쎌 어레이(12)중 첫번째 노말행블럭 NBK0과 관련된 메모리 쎌의 고장으로 인하여 상기 노말 행 블럭 NBK0가 제1리던던트 메모리 쎌 어레이(16)내의 리던던트 행 블럭 RBK0로 교체되도록 상기 노말 행 블럭 NBK0를 특정하는 어드레스가 제1리던던트 어드레스 저장회로(26)의 레이저 프로그램회로(40a)에 저장되어 있다고 가정한다. 그후 상기 리던던트 행 블럭 RBK0과 관련된 리던던트 메모리 쎌의 고장으로 인하여 상기 리던던트 행 블럭 RBK0이 제2리던던트 메모리 쎌 어레이(18)내의 리던던트 행 블럭 RBK4와 교체되도록 상기 노말 행 블럭 NBK0를 특정하는 어드레스가 제2리던던트 어드레스 저장회로(28)의 전기적 프로그램회로(42a)에 저장되어 있다고 가정한다. 제9도는 이 경우의 여러신호들의 타이밍도이다. 고장난 노말 행 블럭을 특정하는 어드레스를 레이저 프로그램회로 및 전기적 프로그램 회로에 저장 또는 프로그램하는 방법은 이미 설명하였다.

제9도를 참조하면, 외부 칩 인에이블신호를 L레벨로 칩인에이블 상태로 놓은 후 시간 t₀와 t₁사이에서 전술한 방법과 마찬가지로 기입 또는 독출 명령이 입력된다. 그후 시간 t₁과 t₂사이에서 전술한 방법과 마찬가지로 어드레스가 입력된다. 입력 어드레스가 상기 가정된 노말 행 블럭 NBK0를 특정하는 것이라고 가정한다. 그러면, 어드레스 버퍼(24)는 시간 t₂에서 L레벨로 가는 ALEx신호에 응답하여 H레벨들로 가는 어드레스 신호들을 출력한다(A13∼A21신호들은 L레벨들임). 제4도의 제1리던던트 어드레스 저장회로(26)의 레이저 프로그램회로(40a)는 전술된 바와 같이 상기 어드레스 신호들에 응답하여 H레벨을 출력하고, Sred 및신호들은 초기상태에서 L상태들에 있기 때문에 제1리던던트 행블럭 선택신호 RR0는 H레벨로 간다. 그러나 나머지 레이저 프로그램 회로들(40b)∼(40d)는 L레벨들을 출력하고 이에 의해 나머지 제1리던던트 행블럭 선택신호들 RR1∼RR3은 L레벨들에 있다. H레벨로 가는 RR0신호에 의해 제7도의 노말 행 디코오더 디스에이블회로(38)는 L레벨의신호를 출력하고 이에 의해 노말 메모리 쎌 어레이(12)는 선택되지 않는다. 동시에 제5도의 제2리던던트 어드레스 저장회로(28)의 전기적 프로그램회로(42a)는 상기 어드레스 신호들 A13∼A21(=L레벨들)과(=H레벨들)에 응답하여 H레벨을 출력하고 이에 의해 제2리던던트 행 블럭선택신호 RR4는 H레벨로 간다. 그반면, 전기적 프로그램 회로들(42b)∼(42d)은 상기 어드레스 신호들에 응답하고 제2리던던트 행블럭 선택신호들 RR5∼RR7은 L레벨을 유지한다. 그러면 제6도의 리던던트 어드레스 중복 선택방지회로(36)의 노아게이트(151)는 H레벨로 가는 RR4신호에 응답하여 L레벨로 가는 리던던트 행 블럭 중복 선택 방지신호를 출력하고 나머지 노아게이트들(152)와 (153) 및 인버어터(154)는 L레벨들에 있는 RR5∼RR7신호에 응답하여 H레벨들을 유지하는신호들을 발생한다. 그러면 제3도의 리던던트 프리 디코오더(34)의 낸드게이트들(68)∼(71)은 H레벨들을 발생하고 이에 의해 제1리던던트 메모리 쎌 어레이(16)가 선택되지 않도록 제4도의 노아게이트들(85)∼(88)의 출력신호들 즉 RR0∼RR3신호들을 L레벨로 디스에이블시킨다. 그러므로 첫번째 리던던트 행블럭 RBK0를 선택하는 RR0신호는 L레벨로 가고 상기 블럭 RBK0는 선택되지 않는다. 동시에 L레벨에 있는 Sred신호와 H레벨들을 유지하는신호들에 각각 응답하는 제3도의 낸드게이트들(64)∼(67)과 (72)∼(74) 및 인버어터(75)는 L레벨을 유지하는신호들을 출력하고 이에 의해 RR4신호와 RR5∼RR7신호들은 각각 H레벨과 L레벨들을 유지한다. 그러므로 재 프로그램된 전기적 프로그램 회로(42a)와 관련된 리던던트 행블럭 RBK4가 선택된다.

제9도의 시간 t₂이후의 동작에서, 전술된 바와 같이 시간 t₀와 t₁사이에서 주어진 명령에 따라 기입 또는 독출 동작이 행해진다.

지금, 리던던트 행블럭 RBK4과 관련된 리던던트 메모리 쎌이 다시 고장이 나고 이에 의해 노말 행블럭 NBK0을 특정하는 어드레스가 리던던트 행블럭 RBK5와 관련된 전기적 프로그램회로(42b)에 프로그램되었다고 가정한다. 그러면 상기 어드레스 신호들 A13∼A21(=L레벨들)과(H레벨들)에 응답하여 제4도의 제1리던던트 어드레스 저장회로(26)는 H레벨로 가는 RR0신호를 발생하고 제5도의 제2리던던트 어드레스 저장회로(28)는 H레벨들로 가는 RR4와 RR5신호들을 발생한다. 그러면 제6도의 리던던트 어드레스 중복선택 방지회로(36)는 L레벨들로 가는와 신호들을 출력하고 이에 의해 제3도의 리던던트 프리 디코오더(34)는신호들을 H레벨로 가게 한다. 그러므로 RR0 및 RR4신호들은 H레벨들로부터 L레벨들로 가고 노말행 블럭 NBK0 및 리던던트 행블럭 RBK4은 선택되지 않는다. 그러나 RR5신호는 H레벨을 유지하기 때문에 리던던트 행블럭 RBK5가 선택된다. 그러므로 사용중에 있는 리던던트 행블럭과 관련된 리던던트 메모리 쎌이 고장이 날때마다 그다음 전기적 프로그램회로를 재 프로그램하는 것에 의해 오동작없이 리던던트 행블럭들이 순차로 교체될 수 있다. 따라서 제6도의 리던던트어드레스 중복선택 방지회로36와 제3도의 낸드게이트들 68∼74은 리던던트 행블럭의 중복선택을 방지하는 수단 즉 중복선택 방지회로이다.

본 발명의 실시예는 웨이퍼 상태에서 교체되는 레이저 프로그램 방법과 패키지된 상태에서 교체되는 전기적 프로그램 방법을 사용하는 제1 및 제2리던던트 어드레스 저장회로들과 관련하여 설명되었지만 본 발명은 이것에만 한정되는 것이 아님을 유의하여야 한다. 제1 및 제2리던던트 어드레스 저장회로들은 모두 전기적 프로그램 방법이 사용될 수도 있다. 이 경우 제4도의 회로는 제5도의 회로로 교체된다. 즉 제1 및 제2리던던트 어드레스 저장회로(26)과 (28)은 하나의 전기적 프로그램 방법을 사용하는 리던던트 어드레스 저장회로로 단일화되고 리던던트 행 블럭선택신호들 RR0∼RR7이 상기 리던던트 어드레스 저장회로로부터 출력되도록 변경이 된다. 그러면 RR0∼RR3신호들과 관련된 리던던트 행 블럭들은 웨이퍼 상태에서 교체될 수 있다. 또한 RR0∼RR7신호들과 관련된 리던던트 행 블럭들은 패키지 상태에서 교체될 수도 있다.

전술된 바와 같이 본 발명은 제조자 뿐만 아니라 사용자들도 결함있는 노말 메모리 쎌들 뿐만 아니라 결함있는 리던던트 메모리 쎌들도 오동작없이 교체될 수 있기 때문에 칩 성능의 향상과 제조 수율의 증대 및 테스트 시간의 축소를 달성할 수 있다.

Claims

플로팅 게이트형의 다수의 메모리 쎌들을 가지며, 다수의 메모리 쎌들은 복수개의 노말 메모리 쎌들로 각각 구성된 복수개의 노말 행 블럭들을 가지는 노말 메모리 쎌 어레이와 복수개의 리던던트 메모리 쎌들로 각각 구성된 복수개의 제1 및 제2리던던트 행 블럭들을 각각 가지는 제1 및 제2리던던트 메모리 쎌 어레이로 분할된 메모리 쎌 어레이와, 상기 노말행 블럭들중 하나를 선택하기 위한 노말 행 디코오더와, 상기 제1리던던트 행블럭들중 하나와 상기 제2리던던트 행블럭들중 하나를 각각 선택하기 위한 제1 및 제2리던던트 행 디코오더와, 상기 노말 메모리 쎌들중 어느 하나가 고장났을때 상기 고장난 노말 메모리 쎌과 관련된 노말 행 블럭을 특정하는 어드레스의 입력시 상기 제1리던던트 행 디코오더가 상기 제1리던던트 행 블럭들중 하나를 선택하도록 상기 어드레스를 저장하기 위한 제1리던던트 어드레스 저장회로와, 상기 선택된 제1리던던트 행블럭과 관련된 리던던트 메모리 쎌들중 어느 하나가 고장났을때 상기 제2리던던트 행 디코오더가 상기 제2리던던트 행 블럭들중 하나를 선택하도록 상기 어드레스를 저장하기 위한 제2리던던트 어드레스 저장회로와, 상기 선택된 제1 및 제2리던던트 행블럭의 선택시 상기 노말 행 디코오더를 디스에이블하기 위한 노말 행 디코오더 디스에이블회로와, 상기 어드레스에 응답하여 상기 제2리던던트 행디코오더가 상기 선택된 제2리던던트 행블럭을 선택하도록 상기 선택된 제1리던던트 행블럭의 선택을 방지하기 위한 수단을 가짐을 특징으로 하는 불휘발성 반도체 메모리.
제1항에 있어서, 상기 제1리던던트 어드레스 저장회로의 어드레스의 저장은 웨이퍼 상태에서 저장되고 상기 제2리던던트 어드레스 저장회로의 어드레스 저장은 패키지된 상태에서 저장됨을 특징으로 하는 불휘발성 반도체 메모리.
제1항에 있어서, 상기 제1 및 제2리던던트 어드레스 저장회로의 어드레스 저장은 패키지된 상태에서 저장됨을 특징으로 하는 불휘발성 반도체 메모리.