JPH05307898A - 半導体メモリ装置 - Google Patents
半導体メモリ装置Info
- Publication number
- JPH05307898A JPH05307898A JP4154898A JP15489892A JPH05307898A JP H05307898 A JPH05307898 A JP H05307898A JP 4154898 A JP4154898 A JP 4154898A JP 15489892 A JP15489892 A JP 15489892A JP H05307898 A JPH05307898 A JP H05307898A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- address
- row
- memory device
- drive pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】予備行／列への切換えの要否を決定する比較選
択回路における消費電力を低減する。 【構成】駆動パルス供給回路２に、比較選択回路１の出
力ノードＮ１への駆動パルスの供給を禁止するためのヒ
ューズ素子Ｆ１を設ける。欠陥メモリセルがなく余剰と
なった比較選択回路１に対しては、このヒューズ素子Ｆ
１を溶断して駆動パルスの供給を停止する。
択回路における消費電力を低減する。 【構成】駆動パルス供給回路２に、比較選択回路１の出
力ノードＮ１への駆動パルスの供給を禁止するためのヒ
ューズ素子Ｆ１を設ける。欠陥メモリセルがなく余剰と
なった比較選択回路１に対しては、このヒューズ素子Ｆ
１を溶断して駆動パルスの供給を停止する。
Description
【０００１】
【産業上の利用分野】本発明は半導体メモリ装置に関
し、特に通常のメモリセルアレイ中の欠陥メモリセル
（以下、欠陥セルという）を同一チップ上に形成した予
備メモリセル（以下、予備セルという）に置換できる半
導体メモリ装置に関する。
し、特に通常のメモリセルアレイ中の欠陥メモリセル
（以下、欠陥セルという）を同一チップ上に形成した予
備メモリセル（以下、予備セルという）に置換できる半
導体メモリ装置に関する。
【０００２】
【従来の技術】半導体メモリ装置の高集積化，大容量化
は進展し、１メモリチップあたりの記憶容量はほぼ３年
に４倍の割合で増大している。４Ｍビットダイナミック
ランダムアクセスメモリ（以下、ＤＲＡＭ）が現在すで
に量産化されており、更に１６ＭビットＤＲＡＭが市場
に出はじめている。
は進展し、１メモリチップあたりの記憶容量はほぼ３年
に４倍の割合で増大している。４Ｍビットダイナミック
ランダムアクセスメモリ（以下、ＤＲＡＭ）が現在すで
に量産化されており、更に１６ＭビットＤＲＡＭが市場
に出はじめている。
【０００３】高集積化，大容量化に伴い、メモリセルア
レイ中に欠陥セルが含まれる確率も増大する。そこで、
欠陥セルを予備セルに置換する手段をメモリチップ上に
設け、この置換手段によってメモリ製造時の歩留りの低
下を防止する手法が６４ｋビットＤＲＡＭ以来一般的に
用いられている。
レイ中に欠陥セルが含まれる確率も増大する。そこで、
欠陥セルを予備セルに置換する手段をメモリチップ上に
設け、この置換手段によってメモリ製造時の歩留りの低
下を防止する手法が６４ｋビットＤＲＡＭ以来一般的に
用いられている。
【０００４】この種の半導体メモリ装置は、行（ｒｏ
ｗ）方向に互いに平行に配置された多数のワード線と列
（ｃｏｌｕｍｎ）方向に互いに平行に配置された多数の
ビット線とこれらワード線およびこれらビット線の交点
にそれぞれ配置された多数のメモリセルとを含む通常の
メモリセルアレイと、入力アドレスコードに応答して前
記ワード線の１つおよび前記ビット線の１つをそれぞれ
選択する行デコーダおよび列デコーダと、前記ビット線
にそれぞれ接続された多数のセンスアンプ／ビットドラ
イバと、前記行および列デコーダおよびセンスアンプ／
ビットドライバにそれぞれ接続されたアドレスバッファ
／レジスタおよび入出力データバッファ／レジスタと、
書込み制御信号・チップ選択信号・タイミング信号に応
答して所要の制御パルスを生ずる制御回路とを含む通常
のメモリ装置の構成要素に加えて、前記多数のメモリセ
ルのうち機能不十分な欠陥セルをその欠陥セルの属する
行または列単位で置換できるように前記通常のメモリセ
ルアレイに隣接して行または列方向に配置された多数の
予備メモリセル（以下、予備セル）から成る予備行また
は予備列（以下、予備行／列）と、前記欠陥セルのアド
レスを格納するとともに前記入力アドレスコードワード
とその格納された欠陥セルアドレスとの一致に応答して
前記予備行／列を選択する比較選択手段とを併せ備え
る。上記欠陥セルはメモリチップの製造の検査工程で通
常の試験装置により自動的に検出されそのアドレスがそ
のチップ内部の上記比較選択手段に自動的に格納され
る。
ｗ）方向に互いに平行に配置された多数のワード線と列
（ｃｏｌｕｍｎ）方向に互いに平行に配置された多数の
ビット線とこれらワード線およびこれらビット線の交点
にそれぞれ配置された多数のメモリセルとを含む通常の
メモリセルアレイと、入力アドレスコードに応答して前
記ワード線の１つおよび前記ビット線の１つをそれぞれ
選択する行デコーダおよび列デコーダと、前記ビット線
にそれぞれ接続された多数のセンスアンプ／ビットドラ
イバと、前記行および列デコーダおよびセンスアンプ／
ビットドライバにそれぞれ接続されたアドレスバッファ
／レジスタおよび入出力データバッファ／レジスタと、
書込み制御信号・チップ選択信号・タイミング信号に応
答して所要の制御パルスを生ずる制御回路とを含む通常
のメモリ装置の構成要素に加えて、前記多数のメモリセ
ルのうち機能不十分な欠陥セルをその欠陥セルの属する
行または列単位で置換できるように前記通常のメモリセ
ルアレイに隣接して行または列方向に配置された多数の
予備メモリセル（以下、予備セル）から成る予備行また
は予備列（以下、予備行／列）と、前記欠陥セルのアド
レスを格納するとともに前記入力アドレスコードワード
とその格納された欠陥セルアドレスとの一致に応答して
前記予備行／列を選択する比較選択手段とを併せ備え
る。上記欠陥セルはメモリチップの製造の検査工程で通
常の試験装置により自動的に検出されそのアドレスがそ
のチップ内部の上記比較選択手段に自動的に格納され
る。
【０００５】この種の半導体メモリ装置の一例の比較選
択手段を中心とする具体的な回路例を図４に示す。
択手段を中心とする具体的な回路例を図４に示す。
【０００６】この回路は、通常のメモリセルアレイのう
ち検査工程で検出された欠陥セルのアドレスを書換不可
能な形で格納できるＲＯＭを構成する記憶素子（実施例
ではヒューズ素子Ｆ１１，Ｆ１２，…，Ｆｎ１，Ｆｎ
２，）とビットパラレルのアドレスコード（Ａ１，Ａ１
ｂ，…，Ａｎ，Ａｎｂ）をゲート電極にそれぞれ受けド
レイン電極を上記記憶素子（Ｆ１１，Ｆ１２，…，Ｆｎ
１，Ｆｎ２）にそれぞれ接続しソース電極を接地電位点
に共通に接続したＭＯＳスイッチングトランジスタＱ１
１，Ｑ１２，…，Ｑｎ１，Ｑｎ２とを含む比較選択回路
１と、予備行／列置換制御信号Φｐに応答してオン，オ
フするトランジスタＱ１を備え駆動パルスを比較選択回
路１の前記記憶素子の共通接続点に供給する駆動パルス
供給回路２ｂと、この記憶素子の接続点（Ｎ１）に直列
に接続された一対のインバータ回路ＩＶ１，ＩＶ２とこ
のインバータ回路ＩＶ１の出力にゲート電極を同回路の
入力にドレイン電極をＶｓｓ電源にソース電極をそれぞ
れ接続したトランジスタＱ２とを含み上記比較選択回路
１が欠陥セルアドレス・入力アドレスコード間の一致を
検出したとき予備行／列活性化パルスΦｒｅｄを発生す
る出力回路３とを備える。
ち検査工程で検出された欠陥セルのアドレスを書換不可
能な形で格納できるＲＯＭを構成する記憶素子（実施例
ではヒューズ素子Ｆ１１，Ｆ１２，…，Ｆｎ１，Ｆｎ
２，）とビットパラレルのアドレスコード（Ａ１，Ａ１
ｂ，…，Ａｎ，Ａｎｂ）をゲート電極にそれぞれ受けド
レイン電極を上記記憶素子（Ｆ１１，Ｆ１２，…，Ｆｎ
１，Ｆｎ２）にそれぞれ接続しソース電極を接地電位点
に共通に接続したＭＯＳスイッチングトランジスタＱ１
１，Ｑ１２，…，Ｑｎ１，Ｑｎ２とを含む比較選択回路
１と、予備行／列置換制御信号Φｐに応答してオン，オ
フするトランジスタＱ１を備え駆動パルスを比較選択回
路１の前記記憶素子の共通接続点に供給する駆動パルス
供給回路２ｂと、この記憶素子の接続点（Ｎ１）に直列
に接続された一対のインバータ回路ＩＶ１，ＩＶ２とこ
のインバータ回路ＩＶ１の出力にゲート電極を同回路の
入力にドレイン電極をＶｓｓ電源にソース電極をそれぞ
れ接続したトランジスタＱ２とを含み上記比較選択回路
１が欠陥セルアドレス・入力アドレスコード間の一致を
検出したとき予備行／列活性化パルスΦｒｅｄを発生す
る出力回路３とを備える。
【０００７】検査工程における記憶素子（１１，Ｆ１
２，…，Ｆｎ１，Ｆｎ２）への欠陥セル・アドレスの格
納は、対応入力アドレスコードのビット“１”に応答し
てこれら素子を溶断することにより行う。例えば、欠陥
セルのアドレスが“００…０”である場合は、対応入力
アドレスコードの真数ビットＡ１，Ａ２，…，Ａｎは全
て“０”、補数ビットＡ１ｂ，Ａ２ｂ，…，Ａｎｂは全
て“１”となるので、補数ビットＡ１ｂ，Ａ２ｂ，…，
Ａｎｂに対応する素子（Ｆ１２，Ｆ２２，…，Ｆｎ２）
を溶断する。この結果、欠陥セルのアドレスと一致する
入力アドレスコードが比較選択回路１に供給される時点
では、ビット“１”をゲート電極に受けてオンすべきト
ランジスタ（Ｑ１２，Ｑ２２，…，Ｑｎ２）に接続され
た記憶素子（Ｆ１２，Ｆ２２，…，Ｆｎ２）は全て溶断
されているので、比較選択回路１の出力ノードＮ１（素
子Ｆ１１，Ｆ１２，Ｆ２１，Ｆ２２，…，Ｆｎ１，Ｆｎ
２の共通接続点）は駆動パルス供給回路２ｂからの駆動
電圧がそのままの値を保つ。入力アドレスコードが欠陥
セルのアドレスと一致しないときは、トランジスタＱ１
１，Ｑ１２，Ｑ２１，Ｑ２２，…，Ｑｎ１，Ｑｎ２）の
中に対応記憶素子（Ｆ１１，Ｆ１２，Ｆ２１，Ｆ２２，
…，Ｆｎ１，Ｆｎ２）の溶断を受けず、しかもゲート電
極に入力アドレスコードのビット“１”を受けるトラン
ジスタが少なくとも１つは必ず存在するので、それらト
ランジスタおよび未溶断記憶素子による接地電位点への
接続によって、出力ノードＮ１の電位は接地電位に低下
し、これによって上述の欠陥セルアドレス・入力アドレ
スコード一致の場合と区別される。
２，…，Ｆｎ１，Ｆｎ２）への欠陥セル・アドレスの格
納は、対応入力アドレスコードのビット“１”に応答し
てこれら素子を溶断することにより行う。例えば、欠陥
セルのアドレスが“００…０”である場合は、対応入力
アドレスコードの真数ビットＡ１，Ａ２，…，Ａｎは全
て“０”、補数ビットＡ１ｂ，Ａ２ｂ，…，Ａｎｂは全
て“１”となるので、補数ビットＡ１ｂ，Ａ２ｂ，…，
Ａｎｂに対応する素子（Ｆ１２，Ｆ２２，…，Ｆｎ２）
を溶断する。この結果、欠陥セルのアドレスと一致する
入力アドレスコードが比較選択回路１に供給される時点
では、ビット“１”をゲート電極に受けてオンすべきト
ランジスタ（Ｑ１２，Ｑ２２，…，Ｑｎ２）に接続され
た記憶素子（Ｆ１２，Ｆ２２，…，Ｆｎ２）は全て溶断
されているので、比較選択回路１の出力ノードＮ１（素
子Ｆ１１，Ｆ１２，Ｆ２１，Ｆ２２，…，Ｆｎ１，Ｆｎ
２の共通接続点）は駆動パルス供給回路２ｂからの駆動
電圧がそのままの値を保つ。入力アドレスコードが欠陥
セルのアドレスと一致しないときは、トランジスタＱ１
１，Ｑ１２，Ｑ２１，Ｑ２２，…，Ｑｎ１，Ｑｎ２）の
中に対応記憶素子（Ｆ１１，Ｆ１２，Ｆ２１，Ｆ２２，
…，Ｆｎ１，Ｆｎ２）の溶断を受けず、しかもゲート電
極に入力アドレスコードのビット“１”を受けるトラン
ジスタが少なくとも１つは必ず存在するので、それらト
ランジスタおよび未溶断記憶素子による接地電位点への
接続によって、出力ノードＮ１の電位は接地電位に低下
し、これによって上述の欠陥セルアドレス・入力アドレ
スコード一致の場合と区別される。
【０００８】比較選択回路１の出力ノードＮ１の電圧
は、出力回路３のインバータＩＶ１，ＩＶ２によりレベ
ル反転を受け欠陥行／列活性化パルスΦｒｅｄとして出
力される。インバータＩＶ１の出力はトランジスタＱ２
により入力側に帰還されるので、駆動パルス供給回路２
からの駆動パルスがオフ状態となった後でも欠陥セルア
ドレス・入力アドレスコード一致の有無の判定結果を保
持できる。
は、出力回路３のインバータＩＶ１，ＩＶ２によりレベ
ル反転を受け欠陥行／列活性化パルスΦｒｅｄとして出
力される。インバータＩＶ１の出力はトランジスタＱ２
により入力側に帰還されるので、駆動パルス供給回路２
からの駆動パルスがオフ状態となった後でも欠陥セルア
ドレス・入力アドレスコード一致の有無の判定結果を保
持できる。
【０００９】駆動パルス供給回路２ｂは、ゲート電極に
予備行／列置換制御信号Φｐの供給を受けドレイン電極
を比較選択回路１の出力ノードＮ１に接続しソース電極
をＶｓｓ電源端子に接続したトランジスタＱ１を備え
る。
予備行／列置換制御信号Φｐの供給を受けドレイン電極
を比較選択回路１の出力ノードＮ１に接続しソース電極
をＶｓｓ電源端子に接続したトランジスタＱ１を備え
る。
【００１０】上述の比較選択回路１、駆動パルス供給回
路２ｂ、および出力回路３の組合せは予備行／列と１対
１に対応してメモリチップ表面に形成される。
路２ｂ、および出力回路３の組合せは予備行／列と１対
１に対応してメモリチップ表面に形成される。
【００１１】次に図５を参照してこの回路の動作につい
て述べる。この回路において、欠陥セルのアドレスは上
述のとおり“００…０”であり、したがって記憶素子
（Ｆ１２，Ｆ２２，…，Ｆｎ２）が検査工程で溶断され
ているものと仮定している。
て述べる。この回路において、欠陥セルのアドレスは上
述のとおり“００…０”であり、したがって記憶素子
（Ｆ１２，Ｆ２２，…，Ｆｎ２）が検査工程で溶断され
ているものと仮定している。
【００１２】予備行／列置換制御信号Φｐがアクティブ
レベル（低レベル）になると、トランジスタＱ１がオン
となる。このときアドレスコード（Ａ１，Ａ２，…，Ａ
ｎ）が欠陥セルのアドレス（００…０）と不一致であれ
ば、トランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２，
…，Ｑｎ１，Ｑｎ２とそれぞれ対応の記憶素子（Ｆ１
１，Ｆ１２，Ｆ２１，Ｆ２２，…，Ｆｎ１，Ｆｎ２）と
の直列回路の少なくとも１つが出力ノードＮ１と接地電
位点との間の電流径路を形成しこの電流経路を通じて接
地電位点へ電流Ｉが流れる。このとき出力ノードＮ１の
電位はトランジスタＱ１およびトランジスタＱ１１，Ｑ
１２，Ｑ２１，Ｑ２２，…，Ｑｎ１，Ｑｎ２のオン抵抗
の比で定まるので、この電位をインバータＩＶ１のしき
い値電圧より低く設定しておけば、予備行／列活性化パ
ルスΦｒｅｄはインアクティブレベル（低レベル）の状
態に留まる。
レベル（低レベル）になると、トランジスタＱ１がオン
となる。このときアドレスコード（Ａ１，Ａ２，…，Ａ
ｎ）が欠陥セルのアドレス（００…０）と不一致であれ
ば、トランジスタＱ１１，Ｑ１２，Ｑ２１，Ｑ２２，
…，Ｑｎ１，Ｑｎ２とそれぞれ対応の記憶素子（Ｆ１
１，Ｆ１２，Ｆ２１，Ｆ２２，…，Ｆｎ１，Ｆｎ２）と
の直列回路の少なくとも１つが出力ノードＮ１と接地電
位点との間の電流径路を形成しこの電流経路を通じて接
地電位点へ電流Ｉが流れる。このとき出力ノードＮ１の
電位はトランジスタＱ１およびトランジスタＱ１１，Ｑ
１２，Ｑ２１，Ｑ２２，…，Ｑｎ１，Ｑｎ２のオン抵抗
の比で定まるので、この電位をインバータＩＶ１のしき
い値電圧より低く設定しておけば、予備行／列活性化パ
ルスΦｒｅｄはインアクティブレベル（低レベル）の状
態に留まる。
【００１３】予備行／列置換制御信号Φｐがアクティブ
レベルとなり、その時点の入力アドレスコード（Ａ１，
Ａ２，…，Ａｎ）が上記のとおり格納されたアドレス
（００…０）に一致すると、そのアドレスコードによっ
てオンすべきトランジスタ（Ｑ１２，Ｑ２２，…，Ｑｎ
２）と直列接続されている記憶素子（Ｆ１２，Ｆ２２，
…，Ｆｎ２）は全て溶断されているので、出力ノードＮ
１と接地電位点との間には電流経路が形成されない。そ
の結果、出力ノードＮ１の電位は電源電位Ｖｓｓとなり
この電位に応答して予備行／列活性化パルスΦｒｅｄは
アクティブレベル（高レベル）となる。
レベルとなり、その時点の入力アドレスコード（Ａ１，
Ａ２，…，Ａｎ）が上記のとおり格納されたアドレス
（００…０）に一致すると、そのアドレスコードによっ
てオンすべきトランジスタ（Ｑ１２，Ｑ２２，…，Ｑｎ
２）と直列接続されている記憶素子（Ｆ１２，Ｆ２２，
…，Ｆｎ２）は全て溶断されているので、出力ノードＮ
１と接地電位点との間には電流経路が形成されない。そ
の結果、出力ノードＮ１の電位は電源電位Ｖｓｓとなり
この電位に応答して予備行／列活性化パルスΦｒｅｄは
アクティブレベル（高レベル）となる。
【００１４】次に、欠陥セルのアドレスの格納を要しな
い余剰の比較選択回路１、すなわち記憶素子（Ｆ１１，
Ｆ１２，Ｆ２１，Ｆ２２，…，Ｆｎ１，Ｆｎ２）の溶断
がなされていない場合の動作を図６を参照して説明す
る。この場合、入力アドレスコードの各ビットの真補数
組合せによってトランジスタＱ１１，Ｑ１２，Ｑ２１，
Ｑ２２，…，Ｑｎ１，Ｑｎ２のうちの半数はオンとなる
ので、これらトランジスタと記憶素子との直列回路によ
って出力ノードＮ１と接地電位点との間に複数の電流経
路が形成される。その結果、Ｖｓｓ電源端子からトラン
ジスタＱ１および上述の電流経路を通じて接地電位点へ
電流Ｉが流れ、出力ノードＮ１の電位はインバータＩＶ
１のしきい値電圧以下となり、したがって予備行／列活
性化パルスΦｒｅｄは常にインアクティブレベル（低レ
ベル）に留まる。
い余剰の比較選択回路１、すなわち記憶素子（Ｆ１１，
Ｆ１２，Ｆ２１，Ｆ２２，…，Ｆｎ１，Ｆｎ２）の溶断
がなされていない場合の動作を図６を参照して説明す
る。この場合、入力アドレスコードの各ビットの真補数
組合せによってトランジスタＱ１１，Ｑ１２，Ｑ２１，
Ｑ２２，…，Ｑｎ１，Ｑｎ２のうちの半数はオンとなる
ので、これらトランジスタと記憶素子との直列回路によ
って出力ノードＮ１と接地電位点との間に複数の電流経
路が形成される。その結果、Ｖｓｓ電源端子からトラン
ジスタＱ１および上述の電流経路を通じて接地電位点へ
電流Ｉが流れ、出力ノードＮ１の電位はインバータＩＶ
１のしきい値電圧以下となり、したがって予備行／列活
性化パルスΦｒｅｄは常にインアクティブレベル（低レ
ベル）に留まる。
【００１５】上記余剰の比較選択回路１の出力パルス
（Φｒｅｄ）は常に低レベルであって予備行／列のいず
れかを活性化することはないにもかかわらず、Ｖｓｓ端
子から接地電位点に至る上述の電流Ｉは不可避的に発生
し、その分だけこのメモリチップの消費電力を増大させ
る。
（Φｒｅｄ）は常に低レベルであって予備行／列のいず
れかを活性化することはないにもかかわらず、Ｖｓｓ端
子から接地電位点に至る上述の電流Ｉは不可避的に発生
し、その分だけこのメモリチップの消費電力を増大させ
る。
【００１６】
【発明が解決しようとする課題】上述のとおり、比較選
択回路１による予備行／列活性化パルスΦｒｅｄの発生
は、駆動パルス供給回路２ｂから接地電位点への電流Ｉ
を伴い、したがって電力消費を伴う。しかも、欠陥行／
列との置換を要しない余剰の予備行／列にも供給回路２
ｂからの電流駆動パルスは並列的に供給されるので、そ
れら余剰予備行／列の各々において電力消費が発生し、
メモリチップ全体でみると、かなりのレベルの電力消費
量となる。電力消費量の増加はメモリチップの温度上昇
を招来し、高集積化を困難にする。
択回路１による予備行／列活性化パルスΦｒｅｄの発生
は、駆動パルス供給回路２ｂから接地電位点への電流Ｉ
を伴い、したがって電力消費を伴う。しかも、欠陥行／
列との置換を要しない余剰の予備行／列にも供給回路２
ｂからの電流駆動パルスは並列的に供給されるので、そ
れら余剰予備行／列の各々において電力消費が発生し、
メモリチップ全体でみると、かなりのレベルの電力消費
量となる。電力消費量の増加はメモリチップの温度上昇
を招来し、高集積化を困難にする。
【００１７】したがって本発明の目的は、予備行／列へ
の切換の要否を決定する比較選択回路における消費電力
を低減した半導体メモリ装置を提供することにある。
の切換の要否を決定する比較選択回路における消費電力
を低減した半導体メモリ装置を提供することにある。
【００１８】
【課題を解決するための手段】本発明の半導体メモリ装
置は、行方向に互いに平行に配置された多数のワード線
と列方向に互いに平行に配置された多数のビット線とこ
れらワード線およびビット線の交点にそれぞれ配置され
た多数のメモリセルとを含む通常のメモリセルアレイ
と、入力アドレスコードに応答して前記ワード線の１つ
および前記ビット線の１つをそれぞれ選択する行デコー
ダおよび列デコーダと、前記ビット線にそれぞれ接続さ
れた多数のセンスアンプ／ビットドライバーと、前記多
数のメモリセルのうち機能不十分な欠陥セルをその欠陥
セルの属する行または列単位で置換できるように前記通
常のメモリセルアレイと隣接して行または列方向に配置
された多数の予備メモリセルから成る予備行または予備
列と、検査工程において検出された前記欠陥セルのアド
レスを格納するとともに前記入力アドレスコードワード
とその格納された欠陥セルのアドレスとの一致に応答し
て前記予備行または予備列の一つを選択的に活性化する
比較選択手段と、この比較選択手段に一対一に対応して
配置され対応の比較選択手段に駆動パルスを供給する手
段とを含む半導体メモリ装置において、前記欠陥セルの
アドレスの格納を要しない余剰の前記比較検出手段につ
いては対応の前記駆動パルス供給手段への動作電源電圧
供給を禁止できるように前記駆動パルス供給手段の各々
が動作電源電圧供給禁止手段を含んで構成される。
置は、行方向に互いに平行に配置された多数のワード線
と列方向に互いに平行に配置された多数のビット線とこ
れらワード線およびビット線の交点にそれぞれ配置され
た多数のメモリセルとを含む通常のメモリセルアレイ
と、入力アドレスコードに応答して前記ワード線の１つ
および前記ビット線の１つをそれぞれ選択する行デコー
ダおよび列デコーダと、前記ビット線にそれぞれ接続さ
れた多数のセンスアンプ／ビットドライバーと、前記多
数のメモリセルのうち機能不十分な欠陥セルをその欠陥
セルの属する行または列単位で置換できるように前記通
常のメモリセルアレイと隣接して行または列方向に配置
された多数の予備メモリセルから成る予備行または予備
列と、検査工程において検出された前記欠陥セルのアド
レスを格納するとともに前記入力アドレスコードワード
とその格納された欠陥セルのアドレスとの一致に応答し
て前記予備行または予備列の一つを選択的に活性化する
比較選択手段と、この比較選択手段に一対一に対応して
配置され対応の比較選択手段に駆動パルスを供給する手
段とを含む半導体メモリ装置において、前記欠陥セルの
アドレスの格納を要しない余剰の前記比較検出手段につ
いては対応の前記駆動パルス供給手段への動作電源電圧
供給を禁止できるように前記駆動パルス供給手段の各々
が動作電源電圧供給禁止手段を含んで構成される。
【００１９】また、前記比較検出手段が、前記駆動パル
ス供給手段に共通に接続され各々が書換可能な記憶素子
とドレイン電極（またはソース電極）を基準電位点に接
続したスイッチングＭＯＳＦＥＴとの直列回路を含む複
数のビット比較回路から成り、前記ＦＥＴのゲート電極
に前記入力アドレスコードが供給され、前記検査工程に
おける前記欠陥セルのアドレスの格納はそのアドレスの
ビット“１”と前記記憶素子の非導通化とを対応させて
構成される。
ス供給手段に共通に接続され各々が書換可能な記憶素子
とドレイン電極（またはソース電極）を基準電位点に接
続したスイッチングＭＯＳＦＥＴとの直列回路を含む複
数のビット比較回路から成り、前記ＦＥＴのゲート電極
に前記入力アドレスコードが供給され、前記検査工程に
おける前記欠陥セルのアドレスの格納はそのアドレスの
ビット“１”と前記記憶素子の非導通化とを対応させて
構成される。
【００２０】また、前記駆動パルス供給手段の前記動作
電源電圧供給禁止手段、及び前記記憶素子が、プログラ
ム可能なヒューズ素子を含んで構成される。
電源電圧供給禁止手段、及び前記記憶素子が、プログラ
ム可能なヒューズ素子を含んで構成される。
【００２１】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００２２】図１は本発明の第１の実施例を示す回路図
である。
である。
【００２３】この実施例が図４に示された従来の半導体
メモリ装置を相違する点は、駆動パルス供給回路２に、
Ｖｓｓ端子とトランジスタＱ１のソース電極との間に、
動作電源電圧供給禁止手段のヒューズ素子Ｆ１を挿入し
た点にある。検査工程において欠陥セルすべてのアドレ
スを格納し終えたあとの余剰の比較選択回路１について
は、上述の駆動パルス供給回路２のヒューズ素子Ｆ１を
検査工程において自動的に溶断する。このヒューズ素子
溶断によって、図２に示すように、出力ノードＮ１に流
入する電流Ｉの発生はなくなり、その分だけ消費電力を
節約できる。
メモリ装置を相違する点は、駆動パルス供給回路２に、
Ｖｓｓ端子とトランジスタＱ１のソース電極との間に、
動作電源電圧供給禁止手段のヒューズ素子Ｆ１を挿入し
た点にある。検査工程において欠陥セルすべてのアドレ
スを格納し終えたあとの余剰の比較選択回路１について
は、上述の駆動パルス供給回路２のヒューズ素子Ｆ１を
検査工程において自動的に溶断する。このヒューズ素子
溶断によって、図２に示すように、出力ノードＮ１に流
入する電流Ｉの発生はなくなり、その分だけ消費電力を
節約できる。
【００２４】上記ヒューズ素子Ｆ１は、トランジスタＱ
１のソース電極とＶｓｓ端子との間に上述のように挿入
する代りに、トランジスタＱ１のソース電極をＶｓｓ端
子に直接接続し、ドレイン電極と出力ノードＮ１との間
に挿入しても差支えない。
１のソース電極とＶｓｓ端子との間に上述のように挿入
する代りに、トランジスタＱ１のソース電極をＶｓｓ端
子に直接接続し、ドレイン電極と出力ノードＮ１との間
に挿入しても差支えない。
【００２５】図３は本発明の第２の実施例の駆動パルス
供給回路の回路図である。
供給回路の回路図である。
【００２６】この駆動パルス供給回路２ａは、ソース電
極をＶｓｓ端子に接続しドレイン電極を出力ノードＮ１
に接続したトランジスタＱ１と、このトランジスタＱ１
のゲート電極とＶｓｓ端子との間に接続された抵抗素子
Ｒ１と、一方の端子に予備行／列選択制御信号Φｐを受
け他方の端子をトランジスタＱ１のゲート電極に接続し
たヒューズ素子Ｆ２とを備える。この変形において、抵
抗素子Ｒ１の抵抗値は制御信号Φｐによるトランジスタ
Ｑ１のオン，オフ動作に悪影響を与えることがなく、し
かもヒューズ素子Ｆ２の溶断によりトランジスタＱ１の
オフ状態を確保できる値に設定されている。
極をＶｓｓ端子に接続しドレイン電極を出力ノードＮ１
に接続したトランジスタＱ１と、このトランジスタＱ１
のゲート電極とＶｓｓ端子との間に接続された抵抗素子
Ｒ１と、一方の端子に予備行／列選択制御信号Φｐを受
け他方の端子をトランジスタＱ１のゲート電極に接続し
たヒューズ素子Ｆ２とを備える。この変形において、抵
抗素子Ｒ１の抵抗値は制御信号Φｐによるトランジスタ
Ｑ１のオン，オフ動作に悪影響を与えることがなく、し
かもヒューズ素子Ｆ２の溶断によりトランジスタＱ１の
オフ状態を確保できる値に設定されている。
【００２７】この変形においてヒューズ素子Ｆ２に流れ
る電流は、上述の実施例においてヒューズ素子Ｆ１に流
れる電流に比べ大幅に少なくなるので、その寸法を小さ
くできる。
る電流は、上述の実施例においてヒューズ素子Ｆ１に流
れる電流に比べ大幅に少なくなるので、その寸法を小さ
くできる。
【００２８】
【発明の効果】以上説明したように本発明は、欠陥メモ
リセルのアドレスと入力アドレスコードとの比較結果に
応答して予備行／列の活性化パルスを生ずる比較選択手
段への駆動パルスの供給を、欠陥メモリセルがなく余剰
となった比較選択手段については検査工程で禁止するよ
うプログラムすることにより、比較選択手段における消
費電力が低減され、メモリチップの高集積化がそれだけ
容易になるという効果がある。
リセルのアドレスと入力アドレスコードとの比較結果に
応答して予備行／列の活性化パルスを生ずる比較選択手
段への駆動パルスの供給を、欠陥メモリセルがなく余剰
となった比較選択手段については検査工程で禁止するよ
うプログラムすることにより、比較選択手段における消
費電力が低減され、メモリチップの高集積化がそれだけ
容易になるという効果がある。
【図１】本発明の第１の実施例を示す回路図である。
【図２】図１に示された実施例の動作及び効果を説明す
るための各部信号の波形図である。
るための各部信号の波形図である。
【図３】本発明の第２の実施例の駆動パルス供給回路の
回路図である。
回路図である。
【図４】従来の半導体メモリ装置の一例を示す回路図で
ある。
ある。
【図５】図４に示された半導体メモリ装置の一つのモー
ドにおける各部信号の波形図である。
ドにおける各部信号の波形図である。
【図６】図４に示された半導体メモリ装置のもう一つの
モードにおける各部信号の波形図である。
モードにおける各部信号の波形図である。
１ 比較選択回路 ２，２ａ，２ｂ 駆動パルス供給回路 ３ 出力回路 Ｆ１，Ｆ２，Ｆ１１，Ｆ１２〜Ｆｎ１，Ｆｎ２ ヒュ
ーズ ＩＶ１，ＩＶ２ インバータ Ｑ１，Ｑ２，Ｑ１１，Ｑ１２〜Ｑｎ１，Ｑｎ２ トラ
ンジスタ
ーズ ＩＶ１，ＩＶ２ インバータ Ｑ１，Ｑ２，Ｑ１１，Ｑ１２〜Ｑｎ１，Ｑｎ２ トラ
ンジスタ
Claims (5)
- 【請求項１】 行方向に互いに平行に配置された多数の
ワード線と列方向に互いに平行に配置された多数のビッ
ト線とこれらワード線およびビット線の交点にそれぞれ
配置された多数のメモリセルとを含む通常のメモリセル
アレイと、入力アドレスコードに応答して前記ワード線
の１つおよび前記ビット線の１つをそれぞれ選択する行
デコーダおよび列デコーダと、前記ビット線にそれぞれ
接続された多数のセンスアンプ／ビットドライバーと、
前記多数のメモリセルのうち機能不十分な欠陥セルをそ
の欠陥セルの属する行または列単位で置換できるように
前記通常のメモリセルアレイと隣接して行または列方向
に配置された多数の予備メモリセルから成る予備行また
は予備列と、検査工程において検出された前記欠陥セル
のアドレスを格納するとともに前記入力アドレスコード
ワードとその格納された欠陥セルのアドレスとの一致に
応答して前記予備行または予備列の一つを選択的に活性
化する比較選択手段と、この比較選択手段に一対一に対
応して配置され対応の比較選択手段に駆動パルスを供給
する手段とを含む半導体メモリ装置において、前記欠陥
セルのアドレスの格納を要しない余剰の前記比較検出手
段については対応の前記駆動パルス供給手段への動作電
源電圧供給を禁止できるように前記駆動パルス供給手段
の各々が動作電源電圧供給禁止手段を含むことを特徴と
する半導体メモリ装置。 - 【請求項２】 検査工程において、前記冗長メモリのア
ドレスの前記比較選択手段への格納、前記余剰の比較検
出手段の特定、および特定された前記比較検出手段対応
の前記動作電源電圧供給禁止手段の動作設定を行う請求
項１記載の半導体メモリ装置。 - 【請求項３】 前記比較検出手段が、前記駆動パルス供
給手段に共通に接続され各々が書換可能な記憶素子とド
レイン電極（またはソース電極）を基準電位点に接続し
たスイッチングＭＯＳＦＥＴとの直列回路を含む複数の
ビット比較回路から成り、前記ＦＥＴのゲート電極に前
記入力アドレスコードが供給され、前記検査工程におけ
る前記欠陥セルのアドレスの格納はそのアドレスのビッ
ト“１”と前記記憶素子の非導通化とを対応させてある
請求項１記載の半導体メモリ装置。 - 【請求項４】 前記駆動パルス供給手段の前記動作電源
電圧供給禁止手段がプログラム可能なヒューズ素子を含
む請求項１記載の半導体メモリ装置。 - 【請求項５】 前記記憶素子がプログラム可能なヒュー
ズ素子を含む請求項３記載の半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18310291 | 1991-06-27 | ||
| JP3-183102 | 1991-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05307898A true JPH05307898A (ja) | 1993-11-19 |
| JP2888034B2 JP2888034B2 (ja) | 1999-05-10 |
Family
ID=16129810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4154898A Expired - Fee Related JP2888034B2 (ja) | 1991-06-27 | 1992-06-15 | 半導体メモリ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5258953A (ja) |
| EP (1) | EP0520449B1 (ja) |
| JP (1) | JP2888034B2 (ja) |
| KR (1) | KR960000680B1 (ja) |
| DE (1) | DE69219951T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09288900A (ja) * | 1996-04-12 | 1997-11-04 | Lg Semicon Co Ltd | スペアデコーダ回路及び不良セルアドレスのコーディング方法 |
| US6819605B2 (en) | 2001-11-16 | 2004-11-16 | Fujitsu Limited | Semiconductor memory device and redundancy judging method |
| JP2006197272A (ja) * | 2005-01-14 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 電気ヒューズ回路 |
| KR100821572B1 (ko) * | 2005-12-27 | 2008-04-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 컬럼 리던던시 제어 회로 |
| JP2009170902A (ja) * | 2008-01-15 | 2009-07-30 | Hynix Semiconductor Inc | 半導体集積装置およびフューズ回路 |
| JP4833214B2 (ja) * | 2004-09-01 | 2011-12-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 差異感知技術による低電圧プログラマブルｅＦＵＳＥ |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960009996B1 (ko) * | 1992-08-24 | 1996-07-25 | 금성일렉트론 주식회사 | 반도체 소자의 리페어장치 및 그 배치방법 |
| JP2734315B2 (ja) * | 1992-09-24 | 1998-03-30 | 日本電気株式会社 | 半導体メモリ装置 |
| US5384746A (en) * | 1994-01-28 | 1995-01-24 | Texas Instruments Incorporated | Circuit and method for storing and retrieving data |
| KR0177740B1 (ko) * | 1994-11-17 | 1999-04-15 | 김광호 | 반도체 메모리 장치의 리던던시 회로 및 그 방법 |
| US5787091A (en) * | 1995-06-13 | 1998-07-28 | Texas Instruments Incorporated | Shared redundancy programming of memory with plural access ports |
| US6209071B1 (en) | 1996-05-07 | 2001-03-27 | Rambus Inc. | Asynchronous request/synchronous data dynamic random access memory |
| KR100258975B1 (ko) * | 1996-12-10 | 2000-06-15 | 윤종용 | 반도체 메모리장치 |
| US5859562A (en) * | 1996-12-24 | 1999-01-12 | Actel Corporation | Programming circuit for antifuses using bipolar and SCR devices |
| US5889414A (en) * | 1997-04-28 | 1999-03-30 | Mosel Vitelic Corporation | Programmable circuits |
| WO1999019874A1 (en) | 1997-10-10 | 1999-04-22 | Rambus Incorporated | Power control system for synchronous memory device |
| JP2000113695A (ja) | 1998-10-01 | 2000-04-21 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| US6163492A (en) | 1998-10-23 | 2000-12-19 | Mosel Vitelic, Inc. | Programmable latches that include non-volatile programmable elements |
| KR100356774B1 (ko) | 2000-11-22 | 2002-10-18 | 삼성전자 주식회사 | 반도체 메모리 장치의 결함 어드레스 저장 회로 |
| JP2002216493A (ja) * | 2001-01-23 | 2002-08-02 | Mitsubishi Electric Corp | 救済修正回路および半導体記憶装置 |
| KR100401236B1 (ko) * | 2001-12-04 | 2003-10-17 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치 |
| DE10211571B4 (de) * | 2002-03-15 | 2006-03-02 | Infineon Technologies Ag | Vorrichtung und Verfahren zur Überwachung eines Zustandes einer elektronischen Komponente, insbesondere einer Sicherung |
| KR101165027B1 (ko) * | 2004-06-30 | 2012-07-13 | 삼성전자주식회사 | 반도체 메모리 장치에서의 리던던시 프로그램 회로 |
| US20090161470A1 (en) * | 2007-12-20 | 2009-06-25 | Micron Technology, Inc. | Circuit for dynamic readout of fused data in image sensors |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4346459A (en) * | 1980-06-30 | 1982-08-24 | Inmos Corporation | Redundancy scheme for an MOS memory |
| WO1982002793A1 (en) * | 1981-02-02 | 1982-08-19 | Otoole James E | Semiconductor memory redundant element identification circuit |
| DE3485188D1 (de) * | 1983-03-28 | 1991-11-28 | Fujitsu Ltd | Statisches halbleiterspeichergeraet mit eingebauten redundanzspeicherzellen. |
| JPS59203299A (ja) * | 1983-05-06 | 1984-11-17 | Nec Corp | 冗長ビット付メモリ |
| US4752914A (en) * | 1984-05-31 | 1988-06-21 | Fujitsu Limited | Semiconductor integrated circuit with redundant circuit replacement |
| JPH01119995A (ja) * | 1987-11-02 | 1989-05-12 | Toshiba Corp | 半導体メモリ |
-
1992
- 1992-06-15 JP JP4154898A patent/JP2888034B2/ja not_active Expired - Fee Related
- 1992-06-25 DE DE69219951T patent/DE69219951T2/de not_active Expired - Fee Related
- 1992-06-25 EP EP92110736A patent/EP0520449B1/en not_active Expired - Lifetime
- 1992-06-25 US US07/904,252 patent/US5258953A/en not_active Expired - Lifetime
- 1992-06-27 KR KR1019920011318A patent/KR960000680B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09288900A (ja) * | 1996-04-12 | 1997-11-04 | Lg Semicon Co Ltd | スペアデコーダ回路及び不良セルアドレスのコーディング方法 |
| US6819605B2 (en) | 2001-11-16 | 2004-11-16 | Fujitsu Limited | Semiconductor memory device and redundancy judging method |
| JP4833214B2 (ja) * | 2004-09-01 | 2011-12-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 差異感知技術による低電圧プログラマブルｅＦＵＳＥ |
| JP2006197272A (ja) * | 2005-01-14 | 2006-07-27 | Matsushita Electric Ind Co Ltd | 電気ヒューズ回路 |
| KR100821572B1 (ko) * | 2005-12-27 | 2008-04-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 컬럼 리던던시 제어 회로 |
| JP2009170902A (ja) * | 2008-01-15 | 2009-07-30 | Hynix Semiconductor Inc | 半導体集積装置およびフューズ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5258953A (en) | 1993-11-02 |
| KR960000680B1 (ko) | 1996-01-11 |
| KR930001242A (ko) | 1993-01-16 |
| DE69219951T2 (de) | 1998-01-15 |
| EP0520449A3 (en) | 1995-05-10 |
| EP0520449A2 (en) | 1992-12-30 |
| DE69219951D1 (de) | 1997-07-03 |
| EP0520449B1 (en) | 1997-05-28 |
| JP2888034B2 (ja) | 1999-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2888034B2 (ja) | 半導体メモリ装置 | |
| US4935899A (en) | Semiconductor memory device with redundant memory cells | |
| KR0158484B1 (ko) | 불휘발성 반도체 메모리의 행리던던씨 | |
| US6940765B2 (en) | Repair apparatus and method for semiconductor memory device to be selectively programmed for wafer-level test or post package test | |
| KR950004872B1 (ko) | 정규 메모리 셀 어레이와 동시에 억세스가능한 용장 메모리 셀 컬럼을 갖고 있는 반도체 메모리 디바이스 | |
| US4837747A (en) | Redundary circuit with a spare main decoder responsive to an address of a defective cell in a selected cell block | |
| US4639895A (en) | Semiconductor memory device | |
| CN101040343B (zh) | 用于静态随机存取存储器的字线驱动器电路及其方法 | |
| EP0031386B1 (en) | Semiconductor memory device | |
| KR910001533B1 (ko) | 휴즈회로와 그내의 휴즈상태 검출회로를 갖는 반도체장치 | |
| JPH0666120B2 (ja) | 半導体記憶装置の冗長部 | |
| EP0655687A1 (en) | Semiconductor memory device having shifting circuit connected between data bus lines and buffer circuits for changing connections therebetween | |
| US4587639A (en) | Static semiconductor memory device incorporating redundancy memory cells | |
| KR910007410B1 (ko) | 반도체기억장치 | |
| US20030131336A1 (en) | Programmable element latch circuit | |
| US5581509A (en) | Double-row address decoding and selection circuitry for an electrically erasable and programmable non-volatile memory device with redundancy, particularly for flash EEPROM devices | |
| US6285603B1 (en) | Repair circuit of semiconductor memory device | |
| JPH06119796A (ja) | 欠陥メモリセル救済用デコーダ | |
| US5390150A (en) | Semiconductor memory device with redundancy structure suppressing power consumption | |
| EP0419760B1 (en) | Zero standby power, radiation hardened, memory redundancy circuit | |
| US5058070A (en) | High speed memory with row redundancy | |
| US6949986B2 (en) | Semiconductor device unlikely to make incorrect determination of fuse blow | |
| JPH0793997A (ja) | スタティック型半導体記憶装置 | |
| US6545920B2 (en) | Defective address storage scheme for memory device | |
| KR102482147B1 (ko) | 이퓨즈 otp 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090219 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |