JPS585867A - デ−タ伝送方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、複数のメモリを有するＩＩＩま几は数個の中
央ユニットを具える！ルチブル・プロセッサシステムに
おける中央ユニットｔｘはプロセッサ間でデータを伝送
する方法に関するものである０ マルチプルプロセッサ・システムでは、内部プロセッサ
・データ伝送に対して２つの異なる技術が用いられてき
友。すなわち、一方はＩ１０技術であり、他方はＤＭＡ
技術である。伝統的なＩ１０技術（Ｉｎｐｕｔ　／　０
ｕｔｐｕｔ技術］では、プロセラｔは他のプロセッサに
よって送られるデータを一度にｌワードまたは７バイト
読をり、そのメモリにこれらを記憶し、このメモリから
一度にｌワードまたはｌバイト管読取り、これら管デー
タ伝送母線を経て他のプロセッサに書込む。さらに、デ
ータ伝送が速い場合（は、書込プロセッサは、読取プロ
セッサが次のデータが書込まれる前に前のデータｔＩＩ
取る時間を有さなければならないことを確実ならしめる
必要がある。データ伝送を制御するこの方法は、ｌワー
ドｔたはｌバイトを他のプロセッサに伝送するためにプ
ロセッサがいくつかの真なる動作を有さなければならな
いという事実のために、比較的低速である。さらに、工
１０技術の使用はプロセッサの他のプログラムの実行を
低下させる０そＯＩＩ由は、前記動作の間に、他のプロ
グラムの実行を中止しなければならず、このと七はさら
に偽の記憶および復帰のプロセッサ状態を必要とするか
らである。Ｉ１０技術は、低速であるかまたは制限され
九量を有するデータ伝送の場合においてのみ用いること
ができる。

内部プロセッサ・データ伝送を制御する他の方法は、Ｄ
ＭＡ（Ｄｉｒ６０ｔ　Ｍｅｍｏｒｙムｏｏｅａｓ　’）
技術である。この技術では、適切なデータ伝送状態に対
するプロセッサ自体のいかなる実際的な関係なし憶プロ
セッサのメモリからあるいはメモリにデータを伝送する
。これは、伝送動作［＠係するプロセッサを伝送状態の
開停止することによって多くの場合実施される。このよ
うに、Ｉ１０技術において行われる余分攻記憶および呼
出し動作を避け、さらに伝送を速くすることができる。

その理由法この目的のため正確に構成した論理回路によ
って実施できゐからである０換言すれば、この論通回−
は次とえば読取りおよび記憶せず、その代９に到達デー
タ管メモリ（直接に記憶する０しかし、このモードは、
かなｐ複雑な論ｍｌ＠ＩＩを必要とＬ％１このためこの
技術は高価となる。さらに、データ伝送の必要性が高い
場合には、この論理回路はプロセッサの動作を低連にす
ゐ０その理由は、中断時間の長さが増大し、あるいは中
断時間が高周波数で繰返すからである。同一のメモリに
書込みあゐいは同一のメモリから読取り数個のプロセッ
サ間株 うな伝送が一般に２個のプロセッサ間で一度に可能だか
らである◇ＤＭＤＭＡ技術って、内部プロセッサ・デー
タ伝送が結合メモリに対して行われるこのような構成を
実施することができた。この場合のシステムは、すべて
のプロセッサによって書込むことができ且つすべてのプ
ロセッサによって読瞭るこ左のできるメモリを有してい
るが、このメモリはその時点で１個のプ鴛セッサによっ
て用いることができない。このことから、いがなるプロ
セッサ間または少くともＤＭＡ技術−も他の論ＷａＳま
たはプロセッサによるデータ伝送の終了を待たなければ
ならない。このようにして、３個以上のインターフェー
シングにおいて、ＤＭＡ技術によって４趨こされる中断
部分を減少することができるが、適切な伝送状態に対す
る待ち状態を依然として必要とする。ＤＭＡ技術の他の
欠点は、その太い母線であｐ１不十分な干渉公差を導入
する遭いデータ伝送信号である０データ伝送の要求が高
く、同時データ伝送を必要とすゐ多くの装置がない場合
に、ＤＭム技術を用いることができる。

本発明方法および装置の１的は、前述の欠点を排除し、
ｉルチプルプロセッサ・システムＫＩＩＩＨ性の良い且
つ経済的なデータシステムを提供することＫある。

本発明方法は、中央ユニット間で伝送するデータを、結
合メモリによって中央ユニットの内部母線から分離し、
結合メモリ間のデータ伝送を別個のコピー手ＲＫより行
うことを特徴とするものであ仝−０この場合、中央ユニ
ットを負荷することなく、中央ユニットのメモリ間でデ
ータを伝送できるという利点が得られる。

本発明方法の好適な一実施例によれば、コピ一手段が、
各中央ユニットの書込ブロックを、他の１すべての中央
ユニットの同じプ■ツクに同時にコピーする。この場合
には、これら結合メモリＫＩＩ続され几中央エニットに
よって行われるデータ処理プロセスの同期化が容易にな
る◇その塩山は、コピ一手段がすべての結合メモリのデ
ータを同時に更新するからである。

本発明方法のさらに他の好適な実施例では、コピ一手段
が、システムを動作させながら中断することなくデータ
伝送管行う。

本発明方法の第Ｊの好適なｌＩ！施例では、結合メモリ
ＭＯデータの更新を、中央ユニツ）［−負荷することな
く行う。この場合、１個の中央ユニットが数本の結合メ
モリ母ＩＩｔ有することができ、この中央ユニットはこ
れら結合メモリ量線によって負荷されないという利点が
得られる。

本発明方法の好適′＆実施例によれば、結合メモリ間の
データ伝送を、直列形式ｌ・・・ｎビットを並列に行う
。

本発明方法のさらに他の好適な実施例によれば、コピ一
段階におけ為データのアドレスを、コピ一手段によって
同期される特別のアドレスカウンタによって、結合カウ
ンタ間で行う。これら１つの＊１１１ｆ４に共通の利点
は、アドレスデータを給金メ毫す母線で伝送する必要が
ないので、結合メモリ母−を細く保つことができること
である。さらに１、細い母線輻およびその許容し得る低
速性は、次のことを意味する。すなわち、この母線の製
造コストを下げることができ、この＊１１１に＠続され
る中央ユニットを、容重（電気的に分離することができ
、この手段がｔｅ製造コストを下げる。

本発明は、ｔた、前述の方法を実施する装置に関するも
のである０この装置は、メモリを有する／ＩＩまたは数
個の中央ユニット會具えている。本発明装置は、コピ一
手段を結合メモリ母線Ｋｌｌ絖し、各中央ユニットに対
してｌ儂の給金メ毫りを結合メモリ量−に接続し、結合
メモリを局部母線によって中央エエットＫＩ！続してい
る。中央ユニットが、給金メ毫りによって正常壜書込み
および読取り動作を行えることは有益である。Ｉｔ、こ
の装置の価格が低いことも利点である。

以下、不発明會図面および実施例に基いて詳細く説明す
る〇 第１図は、本発明の原理を示すブロック線図である。

第２図は、付属回路を有する結合メモリの構成１示すブ
ーツタ線図で１．６゜ 第１１は、メモリのコピー状Ｉｌｔ示す図である。

簡単にするために、本発明の説明を、中央ユニット聞て
のデータ伝送に制限する。しかし、以下に説明する内容
は、何もはとんど変更することなく、たとえば中央ユニ
ットの内部プロセッサ間のデータ伝送にも適用すること
ができる０たとえば、本発明方法において、１中央ユニ
ツト”について説明するときには、この用語を１プロセ
ツサ”で置き換えて考えることができる。本発明方法に
おいては、以下にコピ一手段ｌと称され結合メモリコ間
にデータを伝送する非常に簡単なプロセッサ管用いる。

データ伝送は、結合メモリ母線ｊに沿って行われる＠結
合メモリ母線！から中央ユニットＪへの接続は、−各中
央瓢エットの自身のい′わゆる結合メモリコと局部母線
４１！−によって形成される。結合メモリ量線Ｉは、低
い周波数で且つ中央ユニ’／　）に同期して駆動するの
で、中央ユニットＪＯ紬合メモリコの使用は、結合メモ
リ母ＩＩ！の動作に影響を及ぼさない。結合メモリ母線
、ｊの動作に影響を及ぼさないよう（中央ユニツ）７１
２）結合メモリコを動作させるためのわずかに高ｌｌ１
１に方法は、中央エニツ）Ｊの内部母線のタイミングに
対して納金メ’ｔ−ＩＪ母ＩＩｊの動作を挿入し、中央
ユニット３が結合メモリコに対して活性（ａｏｔｉｖｅ
）となり得ない期間の間に結合メモリコを結合メモリ母
１ｍ！が用いることである。結合メモリコは、さらに１
多数のセクシｌノ（ム、Ｂ、Ｏ，・・・、Ｎ）に細分さ
れる。コピ一手段ｌは、第３図に斜線ブロックで示す各
中央ユニットＪの書込メモリを、すべての他の中央ユニ
ットの同一ブロックに同時にコピーする。

結合メモリ母１１ｔのコピ一手段ｌは、中央ユニッ）Ｊ
に同期され几クロック発生器である。中央ユニットＪは
、どの中央ユニットＪのアドレス母線１ｒｔｔｃも変化
が発生せず且つ結合メモリ母線！のアドレス変更を行う
ことのできる期間が存在するように、結合メモリ母線ｊ
Ｋｌｉ続する。中央ユニットは、アドレス母＠／ｒＫよ
って結合メ毫りをアドレスする。コピー手ｍｌ／は、結
合メモリ母御ＩＫ対して、少くとも次のような信号を発
生する。すなわちクロックパルス７と同期パルスｔとで
ある。仁のタロツクパルスによって、すべての結合メモ
リＪのアドレスカウンタ１０が増加シ、この同期パルス
によってすべてのアドレスカウンタ１０は各コピーラウ
ンド毎に少くとも一度チェックされる。

結合メモリの動作に対する基本原理は、次のようなもの
である。すなわち、結合メモリ母線！における各コピー
を十分低速で行って、コピ一段階の中間で中央ユニット
Ｊが、結合メモリ母１ｓｊの動作による妨害なしに結合
メモリーから読取りまたは結合メモリＪ［書込むことが
できるようにし、スナワチ、すてに説明したように、中
央ユニットＪは結合メモリーから時間を１盗み”あるい
は動作を挿入するようにする。アドレスカウンタｌ。

）役１１１　ハ％　：２　ヒ一手段Ｉからのり買ツクパ
ルス７で調子管合わせて動作し、ＲＡＭ形メモＩＪ　／
Ｊへのアドレス管針数することである。同期化は、同期
信号ｌによって行う。ユニット７ノは、読取／書込選択
ユニットと称されるものである。これは、前述した読取
ブロックおよび書込ブロック間とそれらのタイミングと
の選択を貴行する輪環ユニットである。送出データ保持
ユニット１３＃−１、次の動作を行っている。すなわち
、中央ユニットＪが母＠ｊへの書込みを続けながらＲＡ
Ｍメモリ／コを用いたい場合に、母１ｓｊのデータを不
変に保持することである。また、到来データ保持ユニッ
トｉｓ會回路に加えることは当業者には害鳥に考えるこ
とができる。ＲＡＭユニットは、中央ユニットＪの母Ｉ
Ｉｔおよび結合メモリ母線Ｉへの端子を有している。母
線バッファｌ＃は、ＲＡＭメモリ／Ｊおよび結合メモリ
母線！を電気的に共用できるようにする回路である。

本発明は前記実施例九のみ限定されるものではなく、本
発明の範囲内で変形または変更を加え得ることはｍ＊ｔ
ｖＣは明らかである。

【図面の簡単な説明】

第７図は、本発明の原塩を示すブロックｌ１ｌｖ！Ｊ１
第２図は、付属回路を有する結合メモリの構成を示すプ
レツタａｍ、第Ｊ図は、メモリのコピー状態を示す図で
ある。 ｌ・・・コピ一手段、１・・・結合メモリ、Ｊ−・中央
ユニット、参−・メ令り、Ｉ・・・結合メモリ母線、６
・・・周部母線、ｌａ・・・アドレスカウンタ、／／・
−・読取／書込選択エニツ）％／Ｊ・・・幻１形メモリ
、／Ｊ−・・送出データ保持ユニット、ｌ＃・・・母線
バッファ、／１−・到来データ保持エエッ）　、１１　
・・・アドレス母線。 特許出願人　　コーネ・オｔケイチェ

Claims (1)

1. 【特許請求の範囲】 １、メモリ（参）を有する７１１ｉｔたは数個の中央ユ
   ニット（Ｊ）を具えるマルチプロセッサ・システムにお
   いて中央ユニットｔたはプロセッサ間°でデータを伝送
   する方法において、中央ユニット（７）またはプロセッ
   サ間で伝送するデータを、結合メモリ（コ）Ｋよって中
   央ユニットまたはプ闘セツナの内部母線（４）かう分・
   離し、結合メモリ（コ）間のデータ伝送を別個のコピ一
   手段（１）Ｋより行うことを特徴とするデータ伝送方法
   。 ２、特許請求の範囲第１項に記載の方法において、コピ
   一手段（１）が、各中央ユニツ）　（Ｊ）ｉ友はプロセ
   ラずの書込ブロックを、他のすべての中央エニツ）ｔた
   はプロセラずの同じプ鴛ツタＫｐｆ１時にコピーするこ
   と管特徴とするデータ伝送方法。 ５．１１Ｉ＃許請求の範囲第１項１１′Ｉ−は第２項に
   記載の方法において、コピ一手段Ｃ／１が、システムを
   動作させながら中断することなくデータ伝送管行うこと
   を特徴とするデータ伝送方法。 ４４Ｉ許請求の範囲第１項から第５項のいずれかに記載
   の方法において、結合メモリ（コ）間のデータの更新を
   、中央ユニット（３）またはプロセッサを負荷すること
   なく行うことを特徴とするデータ伝送方法０ ５、　　％許請求の範囲第１項から第４項のいずれかに
   記載の方法において、結合メモリ（コ）間。 のデータ伝送を１直列形式ｌ・・・ｎピッ）ｌ並列に行
   うことを特徴とするデータ伝送方法。 ６、ｑＩＩ許請求の範囲第１項から第５項のいずれかに
   記載の方法において、コピ一段階におけるデータのアド
   レスを、コピー−ｊ段（１）によ。 つて同期される別個のアドレスカウンタ（１０）によっ
   て、結合カウンタ関で行うことを特徴とするデータ伝送
   方法。 ７、メモリ（＄）を有する７１ｍまたは数個の中央ユニ
   ット（Ｊ）を具えるマルチプロセッサ・システ五におい
   て中央ユニットまたはプロセッサ間でデータを伝送する
   装置において、コピ一手段（１）を結合メモリ母＠（ｊ
   ）に接続し、各中央ユニツ）（Ｊ）またはプロセッサに
   対して７個の結合メモリ（コ）を結合メモリ母線（ｊ）
   に接続し、結合メモリを局部母線（６）Ｋよッテ中央ユ
   ニット（３）ま友はプロセッサにさらに接続したことｔ
   特徴とするデータ伝送装置◇