[go: up one dir, main page]

JPH03252848A - スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 - Google Patents

スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式

Info

Publication number
JPH03252848A
JPH03252848A JP5146190A JP5146190A JPH03252848A JP H03252848 A JPH03252848 A JP H03252848A JP 5146190 A JP5146190 A JP 5146190A JP 5146190 A JP5146190 A JP 5146190A JP H03252848 A JPH03252848 A JP H03252848A
Authority
JP
Japan
Prior art keywords
bus
information
bus width
width information
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5146190A
Other languages
English (en)
Other versions
JP2505298B2 (ja
Inventor
Hisamitsu Tanihira
久光 谷平
Yuji Shibata
柴田 雄司
Makoto Okazaki
眞 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP5146190A priority Critical patent/JP2505298B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to EP19910103222 priority patent/EP0444711A3/en
Priority to AU72092/91A priority patent/AU648541B2/en
Priority to CA002037491A priority patent/CA2037491C/en
Priority to CA002228342A priority patent/CA2228342C/en
Priority to EP98107292A priority patent/EP0860780A3/en
Publication of JPH03252848A publication Critical patent/JPH03252848A/ja
Priority to US08/110,752 priority patent/US5526495A/en
Priority to AU56329/94A priority patent/AU657241B2/en
Priority to AU56330/94A priority patent/AU660122B2/en
Application granted granted Critical
Publication of JP2505298B2 publication Critical patent/JP2505298B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)
  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 〔概 要〕 〔産業上の利用分野〕 〔従来の技術〕 従来の非スプリットバスでのバス幅情報転送を説明する
図(第8図) 従来のスプリットバスでのバス幅情報転送を説明する図
(第9図) 〔発明が解決しようとする課題〕 〔課題を解決するための手段〕 〔作 用〕 本発明の一実施例を示す図(第2図) インタフェース回路内の本発明要部の詳細図(第3図) アンサ−作底部の詳細図(第4図) 第2図実施例における送受信シーケンス例を示す図(第
5図) アンサ−作成タイミングを示す図(第6図)コマンド及
びアンサ−のフォーマット、並びに受信管理バッファ及
び送信管理バッファの各記憶位置への書き込み情報形式
を示す図(第7図) 〔実施例〕 〔発明の効果〕 〔概 要〕 アクセス要求元へバス幅情報を返送受信結果(以下、ア
ンサ−と言う、)と共に返送するズブリットバスにおけ
る可変バス幅指定方式及び可変バス幅情報受信方式に関
し、 任意データ幅でデータを取り扱うユニットのシステムへ
の組み込みを可能にすることを目的とし、一定のバス幅
のスプリットバスに接続された複数のユニット間で情報
の送受信を行なうデータ処理システムにおいて、その受
信ユニットに、前記一定のバス幅以内のバス幅情報を出
力するバス幅情報出力部と、送信ユニットに対し返送さ
れるアンサ−にバス幅情報を挿入するバス幅情報挿入部
とを設け、送信ユーザからのコマンドに対するアンサ−
として前記バス幅情報出力部で出力されたバス幅情報を
挿入したアンサ−を返送するようにして構成し、又受信
したコマンドからバス幅情報を抽出するバス幅情報抽出
部を設け、抽出されたバス幅情報に従って前記コマンド
に続いて受信される情報を受信するようにして構成した
〔産業上の利用分野〕
本発明は、アクセス要求元へバス幅情報を返送受信結果
(以下、アンサ−と言う、)と共に返送するスプリット
バスにおける可変バス幅指定方式及び可変バス幅情報受
信方式に関する。
最近のコンピュータや、電子交換機等の制御部を構成す
る方式としてマルチプロセッサ方式が採用されているが
、そのマルチプロセッサ方式を構築するバス方式として
スプリットバス方式のものがある。これは、マルチプロ
セッサ方式におけるバスの占有率を下げて性能の低下を
防ぐのに有効であるからである。
〔従来の技術〕
このようなバス占有率を低下させ得るのは、次のような
理由による。
従来のスプリットバス方式でない従来バス方式を採用し
たマルチプロセッサシステムにおいて、該システム内の
バスが成るプロセッサに許容されてそのバスが使用され
ている間は、当該プロセッサにのみそのバスの使用権が
与えられるからである。
しかし、スプリットバス方式には、そのような制限は生
じない、それは、バスを構成する単一のハードウェアを
介してのプロセッサへのアクセス要求と、これに対する
アンサ−とに対する前記単一のハードウェアを時間を異
して使用するようにしているからである。それ故、単一
のバスを複数のプロセッサで共有して各プロセッサ毎に
異なる処理を進めることを可能になるのである。
〔発明が解決しようとする課題〕
前述のようないずれのバス方式においても、システム機
能の拡張に伴って、そのバスに接続されるの中に、その
バスに固有のバス幅と異なるデータ幅の装置(以下、ユ
ニットと言う、)100゜乃至100.が接続されてそ
のシステムが構築されることがある。前述のプロセッサ
は、このユニットに接続される。そのようなシステム構
成を許容するハードウェア構成として、前記従来のバス
方式においては、第8図に示すようにデータ線102、
アドレス線104のほかに、バス幅情報線106が設け
られる。
そして、前記複数のユニットの内の成るユニットから前
記バス幅情報線104を介して他のユニットへのアクセ
スに際しては、データ線102、アドレス線104を介
してデータ、アドレスが転送されるほかに、バス幅情報
線106を介してバス幅情報が転送される。このバス幅
情報を受信ユニットで受は取ることにより、転送されて
来るデータがいずれのバス幅であるかと言う認識を受信
ユニットを得ることが出来て、データの送受信を行なう
ことが出来る。そのバス幅情報線106も、データ線1
02及びアドレス線104と同様に占有して使用される
(第8図の(1)、(2)及び(3)参照)。
しかし、スプリットバス方式においては、単一のバス(
第9図の103参照)を前述のように時分割的に使用す
る方式であり、この方式においては、自ユニットで送出
したコマンド及びアドレス(例えば、第9図の(1)の
01及びA参照)に対しアンサ−(例えば、第9図の(
1)のAN参照)が自ユニットへ返される前に、他のユ
ニットのコマンド及びアドレス(例えば、第9図の(1
)のc2及びB参照)が送出されてしまうため、当該バ
スのバス幅と異なるデータ幅のデータの送受信を許容し
得る制御手段を有せず、従って従来のスプリットバス方
式のままではそのシステムの中でのデータ幅を異にする
ユニットの使用は出来ない。
本発明は、斯かる問題点に鑑みて創作されたもので、任
意のデータ幅でデータを取り扱うユニットのシステムへ
の組み込みを可能にするスプリットバスにおける可変バ
ス幅指定方式及び可変バス幅受信方式を提供することを
その目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理ブロック図を示す、この図に示す
ように、第1の発明(第1図の(A)参照)は、スプリ
ットバス2に接続された複数のユニット4五 (i=1
.2.  ・・・、n)間で情報の送受信を行なうデー
タ処理システムにおいて、その受信ユニットに、バス幅
情報を出力するバス幅情報出力部6と、送信ユニットに
対し返送されるアンサ−に前記バス幅情報出力部6のバ
ス幅情報を挿入するバス幅情報挿入部8とを設け、送信
ユニットから前記スプリットバス2を介して受信したコ
マンドに対するアンサ−として前記バス幅情報出力部6
のバス幅情報が挿入されたアンサ−を返送するようにし
て槽底した。
第2の発明(第1図の(B)参照)は、前記データ処理
システムにおいて、その受信ユニットに、受信したコマ
ンドからバス幅情報を抽出するバス幅情報抽出部7を設
け、抽出されたバス幅情報に従って前記コマンドに続い
て受信される情報を受信するようにして槽底した。9は
情報取り込み部である。
〔作 用〕
送信ユニットからスプリットバス2を介して受信したコ
マンドに対するアンサ−を返送する際に、バス幅情報出
力部6で出力したバス幅情報をバス幅情報挿入部8にお
いて当該アンサ−に挿入して前記送信ユニットへ返送す
る。
又、前記コマンドに続いて受信される情報は当該コマン
ドから抽出されたバス幅情報に応答する情報取り込み部
9で取り込まれる。
従って、受信ユニットでは、スプリットバス2を介して
受信されるデータ幅を認識することが出来るし、又送信
ユニットでは、受信ユニットからスプリットバス2を介
して受信するデータ幅を認識することが出来るから、当
該スプリットバス2のデータ幅以内の、任意のデータ幅
のデータを取り扱うユニットをスプリットバス2に接続
することが可能になる。
〔実施例〕
第2図は本発明の一実施例を示す、この実施例は、第9
図に示すシステム構成の中で実施する例を示す、第2図
に示すインタフェース回路2oは、第9図に示すユニッ
ト内のインタフェース回路と同じシステム内の地位を有
する。インタフェース回路20は、レシーバ30、ドラ
イバ32、受信レジスタ34、システムバス受信管理部
35、受信バッファ(RB)36、受信管理バッファ(
R3B)3B、内部バスインタフェース回路40゜送信
レジスタ42、送信バッファ(SB)44、システムバ
ス送信管理部45、及び送信管理バッファ(SSB)4
6から威る。レシーバ30及びドライバ32は、システ
ムバス103に接続され、ドライバ48及びレシーバ5
0は、内部バス105に接続されている。前記システム
バス受信管理部35は、受信したコマンドに応じたポイ
ンタを発生すると共に、当該ポインタから受信するデー
タ量を受信バッファ36に書き込むのに必要な書き込み
単位数の受信バッファ書き込みアドレスを前記ポインタ
から発生し、且つシステムバス受信管理部35の管理の
下にある受信管理バッファ書き込みアドレスを発生する
。該受信管理バッファ書き込みアドレスは、前記書き込
みに先立って+1だけ更新された値である。システムバ
ス103上のコマンド及びアンサ−のフォーマット、並
びに受信管理バッファ38及び送信管理バッファ46の
各記憶位置への書き込み情報形式は、それぞれ第7図の
(1)及び(2)、並びに(3)及び(4)に示す。
第3図は、インタフェース回路20内の本発明要部の詳
細図である。内部バスアクセス制御部60は、受信バッ
ファ36からのデータを受けるほか、受信管理バッファ
38からの各出力、即ちポインタP、リード/ライト情
報R/W、バス幅情報BW、バイト数BT、送信元ユニ
ット番号SU、その他の情報ETCを受ける。又、内部
バスアクセス制御部60は、前記ポインタPに応答して
受信バッファ読み出しアドレス、及び受信管理バッファ
読み出しアドレスを生成して受信バッファ36、及び受
信管理バッファ38へ送り、内部バス105ヘアクセス
する。内部バスアクセス制御部60は、又内部バス10
5ヘアクセス(リード、又はライト)の結果に応答して
アンサ−作成指示、バイト数BT、及びその他の情報E
TCを出力する。
アンサ−作成指示を受けるアンサ−作成部62は、又受
信管理バッファ38から前記バス幅情報BW、及び送信
元ユニット番号SUを受は取る。
そのアンサ−作成部62は、データを送信バッファ44
へ供給する一方、送信管理バッファ46に対し、ポイン
タP、バイト数BT、その他の情報ETCを供給する。
それらの情報は、その供給と並行して供給される送信バ
ッファ書き込みアドレス、及び送信管理バッファ書き込
みアドレスによって対応するバッファに書き込まれる。
送信バッファ44、及び送信管理バッファ46には、シ
ステムバス送信管理部45から送信バッファ読み出しア
ドレス、及び送信管理バッファ読み出しアドレスが供給
される。
前記アンサ−作成部62の詳細が、第4図に示す、アン
サ−作成部62は、送信元ユニット番号レジスタ(SU
R)64、セレクタ(SEL)66、送信バッファ書き
込みアドレス作成部68、及びタイミング制御部70か
ら威る。タイミング制御部70は、前記アンサ−作成指
示を受ける。
セレクタ66は、タイミング制御部70からの選択信号
に応答して内部バスアクセス制御部60からのデータと
、送信元ユニット番号レジスタ64からの送信元ユニッ
ト番号SU、受信管理バッファ38からのバス幅情報B
W、及びアンサ−作成部62からのその他の情報ETC
とを択一的に選択して送信バッファ44へ供給する。送
信バッファ44における入力情報の書き込みは送信バッ
ファ書き込みアドレス作成部68からの先頭送信バッフ
ァ書き込みアドレス(送信ポインタで決まるアドレス)
で指定される記憶位置から書き込まれる。この書き込み
に際しては、タイミング制御部70から送信バッファ書
き込み信号(SB書き込み信号)が送信バッファ44へ
供給される。前記送信ポインタは、又内部バスアクセス
制御部60からのバイト数情報、その他の情報ETCと
共に、送信管理バッファ46へ転送されてアンサ−作成
部62からの送信管理バッファ書き込みアドレスで指定
される記憶位置に書き込まれる。この書き込みに際して
は、タイミング制御部70から送信管理バッファ書き込
み信号(SSB書き込み信号)が送信管理バッファ46
へ供給される。
第2図乃至第4図において、システムバス103は、第
1図のスプリットバス2に対応し、ユニット1001.
100工は、ユニット4.に対応する。レシーバ30.
受信レジスタ34、システムバス管理部35、受信管理
バッファ38は、第1図のバス幅情報抽出部に対応し、
内部バスインタフェース回路40、送信バッファ44、
システムバス管理バッファ45、送信管理バッファ46
、送信レジスタ42、ドライバ32は、第1図のバス輻
情報挿入部に対応する。
前述の構成の下での本発明の動作を以下に説明する。
先ず、スプリットバス方式のシステムバス103を介し
て他のプロセッサからアクセスを受けた受信ユニットか
らの読み出し動作を説明する。
受信ユニットは、そのレシーバ30、受信レジスタ34
を経て受信バッファ36に受信内容が取り込まれる。そ
の受信は、受信レジスタ34にセットされた32ビット
幅のコマンド(第5図のリードコマンドC2参照、Aは
アドレスであり、このアドレスも32ビット幅である。
)を解析しての受信となる。つまり、リード/ライト情
報挿入域208が、リードRにセットされている当該コ
マンドの送信先ユニット番号挿入域202の送信先ユニ
ット番号DUが当該ユニットの番号との一致が得られた
ときにその受信が開始される。受信バッファ36へ書き
込まれるデータに対応した1単位の受信管理情報、即ち
前述のポインタP、リード情報R,バス幅情報BW、バ
イト数BT、送信元ユニット番号SU、その他の情報E
TCが、受信管理バッファ38に書き込まれる。その受
信管理情報の内のリード情報R、バス幅情報BW、送信
元ユニット番号SU、その他の情報ETCは、受信コマ
ンドの中にあるもの、即ちリード/ライト情報挿入域2
08のリード情報R、バス幅情報挿入域206のバス幅
情報BW、送信元ユニット番号挿入域204の送信元ユ
ニット番号SU、その他情報挿入域210のその他の情
報ETCであり、ポインタPは、システムバス受信管理
部35で管理されているリードコマンド受信時刻におけ
る値のポインタであり、バイト数BTは、コマンドに続
いて転送されて来るデータのバイト数をシステムバス受
信管理部35で計数して求められた値とされる。このデ
ータの受信と所定の関係で、例えば並行した状態で、内
部バスアクセス制御部60から送出される受信管理バッ
ファ読み出しアドレスによって受信管理バッフ138か
ら読み出されたポインタPで指定される受信バッファ3
6の記憶位置からデータの読み出しを行ない、そのデー
タは、前記受信管理バッファ38から読み出された前述
のリード/ライト情報R1バス幅情報BW、バイト数B
T、送信元ユニット番号SU。
その他の情報ETCを用いて内部バス105へのアクセ
スを行なう、このアクセス自体は、従来の方式に従う。
前記リードコマンドに応答して内部バス105から転送
されて来るデータの送信動作を以下に説明する。
この内部バス105へのアクセス(リード)に対する結
果が、内部バスアクセス制御部60へ転送されて来ると
、内部バスアクセス制御部60は、アンサ−作成部62
ヘアンサー作戒指示信号を送出する(第6図の(2)参
照)、前記アンサ−作成指示信号を受けたタイ逅ング制
御部70からは、又“L”レベルの選択信号(第6図の
(5)参照)が出力される。この選択信号によって、先
ずアンサ−情報がセレクタ66を介して送信バッファ4
4へ送られる(第6図の(8)のAN参照)。これと並
行して、タイ逅ング制御部70から送信バッファ書き込
みアドレス作成信号が発生され、この送信バッファ書き
込みアドレス作成信号に応答した送信バッファ書き込み
アドレス作成部68から送信ポインタPが生成される。
前記アンサ−情報は、送信バス書き込みアドレス作成部
68からの送信ポインタPで指定される送信バッファ4
4の記憶位置、つまり送信情報の先頭位置に、タイミン
グ制御部70からのSB書き込み信号(第6図の(4)
参照)の印加時に、書き込まれる。そのアンサ−情報(
第7図の伐)参照)が書き込まれた記憶位置内の送信先
ユニット番号記憶域には受信管理バッファ38からの送
信元ユニット番号DUが、送信元ユニット番号記憶域に
は送信元ユニット番号レジスタ64から送出された自ユ
ニット番号SUが、バス幅情報記憶域には受信管理バッ
ファ38からのバス幅情報BWが、そしてその他情報記
憶域230には内部バスアクセス制御部60で生成され
たその他の情報ETCが記憶される。前記送信ポインタ
P及び受信管理バッファ38からのバス幅情報BW、並
びに内部バスアクセス制御部60からのバイト数情報B
T及びその他の情報ETCが、先ずアンサ−作成部62
の管理の下にある送信管理バッファ書き込みアドレス(
第6図の(6)参照)で指定される送信管理バッファ4
6の記憶位置に、タイミング制御部70からのSSB書
き込み信号(第6図の(3)参照)の印加時に、書き込
まれる。
このアンサ−情報を送信バッファ44へ書き込んだ後に
、タイミング制御部70から出力されるm Hnレベル
の選択信号は、内部バスアクセス制御部60からの前記
アクセス結果データの選択を行なう、該アクセス結果デ
ータは、前記バス幅情報BWで決まるデータ幅、即ち3
2ビット幅である。そのデータは、前記送信ポインタで
指定される記憶位置の次の記憶位置から順次に書き込ま
れて行く(第6図の(8)のDI、D2参照)。この書
き込みに用いられるアドレス(第6図の(7)参照)は
、前記送信ポインタPから作成される。その書き込み完
了時に、当該書き込みによって送信バッファ44に書き
込まれたデータ量に応じて決まるバイト数BT及びその
他の情報ETCが、内部インタフェース回路60から転
送されて来て送信管理バッファ46の前記送信管理情報
記憶域内のバイト数記憶域、及びその他情報記憶域に書
き込まれる。
この送信管理バッファ46への書き込みと所定の関係、
例えば並行的に、送信管理バッファ46の読み出しが、
システムバス送信管理部45による読み出し制御で決ま
る読み出しアドレスによって行なわれる。その読み出し
アドレスが、前述の送信管理バッファ書き込みアドレス
となって送信管理バッファ46の読み出しが生ぜしめら
れる。
この読み出しによって送信管理バッファ46から送信管
理情報が読み出される。その送信管理情報の内の送信ポ
インタPによって指定される送信バッファ44の記憶位
置からの読み出しが生ぜしめられる。その最初に読み出
される送信情報は、アンサ−情報であり、そのアンサ−
情報が送信レジスタ42を経てドライバ32からシステ
ムバス103へ送出され、アクセス要求元へ送信される
その送信において、前記送信管理バッファ46から読み
出された送信管理情報の内のバス幅情報が用いられ、例
えば32ビット幅によるシステムバス103を介しての
アンサ−の送信が行なわれる(第2図の100.参照、
第5図のAN2参照。
AN2はコマンドC2に対するアンサ−である)。
システムバス103上におけるアンサ−形式は、第7図
の(2)に示す通りであるが、その参照番号222.2
24.226.230は、それぞれ送信先ユニット番号
挿入域、送信元ユニット番号挿入域、バス幅情報挿入域
、その他の情報挿入域である。
このアンサ−が送信された後に、前記送信ポインタPの
次の記憶位置から前記送信管理情報の内のバイト数BT
によって決められる記憶位置までの読み出しが続行され
る。そのデータ幅は、前記アンサ−と同様に、例えば3
2ビット幅である。
そして、アクセス要求元では、システムバス103を介
して転送されて来たアンサ−内のバス幅情報BWを取り
込んでこれに続いて転送されて来るデータをそのバス幅
情報BW、例えば32ビット幅で取り込む。
次に、スプリットバス方式のシステムバス103を介し
て他のプロセッサからアクセスを受けた受信ユニットへ
の書き込み動作を説明する。
この動作は、次に述べる点を除いて受信ユニットからの
読み出し動作と同じである。第1に、受信される32ビ
ット幅のコマンド内のり−ド/ライト情報挿入域がライ
ト情報Wとなっており、且つ32ビット幅のアドレスA
が64ビット幅のシステムバス103を介して同時に転
送され、第2に、コマンド及びアドレスに続いて64ビ
ット幅のデータが受信され、第3に、受信管理バッファ
36に書き込まれるバイト数は受信されるデータを構成
するバイト数であり、第4に、送信管理バッファ46に
書き込まれるバイト数は送信されるデータはないので“
0″であり、従って送信バッファ44には32ビツト幅
のアンサ−AN2のみが書き込まれることである。なお
、AN2と一緒に送信管理バッファ46に書き込まれる
残りの32ビツト(第5図中の斜線部)は意味のないデ
ータである。
このような相違があるだけの受信ユニットヘノ書き込み
動作の例を示したのが、第5図の中のコマンドC1、ア
ドレスA1及びデータDと、アンサ−A1とである。そ
のコマンドCI、アドレスA、及びデータDは、受信ユ
ニットへ転送されて来る情報であり、アンサ−A1は、
受信ユニットから転送される情報である。
なお、前記実施例においては、送信元から送信先に送っ
たバス幅情報BWを送信元のアクセスに対するアンサ−
に挿入して送信元へ返送する例について説明したが、送
信先に予め用意して直いたバス幅情報BWをアンサ−に
挿入して送信元へ返送する用にしてもよい。
〔発明の効果〕
以上述べたところから明らかなように本発明によれば、
送信ユニットに対して、受信ユニットからスプリントバ
スを介してバス幅情報を返送するから、当該スプリット
バスのデータ幅以内の、任意のデータ幅のデータを取り
扱うユニットをスプリットバスに接続することが可能に
なる。
【図面の簡単な説明】
第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示す図、 第3図はインタフェース回路内の本発明要部の詳細図、 第4図はアンサ−作成部の詳細図、 第5図は第2図実施例における送受信シーケンス例を示
す図、 第6図はアンサ−作成タイミング例を示す図、第7図は
コマンド及びアンサ−のフォーマット、並びに受信管理
バッファ及び送信管理バッファの各記憶位置の書き込み
情報形式を示す図、第8図は非スプリットバスでの情報
転送を説明する図、 第9図はスプリットバスでの情報転送を説明する図であ
る。 第1図乃至第4図において、 2はスプリットバス(システムバス103)、4ムはユ
ニット(ユニット100..100□)、6はバス幅情
報抽出部(レシーバ30.受信レジスタ34、システム
バス管理部35、受信管理バッファ38)、 8はバス幅情報挿入部(内部バスインタフェース回路4
0、送信バッファ44、システムバス管理バッファ45
、送信管理バッファ46、送信レジスタ42、ドライバ
32)である。 (A) つ CB)

Claims (2)

    【特許請求の範囲】
  1. (1)一定のバス幅のスプリットバス(2)に接続され
    た複数のユニット(4_i)(i=1、2、・・・、n
    )間で情報の送受信を行なうデータ処理システムにおい
    て、 その受信ユニットに、 前記一定のバス幅のバス幅情報を出力するバス幅情報出
    力部(6)と、 送信ユニットに対し返送されるアンサーにバス幅情報を
    挿入するバス幅情報挿入部(8)とを設け、 送信ユニットから前記スプリットバス(2)を介して受
    信したコマンドに対するアンサーとして前記バス幅情報
    出力部(6)で出力されたバス幅情報を挿入したアンサ
    ーを返送することを特徴とするスプリットバスにおける
    可変バス幅指定方式。
  2. (2)スプリットバス(2)に接続された複数のユニッ
    ト(4_i)(i=1、2、・・・、n)間で情報の送
    受信を行なうデータ処理システムにおいて、 その受信ユニットに、 受信したコマンドからバス幅情報を抽出するバス幅情報
    抽出部(7)を設け、 抽出されたバス幅情報に従って前記コマンドに続いて受
    信される情報を受信することを特徴とするスプリットバ
    スにおける可変バス幅情報受信方式。
JP5146190A 1990-03-02 1990-03-02 スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 Expired - Fee Related JP2505298B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP5146190A JP2505298B2 (ja) 1990-03-02 1990-03-02 スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式
AU72092/91A AU648541B2 (en) 1990-03-02 1991-03-04 Bus control system in a multi-processor system
CA002037491A CA2037491C (en) 1990-03-02 1991-03-04 System bus control system in a multi-processor system
CA002228342A CA2228342C (en) 1990-03-02 1991-03-04 System bus control system in a multi-processor system
EP19910103222 EP0444711A3 (en) 1990-03-02 1991-03-04 Bus control system in a multi-processor system
EP98107292A EP0860780A3 (en) 1990-03-02 1991-03-04 Bus control system in a multi-processor system
US08/110,752 US5526495A (en) 1990-03-02 1993-08-23 Bus control system in a multi-processor system
AU56329/94A AU657241B2 (en) 1990-03-02 1994-02-23 Bus control system in a multi-processor system
AU56330/94A AU660122B2 (en) 1990-03-02 1994-02-23 Bus control system in a multi-processor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5146190A JP2505298B2 (ja) 1990-03-02 1990-03-02 スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式

Publications (2)

Publication Number Publication Date
JPH03252848A true JPH03252848A (ja) 1991-11-12
JP2505298B2 JP2505298B2 (ja) 1996-06-05

Family

ID=12887576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5146190A Expired - Fee Related JP2505298B2 (ja) 1990-03-02 1990-03-02 スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式

Country Status (1)

Country Link
JP (1) JP2505298B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6842818B2 (en) * 2000-03-08 2005-01-11 Kabushiki Kaisha Toshiba Electronic device with card interface
JP2005044343A (ja) * 2003-06-21 2005-02-17 Samsung Electronics Co Ltd データバス幅を自在に変更する携帯用保存装置及び方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7350009B2 (en) 2000-03-08 2008-03-25 Kabushiki Kaisha Toshiba Electronic device with card interface
US8516178B2 (en) 2000-03-08 2013-08-20 Kabushiki Kaisha Toshiba Programmable memory system
US7051142B2 (en) 2000-03-08 2006-05-23 Kabushiki Kaisha Toshiba Electronic device with card interface
US7162561B2 (en) 2000-03-08 2007-01-09 Kabushiki Kaisha Toshiba Electronic device with card interface
US7774533B2 (en) 2000-03-08 2010-08-10 Kabushiki Kaisha Toshiba Electronic device with card interface
US7237052B2 (en) 2000-03-08 2007-06-26 Kabushiki Kaisha Toshiba Electronic device with card interface
US9965423B2 (en) 2000-03-08 2018-05-08 Toshiba Memory Corporation Electronic device with card interface
US8015338B2 (en) 2000-03-08 2011-09-06 Kabushiki Kaisha Toshiba Electronic device with card interface
US6842818B2 (en) * 2000-03-08 2005-01-11 Kabushiki Kaisha Toshiba Electronic device with card interface
US7779192B2 (en) 2000-03-08 2010-08-17 Kabushiki Kaisha Toshiba Electronic device with card interface
US9367503B2 (en) 2000-03-08 2016-06-14 Kabushiki Kaisha Toshiba Electronic device with card interface
US8219733B2 (en) 2000-03-08 2012-07-10 Kabushiki Kaisha Toshiba Electronic device with card interface
US7234031B2 (en) 2003-06-21 2007-06-19 Samsung Electronics Co., Ltd. Portable storage apparatus and method for freely changing data bus width
US7363441B2 (en) * 2003-06-21 2008-04-22 Samsung Electronics Co., Ltd. Portable storage apparatus and method for freely changing data bus width
JP2005044343A (ja) * 2003-06-21 2005-02-17 Samsung Electronics Co Ltd データバス幅を自在に変更する携帯用保存装置及び方法

Also Published As

Publication number Publication date
JP2505298B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
JP2977688B2 (ja) マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ
US4674033A (en) Multiprocessor system having a shared memory for enhanced interprocessor communication
US6189062B1 (en) Apparatus and method for address translation in bus bridge devices
JP2974526B2 (ja) データ転送処理方法及びデータ転送処理装置
US5594927A (en) Apparatus and method for aligning data transferred via DMA using a barrel shifter and a buffer comprising of byte-wide, individually addressabe FIFO circuits
JP2501737B2 (ja) デ―タ転送方法及び装置
US5155807A (en) Multi-processor communications channel utilizing random access/sequential access memories
JPS63255760A (ja) 制御システム
US4639860A (en) Wrap-around logic for interprocessor communications
JPH03252848A (ja) スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式
JP3016788B2 (ja) 装置間通信・キャッシュ一致処理方式
JP2546901B2 (ja) 通信制御装置
US7051148B2 (en) Data transmission sequencing method associated with briding device and application system
JPH07271654A (ja) コントローラ
JPS6298444A (ja) デ−タ通信方式
JP2984594B2 (ja) マルチクラスタ情報処理システム
JP3057754B2 (ja) メモリ回路および分散処理システム
JP2595808B2 (ja) 分散処理用メモリ装置
JPS62200448A (ja) 処理装置間通信システム
JPH02211571A (ja) 情報処理装置
JPS5975354A (ja) プロセッサ装置
JPH0113570B2 (ja)
JPH0236011B2 (ja)
JPH0830567A (ja) 並列計算機のプロセッサ間相互アクセス方法
JPH06131245A (ja) 共有メモリの非同期アクセス方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees