JP2977688B2 - マルチプロセッシング装置、方法、及びこれらに使用するプロセッサ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、並列計算機システムな
どのマルチプロセッサシステムにおいて仮想プロセッサ
方式に係り、特に、処理装置間の通信に特徴を有する仮
想プロセッサ方式に関する。

【０００２】本発明は、プロセッサ間で通信を行うこと
により並列に処理を実行するマルチプロセッサシステム
におけるデータ転送処理方法及びデータ転送処理装置に
関する。

【０００３】

【従来の技術】近年、コンピュータシステムの高速化や
大容量化が要求されるに伴って、複数のプロセッサに処
理を分散して並列に処理させる並列処理技術が必要とな
ってきた。

【０００４】そこで、複数のプロセッサが処理を並列的
に行なうマルチプロセッサシステムが提供されている。
このマルチプロセッサシステムは、各プロセッサが通信
手段を介して互いに通信を行うことにより各プロセッサ
が並列に動作し、プロセッサ全体であるまとまった処理
を実行する。これによれば、１つの仕事に対する処理の
高速化を図ることができる。

【０００５】このようなマルチプロセッサシステムにお
けるプロセッサ間の通信において、プロセッサＡの主記
憶装置のデータを他のプロセッサＢに対して送出する場
合、一般的にはスーパバイザプログラムが他のプロセッ
サに対するデータ転送のキューイングを管理している。
そして、ユーザプログラムがこのスーパバイザプログラ
ムに対してデータ転送依頼の割り込みを発生すると、ス
ーパバイザプログラムが転送キューのヘッダを作成する
ことによりデータ転送要求を行う。

【０００６】しかし、この方法では、ユーザプログラム
からスーパバイザプログラムへの割り込みが多発するた
め、オーバヘッドが大きくなる。そこで、オーバヘッド
を削減するためにスーパバイザプログムを用いない別の
方法が提案されている。

【０００７】この方法を以下に説明する。転送キューに
書込ポインタと読込ポインタとを設け、この書込ポイン
タの値及び読出ポインタの値をユーザプログラムが管理
する。そして、主記憶装置に対して設定された１つの仮
想空間を仮想アドレスから実アドレスに変換するための
アドレス変換テーブルを介してユーザプログラムがアク
セスすると、転送処理部がデータの転送処理を行う。

【０００８】

【発明が解決しようとする課題】しかし、ｎ台のプロセ
ッサで並列実行することを想定してコンパイルしたプロ
グラムを、（１）障害発生によりプロセッサを数台切り
離して、前記ｎより少ないｍ台のプロセッサで実行する
ことや、（２）ｎ台のプロセッサで実行することを前提
として開発されたプログラムを、ｎ台より少ないｍ台の
プロセッサしか持たない並列計算機にオブジェクトレベ
ルで移植して実行することができなかった。 本発明
は、このような点に鑑みてなされたもので、その目的と
するところは、仮想プロセッサを実現し、本来有するｍ
台のプロセッサをより多くのプロセッサを必要とするプ
ログラムをも実行できる仮想プロセッサ方式を提供する
ことにある。

【０００９】また、従来のマルチプロセッサシステムで
は、次のような問題があった。すなわち、あるプロセッ
サのアドレス変換テーブルの内容を更新した場合には、
全てのプロセッサのアドレス変換テーブルの内容を一致
させる必要があった。このため、オペレーティングシス
テム（以下、ＯＳ部と称する。）が同期処理を実行して
いた。この同期処理とは、全てのアドレス変換テーブル
の内容が更新された内容に変更されるまで処理を待た
せ、全てのアドレス変換テーブルの内容が更新された内
容に変更された時点で次の処理に進ませるものである。

【００１０】このような同期処理が行われると、ＯＳ部
のオーバヘッドが増加し、システムの性能が低下するこ
とになる。このため、この問題を解決するアドレス変換
方法及びその装置が望まれていた。

【００１１】本発明は、このような点に鑑みてなされた
もので、その目的とするところは、データ転送のオーバ
ヘッドを削減することのできるデータ転送処理方法及び
データ転送処理装置を提供することにある。

【００１２】

【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために下記の構成とした。すなわ
ち、本発明は、ネットワーク（２）に接続された複数の
物理プロセッサ（１）によって、複数の論理プロセッサ
を仮想的に実現するマルチプロセッシング装置であっ
て、 上記各々の物理プロセッサは、各々１以上の仮想的
なプロセッサとしての仮想プロセッサとして機能し、 他
の物理プロセッサとの間で相互にデータを転送するため
のネットワーク転送制御部（１１）と、転送されるデー
タに係る情報と転送先の論理プロセッサを識別するため
の論理プロセッサ番号とを含むデータ転送のためのアク
セス情報を転送順に記憶する転送キュー（３）と、上記
論理プロセッサ番号から物理プロセッサを識別するため
の物理プロセッサ番号と仮想プロセッサを識別するため
の仮想プロセッサ番号との少なくとも一方に変換するプ
ロセッサ番号変換手段（１８）とを備え、 上記論理プロ
セッサは、いずれかの上記物理プロセッサにおけるいず
れかの仮想プロセッサとして実現され、転送されるデー
タに係る情報と転送先の論理プロセッサ番号とを転送キ
ューに指定することにより他の論理プロセッサと相互に
データを転送するものである。 上記物理プロセッサは、
上記ネットワーク転送制御部がデータを転送している間
は、当該データの転送先または転送元となっている論理
プロセッサと異なる論理プロセッサを実現する仮想プロ
セッサとして機能するようにしてもよい。 上記物理プロ
セッサは物理プロセッサ有効ビット（ＩＮＶＡＬＩＤ）
を記憶する手段をさらに備え、 上記ネットワーク転送制
御部は、転送先の論理プロセッサ番号から変換された物
理プロセッサ番号によって識別される物理プロセッサに
対する物理プロセッサ有効ビットが、無効を示すとき、
この物理プロセッサを指定するデータの通信を中止し、
この物理プロセッサ有効ビットが、有効を示すとき、こ
の物理プロセッサを指定するデータの通信を開始するよ
うにしてもよい。 上記記物理プロセッサは仮想プロセッ
サ有効ビット（ＩＮＶＡＬＩＤ）を記憶する手段をさら
に備え、 上記ネットワーク転送制御部は、転送先の論理
プロセッサ番号から変換された仮想プロセッサ番号によ
って識別される仮想プロセッサに対する仮想プロセッサ
有効ビットが、無効を示すとき、この仮想プロセッサを
指定するデータの通信を中止し、この仮想プロセッサ有
効ビットが、有効を示すとき、この仮想プロセッサを指
定するデータの通信を開始するようにしてもよい。 本発
明は、ネットワークに接続され、記憶手段を備えた複数
の物理プロセッサによって、複数の論理プロセッサを上
記物理プロセッサにおける仮想的なプロセッサである仮
想プロセッサとして実現し、相互にデータを転送させる
マルチプロセッシング方法であって、 転送されるデータ
に係る情報と転送先の論理プロセッサを識別するための
論理プロセッサ番号とを含むデータ転送のためのアクセ
ス情報を記憶する情報記憶ステップ（２０２）と、 上記
論理プロセッサ番号から、物理プロセッサを識別するた
めの物理プロセッサ番号と仮想プロセッサを識別するた
めの仮想プロセッサ番号との少なくとも一方に変換する
プロセッサ番号変換ステップ（２０６〜２０６−５）
と、 上記転送されるデータに係る情報に基づき上記記憶
手段のデータを読み出して、上記物理プロセッサ番号で
識別される物理プロセッサまたは上記仮想プロセッサ番
号で識別される仮想プロセッサに転送する転送制御ステ
ップ（２１０，２１１）とを含むことを特徴とする。

【００１３】

【００１４】

【００１５】

【００１６】

【００１７】

【００１８】

【００１９】

【００２０】

【００２１】

【００２２】

【００２３】

【作用】マルチプロセッサシステムのプロセッサ間通信
の、プロセッサＡから他プロセッサＢに対するデータ転
送において、受信プロセッサＢの論理プロセッサ番号
を、物理プロセッサ番号と物理プロセッサ内仮想プロセ
ッサとに対応付けることにより、ｎ台で並列に実行する
ことを想定してコンパイルしたプログラムをｍ（＜ｎ）
台の物理プロセッサを用いて実行できる。

【００２４】

【実施例】以下、本発明の好適具体例を図面を参照して
説明する。 ＜実施例の構成＞ マルチプロセッサシステムには、図４に示したように、
処理を実行する複数のプロセッサ１−０〜１−（ｎ−
１）が設けられている（各プロセッサは物理プロセッサ
に相当する）。また、マルチプロセッサシステムには、
この複数のプロセッサ１−０〜１−（ｎ−１）を相互に
接続するとともに相互のプロセッサ１にデータを送受信
するネットワーク２が設けられている。

【００２５】各々のプロセッサ１−０〜１−（ｎ−１）
は、図５に示すように、主記憶装置７、命令処理部８、
転送処理部１０を有している。 ｛主記憶装置｝主記憶装置７は、複数の命令からなるユ
ーザプログラム７２とデータとを記憶している。また、
データ転送のための情報を含むヘッダを格納した転送キ
ュー３が主記憶装置７に設けられている。より詳細に
は、転送キューのヘッダは、データを送信すべきプロセ
ッサに設けられた主記憶装置と、データを受信すべきプ
ロセッサに設けられた主記憶装置７とをアクセスするた
めのアクセス属性を示すアクセス情報を含む。

【００２６】また、ＯＳ部７３が主記憶装置７内に設け
られている。ＯＳ部（あるいはスーパバイザプログラ
ム）は、ユーザプログラムの実行に先立って（あるい
は、プログラムの要求に従って動的に）、ＮＥＴＰＡ変
換部１８（プロセッサ番号変換手段に相当）内のＮＥＴ
ＰＡ変換テーブルにＮＥＴＰＡ変換情報を格納する。ユ
ーザプログラムは、転送要求の受信プロセッサ指定（論
理ＮＥＴＰＡ）、ボディデータ長、送信アドレス、受信
アドレス、送信空間種別、受信空間種別その他の制御情
報（以下転送要求の制御情報という）を、転送キューベ
ースアドレス＋転送キュー書込みポインタ×ヘッダ長で
示される主記憶上の位置にパケットヘッダの形式で書き
込む。ユーザプログラムは次に、転送キュー書込みポイ
ンタをインクリメントする。以下ユーザプログラムは、
転送キューへの転送要求の制御情報の書込みと、転送キ
ュー書込みポインタのインクリメントとを繰り返し行
い、エンキュー処理を終了する。

【００２７】また、ＯＳ部７３は、ユーザプログラム７
２の命令を実行する前に、後述するアドレス変換テーブ
ル４の各々のエントリに例えば３２ビットのアドレス変
換情報を格納する。

【００２８】図６に前記転送キューの構成を示す。転送
キュー３は、図６に示すように１パケット分の前記ヘッ
ダを格納している。１パケット分のヘッダは、受信プロ
セッサ指定（論理ＮＥＴＰＡ、転送先の論理プロセッサ
を識別するための論理プロセッサ番号に相当）、予約
域、プロセスＩＤ、転送モード、ボディデータ長、送信
空間ＩＤ（送信空間識別番号のこと）、送信アドレス
（転送されるデータに係る情報に相当）、受信空間ＩＤ
（受信空間識別番号のこと）、受信アドレス等の情報を
含む。

【００２９】「受信プロセッサ指定」は、データを受信
すべき論理プロセッサ番号（論理ＮＥＴＰＡ）を示す。
「プロセスＩＤ」は実行すべきユーザプログラムを構成
する複数のプロセスを識別するための識別番号である。
論理プロセッサは、このプロセスに対応するものであ
り、特定のプロセスを実行するプロセッサを論理プロセ
ッサという。「転送モード」は、データの読み出し
（Ｒ）又は書き込み（Ｗ）のいずれかを示す。「ボディ
データ長」は、前記ヘッダで指定されるボディデータが
何バイトかを示す。「送信アドレス」は、送信側の主記
憶装置７に記憶された送信すべきデータのアドレスを示
し、受信アドレスは受信側の主記憶装置７に記憶すべき
データのアドレスを示す。「送信空間ＩＤ」は、後に詳
しく説明するようにグローバル送信空間とローカル送信
空間とを識別するための識別情報である。「受信空間Ｉ
Ｄ」は、グローバル受信空間とローカル受信空間とを識
別するための識別情報である。なお、パケットとは、前
記ヘッダとこのヘッダで指定されるボディデータとから
なるものである。

【００３０】そして、図６のように、転送キューの転送
に当たって、論理ＮＥＴＰＡは後記するように、実ＮＥ
ＴＰＡに変換され、また、仮想プロセッサ番号が前記予
約域に格納される。ここで仮想プロセッサとは、各プロ
セッサ１−０〜１−（ｎ−１）において実現される仮想
的なプロセッサであり、１つのプロセッサに複数のプロ
セッサとしての機能を実現させるための概念である。す
なわち、上記のようなユーザプログラムの実行単位であ
るプロセスを実行する論理プロセッサは、実際にはいず
れかのプロセッサ（物理プロセッサ）１−０〜１−（ｎ
−１）に割り当てられる。この論理プロセッサを物理プ
ロセッサに割り当てる際は、各物理プロセッサに与えら
れた仮想プロセッサを介して割り当てる。こうすること
により、物理プロセッサの数に拘束されることなく、ユ
ーザプログラムを実行するための論理プロセッサとして
のプロセッサを割り当てることができる。 ｛命令処理部｝ 次に、命令処理部８は、主記憶装置７に接続され、主記
憶装置７のプログラムから命令を取り出してその命令を
実行する。

【００３１】また、命令処理部８は、下記に説明する転
送キューベースポインタ部１４，転送キュー読出ポイン
タ部１５−１、１５−２，転送キュー書込ポインタ部１
６−１、１６−２の夫々の値の更新又は参照を行う。 ｛転送処理部｝転送処理部１０は、主記憶装置７、命令
処理部８に接続され、主記憶装置７とネッワーク２との
間で前記パケットの転送処理を行う。

【００３２】図１０は転送処理部１０の構成ブロック図
である。転送処理部１０は、ネットワーク転送制御部１
１、主記憶アクセス制御部６、アドレス変換部１３、転
送キューベースポインタ部１４、転送キュー読出ポイン
タ部１５−１、転送キュー書込ポインタ部１６−１、転
送キュー読出ポインタ部１５−２、転送キュー書込ポイ
ンタ部１６−２、データバッファ１７、ＮＥＴＰＡ変換
部１８を有している。

【００３３】転送キューベースポインタ部１４は、図１
１のように、２つの転送キューベースアドレス部１４−
１、１４−２に情報を引き渡す。転送キューベースアド
レス部１４−１、１４−２は、主記憶装置７上の転送キ
ュー３の先頭アドレスを表示するレジスタである。転送
キューベースアドレス部１４−１はユーザプログラムに
おけるプロセス０用であり、転送キューベースアドレス
部１４−２は、ユーザプログラムにおけるプロセス１用
である。

【００３４】転送キュー読出ポインタ部１５−１，１５
−２は、ネットワーク転送制御部１１が転送キュー３の
どの位置までデータの転送処理を終了したかを表示する
レジスタである。

【００３５】転送キュー書込ポインタ部１６−１、１６
−２は、命令処理部８が転送キュー３のどの位置までア
クセス情報（転送要求）をエンキューしたかを表示する
レジスタである。

【００３６】ここで、転送キュー読出ポインタ部１５−
１，１５−２と転送キュー書込ポインタ部１６−１、１
６−２は、並列に処理するプロセス対応に２個づつ設け
られている。すなわち、転送キュー読出ポインタ部１５
−１、転送キュー書込ポインタ部１６−１はユーザプロ
グラムのプロセス０用であり、転送キュー読出ポインタ
部１５−２、転送キュー書込ポインタ部１６−２はユー
ザプログラムのプロセス１用である。

【００３７】データバッファ１７は、主記憶装置７とネ
ットワーク２との間でデータの転送を行う場合に一時的
にデータを記憶すると共に、ネットワーク転送制御部１
１と主記憶アクセス制御部６とが必要とする主記憶内装
置７上のデータの読み出し又は書き込みを行う場合に一
時的にデータを記憶する。データバッファに格納された
パケットは、ネットワーク２に送出される。

【００３８】前記ＮＥＴＰＡ変換部１８は、ＮＥＴＷＯ
ＲＫ ＰＯＲＴ ＡＤＤＲＥＳＳ（プロセッサ番号）に
基づき、プロセッサの切換を行う。ＮＥＴＰＡ変換部１
８は、図７に示したように、命令処理部からその内容を
書込み可能なＮＥＴＰＡ変換テーブル１９と、それを検
索する第１及び第２の選択回路２５，２６で構成され
る。ＮＥＴＰＡ変換テーブル１９は、プロセス０に対応
するプロセス０用ＮＥＴＰＡ変換テーブル１９ａと、プ
ロセス１に対応するプロセス１用ＮＥＴＰＡ変換テーブ
ル１９ｂとで構成される。

【００３９】ネットワーク転送制御部１１から送られる
論理ＮＥＴＰＡによってＮＥＴＰＡ変換テーブル１９が
検索され、プロセス０用ＮＥＴＰＡ変換テーブル１９ａ
のＥＮＴＲＹと、プロセス１用ＮＥＴＰＡ変換テーブル
１９ｂのＥＮＴＲＹとが読みだされる。

【００４０】また、第１の選択回路２５にネットワーク
転送制御部１１で指定された（送信元の）プロセスＩＤ
が入力される。第１の選択回路２５は、そのプロセスＩ
Ｄに従って、２つのＥＮＴＲＹ（Ｌ，Ｇ）の内の一方を
選択する。

【００４１】さらに、第２の選択回路２６に、ＮＥＴＰ
Ａ変換制御信号が入力される。このＮＥＴＰＡ制御信号
に従って、第１の選択回路１０の出力（ＮＥＴＰＡ変換
済出力）と、論理ＮＥＴＰＡ（無変換のＮＥＴＰＡ）と
の一方が、第２の選択回路２６で選択される。すなわ
ち、ＮＥＴＰＡ制御信号が変換指示を示しているとき、
第１の選択回路２５の出力（ＮＥＴＰＡ変換済出力）が
選択され、ＮＥＴＰＡ制御信号が変換指示を示していな
いとき、論理ＮＥＴＰＡ（無変換のＮＥＴＰＡ）が選択
される。これが宛先のＮＥＴＰＡおよび、受信プロセッ
サ内の、仮想プロセスＩＤとして使用される。

【００４２】ネットワーク転送制御部１１は、命令処理
部８からの指令によって起動し、その状態で転送要求の
エンキューを待っている。そして、プロセス１またはプ
ロセス０の転送キュー読出ポインタ部１５−１，１５−
２の読出ポインタ値と転送キュー書込ポインタ部１６−
１，１６−２の書込ポインタ値とが一致しなくなったと
き、未処理の転送要求があるものと見做してデータ転送
処理を開始する。また、ネットワーク転送制御部１１
は、転送すべきパケットのヘッダとボディデータとを読
み出すために主記憶アクセス制御部６に主記憶アクセス
要求を発行する。

【００４３】主記憶アクセス制御部６は、ネットワーク
転送制御部１１からの主記憶アクセス要求によって主記
憶装置７に対してアクセスを行い、主記憶装置７とデー
タバッファ１７との間のパケットの転送を制御する。

【００４４】すなわち、主記憶アクセス制御部は、転送
キューベースアドレスと転送キュー読出しポインタとか
ら、最も古い未処理の転送要求のパケットヘッダの主記
憶上のアドレスを計算し、アドレス変換部を経由して主
記憶に対して読み出しアクセスを発行する。主記憶から
パケットヘッダが読み出されて来ると主記憶アクセス制
御部はこれをデータバッファへ格納するとともに、ネッ
トワーク転送制御部にパケットヘッダの読み出し終了を
通知する。

【００４５】アドレス変換部１３は、ヘッダ内で指定さ
れた主記憶装置７のアクセスのための空間ＩＤの値に基
づきアドレス変換を行い、主記憶装置７に対するアクセ
スアドレスを発行する。

【００４６】図１４はアドレス変換部１３の構成ブロッ
ク図である。アドレス変換部１３は、仮想アドレス（論
理アドレス）を実アドレス（物理アドレス）に変換する
ものであり、アドレス変換テーブル４、選択回路２３、
選択回路２４を有している。

【００４７】アドレス変換テーブル４は、ローカルアド
レス変換テーブル４ａ、グローバルアドレス変換テーブ
ル４ｂを有している。ローカルアドレス変換テーブル４
ａは、送信空間ＩＤが”０”に対応しており、各々のプ
ロセッサの固有の空間であるローカル空間をアクセスす
るために仮想アドレスから実アドレスに変換するテーブ
ルである。グローバルアドレス変換テーブル４ｂは、送
信空間ＩＤが”１”に対応しており、プロセッサ間の共
用空間として用いられるグローバル空間をアクセスする
ために仮想アドレスから実アドレスに変換するテーブル
である。

【００４８】前記ローカルアドレス変換テーブル４ａと
グローバルアドレス変換テーブル４ｂは、仮想アドレス
のビット数に対応した複数のエントリを有している。図
１３にアドレス変換テーブル４の変換過程を示す。図１
３に示す例では、例えば仮想アドレスが３２ビットのう
ち、変換テーブル検索にビット０４から０８の５ビット
の情報を用いる。変換テーブル４ａ，４ｂは前記５ビッ
ト情報に対応して００から３１までの３２エントリを有
する。アドレス変換テーブル４は、主記憶アクセス制御
部６から送られてくる仮想アドレスの値に応じて、ロー
カルアドレス変換テーブル４ａのエントリとグローバル
アドレス変換テーブル４ｂのエントリとを選択する。

【００４９】また、各々の変換テーブル４ａ，４ｂの各
々のエントリには、図１５に示すように４ビットにセク
ションアドレスＳ、無効ビットＩ，アクセス保護ビット
Ｐ，実アドレスの９ビットの情報が格納されている。実
アドレスは仮想アドレスをアドレス変換した後のアドレ
スの上位９ビットを表している。

【００５０】ここで、セクションアドレスの４ビットは
主記憶アクセス制御部６から入力されてくる仮想アドレ
スの上位４ビットと比較するために用いる。このとき、
仮想アドレスがセクションアドレスに一致する場合には
主記憶装置７に対するアクセスが行われ、仮想アドレス
がセクションアドレスに一致しない場合に例外を検出す
る。

【００５１】無効ビットＩにデータの書き込み及び読み
出しが無効であることを示す無効ビット”１”がセット
された場合には、エントリに対応する記憶領域にアクセ
スすると例外を検出し、無効ビット”０”がセットされ
た場合には、データの書き込み及び読み出しを行う。

【００５２】アクセス保護ビットＰにビット”０”をセ
ットした場合、エントリに対応する領域に読み出しアク
セスを行うとデータの読み出しを行い、ビット”１”を
セットした場合、書き込みアクセスを行うと例外を検出
する。

【００５３】アドレス変換テーブル４は、変換テーブル
４ａ，４ｂのエントリの内、仮想アドレスに対応するエ
ントリの３２ビットの情報に例外が検出されない場合に
は、そのエントリの実アドレス，ＳＡ，Ｐ，Ｉの情報を
選択回路５に出力する。

【００５４】選択回路５は、前記転送キュー３内のヘッ
ダで指定された空間ＩＤを主記憶アクセス制御部６を通
して入力し、この空間ＩＤに応じてローカルアドレス変
換テーブル４ａとグローバルアドレス変換テーブル４ｂ
とのいずれか一方の変換テーブルを選択する。

【００５５】選択回路２４は、アドレス変換制御信号を
入力し、このアドレス変換制御信号に応じて選択回路５
からの変換アドレスと主記憶アクセス制御部６からの仮
想アドレスとのいずれか一方を選択する。この選択回路
２４で選択された選択アドレスは、主記憶装置７をアク
セスする際の実アドレスとして用いられる。図２４はア
ドレス変換部１３の処理フローである。

【００５６】図２１は書き込みアクセスの動作を示す構
成図である。図２２は読み出しアクセスの動作を示す構
成図である。図２１に示すように例えばプロセッサ１ー
０からプロセッサ１ー３に対してデータの書き込みアク
セスを行う場合には、次のように処理が行われる。命令
処理部８ー０が転送処理部１０ー０に主記憶装置７ー０
のデータの転送処理を指示すると、転送処理部１０ー０
は、主記憶装置７ー０から最初にヘッダを読み出し、次
にボディデータを読み出してパケットでネットワーク２
に転送する。次に、転送処理部１０ー３がパケットを主
記憶装置７ー３に書き込む。

【００５７】次に、図２２に示すように例えばプロセッ
サ１ー０からプロセッサ１ー３に対してデータの読み出
し応答アクセスを行う場合には、次のように処理が行わ
れる。命令処理部８ー０が転送処理部１０ー０に主記憶
装置７ー３のデータの転送処理を指示すると、転送処理
部１０ー０は、どのデータを読み出すべきかを示す読み
出しリクエストとして少量のヘッダとボディデータを転
送処理部１０ー３に送る。

【００５８】次に、転送処理部１０ー３は、リクエスト
のヘッダにより主記憶装置７ー３からヘッダ及びボディ
データからなるパケットを読み出することにより読み出
し応答する。次に、転送処理部１０ー０がパケットを主
記憶装置７ー０に書き込む。

【００５９】次に、ネットワーク転送制御部１１は、図
１１に示すように送信プロセッサと受信プロセッサの相
互の空間間のデータの書き込み又は読み出し応答の許可
を制御するＬＬ許可制御部３０を有している。図１６は
ＬＬ許可制御部の構成ブロック図である。ＬＬ許可フラ
グ部３４は、送信プロセッサのローカル空間と受信プロ
セッサのローカル空間との間のデータの書き込み又は読
み出し応答を許可するＬＬ許可フラグ”１”又はローカ
ル間のデータの書き込み又は読み出し応答を不許可にす
るＬＬ許可フラグ”０”を発生する。

【００６０】書込ＬＬ不許可テーブル３１は、ＬＬ許可
フラグ”０”に対応しており、送信プロセッサの空間と
受信プロセッサの空間の相互間でデータの書き込みの許
可又は不許可を登録したものである。図１７に示すよう
に書込ＬＬ不許可テーブル３１は、受信プロセッサに有
する空間がローカル空間である場合には、データの書き
込みを不許可としている。

【００６１】読出ＬＬ不許可テーブル３２は、ＬＬ許可
フラグ”０”に対応しており、送信プロセッサの空間と
受信プロセッサの空間の相互間でデータの読み出し応答
の許可又は不許可を登録したものである。図１８に示す
ように読出ＬＬ不許可テーブル３２は、送信プロセッサ
に有する空間がローカル空間である場合には、データの
読み出しを不許可としている。

【００６２】ＬＬ許可テーブル３３は、ＬＬ許可フラ
グ”１”に対応しており、送信プロセッサの空間と受信
プロセッサの空間の相互間でデータの書き込み及び読み
出し応答のいずれにおいても許可を登録したものであ
る。図１９に示すようにＬＬ許可テーブル３３は、送信
プロセッサの空間と受信プロセッサの空間とがグローバ
ル空間，ローカル空間に関係なくデータの書き込み及び
読み出しを許可している。

【００６３】ＬＬ許可判定部３５は、ＬＬ許可フラグ部
３４からのＬＬ許可フラグと書き込み又は読み出し応答
の転送モード，送信空間ＩＤ，受信空間ＩＤとを参照し
ていずれかのテーブル３１，３２，３３を選択し、空間
間のデータ転送の許可を判定する。 ＜実施例の動作＞次に、図面を参照して実施例の動作を
説明する。図２３は実施例の処理を示す処理フローであ
る。ＯＳ部７３は、ユーザプログラム７２の命令の実行
に先だって、あるいは、プログラムの要求に従って、Ｎ
ＥＴＰＡ変換部内のＮＥＴＰＡ変換テーブルにＮＥＴＰ
Ａ変換情報を格納する（ステップ２００）。

【００６４】また、同様に、アドレス変換テーブル４の
各々のエントリにアドレス変換情報を格納する（ステッ
プ２０１）。ユーザプログラム７２の命令を実行する命
令処理部８は、データ転送要求のためのアクセス情報と
して、受信プロセッサ指定，ボディデータ長，送信アド
レス，受信アドレス，送信空間種別，受信空間種別その
他の情報を、図６に示すように主記憶装置７内の転送キ
ュー３にパケットのヘッダ形式で書き込む（ステップ２
０２）。ここで、主記憶装置７内の転送キュー３の位置
は、次式で表される。

【００６５】位置＝転送キューベースアドレス＋転送キ
ュー書込ポインタ×ヘッダ長 次に、ユーザプログラム７２の命令を実行する命令処理
部８は、転送キュー書込ポインタ部１６−１，１６−２
の書込ポインタ値をインクリメントする（ステップ２０
３）。

【００６６】以下、ユーザプログラム７２の命令を実行
する命令処理部８は、転送キュー３への転送要求のアク
セス情報の書き込みと転送キュー書込ポインタ部１６−
１，１６−２の書込ポインタ値のインクリメントとを繰
り返し行い、転送キュー３への書込処理（エンキュー処
理）を終了したか否かを判定する（ステップ２０４）。

【００６７】ネットワーク転送制御部１１は、命令処理
部８からの指示によって起動し、転送要求のエンキュー
処理の終了を待つ。次に、ネットワーク転送制御部１１
は、命令処理部８がエンキュー処理を終了した場合に転
送キュー読出ポインタの値が転送キュー書込ポインタの
値に一致するか否かを判定する（ステップ２０５）。

【００６８】ここで、転送キュー読出ポインタの値が転
送キュー書込ポインタの値に一致しない場合に、ネット
ワーク転送制御部１１は、未処理の転送要求があるとし
て転送処理を開始し、転送パケットのヘッダの読み出し
のために主記憶アクセス制御部６に主記憶アクセス要求
を発行する。

【００６９】すると、主記憶アクセス制御部６は、転送
キューベースアドレスと転送キュー読み出しポインタと
に基づき最も古い未処理の転送要求のパケットヘッダに
対する主記憶装置７上のアドレスを計算し、アドレス変
換部１３を介して主記憶装置７の転送キュー３に対し読
み出しアクセスを発行する。

【００７０】パケットヘッダが主記憶装置７の転送キュ
ー３から読み出されると、主記憶装置アクセス制御部１
２はパケットヘッダをデータバッファ１７に格納すると
ともに、ネットワーク転送制御部１１にパケットヘッダ
の読み出し終了を通知する（ステップ２０６）。

【００７１】ネットワーク転送制御部は、パケットヘッ
ダ内の論理ＮＥＴＰＡを読み出し、送信元ユーザプロセ
スＩＤとともに、ＮＥＴＰＡ変換部へ送出する（ステッ
プ２０６−１）。ＮＥＴＰＡ変換部では、送信元ユーザ
プロセスＩＤ対応の変換テーブルを参照してＮＥＴＰＡ
変換を行なう（ステップ２０６−２）。例えば、図１０
において、ユーザプロセスＩＤが０で、論理ＮＥＴＰＡ
が００２である場合、図１０の左のテーブルが参照さ
れ、論理ＮＥＴＰＡ対応の実ＮＥＴＰＡと、ＩＮＶＡＬ
ＩＤビットの内容と、受信プロセッサ側仮想プロセッサ
ＩＤとが出力される。

【００７２】ここで、ＩＮＶＡＬＩＤビット（物理プロ
セッサ有効ビットまたは仮想プロセッサ有効ビットに相
当）の内容を検出し（ステップ２０６−３）ＩＮＶＡＬ
ＩＤビットが“１”であれば、ネットワーク転送処理部
は例外を検出して命令処理部に割り込んでその旨を通知
する（ステップ２０６−４）。

【００７３】ＩＮＶＡＬＩＤビットが“０”であれば転
送可能と判断して、実ＮＥＴＰＡ（実受信プロセッサ指
定）とＤＵＰＩＤ（受信プロセッサ内仮想プロセッサ番
号）を、データバッファ内のヘッダ部分に書き込む（ス
テップ２０６−５）。

【００７４】これにより、転送キューは図の右のように
なる。引き続きネットワーク転送処理部は、主記憶アク
セス部にボディ転送処理を依頼する。主記憶アクセス部
は、送信アドレス、受信アドレス等の転送のための制御
情報を取り出してパケットボディのアドレスを計算し、
アドレス変換部を経由して主記憶に対して読み出しアク
セスを発行する。主記憶からパケットボディが順次読み
出されて来ると主記憶アクセス制御部はこれを順次デー
タバッファへ格納するとともに、ネットワーク転送制御
部にパケットボディの読み出し量を順次通知する。ネッ
トワーク転送制御部はデータバッファからネットワーク
へパケットヘッダを送出したのち、主記憶アクセス制御
部からパケットボディの読み出し量を順次通知される
と、データバッファに格納された分のパケットボディを
順次ネットワークへ送出する。こうしてネットワークへ
のパケットの送出を終えると、ネットワーク転送制御部
は転送キュー読出しポインタをインクリメントする。引
き続いてネットワーク転送制御部は転送キュー読出しポ
インタと転送キュー書込みポインタの値を検査し、未処
理の転送要求が残っていれば次の転送処理を開始する。
この転送処理を、転送キュー読出しポインタと転送キュ
ー書込みポインタの値が等しくなるまで繰り返す。転送
処理の間、物理プロセッサは、命令処理部に従って、他
のプロセスを実行する。

【００７５】ところで、転送処理に当たっては、以下の
ような制御がなされる。主記憶アクセス制御部６はデー
タバッファ１７に記憶されたヘッダから転送モード，送
信空間ＩＤ，受信空間ＩＤを読み出す。ネットワーク転
送制御部１１に設けられたＬＬ許可制御部３０は、転送
モード，送信空間ＩＤ，受信空間ＩＤとＬＬ許可フラグ
とを参照し、テーブル３１〜３３に従ってデータ転送を
許可すべきかの処理を行う。（ステップ２０７）。

【００７６】図１８はＬＬ許可判定部３５の処理フロー
である。ＬＬ許可判定部３５は、ＬＬ許可フラグ部３４
からのＬＬ許可フラグが”０”か否かを判定する（ステ
ップ３０１）。ここで、ＬＬ許可フラグが”０”である
場合には、ＬＬ許可判定部３５は、転送モードが書き込
み（Ｗ）か否かを判定する（ステップ３０２）。

【００７７】ここで、転送モードが書き込み（Ｗ）であ
る場合には、受信空間ＩＤがグローバル空間であるか否
かを判定する（ステップ３０３）。受信空間ＩＤがグロ
ーバル空間である場合には、書込ＬＬ不許可テーブル３
１を参照して受信プロセッサにデータの書き込みを許可
する（ステップ３０４）。

【００７８】一方、受信空間ＩＤがローカル空間である
場合には、書込ＬＬ不許可テーブル３１を参照して受信
プロセッサにデータの書き込みを不許可にする（ステッ
プ３０５）。

【００７９】また、転送モードが読み出し応答（Ｒ）で
あるか否かを判定し（ステップ３０６）、転送モードが
読み出し応答（Ｒ）である場合には、送信空間ＩＤがグ
ローバル空間であるか否かを判定する（ステップ３０
７）。

【００８０】ここで、送信空間ＩＤがグローバル空間で
ある場合には、読出ＬＬ不許可テーブル３２を参照して
送信プロセッサにデータの読み出しを許可する（ステッ
プ３０８）。

【００８１】一方、送信空間ＩＤがローカル空間である
場合には、読出ＬＬ不許可テーブル３２を参照して送信
プロセッサにデータの読み出しを不許可にする（ステッ
プ３０９）。なお、転送モードが読み出し応答（Ｒ）で
ない場合には、送信プロセッサにデータの読み出しを許
可する（ステップ３１０）。

【００８２】このようにローカル空間は、通常では、デ
ータの書き込み先または読み出し応答の書き込み先とし
て指定されないので、ＬＬ許可フラグを ”０” にセ
ットする。従って、データ転送が指示された場合には、
例外を発生することにより故意又はプログラムの過誤に
よる空間の破壊から保護することができる。

【００８３】一方、ＬＬ許可フラグが ”１” である
場合には、ＬＬ許可テーブル３３を参照してデータの書
き込み及び読み出しを許可する（ステップ３１１）。プ
ログラムを最適化することによりデータ処理を高速に実
行する場合には、ローカル空間とローカル空間とのデー
タ転送を禁止するという制約が妨げになる場合がある。
この場合には、ＬＬ許可フラグを ”１” とすること
によりローカル空間とローカル空間との転送を行う。こ
れにより、データ転送オーバヘッドが削除され、プログ
ラムを高速に実行することができる。

【００８４】そして、許可判定部３５によりデータの転
送が不許可とされた場合には、ネットワーク転送制御部
１１はデータの転送を抑止し、命令処理部８に割り込ん
でその旨を通知する。

【００８５】一方、許可判定部３５によりデータの転送
が許可された場合には、さらに、送信アドレス，受信ア
ドレス等の転送のためのアクセス情報を取り出してパケ
ットのボディデータのアドレスを計算し、アドレス変換
部１３を通して主記憶装置７に対して読み出しアクセス
を発行する。

【００８６】このとき、アドレス変換部１３は、図１０
に示すような処理を行う。主記憶アクセス制御部６から
仮想アドレスを入力する（ステップ４０１）。次に、仮
想アドレスに基づきローカルアドレス変換テーブル４ａ
のエントリとグローバルアドレス変換テーブル４ｂのエ
ントリとを検索する（ステップ４０２）。

【００８７】次に、選択回路２４は、仮想アドレスから
実アドレスに変換すべき否かを示すアドレス変換制御信
号を入力し、このアドレス変換制御信号に応じて選択回
路５からの変換アドレスと主記憶アクセス制御部６から
の仮想アドレスとのいずれか一方を選択する（ステップ
４０３）。この選択されたアドレスが主記憶装置７をア
クセスする際の実アドレスとなる。

【００８８】さらに、選択されたアドレスが仮想アドレ
スか否かを判定する（ステップ４０４）。ここで、選択
されたアドレスが仮想アドレスでない場合には、処理を
終了する。

【００８９】一方、選択されたアドレスが仮想アドレス
である場合には、アドレス変換テーブル４は、変換テー
ブル４ａ，４ｂのうち、そのエントリに対応する実アド
レス，Ｐ，Ｉ，ＳＡを選択回路５に出力する（ステップ
４０５）。

【００９０】次に、選択回路５は、主記憶アクセス制御
部６からの空間ＩＤに応じてローカルアドレス変換テー
ブル４ａとグローバルアドレス変換テーブル４ｂとのい
ずれか一方の変換テーブルを選択する（ステップ４０
６）。

【００９１】さらに、例えば仮想アドレスの上位４ビッ
トとセクションアドレスの４ビットとが一致するか否か
を判定する（ステップ４０７）。ここで、仮想アドレス
がセクションアドレスに一致しない場合には主記憶装置
７のアクセス例外を検出する（ステップ４０８）。

【００９２】次に、仮想アドレスとセクションアドレス
とが一致する場合には、次に無効ビットが”１”か否か
を判定する（ステップ４０９）。ここで、無効ビット
が”１”である場合にはデータの書き込み及び読み出し
の例外を検出する（ステップ４０８）。

【００９３】次に、無効ビットが”０”である場合に
は、アクセス保護ビットＰがビット”１”か否かを判定
する（ステップ４１０）。ここで、アクセス保護ビット
が”１”である場合には、書き込みアクセスを行うと例
外を検出することになる（ステップ４０８）。

【００９４】次に、アクセス保護ビットが”０”である
場合には、エントリに対応する領域に読み出しアクセス
を行うとデータの読み出しを行い、処理を終了する。こ
こで、空間ＩＤによりグローバル空間アドレステーブル
４ｂが選択されたとする。この場合には、クローバル空
間は、プロセッサ間で共通であるので、グローバルアド
レス変換テーブル４ｂのアドレス変換情報を書き換える
場合には、全てのプロセッサ間で同期をとる。

【００９５】一方、空間ＩＤによりローカル空間アドレ
ステーブル４ａが選択されたとする。この場合には、ロ
ーカル空間は、各々のプロセッサの固有の空間であるの
で、ローカルアドレス変換テーブル４ａのアドレス変換
情報を書き換える場合には、他のプロセッサとは独立に
書き換えられる。ローカルアドレス変換テーブル４ａの
書換えのみであれば、プロセッサ間の同期が不要とな
る。従って、より少ないオーバヘッドで変換テーブルの
書換えが行える。なお、ローカルアドレス変換テーブル
４ａの書換えの頻度は、グローバルアドレス変換テーブ
ル４ｂの書換え頻度よりも高い。

【００９６】このようにローカルアドレス変換テーブル
４ａ又はグローバルアドレス変換テーブル４ｂが選択さ
れる。そして、選択された変換テーブルにより仮想アド
レスから実アドレスに変換されて、主記憶装置７からパ
ケットのボディデータが順次読み出されてくる。する
と、主記憶アクセス制御部６はこのボディデータを順次
データバッファ１７に格納させるとともに、ネットワー
ク転送制御部１１にボディデータの読み出し量を順次通
知する（ステップ２０９）。

【００９７】ネットワーク転送制御部１１は、主記憶ア
クセス制御部６からパケットのヘッダの読み出し終了を
通知されると、データバッファ１７から転送要求のアク
セス情報を取り出して所要の検査と変更を加え、そのア
クセス情報をデータバッファ１７に書き戻す。

【００９８】次に、ネットワーク転送制御部１１は、デ
ータバッファ１７からネットワーク２にパケットヘッダ
を送出する（ステップ２１０）。さらに、ネットワーク
転送制御部１１は主記憶アクセス制御部６からパケット
のボディデータの読み出し量を順次通知されると、デー
タバッファ１７に格納された分のパケットボディを順次
ネットワーク２に送出する（ステップ２１１）。

【００９９】このようにして、転送処理部１０からネッ
トワーク２へのパケットの送出が終了すると、ネットワ
ーク転送制御部１１は、転送キュー読出ポインタをイン
クリメントし（ステップ２１２）、ステップ２０５の処
理に戻る。そして、ネットワーク転送制御部１１は、転
送キュー読出ポインタの値と転送キュー書込ポインタと
の値を比較し、読み出しポインタが書き込みポインタに
一致しない場合、すなわち、未処理の転送要求が残って
いる場合には次の転送処理を行う（ステップ２０６〜２
１２）。そして、転送キュー読出ポインタと転送キュー
書込ポインタの値が等しくなるまでデータ転送処理を繰
り返し行い、両方の値が等しくなった場合にはデータ転
送処理を終了する（ステップ２１３）。

【０１００】このように複数のプロセッサの相互間でデ
ータ通信を行うデータ転送処理装置において、グローバ
ル空間とローカル空間との２つの仮想空間を設けること
により、個々の空間を独立に使用できる。これにより、
グローバルアドレス変換テーブル４ｂを更新する場合に
は、プロセッサ間で同期をとる。また、ローカルアドレ
ス変換テーブル４ａを更新する場合には、プロセッサ間
の同期を必要としないため、ＯＳのオーバヘッドを削減
できる。

【０１０１】さらに、書き込み転送において、ローカル
空間への書き込みを禁止することにより、ローカル空間
を保護できる。また、ＬＬ許可フラグを制御することに
より、あるプログラムに対してはローカルとローカルと
の間のデータ転送を許可してデータ転送のオーバヘッド
を削減し、他のプログラムに対してはローカルへの書き
込みを禁止する。これにより、プログラムに応じてロー
カル空間を柔軟に保護することができる。

【０１０２】なお、書込、読み出しのいづれも仮想プロ
セッサを指定する場合と、物理プロセッサを指定する場
合があることはいうまでもない。

【０１０３】

【発明の効果】本発明によれば、データ処理システムの
プロセッサ間通信のデータ転送において、受信プロセッ
サの論理プロセッサ番号（論理ＮＥＴＰＡ）を、物理プ
ロセッサ番号（実ＮＥＴＰＡ）と物理プロセッサ内仮想
プロセッサ（ＤＵＰＩＤ）と物理プロセッサ内仮想プロ
セッサ有効ビットとに対応付けることにより、ｎ台で並
列に実行することを想定してコンパイルしたプログラム
をｍ（＜ｎ）台の物理プロセッサを用いて実行できる。

【図面の簡単な説明】

【図１】本発明の原理を示す概念図

【図２】本発明の原理図である。

【図３】本発明の原理フローである。

【図４】マルチプロセッサシステムの構成ブロック図で
ある。

【図５】プロセッサの構成ブロック図である。

【図６】転送キューの構成を示す図である。

【図７】ＮＥＴＰＡ変換部の構成ブロック図である。

【図８】ＮＥＴＰＡ変換テーブルの構成を示す図であ
る。

【図９】ＮＥＴＰＡ変換テーブルの内容例を示す図であ
る。

【図１０】ＮＥＴＰＡ変換過程を示す図である。

【図１１】転送処理部の構成ブロック図である。

【図１２】転送キューベースポインタ部の構成ブロック
図である。

【図１３】アドレス変換テーブルの変換過程を示す図で
ある。

【図１４】アドレス変換部の構成ブロック図である。

【図１５】アドレス変換テーブルの内容を示す図であ
る。

【図１６】ＬＬ許可制御部の構成ブロック図である。

【図１７】書込ＬＬ不許可テーブルの内容を示す図であ
る。

【図１８】読出ＬＬ不許可テーブルの内容を示す図であ
る。

【図１９】ＬＬ許可テーブルの内容を示す図である。

【図２０】ＬＬ許可判定部の処理フローを示す図であ
る。

【図２１】書き込みアクセスの動作を示す図である。

【図２２】読み出し応答アクセスの動作を示す構成図で
ある。

【図２３】実施例の処理フロー

【図２４】アドレス変換部の処理フローである。

【図２５】アドレス変換テーブルの内容例を示す図であ
る。

【符号の説明】

１・・プロセッサ ２・・ネットワーク ３・・転送キュー ４・・アドレス変換テーブル ４ａ・・ローカルアドレス変換テーブル ４ｂ・・グローバルアドレス変換テーブル ５，２４・・選択回路 ６・・主記憶アクセス制御部 ７・・主記憶装置 ８・・命令処理部 １０・・転送処理部 １１・・ネットワーク転送制御部 １３・・アドレス変換部 １４・・転送キューベースポインタ部 １５−１，１５−２・・転送キュー読出ポインタ部 １６・・転送キュー書込ポインタ部 １７・・データバッファ １８・・ＮＥＴＰＡ変換部 １９・・ＮＥＴＰＡ変換テーブル ３０・・ＬＬ許可制御部 ３１・・書込ＬＬ不許可テーブル ３２・・読出ＬＬ不許可テーブル ３３・・ＬＬ許可テーブル ３４・・ＬＬ許可フラグ部 ３５・・ＬＬ許可判定部 ７２・・ユーザプログラム ７３・・ＯＳ部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 内海 照雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 出羽 正実 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 上埜 治彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小早川 和重 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石坂 賢一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平３−147138（ＪＰ，Ａ) 特開 平２−123455（ＪＰ，Ａ) 特開 平４−44131（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 15/177 674 G06F 15/177 672 G06F 9/46 360

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 ネットワークに接続された複数の物理プ
   ロセッサによって、複数の論理プロセッサを仮想的に実
   現するマルチプロセッシング装置であって、 前記各々の物理プロセッサは、各々１以上の仮想的なプ
   ロセッサとしての仮想プロセッサとして機能し、 他の物理プロセッサとの間で相互にデータを転送するた
   めのネットワーク転送制御部と、転送されるデータに係
   る情報と転送先の論理プロセッサを識別するための論理
   プロセッサ番号とを含むデータ転送のためのアクセス情
   報を転送順に記憶する転送キューと、前記論理プロセッ
   サ番号から物理プロセッサを識別するための物理プロセ
   ッサ番号と仮想プロセッサを識別するための仮想プロセ
   ッサ番号との少なくとも一方に変換するプロセッサ番号
   変換手段とを備え、 前記論理プロセッサは、いずれかの前記物理プロセッサ
   における仮想プロセッサとして実現され、転送されるデ
   ータに係る情報と転送先の論理プロセッサ番号とを転送
   キューに指定することにより他の論理プロセッサと相互
   にデータを転送するマルチプロセッシング装置。
2. 【請求項２】 請求項１において、前記物理プロセッサ
   は、前記ネットワーク転送制御部がデータを転送してい
   る間は、当該データの転送先または転送元となっている
   論理プロセッサと異なる論理プロセッサを実現する仮想
   プロセッサとして機能するマルチプロセッシング装置。
3. 【請求項３】 請求項１において、前記物理プロセッサ
   は、前記複数の物理プロセッサに対する物理プロセッサ
   有効ビットを記憶する手段をさらに備え、 前記ネットワーク転送制御部は、転送先の論理プロセッ
   サ番号から変換された物理プロセッサ番号によって識別
   される物理プロセッサに対する 物理プロセッサ有効ビッ
   トが、無効を示すとき、この物理プロセッサを指定する
   データの通信を中止し、この物理プロセッサ有効ビット
   が、有効を示すとき、この物理プロセッサを指定するデ
   ータの通信を開始するマルチプロセッシング装置。
4. 【請求項４】 請求項１において、前記物理プロセッサ
   は、前記各々の仮想プロセッサに対する仮想プロセッサ
   有効ビットを記憶する手段をさらに備え、 前記ネットワーク転送制御部は、転送先の論理プロセッ
   サ番号から変換された 仮想プロセッサ番号によって識別
   される仮想プロセッサに対する 仮想プロセッサ有効ビッ
   トが、無効を示すとき、この仮想プロセッサを指定する
   データの通信を中止し、この仮想プロセッサ有効ビット
   が、有効を示すとき、この仮想プロセッサを指定するデ
   ータの通信を開始するマルチプロセッシング装置。
5. 【請求項５】 ネットワークに接続され、記憶手段を備
   えた複数の物理プロセッサによって、複数の論理プロセ
   ッサを前記物理プロセッサにおける仮想的なプロセッサ
   である仮想プロセッサとして実現し、相互にデータを転
   送させるマルチプロセッシング方法であって、 転送されるデータに係る情報と転送先の論理プロセッサ
   を識別するための 論理プロセッサ番号とを含むデータ転
   送のためのアクセス情報を記憶する情報記憶ステップ
   と、前記論理プロセッサ番号から、物理プロセッサを識別す
   るための物理プロセッサ番号と仮想プロセッサを識別す
   るための仮想プロセッサ番号との少なくとも一方に変換
   する プロセッサ番号変換ステップと、前記転送されるデータに係る情報に基づき前記 記憶手段
   のデータを読み出して、前記物理プロセッサ番号で識別
   される物理プロセッサまたは前記仮想プロセッサ番号で
   識別される仮想プロセッサに転送する転送制御ステップ
   とを含むことを特徴とするマルチプロセッシング方法。
6. 【請求項６】 ネットワークに接続され、複数の論理プ
   ロセッサを仮想的に実現するマルチプロセッシング装置
   に含まれる物理プロセッサとしてのプロセッサであっ
   て、 １以上の仮想的なプロセッサとしての仮想プロセッサと
   して機能し、 他の物理プロセッサとの間で相互にデータを転送するた
   めのネットワーク転送制御部と、転送されるデータに係
   る情報と転送先の論理プロセッサを識別するための論理
   プロセッサ番号とを含むデータ転送のためのアクセス情
   報を転送順に記憶する転送キューと、前記論理プロセッ
   サ番号から物理プロセッサを識別するための物理プロセ
   ッサ番号と仮想プロセッサを識別するための仮想プロセ
   ッサ番号との少なくとも一方に変換するプロセッサ番号
   変換手段とを備えたプロセッサ。