JPS5860367A - マルチプロセツサシステム - Google Patents
マルチプロセツサシステムInfo
- Publication number
- JPS5860367A JPS5860367A JP56159125A JP15912581A JPS5860367A JP S5860367 A JPS5860367 A JP S5860367A JP 56159125 A JP56159125 A JP 56159125A JP 15912581 A JP15912581 A JP 15912581A JP S5860367 A JPS5860367 A JP S5860367A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- group
- groups
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマルチプロセッサシステムのデータ交換方式に
関し、特１ｃｖｘ−カルメモリと通信用メそすとを有す
る複数Ｏプロセッサを結合する方式に関する。
関し、特１ｃｖｘ−カルメモリと通信用メそすとを有す
る複数Ｏプロセッサを結合する方式に関する。
従来、マルチ７ｕ＊ｙサシステムにおけるプロセッサ間
のデータ交換方式としては、（ｘ）１対１結合方式、（
２）バス結合方式、（３）共有メモリ方式が採用されて
いる。
のデータ交換方式としては、（ｘ）１対１結合方式、（
２）バス結合方式、（３）共有メモリ方式が採用されて
いる。
しかし、（１）の方式では、プロセッサの数が増えると
結合用の装置が急激に増加してしまうという欠点があシ
、（２）と（３）の方式ではそＱ点社問題ないが、交換
するデータの量が増加すると、各１ａ−にッサからのパ
スあるいは共有メモリへのアクセスの競合が多数発生し
、システムとしての処理能力が低下してしまうといり欠
点がある。
結合用の装置が急激に増加してしまうという欠点があシ
、（２）と（３）の方式ではそＱ点社問題ないが、交換
するデータの量が増加すると、各１ａ−にッサからのパ
スあるいは共有メモリへのアクセスの競合が多数発生し
、システムとしての処理能力が低下してしまうといり欠
点がある。
本発明は、ローカル゛メモリと通信用メモリとをそれぞ
れ有した複数台のプロセッサをいくつかのグループに分
け、それぞれのグループに通信用メモリ簡のデータ交換
を高速に行ない、プ四−ドカスト転送機能も備えたデー
タ転送制御装置（ＤＴＣ）を接続して、グループ内での
データ交換を行なうとともに、一つのグループ内Ｏプａ
セ、すに別の通信用メモリを追加して他のグループのＤ
ＴＣに接続し、その通信用メモリを介してグループ間の
データ交換を行なうように構成することによりて、上記
欠点を解決し、従来の結合方式の特長を損うことなく、
データ転送に要するメモリ容量と転送時間を最小とする
ような最適のレステム構成を可能として、かつ容易に笑
施し得るハードウェア中アーキテクチャを提供するもの
である。
れ有した複数台のプロセッサをいくつかのグループに分
け、それぞれのグループに通信用メモリ簡のデータ交換
を高速に行ない、プ四−ドカスト転送機能も備えたデー
タ転送制御装置（ＤＴＣ）を接続して、グループ内での
データ交換を行なうとともに、一つのグループ内Ｏプａ
セ、すに別の通信用メモリを追加して他のグループのＤ
ＴＣに接続し、その通信用メモリを介してグループ間の
データ交換を行なうように構成することによりて、上記
欠点を解決し、従来の結合方式の特長を損うことなく、
データ転送に要するメモリ容量と転送時間を最小とする
ような最適のレステム構成を可能として、かつ容易に笑
施し得るハードウェア中アーキテクチャを提供するもの
である。
以下本発明の実施例を図面を参照して詳細に説明す為。
！ルチプ宵竜ツサ・システムでは、プロセッサ間のデー
タ交換が必要となシ、とのデータ交換を必要時に必要量
実施するために従来よルいくっかの手法が考案されてい
る。本発明によるシステムでは、各グロセッサ毎にデー
タ交換のための通信用メそりを別に設妙、この通信用メ
モリ間のデータ転送をプｐ−ドカースト転送を行う特別
のデータ転送制御装置（ＤＴＣ）Ｋ委ね、データ転送を
高速化するとともに、ブーセッサの処理効率を上げるこ
とができる。 ゛ と０ＤＴＣは第１図に示されるように、各プロセッサＰ
１＊Ｐ＊ｓ・・・・・・Ｐ、が自身に接続されている通
信用メモリＣＭ、、ＣＭ、、・・・五、ＣＭ、に書き込
んだデータを、他のプａ −ｋ 、すに接続されている
示す。この方法によれば、゛沓グ四セッサから通信用メ
モリへのアクセスが阻害されるのは通信用メモリ間のデ
ータのコピー中だけであるため、各プロセッサが頻繁に
通信用メモリをアクセスしても、各プロセッサの処理効
率の低下けあまシ生しない。
タ交換が必要となシ、とのデータ交換を必要時に必要量
実施するために従来よルいくっかの手法が考案されてい
る。本発明によるシステムでは、各グロセッサ毎にデー
タ交換のための通信用メそりを別に設妙、この通信用メ
モリ間のデータ転送をプｐ−ドカースト転送を行う特別
のデータ転送制御装置（ＤＴＣ）Ｋ委ね、データ転送を
高速化するとともに、ブーセッサの処理効率を上げるこ
とができる。 ゛ と０ＤＴＣは第１図に示されるように、各プロセッサＰ
１＊Ｐ＊ｓ・・・・・・Ｐ、が自身に接続されている通
信用メモリＣＭ、、ＣＭ、、・・・五、ＣＭ、に書き込
んだデータを、他のプａ −ｋ 、すに接続されている
示す。この方法によれば、゛沓グ四セッサから通信用メ
モリへのアクセスが阻害されるのは通信用メモリ間のデ
ータのコピー中だけであるため、各プロセッサが頻繁に
通信用メモリをアクセスしても、各プロセッサの処理効
率の低下けあまシ生しない。
それでも、通信用メモリ間のデータＯブピー中はわずか
であるがアクセスが阻′害されるので、この時間はでき
るだけ短いことが望ましい・とζろが、各プロセッサか
ら通信用メモリをアクセスするのと同じタイミングを用
いてＤＴＣから通信用メモリをアクセスしようとすれば
、その時間は客プロセッサの遅い周期で制限されてし壕
うととになる０このため通信用メモリとして、各プロセ
ッサに必要とされるよシはるかに高速のメモリを使用し
、通信用メそり間のデータのコピーにはその高速性を利
用しゼ時間を短縮し、各プロセッサの処理効率を最大に
近づけることも可能である。
であるがアクセスが阻′害されるので、この時間はでき
るだけ短いことが望ましい・とζろが、各プロセッサか
ら通信用メモリをアクセスするのと同じタイミングを用
いてＤＴＣから通信用メモリをアクセスしようとすれば
、その時間は客プロセッサの遅い周期で制限されてし壕
うととになる０このため通信用メモリとして、各プロセ
ッサに必要とされるよシはるかに高速のメモリを使用し
、通信用メそり間のデータのコピーにはその高速性を利
用しゼ時間を短縮し、各プロセッサの処理効率を最大に
近づけることも可能である。
しかし、この手−のみで多数のプロセッサを結合したの
では通信用メ毫すの容量が増し、かつ、データ交換に要
する時間も増加してしまうので、本発明によるシステム
ではこれらの問題を解決するために、さらにプロセッサ
をいくつかのグループに分割し、・例えば制御対象にグ
ループ分けしてグルー１間のデータ交換量を少なくする
、あるいは、高速、中速、低速等、要求される処理速度
別にグループ分けして各グループ内のデータ交換頻度を
必要最小限とする等、目的のシステムに最適なグループ
構成を可能としている。
では通信用メ毫すの容量が増し、かつ、データ交換に要
する時間も増加してしまうので、本発明によるシステム
ではこれらの問題を解決するために、さらにプロセッサ
をいくつかのグループに分割し、・例えば制御対象にグ
ループ分けしてグルー１間のデータ交換量を少なくする
、あるいは、高速、中速、低速等、要求される処理速度
別にグループ分けして各グループ内のデータ交換頻度を
必要最小限とする等、目的のシステムに最適なグループ
構成を可能としている。
グループとグループの結合は、第２図に示すように、１
つの１１２セツナに２つの通信用メモリ／が接続され、
１つは、他のグループのＤＴＣに結合され、他は自身の
グループ０ＤＴＣに結合される。
つの１１２セツナに２つの通信用メモリ／が接続され、
１つは、他のグループのＤＴＣに結合され、他は自身の
グループ０ＤＴＣに結合される。
この２つの通信用メモリを用いて、＃！３図に示すよう
にグループ間で交換され°る必要のあるデータを、１１
Ｍ ’ｋ ｙ ｆのプｐダラム処理によって交換するこ
とによジグループ間のデータ交換が行なえる。
にグループ間で交換され°る必要のあるデータを、１１
Ｍ ’ｋ ｙ ｆのプｐダラム処理によって交換するこ
とによジグループ間のデータ交換が行なえる。
即ち、第３図において、Ｐ２・ｌは第１グループと第２
グループのデータ交換のために次の処理を行う６ ＣＭ
ｚ＊＠のＰｌ・１〜Ｐ１・茸発生データエリアのデータ
のうち第２グループに必要なものを、ＣＭ、・ｌのＰＩ
＠１発生データエリアの一部に格納する。ＣＭ、・１の
データのうち第１グループに必要なものをＣＭｊ−・の
Ｐ、・１発生データエリアに格納する。又、第１グルー
プの各プシセッサ社各々のＣＭＯＰｇ−１発生データエ
リアよシ第２グループの発生データにアクセスでき、第
２グループの各プロセラ？は各々のＣＭのＰＩ＠１発生
データエリアに含まれる第１グループの発生データにア
クセスできる。
グループのデータ交換のために次の処理を行う６ ＣＭ
ｚ＊＠のＰｌ・１〜Ｐ１・茸発生データエリアのデータ
のうち第２グループに必要なものを、ＣＭ、・ｌのＰＩ
＠１発生データエリアの一部に格納する。ＣＭ、・１の
データのうち第１グループに必要なものをＣＭｊ−・の
Ｐ、・１発生データエリアに格納する。又、第１グルー
プの各プシセッサ社各々のＣＭＯＰｇ−１発生データエ
リアよシ第２グループの発生データにアクセスでき、第
２グループの各プロセラ？は各々のＣＭのＰＩ＠１発生
データエリアに含まれる第１グループの発生データにア
クセスできる。
このグループの結合を星飄、リング状、格子状あるいは
これらの組み合わせで配することによ〕自由度のあるシ
ステム構成が可能で、目的のシステムに合わせた最適構
成の！ルチフ簡セッｇｓｔステムが実現できる。ＤＴＣ
Ｋよる通信用メ峰す関のデータ転送は、グループ内の１
つのプロセッサが起動する、あるいはＤＴＣ自身が自律
的に一定周期で実施する等目的のシステムに合わせて行
な第４図は本発明の実施例として、３つのグループをリ
ング状に結合したマルチプルセッサシステムを示す。
これらの組み合わせで配することによ〕自由度のあるシ
ステム構成が可能で、目的のシステムに合わせた最適構
成の！ルチフ簡セッｇｓｔステムが実現できる。ＤＴＣ
Ｋよる通信用メ峰す関のデータ転送は、グループ内の１
つのプロセッサが起動する、あるいはＤＴＣ自身が自律
的に一定周期で実施する等目的のシステムに合わせて行
な第４図は本発明の実施例として、３つのグループをリ
ング状に結合したマルチプルセッサシステムを示す。
各グループにはＮ台のプロセッサＣＰ）があシ、各プロ
セッサには、通信用メそり（ＣＭ）とジ−カルメモリ（
ＬＭ）が結合されている。通信用メモリはさらに各グル
ープ毎にデータ転送制御装置（Ｄ、Ｔ Ｃ）に結合され
、このＤＴＣが行う０Ｍ間のブロードカーストデータ転
送によジグループ内プロセッサ間のデータ交換が行なわ
れる０これを第１グループを例にとるとＣＭ １ ＊
＠〜ＣＭｔ−ｗ間でグループ内プ璽セッナ間のデータ交
換が行なわれるのでＴｏり、］！ｔｃＤ’Ｐｃｘには第
２グループとのデータ交換のための通信用メモリＣＭｌ
・亀接続されてお）、と□ＣＭ１＊＠の内容がグループ
１とグループ２０交換データとして用いられる。同様に
して、第２グループと第３グループはＣＭ、・を介し、
第３グループと館１グループはＣＭｌ、・を介して、各
々グループ間のデータ交換が行なわれるのである。
セッサには、通信用メそり（ＣＭ）とジ−カルメモリ（
ＬＭ）が結合されている。通信用メモリはさらに各グル
ープ毎にデータ転送制御装置（Ｄ、Ｔ Ｃ）に結合され
、このＤＴＣが行う０Ｍ間のブロードカーストデータ転
送によジグループ内プロセッサ間のデータ交換が行なわ
れる０これを第１グループを例にとるとＣＭ １ ＊
＠〜ＣＭｔ−ｗ間でグループ内プ璽セッナ間のデータ交
換が行なわれるのでＴｏり、］！ｔｃＤ’Ｐｃｘには第
２グループとのデータ交換のための通信用メモリＣＭｌ
・亀接続されてお）、と□ＣＭ１＊＠の内容がグループ
１とグループ２０交換データとして用いられる。同様に
して、第２グループと第３グループはＣＭ、・を介し、
第３グループと館１グループはＣＭｌ、・を介して、各
々グループ間のデータ交換が行なわれるのである。
このグループ構成の特徴は、実時間の制御系に適用する
ような場合に、各グループの、処理速度を高速、中速、
低速に分け、全体システムとして効率の良いシステム構
成を可能にできる。また、もし各グループの処理内容を
同一とすれば、システム信頼性をあげるための多重化構
成ともなシ得る＠第５図、および第６図はそれぞれ本発
明の第２実施例、第３実施例として多数のグループを鳳
型および格子状に結合した！ルチプ―セッサシステムを
示すもので、第１実施例に比しグループ間の結合形状が
異るのみで、各２つずつのグループ間のデータ交換、は
第１実施例と同様に行なわれる〇また、これら実施例の
ほかＫも、これらのグループ間結合形状を組み合わせた
各種のシステム構成が可能であゐことが容易にわかる０ 以上説明したように本発明のマルチプロセッサ構成によ
れば、データ転送制御装置と通信用メモリとプロセッサ
（ローカルメモリを含む）を基本構成とし、この基本構
成を組み合わせることで、目的システムに合りた最適構
成が容易に実現できるＯ また、各グループのプロセッサ台数を調節し、全体シス
テムとして、データ転送量、データ転送時間を最小とす
るシステム構成が容易に実現できるとともにグループ間
結合の通信用メモリを結合するだけで、システムの拡張
が容易に実施できる。
ような場合に、各グループの、処理速度を高速、中速、
低速に分け、全体システムとして効率の良いシステム構
成を可能にできる。また、もし各グループの処理内容を
同一とすれば、システム信頼性をあげるための多重化構
成ともなシ得る＠第５図、および第６図はそれぞれ本発
明の第２実施例、第３実施例として多数のグループを鳳
型および格子状に結合した！ルチプ―セッサシステムを
示すもので、第１実施例に比しグループ間の結合形状が
異るのみで、各２つずつのグループ間のデータ交換、は
第１実施例と同様に行なわれる〇また、これら実施例の
ほかＫも、これらのグループ間結合形状を組み合わせた
各種のシステム構成が可能であゐことが容易にわかる０ 以上説明したように本発明のマルチプロセッサ構成によ
れば、データ転送制御装置と通信用メモリとプロセッサ
（ローカルメモリを含む）を基本構成とし、この基本構
成を組み合わせることで、目的システムに合りた最適構
成が容易に実現できるＯ また、各グループのプロセッサ台数を調節し、全体シス
テムとして、データ転送量、データ転送時間を最小とす
るシステム構成が容易に実現できるとともにグループ間
結合の通信用メモリを結合するだけで、システムの拡張
が容易に実施できる。
更に、いくりかのグループに同一プログラムをもたせ、
それら複数のグループを多重化システムと見ることによ
シ極めて信頼性の高いシステム構成が容易に実現できる
・ また、特にリング状結合の場合、グループ間のデータ転
送方向が２方向とれ、−システム信頼性を高めることが
でき、データ転送制御器と通信メモリを一体化し、プロ
セッサとローカルメモリをモジ畠−ル化し得れば、いわ
ゆるＬＲＵ（Ｌｉｎ・Ｒ＠ｐｌａｃｅａｂｌ＠Ｕｎｉｔ
）構成が可能とな夛、保守、故障時の対策が容易とな
る。
それら複数のグループを多重化システムと見ることによ
シ極めて信頼性の高いシステム構成が容易に実現できる
・ また、特にリング状結合の場合、グループ間のデータ転
送方向が２方向とれ、−システム信頼性を高めることが
でき、データ転送制御器と通信メモリを一体化し、プロ
セッサとローカルメモリをモジ畠−ル化し得れば、いわ
ゆるＬＲＵ（Ｌｉｎ・Ｒ＠ｐｌａｃｅａｂｌ＠Ｕｎｉｔ
）構成が可能とな夛、保守、故障時の対策が容易とな
る。
更には、データ転送制御装置を除き、汎用のマイクリプ
田セｔす、メモリ尋が利用でき、クス戸Ｗ製作が容謳と
なる。
田セｔす、メモリ尋が利用でき、クス戸Ｗ製作が容謳と
なる。
第１図は本発明で使用されるデータ転送制御装置の処理
を説明するための図、第２□図は本発明におけるグルー
プ間結合の基本構成図、第３図は第２図に示す構成にお
けるグループ間のデー声交換方法を説明するための図、
＠４図〜第６図は本発明の実施例を示すブロック図であ
る。 ＤＴＣ・・・・・・データ転送制御装置、ＣＭ・・・・
・・通信用メモリ、Ｐ・・・・・・プロ竜ツサ、ＬＭ・
・・・・・ローカルメモリ。 ８１ 図 第４ 図
を説明するための図、第２□図は本発明におけるグルー
プ間結合の基本構成図、第３図は第２図に示す構成にお
けるグループ間のデー声交換方法を説明するための図、
＠４図〜第６図は本発明の実施例を示すブロック図であ
る。 ＤＴＣ・・・・・・データ転送制御装置、ＣＭ・・・・
・・通信用メモリ、Ｐ・・・・・・プロ竜ツサ、ＬＭ・
・・・・・ローカルメモリ。 ８１ 図 第４ 図
Claims (3)
- （１）それ自身で使用するプログラムおよびデ、−タを
格納するローカルメモリと、他のプロセッサとデータを
交換するための通信用メモリとをそれぞれ有する複数台
のプロセッサ間のデータ交換を、前記通信用メモリに接
続され、高速データ交換およびブロードカスト転送機能
を備えたデータ転送制御装置を介して行なう仁とを特徴
とするマルチプロセッサシステム０ - （２）それ自身で使用するプログラムおよびデータを格
納するローカルメモリと、他のプロセッサとデータを交
換するための第１の通信用メモリとをそれぞれ有する複
数台のプロセッサが複数のグループに分けられ、前記各
グループ内のデータ交換を、前記通信用メそりに接続さ
れ、高速データ交換およびブロードカスト転送機能を備
えたデータ転送制御装置を介して行なうとともに、前記
各グループの前記プロセッサに少なくとも１個接続され
た第２の通信用メモリがグループ間を結合させるため前
記データ転送制御装置に接続され、前記グループ間のデ
ータ交換を前記第２の通信用メモリを介して行なうこと
を特徴とするマルチプロ＋’ｙすシステム。 - （３） 特許請求の範囲第（２）項において、前記グ
ー−１間の結合、が、鳳型、リング状、格子状又はこれ
らの組合せであることを特徴とするマルチプロセッサシ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159125A JPS5860367A (ja) | 1981-10-06 | 1981-10-06 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159125A JPS5860367A (ja) | 1981-10-06 | 1981-10-06 | マルチプロセツサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5860367A true JPS5860367A (ja) | 1983-04-09 |
| JPH0213339B2 JPH0213339B2 (ja) | 1990-04-04 |
Family
ID=15686777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56159125A Granted JPS5860367A (ja) | 1981-10-06 | 1981-10-06 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860367A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585867A (ja) * | 1981-06-30 | 1983-01-13 | エレベ−タ−・ゲ−エムベ−ハ− | デ−タ伝送方法および装置 |
-
1981
- 1981-10-06 JP JP56159125A patent/JPS5860367A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585867A (ja) * | 1981-06-30 | 1983-01-13 | エレベ−タ−・ゲ−エムベ−ハ− | デ−タ伝送方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0213339B2 (ja) | 1990-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1046999B1 (en) | Transfer controller with hub and ports architecture | |
| US5434970A (en) | System for distributed multiprocessor communication | |
| US5625831A (en) | Extendible clock mechanism | |
| DE3689087T2 (de) | Modularer Mehrfachportdatenknoten. | |
| JPH0731662B2 (ja) | マルチプロセッサシステム | |
| Baru | The architecture of SM3: A dynamically partitionable multicomputer system | |
| JPH04246745A (ja) | 情報処理装置及びその方法 | |
| JPH06259384A (ja) | マルチプロセッサ | |
| JPH07210520A (ja) | メモリアクセス機構 | |
| CA1193742A (en) | Computer system comprising a data, address and control signal bus which comprises a left bus and a right bus | |
| CN101027634B (zh) | 数据传送机制 | |
| CN108256643A (zh) | 一种基于hmc的神经网络运算装置和方法 | |
| JP2731742B2 (ja) | クラスタ構成の並列計算機 | |
| GB2251320A (en) | Parallel processor | |
| JPS5860367A (ja) | マルチプロセツサシステム | |
| CN116455612A (zh) | 一种隐私计算中间数据流零拷贝装置及方法 | |
| WO1991010958A1 (en) | Computer bus system | |
| Terasawa et al. | A cache coherency protocol for multiprocessor chip | |
| Fei et al. | SM3: A dynamically partitionable multicomputer system with switchable main memory modules | |
| JPH0341856B2 (ja) | ||
| JPH02141863A (ja) | 分散メモリアクセス方式 | |
| JPS6363940B2 (ja) | ||
| JPS61182161A (ja) | マルチプロセツサ処理方式 | |
| KR100198808B1 (ko) | 저장용 미디어간의 직접 자료 복사 방법 | |
| JP2000172655A (ja) | データ処理装置およびデータ処理方法 |