JPH0213339B2 - - Google Patents
Info
- Publication number
- JPH0213339B2 JPH0213339B2 JP56159125A JP15912581A JPH0213339B2 JP H0213339 B2 JPH0213339 B2 JP H0213339B2 JP 56159125 A JP56159125 A JP 56159125A JP 15912581 A JP15912581 A JP 15912581A JP H0213339 B2 JPH0213339 B2 JP H0213339B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- communication
- groups
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015654 memory Effects 0.000 claims description 29
- 238000004891 communication Methods 0.000 claims description 23
- 238000012546 transfer Methods 0.000 claims description 10
- 230000006870 function Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明はマルチプロセツサシステムのデータ交
換方式に関し、特にローカルメモリと通信用メモ
リとを有する複数のプロセツサを結合する方式に
関する。
換方式に関し、特にローカルメモリと通信用メモ
リとを有する複数のプロセツサを結合する方式に
関する。
従来、マルチプロセツサシステムにおけるプロ
セツサ間のデータ交換方式としては、(1)１対１結
合方式、(2)バス結合方式、(3)共有メモリ方式が採
用されている。
セツサ間のデータ交換方式としては、(1)１対１結
合方式、(2)バス結合方式、(3)共有メモリ方式が採
用されている。
しかし、(1)の方式では、プロセツサの数が増え
ると結合用の装置が急激に増加してしまうという
欠点があり、(2)と(3)の方式ではその点は問題ない
が、交換するデータの量が増加すると、各プロセ
ツサからのバスあるいは共有メモリへのアクセス
の競合が多数発生し、システムとしての処理能力
が低下してしまうという欠点がある。
ると結合用の装置が急激に増加してしまうという
欠点があり、(2)と(3)の方式ではその点は問題ない
が、交換するデータの量が増加すると、各プロセ
ツサからのバスあるいは共有メモリへのアクセス
の競合が多数発生し、システムとしての処理能力
が低下してしまうという欠点がある。
本発明は、ローカルメモリと通信用メモリとを
それぞれ有した複数台のプロセツサをいくつかの
グループに分け、それぞれのグループに通信用メ
モリ間のデータ交換を高速に行ない、ブロードカ
スト転送機能も備えたデータ転送制御装置
（DTC）を接続して、グループ内でのデータ交換
を行なうとともに、一つのグループ内のプロセツ
サに別の通信用メモリを追加して他のグループの
DTCに接続し、その通信用メモリを介してグル
ープ間のデータ交換を行なうように構成すること
によつて、上記欠点を解決し、従来の結合方式の
特長を損うことなく、データ転送に要するメモリ
容量と転送時間を最小とするような最適のシステ
ム構成を可能として、かつ容易に実施し得るハー
ドウエア・アーキテクチヤを提供するものであ
る。
それぞれ有した複数台のプロセツサをいくつかの
グループに分け、それぞれのグループに通信用メ
モリ間のデータ交換を高速に行ない、ブロードカ
スト転送機能も備えたデータ転送制御装置
（DTC）を接続して、グループ内でのデータ交換
を行なうとともに、一つのグループ内のプロセツ
サに別の通信用メモリを追加して他のグループの
DTCに接続し、その通信用メモリを介してグル
ープ間のデータ交換を行なうように構成すること
によつて、上記欠点を解決し、従来の結合方式の
特長を損うことなく、データ転送に要するメモリ
容量と転送時間を最小とするような最適のシステ
ム構成を可能として、かつ容易に実施し得るハー
ドウエア・アーキテクチヤを提供するものであ
る。
以下本発明の実施例を図面を参照して詳細に説
明する。
明する。
マルチプロセツサ・システムでは、プロセツサ
間のデータ交換が必要となり、このデータ交換を
必要時に必要量実施するために従来よりいくつか
の手法が考案されている。本発明によるシステム
では、各プロセツサ毎にデータ交換のための通信
用メモリを別に設け、この通信用メモリ間のデー
タ転送をブロードカースト転送を行う特別のデー
タ転送制御装置DTCに委ね、データ転送を高速
化するとともに、プロセツサの処理効率を上げる
ことができる。
間のデータ交換が必要となり、このデータ交換を
必要時に必要量実施するために従来よりいくつか
の手法が考案されている。本発明によるシステム
では、各プロセツサ毎にデータ交換のための通信
用メモリを別に設け、この通信用メモリ間のデー
タ転送をブロードカースト転送を行う特別のデー
タ転送制御装置DTCに委ね、データ転送を高速
化するとともに、プロセツサの処理効率を上げる
ことができる。
このDTCは第１図に示されるように、各プロ
セツサP1，P2，……PNが自身に接続されている
通信用メモリCM1，CM2，……，CMNに書き込
んだデータを、他のプロセツサに接続されている
通信用メモリに同時にコピーする機能を有してい
る。図中、〇印は接続されているプロセツサが書
き込んだデータを、△印はコピーされたデータを
示す。この方法によれば、各プロセツサから通信
用メモリへのアクセスが阻害されるのは通信用メ
モリ間のデータのコピー中だけであるため、各プ
ロセツサが頻繁に通信用メモリをアクセスして
も、各プロセツサの処理効率の低下はあまり生じ
ない。それでも、通信用メモリ間のデータのコピ
ー中はわずかであるがアクセスが阻害されるの
で、この時間はできるだけ短いことが望ましい。
ところが、各プロセツサから通信用メモリをアク
セスするのと同じタイミングを用いてDTCから
通信用メモリをアクセスしようとすれば、その時
間は各プロセツサの遅い周期で制限されてしまう
ことになる。このため通信用メモリとして、各プ
ロセツサに必要とされるよりはるかに高速のメモ
リを使用し、通信用メモリ間のデータのコピーに
はその高速性を利用して時間を短縮し、各プロセ
ツサの処理効率を最大に近づけることも可能であ
る。
セツサP1，P2，……PNが自身に接続されている
通信用メモリCM1，CM2，……，CMNに書き込
んだデータを、他のプロセツサに接続されている
通信用メモリに同時にコピーする機能を有してい
る。図中、〇印は接続されているプロセツサが書
き込んだデータを、△印はコピーされたデータを
示す。この方法によれば、各プロセツサから通信
用メモリへのアクセスが阻害されるのは通信用メ
モリ間のデータのコピー中だけであるため、各プ
ロセツサが頻繁に通信用メモリをアクセスして
も、各プロセツサの処理効率の低下はあまり生じ
ない。それでも、通信用メモリ間のデータのコピ
ー中はわずかであるがアクセスが阻害されるの
で、この時間はできるだけ短いことが望ましい。
ところが、各プロセツサから通信用メモリをアク
セスするのと同じタイミングを用いてDTCから
通信用メモリをアクセスしようとすれば、その時
間は各プロセツサの遅い周期で制限されてしまう
ことになる。このため通信用メモリとして、各プ
ロセツサに必要とされるよりはるかに高速のメモ
リを使用し、通信用メモリ間のデータのコピーに
はその高速性を利用して時間を短縮し、各プロセ
ツサの処理効率を最大に近づけることも可能であ
る。
しかし、この手法のみで多数のプロセツサを結
合したのでは通信用メモリの容量が増し、かつ、
データ交換に要する時間も増加してしまうので、
本発明によるシステムではこれらの問題を解決す
るために、さらにプロセツサをいくつかのグルー
プに分割し、例えば制御対象にグループ分けして
グループ間のデータ交換量を少なくする、あるい
は、高速、中速、低速等、要求される処理速度別
にグループ分けして各グループ内のデータ交換頻
度を必要最小限とする等、目的のシステムに最適
なグループ構成を可能としている。
合したのでは通信用メモリの容量が増し、かつ、
データ交換に要する時間も増加してしまうので、
本発明によるシステムではこれらの問題を解決す
るために、さらにプロセツサをいくつかのグルー
プに分割し、例えば制御対象にグループ分けして
グループ間のデータ交換量を少なくする、あるい
は、高速、中速、低速等、要求される処理速度別
にグループ分けして各グループ内のデータ交換頻
度を必要最小限とする等、目的のシステムに最適
なグループ構成を可能としている。
グループとグループの結合は、第２図に示すよ
うに、１つのプロセツサに２つの通信用メモリが
接続され、１つは、他のグループのDTCに結合
され、他は自身のグループのDTCに結合される。
この２つの通信用メモリを用いて、第３図に示す
ようにグループ間で交換される必要のあるデータ
を、プロセツサのプログラム処理によつて交換す
ることによりグループ間のデータ交換が行なえ
る。即ち、第３図において、P2
うに、１つのプロセツサに２つの通信用メモリが
接続され、１つは、他のグループのDTCに結合
され、他は自身のグループのDTCに結合される。
この２つの通信用メモリを用いて、第３図に示す
ようにグループ間で交換される必要のあるデータ
を、プロセツサのプログラム処理によつて交換す
ることによりグループ間のデータ交換が行なえ
る。即ち、第３図において、P2
Claims (1)
- 【特許請求の範囲】 １ それ自身で使用するプログラムおよびデータ
を格納するローカルメモリと、他のプロセツサと
データを交換するための第１の通信用メモリとを
それぞれ有する複数台のプロセツサが複数のグル
ープに分けられ、前記各グループ内のデータ交換
を、前記通信用メモリに接続され、高速データ交
換およびブロードカスト転送機能を備えたデータ
転送制御装置を介して行なうとともに、前記各グ
ループの前記プロセツサに少なくとも１個接続さ
れた第２の通信用メモリがグループ間を結合させ
るため前記データ転送制御装置に接続され、前記
グループ間のデータ交換を前記第２の通信用メモ
リを介して行なうことを特徴とするマルチプロセ
ツサシステム。 ２ 特許請求の範囲第１項において、前記グルー
プ間の結合が、星型、リング状、格子状又はこれ
らの組合せであることを特徴とするマルチプロセ
ツサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159125A JPS5860367A (ja) | 1981-10-06 | 1981-10-06 | マルチプロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159125A JPS5860367A (ja) | 1981-10-06 | 1981-10-06 | マルチプロセツサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5860367A JPS5860367A (ja) | 1983-04-09 |
| JPH0213339B2 true JPH0213339B2 (ja) | 1990-04-04 |
Family
ID=15686777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56159125A Granted JPS5860367A (ja) | 1981-10-06 | 1981-10-06 | マルチプロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5860367A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585867A (ja) * | 1981-06-30 | 1983-01-13 | エレベ−タ−・ゲ−エムベ−ハ− | デ−タ伝送方法および装置 |
-
1981
- 1981-10-06 JP JP56159125A patent/JPS5860367A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585867A (ja) * | 1981-06-30 | 1983-01-13 | エレベ−タ−・ゲ−エムベ−ハ− | デ−タ伝送方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5860367A (ja) | 1983-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799199A (en) | Bus master having burst transfer mode | |
| US3940743A (en) | Interconnecting unit for independently operable data processing systems | |
| JPS5837585B2 (ja) | ケイサンキソウチ | |
| JPS60198667A (ja) | プロセツサとメモリを内蔵する集積回路 | |
| JPH04246745A (ja) | 情報処理装置及びその方法 | |
| JPH0213339B2 (ja) | ||
| JPH0238968B2 (ja) | ||
| JPH0341856B2 (ja) | ||
| JPH0215152Y2 (ja) | ||
| JP3595131B2 (ja) | プラント制御システム | |
| JP2533162B2 (ja) | マルチプロセッサシステム | |
| JPH11167546A (ja) | バス制御方式およびこのバス制御方式を備えたマルチプ ロセッサシステム | |
| JP2718661B2 (ja) | デュアルポートメモリ制御装置 | |
| JPH0522939B2 (ja) | ||
| JPS6363941B2 (ja) | ||
| JPS6240565A (ja) | メモリ制御方式 | |
| JPH0463424B2 (ja) | ||
| JPH0215094B2 (ja) | ||
| JPS63168761A (ja) | 並列処理系構成方式 | |
| JPS6029139B2 (ja) | 処理装置間結合方式 | |
| JPS6345669A (ja) | マルチプロセツサシステム | |
| JPS588336A (ja) | デ−タ転送方法 | |
| JPH036768A (ja) | リング状階層化マルチプロセッサ | |
| JPS6118790B2 (ja) | ||
| JPS6356573B2 (ja) |