JPS6180436A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデータ処理装置に関し、特にそのメモリ間のデ
ータ転送に関する。

（従来の技術） 各ワードが複数バイトから成る構成を有する一対のメモ
リ間で複数バイト幅のデータを転送する場合には、送出
側のメモリの読出し単位（９１１えば、ワード）と受取
り側のメモリの書込み単位（ｇＡＵえば、ワード）とが
一致することはデータ転送のスループットを向上するた
めの必要条件でおる。

（発明が解決しようとする問題点） もし、上記の条件が満足されない場合には、送出側か、
あるいは受取り側かのいずれかで一回のデータ転送にお
いて複数回の読出し、または複数回の部分書込みが必要
であり、上記従来の構成によシ大量のデータを転送する
場合には、スループットを著しく低下させるという欠点
があった。

−、方、送受双方のメモリ装置でのアクセス単位が一致
するようにメモリアドレスを設定すると、このような問
題は解決される。しかし、最近のデータ処理装置内での
各種プロセサの分散化に伴うローカルメモリの多用、あ
るいはデータ転送の高速化に伴うバッファメモリの使用
のような送出側と受取り側とでメモリアドレスに設定上
の制約を加えるこきが困難な場合も少なくなかった。

本発明の目的は、各ワードが複数バイトから成立つ一対
のメモリ装置間で行われる複数バイト幅のデータ転送に
おいて、両メモリ装置間のデータバス上に通過する転送
データのワード内バイト位置を入替え、データの受取シ
側からみてワードアドレス境界に股がりたデータをデー
タ転送の１サイクル分だけ保持し、送受双方のデータ転
送アドレスがワードアドレス境界に関して一致していれ
は転送データのワード内、ろるいはワード間の変換を行
わずに送出側から受取ｐ側へデータを直ｉ通過させ、一
致していなければ受取シ側からみて次のワードに該当す
るデータを転送サイクルの１サイクル分だけ保持し、次
のサイクルに読出された送出データのうちの該当するサ
イクルで受取シ側のメモリに書込まれるべきデータと共
に相互のバイト位置を入替えた上で受取り側へ送出せし
め、連続した転送サイクルにて逐次、両メモリ間の転送
データのワード位置およびバイト位置を変換することに
よシ上記欠点を除去し、メそす装置間のデータ転送に際
して双方のメモリ装置のデータ転送開始アドレスがワー
ドアドレス境界を意識せずに設定された場合でも、全体
のスループットを低下させることなくデータ転送を行う
ことができるように構成したデータ処理装置を提供する
ことにおる。

（問題点を解決するための手段） 本発明によるデータ処理装置は、一対のメモリ装置と、
複数のマルチプレクサと、レジスタとを具備して構成し
たものでおる。

一対のメモリ装置は、１ワードが複数バイトから成る複
数バイト幅のデータを転送するため、送受端に設置した
ものでるる。

複数のマルチプレクサは、一対のメモリ装置の間を通過
する転送データのワード内バイト位置を入替えるための
ものでおる。

レジスタは、データの受取り側からみてワードアドレス
境界にまたがったデータをデータ転送の１サイクル分だ
け保持するためのものでらる。

本発明は上記構成によって、上記送受端の双方でデータ
転送アドレスがワードアドレス境界に関して一致が得ら
れていれば、上記転送データのワード内、およびワード
間で変換を行わずに送出側から受取り側へとデータをそ
のまま通過させ、上記一致が得られていなければ受取り
側からみて次のワードに該当するデータを転送サイクル
の１サイクル分だけ上記レジスタ上に保持し、次のサイ
クルに読出された送出データのうちで受取シ側のメモリ
装置に書込まれるべきデータと共に相互のバイト位置を
入替えた上で受取り側に送出せしめ、・連続した転送サ
イクルによって逐次上記一対のメモリ装置の間の転送デ
ータのワード位置およびバイト位置を変換するものであ
る。

（実施例） 次に、本発明の実施列について図面を参照して詳細に説
明する。

第１図は、本発明によるデータ処理装置の一実照すると
、本実施例では第１のメモリ装置１１０を構成する２バ
ンクより成るメモリバンク１１１゜１１２と、第２のメ
モリ装置１２０を構成する２パンクよ構成るメモリバン
ク１２１．１２２と、第１のメモリ装置１１０に入力さ
れるデータのマルチプレクサ２１０．２１１と、第２の
メモリ装置１２０に入力されるデータのマルチプレクサ
２２０．２２１と、転送データのワード内バイト位置を
変換するためのマルチプレクサ２３０゜２６１と、メモ
リバンク１１２ｔたはメモリバンり１２２からの出力デ
ータを保持するレジスタ２４０とによって構成されてい
る。

第１のメモリ装置１１０の書込み許可信号線ＷＥ１０．
ＷＥ１１は、バイト単位での書込みを可能化するため、
それぞれのバンクへの書込み時に亀ＩＩとなるように独
立して制御される。回路は公知でおるので本実施例では
省略しである。第２のメモリ装置１２０の書込み許可信
号線ＷＥ２０、ＷＥ２１についても同様である。

第１のメモリ装置１１０の出力許可信号線０Ｅ１Ｘの論
理値、および第２のメモリ装置１２０の出力許可信号０
Ｅ２Ｘの論理値が％ｌｌの時に出力は許可状態にあるが
、論理値が％ｏｌの時には出力は禁止の状態にメジ、出
方禁止の時に対応するメモリの出力インピーダンスは高
インピーダンスの状態である。ＤＢｌｏ、ＤＢｌｌはそ
れぞれ第１のメモリ装置１１０と第２のメモリ装置ｔ１
２０との間のバンク％Ｑｌ、バンク％Ｉ′の出力信号線
でちる。０ＥｉＸ吉０Ｅ２Ｘとはそれぞれ信号線でめシ
、第１のメモリ装置１１０から第２のメモリ装置１２０
へのデータ転送時に信号線０ＥＩＸの状態が論理値１１
＃であって、信号線０Ｅ２Ｘの状態が論理値％Ｑｊとな
るように排他的に制御されている。また、第２のメモリ
装置１１０から第１のメモリ装置１２０へのデータ転送
時には信号線０ＥＩＸの状態が論理値％０＃であって、
信号線０Ｅ２Ｘの状態が論理値％ＩＩとなるよう排他的
に制御されている。第１のメモリ装置１１０と第２のメ
モリ装置１２０との間には、通常、バス信号線によって
接続されるが、両メモリ装置間の関係を簡単にするため
、本実施例では両メモリ装置の間が直接接続されている
。

ＡＩＸとＡ２Ｘとは、それぞれ第１のメモリ装置１１０
と第２のメモリ装置１２０とのアドレス信号線であり、
メモリ装置間におけるデータ転送を行う場合には、それ
ぞれのメモリ装置の内容がデータ転送サイクルに同期し
て更新される。ここで、回路は公知であるので本実施例
では省略しておく。

５ＥＬ１はマルチプレクサ２１０．２１１の出力データ
選択制御信号線である。第２のメモリ装置１２０から第
１のメモリ装置１１０へのデータ転送時にはマルチプレ
クサ２１０，２１１はそれぞれデータ出力信号線ＤＢ２
０．ＤＢ２１を選択してデータ出力信号線ＤＢＯＯ，Ｄ
ＢＯ１に出力を送出する。同様に、５ＥＬ２はマルチプ
レクサ２２０．２２１の出力選択制御信号線である。第
１のメモリ装置１１０から第２のメモリ装置１２０への
データ転送時には、マルチプレクサ２２０．２２１はそ
れぞれデータ出力信号線ＤＢ２０、ＤＢ２１を選択して
データ出力信号＋１ｉＤＢろＯ，ＤＢ３１に出力を送出
する。

レジスタ２４０はデータ転送サイクルに同期したクロッ
ク入力信号線ＣＬＫ上のクロック信号により、第２のメ
モリ装置１２０の第１のメモリバンク１２１の出力デー
タ信号線ＤＢ１１上の状態を保持し、これを出力信号Ｄ
ＢＩＸに出力する。

５ＥＬＸはマルチプレクサ２３０．２３１の出力データ
選択制御信号線であシ、ワード内のバイト位置を変換す
る時に信号線５ＥＬＸ上の状態が論理値１１１になるよ
うに制御されている０例えば、第１のメモリ装置１１０
から第２のメモリ装置１２０ヘデータ転送を行い、バイ
ト位置の変換が必要な場合には、信号線５ＦＪＬＸ上の
状態が論理値１１１となって、第１のメモリ装置１１０
のメモリバンク１１１の出力信号線ＤＢ１０がマルチプ
レクサ２ろ１の出力信号ｉ！１１ＤＢ２１に導かれ、マ
ルチプレクサ２２１を経由して第２のメモリ装置１２０
のメモリバンク１２２に入力されている。

同様に、第１のメモリ装置１１０のメモリバンク１２２
の出力データ信号線ＤＢ１１上の状態は、レジスタ２４
０と、マルチプレクサ２３０と、マルチプレク？２２０
とを経由してメモリバンク１２１に入力される。

以上の説明にもとづいて、次に本実施例の動作を説明す
る。本実施９１１では、第１のメモリ装置１１０と第２
のメモリ装置１２０とのデータ転送開始アドレスの組合
せに４通シが考えられる。すなわち、両メモリ装置１１
０，１２０のアドレスが共に偶数の場合と、両メモリ装
置１１０．１２０のアドレスが共に奇数の場合と、いず
れか一方が偶数で他方が奇数の場合とである。第１のメ
モリ装置１１０から第２のメモリ装置１２０へＡ〜Ｆよ
り成る６バイトのデータを転送する場合を実例として説
明する。

第２図（ａ）は両メモリ装置１１０．１２０の開始ブト
レスが偶数の場合に、第１のメモリ装置１１０の内部で
各バイトの格納状態を示す説明図であり、第２図（ｂ）
は第２のメモリ装置１２０への転送後の第２のメモリ装
置１２０の内部での格納状態を示す説明図である。第２
図（ａ）、（ｂ）の格納状態に対応するデータ転送のタ
イムチャートを第５図に示す。

第８図は、第１のメモリ装置１１０のアドレスが偶数で
あって、第２のメモリ装置１２０のアドレスが奇数であ
る場合のメモリ装置の内部でのデータの格納状態を第２
図と同様に示す説明図でおる。第８図（ａ）、（ｂ）は
それぞれ第２図（ａ）。

（ｂ）に対応するものである。第３図の格納状態に対応
するデータ転送のタイムチャートを第６図に示す。

第４図は、第１のメモリ装置１１０のアドレスが奇数で
あって、第２のメモリ装置１２０のアドレスが偶数でお
る場合のメモリ装置の内部でのデータの格納状態を示す
説明図であり、第７図は対応するタイムチャートでめる
。

まず、第２図および第５図を参照して動作を説明する。

この場合には第１および第２のメモリ装置１１０．１２
０のアドレスがそれぞれワード境界にあり、ワード内バ
イト位貴の変換は必要ないので、信号線５ＥＬＸの状態
は論理値が％Ｏｌでめり、メモリバンク１１１の出力信
号＃ＤＢ１０はマルチプレクサ２３０．２２０を経て信
号ａＤＢ６０に送出され、さらにメモリバンク１２１に
入力されている。一方、メモリバンク１１２の出力信号
線ＤＢ１１上の信号はマルチプレクサ２３１゜２２１を
経由して信号線ＤＢ３１に送出され、メモリバンク１２
２に入力される。したがって、データ転送後における第
２のメモリ装置１２０の内容は第２図に示すようになる
。

本実施例では説明を省略しであるが、両メモリ装置のデ
ータ転送アドレスが奇数の場合にはバイト位置の変換を
伴わないので、信号線５ＥＬＸの状態が論理値％Ｑｌで
あるとしてデータ転送が行われる。

次に、第３図および第５図を参照して動作を説明する。

この場合には、第１のメモリ装置１１０のアドレスが偶
数であって、第２のメモリ装置１２０のアドレスが奇数
であるため、信号＃５ＥＬＸの状態はデータ転送の間に
わたり論理値％ＩＩに保持されている。メモリバンク１
１１の出力信号線ＤＢＩＯ上のデータはマルチプレクサ
２ろ１、信号線ＤＢ２１、ならびにマルチプレクサ２２
１を経由して信号１ＤＢ３１上の信号としてメモリバン
ク１２２へ入力される。

一方、メモリバンク１１２の出力信号線ＤＢ１１上のデ
ータは、その転送サイクルの終了時にクロック信号線Ｃ
ＬＫ上のクロックによってレジスタ２４０にいったん保
持され、信号線ＤＢＩＸ。

マルチプレクサ２６０、信号線ＤＢ２０、ならびにマル
チプレクサ２２０を経由して信号線ＤＢδＯ１と送出さ
れ、次の転送サイクルにメモリバンク１２１の入カデー
クとなる。すなわち、メモリバンク１１１の出力は、そ
の転送サイクルにおいてメモリバンク１２２の入力とな
シ、メモリバンク１１２の出力はその次の転送サイクル
におけるメモリバンク１２１の入力となる。

第４図ぢよび第７図についても同様に動作し、信号線５
ＥＬＸ上の信号はデータ転送の間に論理値−１１に保持
される。

以上の説明では、第１のメモリ装置１１０から第２のメ
モリ装置１２０へのデータ転送の場合を例示したが、逆
に第２のメモリ装置１２０から第１のメモリ装置１１０
へのデータ転送も、先に説明した信号線０ＥＩＸ、０Ｅ
２Ｘ上の制御を逆に変え、必要に応じて第２のメモリ装
置１２０の出力のバイト位置を変換すれば、同様にして
動作が行われる。

以上の説明では、第１のメモリ装置１１０と第２のメモ
リ装置１２０とを共にＡワード、２バイトの場合を例示
した。しかし、それ以上のワードサイズについてもレジ
スタ２４０とマルチプレクサ２３０，２６１とをワード
サイズに応じて増加してゆくことにより、同様なデータ
転送が可能となる。

また、以上の説明では第１および第２のメモリ装置のア
ドレスが増加方向に加算されているが、レジスタ２４０
をメモリバンク１１１と１ルチプレクサ２３１との間に
配置することにより、逆方向のデータ転送も可能になる
。

（発明の効果） 以上説明したように本発明では、各ワードが複数バイト
から成立つ一対のメモリ間で行われる複数バイトｇのデ
ータ転送において、両メモリ間のデータバス上に通過す
る転送データのワード内バイト位置を入替え、データの
受取シ側からみてワードアドレス境界に股かったデータ
をデータ転送の１サイクル分だけ保持し、送受双方のデ
ータ転送アドレスがワードアドレス境界に関して一致し
ていれば転送データのワード内、あるいはワード間の変
換を行わずに送出側から受取υ側へデータを直接通過さ
せ、一致していなければ受取シ側からみて次のワードに
該当するデータを転送ブイクルの１サイクル分だけ保持
し、次のサイクルに読出された送出データのうちの該当
サイクルで受取９側のメモリに書込まれるべきデータと
共に相互にバイト位置を入替えた上で受取り側へ送出さ
せ、連続した転送サイクルにて逐次、両メモリ間の転送
データのワード位置、およびバイト位置を変換すること
により、第１および第２のメモリ装置のデータ転送開始
アドレス設定の制御を取除くことが可能になり、第１お
よび第２のメモリ装置のデータ転送開始アドレスの組合
せによっても、スループットを低下させることなくデー
タ転送を行うことが可能となるという効果が６る。

【図面の簡単な説明】

第１図は、本発明によるデータ処理装置の実施列を示す
ブロック図でおる。 第２図〜第４図は、第１図に示す実施列の動作を示すメ
モリ内容の説明図である。 第５図〜第７図は、それぞれ第２図〜第４図に対応した
動作を示すタイミング図である。 １１０．１２０・・・メモリ装置 １１１．１１２，１２１，１２２＠・メモリバンク２１
０．２１１．２２０，２２１，２３０，２３１・−・・
・・マルチプレクサ ２４０ｅ・・ｅ・レジスタ ＡＩＸ、Ａ２Ｘ、０ＥＩＸ、０Ｅ２Ｘ、５ＥＬ１　。 ５ＥＬ２．５ＥＬＸ、ＣＬＫ、ＤＢＯＯ，ＤＢＯｌ　。 ＤＢｌｏ、ＤＢｌｌ、ＤＢＩＸ、ＤＢ２０．ＤＢ２１゜
ＤＢＩ、ＤＢ６１　、ＷＥｌｏ、ＷＥｌｌ、Ｗ２Ｏ。 Ｗ２１　　・・・・・信号線

Claims (1)

【特許請求の範囲】
1. １ワードが複数バイトから成る複数バイト幅のデータを
   転送するため、送受端に設置した一対のメモリ装置と、
   前記一対のメモリ装置の間を通過する転送データのワー
   ド内バイト位置を入替えるための複数のマルチプレクサ
   と、前記データの受取り側からみてワードアドレス境界
   にまたがつたデータをデータ転送の１サイクル分だけ保
   持するためのレジスタとを具備し、前記送受端の双方で
   データ転送アドレスがワードアドレス境界に関して一致
   が得られていれば前記転送データのワード内、およびワ
   ード間で変換を行わずに送出側から受取り側へと、前記
   データをそのまま通過させ、前記一致が得られていなけ
   れば前記受取り側からみて次のワードに該当するデータ
   を転送サイクルの１サイクル分だけ前記レジスタ上に保
   持し、次のサイクルに読出された送出データのうちで、
   前記受取り側のメモリ装置に書込まれるべきデータと共
   に相互のバイト位置を入替えた上で前記受取り側に送出
   せしめ、連続した転送サイクルによつて逐次前記一対の
   メモリ装置の間の転送データのワード位置およびバイト
   位置を変換するように構成したことを特徴とするデータ
   処理装置。