JPH0285950A - バス間転送方式 - Google Patents
バス間転送方式Info
- Publication number
- JPH0285950A JPH0285950A JP23790388A JP23790388A JPH0285950A JP H0285950 A JPH0285950 A JP H0285950A JP 23790388 A JP23790388 A JP 23790388A JP 23790388 A JP23790388 A JP 23790388A JP H0285950 A JPH0285950 A JP H0285950A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- serial controller
- data
- signal
- register file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はバス間のデータ転送方式に関し、特にデータ転
送方向の可変なレジスタファイルの使用に関する。
送方向の可変なレジスタファイルの使用に関する。
（従来の技術）
第３図は、従来技術によるバス間転送方式を示すブロッ
ク図である。第３図において、３０１はマイクロプロセ
サ、３０２はメモリ、３０３はダイレクトメモリアクセ
スコントローラ、３０４はシリアルコントローラ、３０
５は送侶バフファ、３０６は受信バッファ、３０７はデ
ータバス、３０８はアドレスバス、３０９〜３１１はそ
れぞれＩ／Ｏ機能ブロックである。また、３１２〜３１
８はそれぞれ信号線である。信号縁３１２はホールドリ
クエスト信号線、信号縁３１３はホールドアクイジショ
ン信号ＡＬａｘ４〜３１６はそれぞれ第１〜第３のコン
トロール信号線、３１７は送傷データ信号線、３１８は
受信データ信号線である。ここで、データバス３０７と
アドレスバス３０８とにより共通バスが構成されるもの
とする。
ク図である。第３図において、３０１はマイクロプロセ
サ、３０２はメモリ、３０３はダイレクトメモリアクセ
スコントローラ、３０４はシリアルコントローラ、３０
５は送侶バフファ、３０６は受信バッファ、３０７はデ
ータバス、３０８はアドレスバス、３０９〜３１１はそ
れぞれＩ／Ｏ機能ブロックである。また、３１２〜３１
８はそれぞれ信号線である。信号縁３１２はホールドリ
クエスト信号線、信号縁３１３はホールドアクイジショ
ン信号ＡＬａｘ４〜３１６はそれぞれ第１〜第３のコン
トロール信号線、３１７は送傷データ信号線、３１８は
受信データ信号線である。ここで、データバス３０７と
アドレスバス３０８とにより共通バスが構成されるもの
とする。
上記構成においては、シリアルコントローラ３０４を含
めて各機能ブロック間は、すべてマイクロプロセサ３０
１からデータバス３０７、およびアドレスバス３０８を
介して接続されていた。このため、例えばマイクロプロ
セサ３０１が第１のＩ／Ｏ機能ブロック３０９との間で
データを転送しているときには、シリアルコ／ドロー２
３０４と他の第２のＩ／Ｏ機能ブロック３／Ｏ、または
第３のＩ／Ｏ機能ブロック３１１とはデータを転送する
ことができなかった。
めて各機能ブロック間は、すべてマイクロプロセサ３０
１からデータバス３０７、およびアドレスバス３０８を
介して接続されていた。このため、例えばマイクロプロ
セサ３０１が第１のＩ／Ｏ機能ブロック３０９との間で
データを転送しているときには、シリアルコ／ドロー２
３０４と他の第２のＩ／Ｏ機能ブロック３／Ｏ、または
第３のＩ／Ｏ機能ブロック３１１とはデータを転送する
ことができなかった。
（発明が解決しようとする課題）
上述した従来のデータ転送方式では、マイクロプロセサ
がひとつのＩ／Ｏ機能ブロックをアクセス中には、シリ
アルコントローラの機能を一時的にホールド状態にして
いる。このため、非同期的に発生する外部からの要求を
待たせることになってスループットが低下し、高速動作
が不可能であると云う欠点がある。
がひとつのＩ／Ｏ機能ブロックをアクセス中には、シリ
アルコントローラの機能を一時的にホールド状態にして
いる。このため、非同期的に発生する外部からの要求を
待たせることになってスループットが低下し、高速動作
が不可能であると云う欠点がある。
本発明の目的は、マイクロプロセサからの共通バス以外
にローカルバスを備え１転送方向を任意に変更できるバ
スを形成するため、シリアルコントローラと各Ｉ／Ｏ機
能ブロックとの間にレジスタファイルを設けることによ
りて上記欠点を除去し、非同期的に発生するシリアルコ
ントローラからの要求を待たせることなく、高速処理を
実行させることができるように構成したバス間転送方式
を提供することにある。
にローカルバスを備え１転送方向を任意に変更できるバ
スを形成するため、シリアルコントローラと各Ｉ／Ｏ機
能ブロックとの間にレジスタファイルを設けることによ
りて上記欠点を除去し、非同期的に発生するシリアルコ
ントローラからの要求を待たせることなく、高速処理を
実行させることができるように構成したバス間転送方式
を提供することにある。
（１１題を解決するための手段）
本発明によるバス間転送方式はマイクロプロセサ、メモ
リ、ダイレクトメモリアクセスコントローラ、シリアル
コントローラ、複数のＩ／Ｏ機能ブロック、ならびに各
要素間を接続する共通バスを備え″′Ｃ構成したもので
あっ又、ローカルバスと、第１の複類のレジスタファイ
ルと、複数の第２のＷｉ類のレジスタファイルとを具備
し又構成したものである。
リ、ダイレクトメモリアクセスコントローラ、シリアル
コントローラ、複数のＩ／Ｏ機能ブロック、ならびに各
要素間を接続する共通バスを備え″′Ｃ構成したもので
あっ又、ローカルバスと、第１の複類のレジスタファイ
ルと、複数の第２のＷｉ類のレジスタファイルとを具備
し又構成したものである。
ローカルバスは、シリアルコンドローラド複数のｌ／Ｏ
ｆ４能ブロツクとの間でデータを転送する際に、共通バ
ス以外にデータ転送方向を任意に変換可能なものである
。
ｆ４能ブロツクとの間でデータを転送する際に、共通バ
ス以外にデータ転送方向を任意に変換可能なものである
。
第１の種類のレジスタファイルはローカルバスと、シリ
アルコントローラとの間でデータ転送の方向を変換する
ためのものである。
アルコントローラとの間でデータ転送の方向を変換する
ためのものである。
複数の第２の種類のレジスタファイルはローカルバスと
、複数のＩ／Ｏ機能プロククのそれぞれとの間でデータ
転送の方向を変換するためのものである。
、複数のＩ／Ｏ機能プロククのそれぞれとの間でデータ
転送の方向を変換するためのものである。
（実施例）
次に、本発明につい１図面を参照し℃説明する。
第１図は、本発明によるバス閘転送方式の一実施例を示
すブロック図である。
すブロック図である。
第１図において、ｌＯｌはマイクロプロセサ、／Ｏ２は
メモリ、／Ｏ３はダイレクトメモリアクセスコントロー
ラ、／Ｏ４は第１の種類のレジスタファイル、／Ｏ５〜
／Ｏ７はそれぞれ第２の種類のレジスタファイル、／Ｏ
８〜１／ＯはそれぞれＩ／Ｏ機能ブロック、１１４は送
信バッファ、１１５は受信バッファ、１１６はシリアル
コントローラ、１２１はメインバス、１２２．１２３は
ローカルバスである。また、１１１〜１１３はコントロ
ール信号＆、１１Ｈｔホ一ルドリクエスト伯号紐、１１
８はホールドアクジン３ノ傷号線、エエ９は送傷データ
侶号線、１２０は受傷データ信号線である。レジスタフ
ァイル／Ｏ５〜／Ｏ７は、それぞれ、！１〜第３のＩ／
Ｏ機能ブロック／Ｏ８〜１／Ｏに対応し℃設げられたも
のである。
メモリ、／Ｏ３はダイレクトメモリアクセスコントロー
ラ、／Ｏ４は第１の種類のレジスタファイル、／Ｏ５〜
／Ｏ７はそれぞれ第２の種類のレジスタファイル、／Ｏ
８〜１／ＯはそれぞれＩ／Ｏ機能ブロック、１１４は送
信バッファ、１１５は受信バッファ、１１６はシリアル
コントローラ、１２１はメインバス、１２２．１２３は
ローカルバスである。また、１１１〜１１３はコントロ
ール信号＆、１１Ｈｔホ一ルドリクエスト伯号紐、１１
８はホールドアクジン３ノ傷号線、エエ９は送傷データ
侶号線、１２０は受傷データ信号線である。レジスタフ
ァイル／Ｏ５〜／Ｏ７は、それぞれ、！１〜第３のＩ／
Ｏ機能ブロック／Ｏ８〜１／Ｏに対応し℃設げられたも
のである。
まず、マイクロプロセサ／Ｏ１がＭｌ（７）１／Ｏ機能
ブロック／Ｏ８に対し又データを転送中であるとする。
ブロック／Ｏ８に対し又データを転送中であるとする。
このとき、マイクロプロセッサ／Ｏ１は共通のメイ／バ
スエ２１を通してレジスタファイル／Ｏ５のボートＡを
アクセスし、読出しの場合にはボートＤからボートＡ、
ｉ込みの場合にはボートＡからボートＥへとバスの方向
を制御する。
スエ２１を通してレジスタファイル／Ｏ５のボートＡを
アクセスし、読出しの場合にはボートＤからボートＡ、
ｉ込みの場合にはボートＡからボートＥへとバスの方向
を制御する。
メインバス１２１は、マイクロプロセサ／Ｏ１とｆ：Ｐ
ＪｌのＩ／Ｏ機能ブロック／Ｏ８と０間のデ−夕転送の
みに使用される。このとき、シリアルコントローラ１１
６を通して他の第２のＩ／Ｏ機能ブロック／Ｏ９ヘアク
セス要求が発生したとする。外部から信号線１２０を介
し℃シリアルコントローラ１１６へ受信されたデータは
、受信バッファ１１５に格納された後、レジスタファイ
ル／Ｏ４のボートＣからボートＥへと転送される。
ＪｌのＩ／Ｏ機能ブロック／Ｏ８と０間のデ−夕転送の
みに使用される。このとき、シリアルコントローラ１１
６を通して他の第２のＩ／Ｏ機能ブロック／Ｏ９ヘアク
セス要求が発生したとする。外部から信号線１２０を介
し℃シリアルコントローラ１１６へ受信されたデータは
、受信バッファ１１５に格納された後、レジスタファイ
ル／Ｏ４のボートＣからボートＥへと転送される。
このデータは、ローカルバス１２３を介してレジスタフ
ァイル／Ｏ５〜／Ｏ７のボートＣへ転送される。
ァイル／Ｏ５〜／Ｏ７のボートＣへ転送される。
転送先である第２のＩ／Ｏ機能ブロック／Ｏ９のレジス
タファイル／Ｏ６では、ボートＣより受信したデータの
転送先アドレスを判断する。
タファイル／Ｏ６では、ボートＣより受信したデータの
転送先アドレスを判断する。
アドレスが自身宛であれば、バスの方向をボートＣから
ボートＥへと設定し、最終的な第２のＩ／Ｏ機能ブロッ
ク／Ｏ９ヘデータを転送することにより、シリアルコン
トローラ１１６と第２の工／Ｏ機能ブロック／Ｏ９との
間でデータの転送を実現する。
ボートＥへと設定し、最終的な第２のＩ／Ｏ機能ブロッ
ク／Ｏ９ヘデータを転送することにより、シリアルコン
トローラ１１６と第２の工／Ｏ機能ブロック／Ｏ９との
間でデータの転送を実現する。
次に、第２の工／Ｏ機能ブロック／Ｏ９からシリアルコ
ントローラ１１６へのデータの転送につい℃述べる・。
ントローラ１１６へのデータの転送につい℃述べる・。
第２のＩ／Ｏ機能ブロック／Ｏ９でシリアルコントロー
２１１６への転送要求が発生したとき、第２のＩ／Ｏ機
能ブロック／Ｏ９から出力されたデータはレジタルファ
イル／Ｏ６のボートＤへ入力される。その後、送信バッ
ファ１１４のステータスをモニタし、アイドル状態であ
ればレジスタファイル／Ｏ６の転送方向をボートＤから
ボートＢに設定し１、シリアルコントローラ１１６から
送信バｙ７ア１１４ヘデータを転送する。送信バッファ
１１４へ格納されたデータは、シリアルコントローラ１
１６から信号線１１９を通し瓜外部に送信データとし℃
送出される。
２１１６への転送要求が発生したとき、第２のＩ／Ｏ機
能ブロック／Ｏ９から出力されたデータはレジタルファ
イル／Ｏ６のボートＤへ入力される。その後、送信バッ
ファ１１４のステータスをモニタし、アイドル状態であ
ればレジスタファイル／Ｏ６の転送方向をボートＤから
ボートＢに設定し１、シリアルコントローラ１１６から
送信バｙ７ア１１４ヘデータを転送する。送信バッファ
１１４へ格納されたデータは、シリアルコントローラ１
１６から信号線１１９を通し瓜外部に送信データとし℃
送出される。
次に、レジスタファイルのバス制御方式を第２図（ａ）
〜（Ｃ）を参照し１説明する。
〜（Ｃ）を参照し１説明する。
第２図（→〜（Ｃ）は、それぞれレジスタファイルの結
紐、ボートと転送方向との関係、ならびにレジスタファ
イルの論理を示す説明図である。
紐、ボートと転送方向との関係、ならびにレジスタファ
イルの論理を示す説明図である。
第２図（ａ）におい”（，２０５は選択制御論理回路、
２０７はレジスタファイルである。
２０７はレジスタファイルである。
第２図におい王、外部から信号線２０１〜２０４へのコ
ントロール信号により、選択制御論理回路２０５から２
ビツトの転送方向制御信号が信号線２０６へ送出される
０選択制御論理回路２０５から出力される論理の論理表
は、第２図（Ｃ）に示すとおりである。
ントロール信号により、選択制御論理回路２０５から２
ビツトの転送方向制御信号が信号線２０６へ送出される
０選択制御論理回路２０５から出力される論理の論理表
は、第２図（Ｃ）に示すとおりである。
マイクロプロセサにより信号線２０１上のチップセレク
ト信号（ＣＳ）がアクティブにセットされた場合には、
レジスタファイル２０７は信号線２０２上のリード／ラ
イト傷号によりボートＡとメインバスとの間でデータを
転送する。
ト信号（ＣＳ）がアクティブにセットされた場合には、
レジスタファイル２０７は信号線２０２上のリード／ラ
イト傷号によりボートＡとメインバスとの間でデータを
転送する。
チップセレクト信号がインアクティブのときに限りて、
ボートＢとボートＣと罠よりレジスタファイル２０７は
シリアルコントローラとの間でバスによりデータを転送
する。
ボートＢとボートＣと罠よりレジスタファイル２０７は
シリアルコントローラとの間でバスによりデータを転送
する。
（発明の効果）
以上説明したように本発明は、マイクロプロセサからの
共通バス以外に、転送方向を任意に制御するため、シリ
アルコントロー、ｙ、！−１Ｉ／Ｏ機能ブロックとの間
にレジスタファイルを設定することにより、非同期的に
発生するシリアルコントローラからの要求を待たせるこ
とな（、高速処理が実行できるため、スルーグツトを向
上でき゛るという効果がある。
共通バス以外に、転送方向を任意に制御するため、シリ
アルコントロー、ｙ、！−１Ｉ／Ｏ機能ブロックとの間
にレジスタファイルを設定することにより、非同期的に
発生するシリアルコントローラからの要求を待たせるこ
とな（、高速処理が実行できるため、スルーグツトを向
上でき゛るという効果がある。
第１図は、本発明によるバス間転送方式の一実施例を示
すブロック図である。 第２図（Ｑ〜（Ｃ）は、第１図に示すレジスタファイル
の詳細と、その論理とを示す説明図である。 第３図は、従来技術によるバス間転送方式の一例を示す
ブロック図である。 ／Ｏ１．３０１・・・マイクロプロセサ／Ｏ２．３０２
−・・メモリ ／Ｏ３．３０３・・・ダイレクトメモリアクセスコント
ローラ ／Ｏ４〜／Ｏ７，２０７・・・レジスタファイル／Ｏ８
〜１／Ｏ，３０９〜３１１・・・Ｉ／Ｏ機能プロック １１４，３０５・・・送信バッファ １１５．３０６・・・受信バッファ １１６．３０４・・・シリアルコントローラ１２１〜１
２３，３０７，３０８・・・バス２０５・・・選択制御
論理回路 １１１〜１１３，１１７〜１２０，２０１〜２０４゜２
０６．２０８へ２１２．３１２〜３１８・・・信号線特
許出願人 日本電気株式会社
すブロック図である。 第２図（Ｑ〜（Ｃ）は、第１図に示すレジスタファイル
の詳細と、その論理とを示す説明図である。 第３図は、従来技術によるバス間転送方式の一例を示す
ブロック図である。 ／Ｏ１．３０１・・・マイクロプロセサ／Ｏ２．３０２
−・・メモリ ／Ｏ３．３０３・・・ダイレクトメモリアクセスコント
ローラ ／Ｏ４〜／Ｏ７，２０７・・・レジスタファイル／Ｏ８
〜１／Ｏ，３０９〜３１１・・・Ｉ／Ｏ機能プロック １１４，３０５・・・送信バッファ １１５．３０６・・・受信バッファ １１６．３０４・・・シリアルコントローラ１２１〜１
２３，３０７，３０８・・・バス２０５・・・選択制御
論理回路 １１１〜１１３，１１７〜１２０，２０１〜２０４゜２
０６．２０８へ２１２．３１２〜３１８・・・信号線特
許出願人 日本電気株式会社
Claims (1)
- マイクロプロセサ、メモリ、ダイレクトメモリアクセス
コントローラ、シリアルコントローラ、複数のＩ／Ｏ機
能ブロック、ならびに前記各要素間を接続する共通バス
を備えて構成したバス間転送方式において、前記シリア
ルコントローラと前記複数のＩ／Ｏ機能ブロックとの間
でデータを転送する際に前記共通バス以外にデータ転送
方向を任意に変換可能なローカルバスと、前記ローカル
バスと前記シリアルコントローラとの間で前記データ転
送の方向を変換するための第１の種類のレジスタファイ
ルと、前記ローカルバスと前記複数のＩ／Ｏ機能ブロッ
クのそれぞれとの間で前記データ転送の方向を変換する
ための複数の第２の種類のレジスタファイルとを具備し
て構成したことを特徴とするバス間転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23790388A JPH0285950A (ja) | 1988-09-22 | 1988-09-22 | バス間転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23790388A JPH0285950A (ja) | 1988-09-22 | 1988-09-22 | バス間転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0285950A true JPH0285950A (ja) | 1990-03-27 |
Family
ID=17022140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23790388A Pending JPH0285950A (ja) | 1988-09-22 | 1988-09-22 | バス間転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0285950A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08137780A (ja) * | 1994-11-07 | 1996-05-31 | Ricoh Co Ltd | シリアルデータ転送装置 |
| US7881290B2 (en) | 2007-02-21 | 2011-02-01 | Nec Corporation | Serial interface circuit and serial receiver |
-
1988
- 1988-09-22 JP JP23790388A patent/JPH0285950A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08137780A (ja) * | 1994-11-07 | 1996-05-31 | Ricoh Co Ltd | シリアルデータ転送装置 |
| US7881290B2 (en) | 2007-02-21 | 2011-02-01 | Nec Corporation | Serial interface circuit and serial receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6118059A (ja) | メモリ回路 | |
| WO1981002798A1 (en) | Computer system and interface therefor | |
| JPH0285950A (ja) | バス間転送方式 | |
| JPH01291343A (ja) | メモリ管理装置 | |
| JPH0715670B2 (ja) | デ−タ処理装置 | |
| JPH052557A (ja) | データ転送装置 | |
| JPS6347867A (ja) | デユアルｃｐｕ間通信方式 | |
| JPS59229663A (ja) | 平行処理マルチｃｐｕシステム | |
| JPS6130300B2 (ja) | ||
| JPH05120207A (ja) | デ−タ転送方式 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH0668055A (ja) | ディジタル信号処理装置 | |
| JPS61276050A (ja) | デ−タ転送方式 | |
| JPH06161945A (ja) | メモリデータ転送装置 | |
| JPH0160864B2 (ja) | ||
| JPS6041387B2 (ja) | ダイレクトメモリアクセス制御回路 | |
| JPH0330899B2 (ja) | ||
| JPS6149271A (ja) | 半導体装置 | |
| JPS63149748A (ja) | 記憶装置 | |
| JPH0552979B2 (ja) | ||
| JPS63251846A (ja) | 記憶装置制御システム | |
| JPH05265923A (ja) | データ転送装置 | |
| JPH07110018B2 (ja) | シリアル通信装置 | |
| JPS63247859A (ja) | 共有メモリ装置 | |
| JPH03283745A (ja) | データ収集制御方式 |