[go: up one dir, main page]

JP3819711B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3819711B2
JP3819711B2 JP2000578701A JP2000578701A JP3819711B2 JP 3819711 B2 JP3819711 B2 JP 3819711B2 JP 2000578701 A JP2000578701 A JP 2000578701A JP 2000578701 A JP2000578701 A JP 2000578701A JP 3819711 B2 JP3819711 B2 JP 3819711B2
Authority
JP
Japan
Prior art keywords
pattern
mask
wiring
phase shift
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000578701A
Other languages
English (en)
Inventor
宏 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Application granted granted Critical
Publication of JP3819711B2 publication Critical patent/JP3819711B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/30Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2022Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

技術分野
本発明は、半導体装置の製造方法、特にロジック系半導体集積回路を含む半導体装置の製造工程で用いられるパターンを形成する方法とマスク作成方法に関する。
背景技術
半導体集積回路(LSI)の高性能化及び高集積化は、回路パターンの微細化により達成されてきた。特にロジック系LSIでは、その動作速度(動作周波数)はトランジスタゲート長(Lg)の縮小により向上されてきた。しかし、チップ規模の拡大とシステムの複雑化に伴いチップ内の総配線長が急激に増大し、配線抵抗及び容量による速度低下(配線遅延)が回路全体の性能を律速するようになってきた。これを解決するためには、配線ピッチ(隣り合う配線中心間の最小間隔もしくは配線周期)微細化によりチップ規模を縮小し、総配線長を抑えることが重要となっている。
これらの回路形成には、現在、光リソグラフィ(縮小投影露光法)が用いられており、その解像度向上は露光波長の短波長化と投影レンズ開口数増大で達成されてきた。前記配線ピッチの推移は、現在KrFエキシマレーザ露光装置(波長248nm)を用いて0.8から0.5ミクロンに達しており、さらにArFエキシマレーザ露光装置(波長193nm)を用いて0.4から0.35ミクロン程度まで達成可能と考えられているが、その先は従来の遠紫外線を用いた縮小投影露光法では実現困難と予想される。そこで、さらに微細なパターンを実現するための方法として、電子線描画法、X線露光法等が検討されている。しかし、一般に電子線描画法では個々のパターンを順次描画していくため膨大な時間を要してしまう。この問題を解決するために、ある程度の規模(例えば5ミクロン角程度)のパターンを一括して転写できるセルプロジェクション法が検討されているが、設定可能なパターンの種類が限定されるため、膨大なパターンの種類を必要とする論理LSIのランダム配線パターン等では必ずしも効果的ではない(なお、本明細書では以下、ランダムという言葉を周期的でないという意味で用いることとする)。又、大面積マスクをスキャン露光可能なSCALPEL法が検討されているが、達成可能なスループットは最大でも8インチウエハーで10枚程度と考えられており、現状光リソグラフィの1/10程度にとどまる。一方、X線露光法では、十分な精度を有するマスクを実現するのが困難という問題がある。
一方、光リソグラフィにおいて光学系を変えずにその解像性能を向上する方法として、位相シフトマスクが知られている。この方法は、マスク上の特定の開口部を透過する光の位相を制御する(通常反転させる)ことにより、光学系の解像度を従来マスクを用いた場合と比較して格段に向上する。位相シフトマスクには様々な種類が存在するが、そのうち解像度向上効果が最も大きいのが周期型位相シフト法である。位相シフト法については、例えば、Handbook of Microlithography,Micromachining,and Microfabrication,Vol.1:Microlithography(SPIE Press,1997,Bellingham)pp.71−82に論じられている。周期型位相シフト法はその名のごとく、周期的パターンに対しては適用しやすいが、一般に任意形状のパターンに対しては必ずしも適用可能ではない。例えば、コの字型パターンや3つの開口パターンが互いに最近接距離で配置されている場合には位相配置が困難である。位相配置が困難なパターンの一例を図1に示す。
これに対して、任意形状のパターンを転写可能とするために位相シフトマスクを含む複数のマスクを同一レジスト膜に多重露光する方法が、日本国特許第2650962及び第2638561において本発明者らにより出願されている。この方法は、特に極めて細い線パターンを高精度に線幅を制御して形成する必要のある論理LSIのゲート加工等に応用されている。即ち、ゲートの両側の開口部の位相が反転するように位相シフター(マスク上で位相を反転させる領域)を配置することにより、ゲートパターンの解像度、線幅精度、焦点深度等を大幅に改善することができる。しかし、シフターのエッジ部分が不要なパターンとして転写されてしまうため、これを防止するために元の設計パターンを2枚のマスクパターンに分解して多重露光する。前記2枚マスク上のパターンは図形演算により元の設計パターンから自動生成可能である。
又、位相回復法を用いて、多重露光により任意のパターンを形成可能な2枚の位相シフトマスクを生成する方法がY.C.Pati,らにより提案されている(SPIE:Optical/Laser Microlithography VII,SPIE Vol.2197(1994)pp.314−327.)。これによれば、原理的には2枚の位相シフトマスクの多重露光により任意のパターンを実現可能であることが証明されている。
又、縦横パターンからなる任意のパターンを、縦パターンと横パターンに分解して、各々を1次元的な周期型位相シフトマスクとし、両者を多重露光する方法が、B.J.Linらにより提案されている(日本国公開特許公報、特開平8−227140)。
又、位相マスクをランダムパターンに適用するために、シンボリックレベルにおける図形に対して位相配置を行い、その後図形間の位相関係に応じてコンパクションを行うことで、位相矛盾を回避する方法が、大井等により提案されている(Japanese Journal of Applied Physics,Vol.33(1994)pp.6774−6778.)。この方法は、位相矛盾個所に対してパターン寸法を緩和することにより解決するもので、設計マスクパターン自体の変更を伴う。又、2枚マスクの多重露光を用いるものではない。
しかし、上述の様に、電子線描画法では、論理LSIの配線層や活性層の様なランダムパターンを現実的なスループットで形成することは極めて困難であるといわざるを得ない。
一方、ランダムパターンでは周期型位相シフト法を適用することも困難である。特に、最近の論理LSIは人手で設計可能な規模を超えており、自動配置配線法を用いて設計される。従って、位相シフトマスク生成も自動生成された膨大なパターンデータに対して行う必要があり、これを人手により試行錯誤しながら行うことは非現実的である。しかしながら、前述の位相回復法を用いた位相配置法は膨大な計算量を要するため、前記大規模データに対して実用的な時間内に処理を行うことは困難であり、さらに生成されるマスクパターンが複雑なため、実際のマスク製造上の限界等が必ずしも考慮されないという問題がある。
又、シンボリックレベルで位相配置後コンパクションを行う方法は、位相矛盾部の寸法を緩和するため回路微細化に逆行する。
又、パターンを縦横方向に分解する方法では、論理LSIのランダム配線における一般的なパターンに対応することが困難である。例えば、図1のパターンを縦横方向に分解すると図2の2枚のマスクV及びHが生成されるが、この場合、例えばマスクHにおける2つの開口部X1とX2間の位相矛盾は解消されない。前記公知例には、類似のケースに対してマスク上の開口パターンX1とX2をさらに2枚のマスクに分配する考え方が示唆されているが、この場合X1とX2はインコヒーレント和となるためこれらを明確に分離することは困難である。また、このための一般的な指針がが与えられているわけではないので、前述のように人手作業が実質的に不可能な膨大なランダムパターンを含む大規模LSIパターンに適用するのは困難である。
以上、これまでランダム配線パターンに周期型位相シフト法を適用するための一般的かつ現実的な方法はなかった。このため、(1)論理LSIの回路パターンの微細化及びチップ面積の縮小は従来マスクを用いた光リソグラフィの配線ピッチの限界により律速されてしまう、(2)従来マスクを用いた光リソグラフィの限界を超えた配線ピッチ縮小を達成しようとするとスループットの極めて低い電子線描画法を使用せざるを得ないという課題があった。
本発明の第1の目的は、論理LSIにおける活性層や配線層等のランダムパターンに周期型位相シフト法適用可能とすることにより、光リソグラフィを用いて従来法の限界を超えた微細周期配線等を達成できるパターン形成方法を提供することにある。
本発明の第2の目的は、設計されたパターン自体を変更することなく前記ランダムパターンに周期型位相シフト法適用可能とするために必要なマスク生成するための一般的な方法を提供すること、さらに、前記マスクのためのパターン生成を現実的な時間内で大規模LSI規模のパターンに対して自動的に行うための計算方法を提供することにある。
本発明の第3の目的は、前記パターン形成方法と前記マスクとを用いることにより、従来光リソグラフィでは現実的に困難と考えられてきた微細な配線パターンを有する半導体装置(特にランダムな配線パターンを有する論理LSI)を低コストかつ高スループットで製造する方法を提供することにある。さらに、前記論理LSIの配線ピッチを縮小することにより、チップ面積を縮小し、配線遅延を抑制した高性能LSIの製造方法を提供することにある。
発明の開示
(解決手段)
前記第1の目的は、複数の線状、折れ線状、もしくは分岐を含む折れ線状の図形を含む所望のパターンを、マスクを透過した光を光学系を介して基板上に形成したレジスト膜へ投影露光することにより前記基板上に形成する際、前記パターンの端部、又は角部、又は交差部に相当する格子点をほぼ中心とする開口部を含む第1のマスクと、第2のマスクを前記レジスト膜に多重露光することにより達成される。前記線状、折れ線状、もしくは分岐を含む折れ線状の図形を含む所望のパターンは、所定の格子上の格子点を前記格子に沿って結ぶ様に配置されたパターンであることが好ましい。又、前記第1、第2のマスクは位相シフトマスクとすることが好ましい。
前記第1のマスクとしては、例えば前記設計パターンに含まれる前記格子の各格子点位置をほぼ中心とする開口部を有しかつ一定距離内で隣り合う前記開口部を透過する光の位相が互いに反転するような位相シフトマスクを、第2のマスクとしては、前記パターンに含まれる格子上で一方向に隣あう格子点と格子点の中間点をほぼ中心とする開口部を有しかつ一定距離内で隣り合う前記開口部の各々を透過する光の位相が互いに反転するような位相シフトマスクを考えることができる。さらに、前記パターンに含まれる格子上で前記一方向と垂直な方向に隣あう格子点と格子点の中間点をほぼ中心とする開口部を有し、かつ一定距離内で隣り合う開口部を透過する光の位相が互いに反転するような第3の位相シフトマスクを多重露光してもよい。
又、第1のマスクとして、前記線状パターンの末端部又は角部又は交差部に相当する格子点又は前記格子点の最近接格子点をほぼ中心とする開口部を有しかつ一定距離内で隣り合う開口部の各々を透過する光の位相が互いに反転するような位相シフトマスクを、第2のマスクとして、前記格子点の間を横方向又は縦方向のどちらかの一方向にを結ぶような線パターンを開口としかつ前記一方向と垂直な方向に一定距離以内にある開口部の各々を透過する光の位相が互いに反転するような位相シフトマスクを用いてもよい。元のパターンが縦横の両方向を含む場合には、前記第2のマスクの線パターンと垂直な方向に前記格子点を結ぶ線パターンを開口とし、かつ前記方向と垂直な方向に一定距離以内にある開口部の各々を透過する光の位相が互いに反転するような第3の位相シフトマスクを、さらに多重露光してもよい。
又、第1のマスクとして、前記線状パターンの末端部又は角部又は交差部に相当する格子点又は前記格子点の最近接格子点をほぼ中心とする開口部を有しかつ一定距離内で隣り合う開口部の各々を透過する光の位相が互いに反転するような位相シフトマスクを、第2のマスクとして、前記線状パターン又は線上パターンの末端部を除く領域に開口を、前記開口以外の領域に露光光が減衰して透過する部分透過領域を有し、かつ前記部分透過領域を透過した光の位相が前記開口を透過した光の位相に対してほぼ反転するハーフトーン型位相シフトマスクを用いてもよい。さらに、第1のマスクとして開口部はそのままとしてその遮光部を前記第2のマスク同様部分透過領域に代えたハーフトーン型位相シフトマスクを用いてもよい。これらのハーフトーン型位相シフトマスクは変形照明法を用いて露光することが好ましい。
又、前記第1の目的は、任意図形パターンを、マスクを透過した光を光学系を介して基板上に形成したレジスト膜へ投影露光することにより前記基板上に形成する際、前記図形パターンの存在領域を、所定の格子を用いて分割し、前記格子の最小要素を縦横方向に1つおきに抽出することにより、格子で分割された全領域をA、B、C、Dの4つの部分領域に分割し、前記A、B、C、Dに属する格子の最小要素の各々に対して、前記各要素と前記図形パターンの共通領域が各要素内で占める割合に応じた寸法の開口パターンを前記要素のほぼ中心付近に生成し、Aに属する前記最小要素から生成した開口を有しかつ一定距離以内で隣り合う開口を透過した光の位相が互いに反転するような第1の位相シフトマスク、Bに属する前記最小要素から生成した開口を有しかつ一定距離以内で隣り合う開口を透過した先の位相が互いに反転するような第2の位相シフトマスク、Cに属する前記最小要素から生成した開口を有しかつ一定距離以内で隣り合う開口を透過した光の位相が互いに反転するような第3の位相シフトマスク、Dに属する前記最小要素から生成した開口を有しかつ一定距離以内で隣り合う開口を透過した光の位相が互いに反転するような第4の位相シフトマスクの内の、少なくともいずれか2つ以上のマスクを多重露光することにより達成される。前記任意図形パターンは、前記格子上の任意の最小要素の任意の組み合わせにより構成されるものであることが好ましい。
前記第2の目的は、所定の格子上の格子点を前記格子に沿って結ぶ様に配置された設計パターンを含む所望のパターンを、複数の位相マスクを光学系を介して基板上に多重露光することにより形成するための、前記位相マスクパターンを生成する際、前記設計パターンに含まれる各格子点位置をほぼ中心とする開口部と、縦横方向に一定距離以内で隣り合う前記開口部に対して透過光の位相を互いに反転させる位相シフターを含む第1のマスクパターンを生成し、前記設計パターンに含まれる格子において横方向に隣あう格子点間の中点をほぼ中心とする開口部と、縦横方向に一定距離以内で隣り合う前記開口部に対して透過光の位相を互いに反転させる位相シフターを含む第2のマスクパターンを生成し、前記設計パターンに含まれる格子において縦方向に隣あう格子点間の中点をほぼ中心とする開口部と、縦横方向に一定距離以内で隣り合う前記開口部に対して透過光の位相を互いに反転させる位相シフターを含む第3のマスクパターンを生成することによって達成される。
又は、前記設計パターンの末端部又は角部又は交差部に相当する格子点(これらを総称して接続ノードと呼ぶ)、又はその周辺の格子点(周辺ノードと呼ぶ)をほぼ中心とする開口部と、縦横方向に一定距離以内で隣り合う前記開口部に対して透過光の位相を互いに反転させる位相シフターを含む第1のマスクパターンを生成し、前記設計パターン内において横方向に前記接続ノード間を埋めるような開口部と、縦方向に一定距離以内で隣り合う前記開口部に対して透過光の位相を互いに反転させる位相シフターを含む第2のマスクパターンを生成し、前記設計パターン内において縦方向に前記接続ノード間を埋めるような開口部と、横方向に一定距離以内で隣り合う前記開口部に対して透過光の位相を互いに反転させる位相シフターを含む第3のマスクパターンを生成することによって達成される。
又は、前記接続ノード又は前記周辺ノードをほぼ中心とする開口部と、縦横方向に一定距離以内で隣り合う前記開口部に対して透過光の位相を互いに反転させる位相シフターを含む第1のマスクパターンを生成し、前記設計パターン内において縦横方向各々に前記接続ノード間を埋めるような開口、及び、前記開口以外の領域に露光光を減衰して透過させ、かつ透過光の位相を前記開口を透過した光の位相に対してほぼ反転させるハーフトーン透過領域を含む第2のマスクパターンを生成することによって達成される。
又、前記第3の目的は、周期性を持たない配線パターンを含む半導体集積回路を製造する際、前記配線パターンに対して、複数枚の位相シフトマスクを生成し、これを同一レジスト層に多重露光することにより、前記配線パターンを形成することにより達成される。
(効果)
本発明によれば、ランダム配線パターンの末端、角部、交差部等の接続ノードを抽出した位相シフトマスクと、その他の領域を露光するための位相シフトマスクを投影光学系を介して同一レジスト膜に多重露光することにより、論理LSIの配線等のランダムパターンに対しても周期型位相シフトマスクの解像度を実現できるため、光リソグラフィにより論理LSIの配線ピッチ縮小が可能となり、配線遅延を抑制した高性能LSIを低コスト、高スループットで製造可能となる。
発明を実施するための最良の形態
まず本発明で対象とする回路パターン及びLSIの前提条件について述べる。論理LSIの回路パターン、特に配線パターンはランダムパターンとは呼ばれるものの、完全な無秩序パターンではなく、図3上段に示す様に以下のような一定の法則に従って配置されていることが多い。即ち、「パターンは、一定ピッチ(周期)の格子L1上の格子点LPTを結ぶ様に配置される」のである。前記条件をCND1と呼ぶ。本発明は原則としてこの様に配置されたパターンを対象とする。前記格子L1は必ずしも等ピッチでなくてもよいが、通常は縦横方向のそれぞれに対し一定ピッチを有することが多い。又、最小配線幅は前記ピッチの約半分であるのが普通である。通常、配線端LEでは上下配線層または拡散層との接続孔と接続する。従って、配線端LE、縦横配線の交点CRS及び角部CNRは原則として格子点LPT上に存在する。配線パターンはこれら配線端、縦横配線の交点及び角部を格子に沿って結ぶように配置される。
前記条件は、さらに以下のように一般化することができる。まず、図3下段に示すように、縦横方向とも格子L1の半分の周期(ピッチ)をもち、さらに各格子点を前記半分としたピッチのさらに半分だけ縦横方向にずらした格子L2を考える。このとき、「パターンは格子L2により生成される最小単位図形を任意に組み合わせることにより生成される」と仮定する。この条件をCND0と呼ぶ。太幅配線を含む配線パターンや、複雑な形状を有するカスタムLSIの活性層等、配線以外の様々なパターンも含め、CND0に従って設計されていることが多い。
本発明はこれらの性質を有効に活用して、周期型位相シフトを適用可能とする。
近年、殆どの論理LSIの回路パターンは自動配置配線により設計されるようになっており、この場合、前記の条件は満たされていることが多い。但し、これらの前提条件が完全に満たされている必要はない。例えば、実際の設計パターンの線幅は前記格子L2の周期に一致しなかったり、図形パターンのエッジが格子L2に一致しないことはしばしばである。しかし、この様な場合でも前記図形パターンが、格子により生成される図形のエッジを一定の規則に従って移動させることにより生成されるものである限り、本発明を適用できる。又、メモリーブロック等本発明で対応困難な領域がチップ上に存在する場合、その領域は本発明の適用除外となる。
次に、本発明の最も一般的な露光方法の原理について図4及び図5を用いて説明する。簡単のため、パターンの最小線幅Wを格子L2のピッチに等しいと仮定する。
まず、対象とする全領域を、図4上段に示すように以下の手順に従い4つの部分領域に分解する。前記格子L2において近接する4つの4角形A、B、C、Dを1つの単位と考える。Aは格子L1の格子点LPTを含む部分、BはAと横方向に隣り合う基本単位に含まれるAとに挟まれた部分B、CはAと縦方向に隣り合う基本単位に含まれるAに挟まれた部分、Dはのこりの部分である。この様にして、対象とする全領域を4つの部分領域に分割する。
次に、条件CND0を満たす所望のパターンP0を前記領域分割結果に基づき4つの部分図形に分解する。即ち、パターンP0の存在領域は必ずA又はB又はC又はDの上にある。そこで図4下段に示すようにパターンPの存在領域内にある領域A、領域B、領域C、領域Dを抽出して、各々PA、PB、PC、PDとする。PAとPBとPCとPDを加えると元のパターンPが得られる。
次に、前記PAを開口部とし、その縦横方向に互いに隣接する開口部の透過光の位相が互いに反転するようなマスクを第1のマスクMSK−Aとする(図5)。同様に、前記PB又はPC又はPDを開口部とし、その各々において縦横方向に互いに隣接する開口部の透過光の位相が互いに反転するようなマスクを第2のマスクMSK−B又は第3のマスクMSK−C又は第4のマスクMSK−Dとする(図5左列)。
説明のため、まず前記第1、第2、第3、第4のマスクを各々個別に露光した場合について考えてみる。第1のマスクを用いて露光するとPAに相当する領域が露光されてパターンが形成される(図5右列)。同様に、第2、第3、第4のマスクを用いて露光するとPB、PC、PDに相当する領域が露光されてパターンが形成される(図5右列)。そこで次に、第1、第2、第3、第4のマスクを用いて同一レジスト膜を露光すると、前記レジスト膜上の、PA、PB、PC、PDを加えた領域が露光される(図5最下段)。先に述べたように、PAとPBとPCとPDを加えると元のパターンP0が得られるから、結果として得られるパターンは所望の配線パターンP0となる。
PA、PB、PC、PD各々における隣接開口部間は位相反転されているため、いわゆる周期型位相シフト法で得られる解像性能が得られる。即ち、隣接する開口間の最小解像可能距離としては、典型的には例えばKrFエキシマレーザを光源とする開口数0.6の光学系を用いた場合、
2x0.3x波長/開口数=2x0.3x0.248/0.6=0.248ミクロンが得られる。この距離は、図5から分かるように結果として得られる配線パターンのピッチに等しい。
前記説明では、パターンP0に対して条件CND0以外の一切の条件を課していない。従って、前記方法に従えば、CND0を満たす配線パターンであればどのような形状のパターンであっても、周期型位相シフト法で得られる解像度を実現することができる。又、特に、パターンがCND1を満たす場合、図形パターンはL1の格子点LPTを通り、縦横方向にのびるので、その存在領域は必ずA又はB又はCの上にある。従って、マスクMSK−Dは不要となり、3枚のマスクでパターン形成できる。さらに、パターンが1次元的であれば、2枚のマスクでパターン形成できることは明らかである。
なお、前記PA、PB、PC、PDは格子L2の1要素のため一般に長方形となるが、露光により実際にウエハー上で得られる露光分布は回折により丸みを帯びる。しかしながら、互いに丸みを帯びた光強度分布が互いに重なり合うため、配線端と角部等を除きほぼ直線的な配線パターンが得られる。
又、ライン端や角部の存在する格子点は独立したマスクにより露光されるので、ライン端縮み、角部丸まり等の問題が減少される点も本発明の副次的効果である。
なお、パターン分解の結果、例えば図5のマスクMSK−Cの様な孤立パターンが生成されることがある。この様なパターンでは位相シフトの効果が期待できないため、露光により形成される光強度分布は、位相シフトの働く開口部に対する光強度分布より周囲に広がってしまう。この結果、多重露光の結果生じる仕上がりパターンにおける当該部分のパターン幅が広がる恐れがある。しかしながら、パターン分解の結果孤立パターンが生じたということは近接して他のパターンが存在しないことを意味するため、前記部分でパターン幅が広がったとしても、近接パターンとの間にショート等の問題を生じる恐れはない。従って、本発明を配線層に適用する場合、電気特性及び回路機能上の問題は殆どないといえる。一方、露光時の照明条件によっては、開口部の寸法が同じであったとしても、位相シフト効果の働く開口パターンと前記孤立開口パターンでは光強度が変化する恐れがある。この場合孤立する開口部の寸法を拡大する等の対策を行うことが好ましい。以上、縦横両方向に孤立するパターンについて述べたが、隣接パターンの存在しない方向に対するパターンの広がりについても同様である。
なお、前記の説明は本発明の原理として最も一般的な形態であり、必ずしも実用的な適用形態を示したものではない。即ち、前記4枚のマスクのうちのいくつかを1次元的な周期型位相シフトマスクやハーフトーン型位相シフトマスクに置き換える等することにより、マスクパターンを簡略化したり、多重露光を行うマスク枚数を削減することが可能である。これらの例については、以下の具体的な実施例で述べる。
(実施例1)
前記作用に述べた方法を適用して、0.3ミクロンピッチ配線層パターンを形成した例について図6を用いて説明する。
まず、設計された0.3ミクロンピッチ配線層パターンP1に対して、図5で説明した方法に従い3枚のマスクを作成した。このためのパターンデータ処理には、いわゆるマスクデータ処理用の図形演算ツールを用いた。まず、図6に示す様に互いにチェッカーフラグ状に配置された図形A1、A2、B1、B2、C1、C2を準備する。次に、前記A1と配線パターンP1の共通部分を計算することにより、第1のマスク1Aの遮光部1中に位相0度に対応する開口パターン2が生成される。次に、前記A2と配線パターンP1の共通部分を計算することでマスク1Aの遮光部中に位相180度に対応する開口パターン3が生成される。このようにあらかじめ図形A1及びA2を準備しておくことにより、ごく簡単な図形演算から位相マスクパターンを生成することができる。第2のマスク1B、第3のマスク1Cについても全く同様である。次に、生成された開口部パターンを所定量ブローンデン(縦横方向に一律拡大)したデータを用いて3枚の位相シフトマスクを製造した(図6下段)。位相マスクの構造は既に一般的に知られているものと同様のものを用いた。
次に、前記マスクを用いた配線パターンの形成工程について、図7を用いて説明する。まず、所定のLSI基板11上にSi酸化膜12を堆積した上に所定の反射防止膜13を塗布し、さらにその上にKrFエキシマレーザ用ポジ型レジスト14を塗布した(図7第1段)。前記基板上にはあらかじめ所定の合わせマーク(図示せず)が形成されている。次に、前記第1のマスク1Aを前記合わせマークと位置合わせした後露光した(図7第2段)。露光にはKrFエキシマレーザを光源とする縮小投影露光装置(図示せず)を用いた。次いで前記同一レジスト膜14に対して、第2のマスク1B、第3のマスク1Cを各々前記合わせマークと位置合わせして順次露光した。(図7第3段、但しマスク1C露光工程については図示せず。)図8に、多重露光によりレジスト膜中に照射された光の露光量の合計の2次元(平面)的な分布を示す。レジスト中には光照射量に応じて光化学反応が生じ、これによりレジストの可溶性が変化して、現像によりパターンが生成される。レジスト中にほぼ設計パターン通りの形状で可溶化反応を生じさせることができた。しかる後に、レジスト膜を現像した結果、所望の配線パターンを形成すべき部分15からレジスト膜が除去された(図7第4段)。次に形成されたレジストパターン16をマスクとして反射防止膜と酸化膜をエッチングし、その後レジスト及び反射防止膜を除去して所望の配線パターンを形成すべき部分に酸化膜の溝17を形成した(図7第5段)。しかる後に、前記溝部分に配線材料としてバリアメタル、銅を埋め込みさらに表面を化学的機械的研磨(CMP)して前記溝内にのみ配線金属を残し、所望の配線パターン18を形成した(図7第6段)。
配線パターン、露光装置の種類、レジストプロセス、配線形成プロセス等、本実施例で述べたものに限定しない。例えば、i線縮小投影露光装置を用い、Al膜上にハードマスクと反射防止膜を形成し、そのうえにネガ型レジストを塗布して、3枚のマスクを多重露光、現像し、得られたレジストパターンをマスクとして下地をエッチングすることによりAl配線パターンを作成する等してもよい。又、3枚のマスクの露光の順番についても変更して構わない。
(実施例2)
前記実施例1に示した方法によれば、単純な1次元周期型位相シフト法で十分な1次元パターンも全て細かいドット状パターンの集合に分解される。これは、パターンデータ量節約の観点から好ましいことではない。ここでは、実施例1と異なるマスクパターンの分解方法の例について説明する。
条件CND1を満たすパターンに周期型位相シフトを適用した場合、位相矛盾が生じ得る箇所は常にライン端部LE、ライン交点CRS、角部CNRの近傍とすることができる。これらLE、CRS、CNRを、接続孔とのあるいは縦横ラインの接続点であるという意味で以下接続ノードと呼ぶことにする。従って、位相矛盾の解消は、これら接続ノード同士、叉は接続ノードと他のパターンとの間で解消すればよい。接続ノード近傍以外の領域では、配線パターンは1次元的に延びる単純なラインパターンであり、通常の1次元の周期型位相シフト法が適用できる。一般的な、パターン分解手順は以下のようになる。
(1)位相矛盾箇所を抽出。その周辺領域を図5の手順に従い複数枚(最大4枚)のマスクに分解する。
(2)前記領域以外の横方向パターンを抽出、これに対して、1次元周期型位相シフトを適用し第5のマスクとする。
(3)同様にして縦方向パターンを抽出、これに対して、1次元周期型位相シフトを適用し第6のマスクとする。
以上の様に、この方法では一般に最大6枚ものマスクが必要となってしまうが、実際にはこれらの内の何枚かを同一マスク上に共存させても問題ないことが多い。例えば図9上に示したようなパターンに対して2A、2B、2Cの様な三枚のマスクパターンを生成することができる。2Bは第1実施例の1Bに相当するが、ドット状パターンに分解されているのはパターン中心部だけで、両側に伸びる1次元ラインパターンの部分は、単純な周期型1次元位相シフトマスクとなっている。2Cについても同様である。さらに、図9に示したパターンの場合には、2Bと2Cを同一マスク上に合成してマスクパターン2Dの様にすることもできる。(常にこれが可能であるとは限らない。)接続ノード近傍の2次元パターン分解領域(以下、量子化領域と呼ぶことにする)の両側における1次元ラインパターンの位相を等しく保つために、前記量子化領域は、図4のA、B、C、Dからなる正方形単位を縦横方向に各々偶数個含むものであることが好ましい。
本実施例では、パターン分解を人手で行ったが、実施例3、4で説明するように、これを自動的に行うこともできる。しかし、人手による領域分解が有用な場合もある。例えば、実施例10に述べるように、1次元パターンと2次元パターンの存在領域が設計上明確に区分されている場合には、第4又は第5マスクと(1)で生成したマスク上のパターンの間の相互作用を予防できるので、第4又は第5マスク上のパターンを(1)で生成したマスク上に配置するのは比較的容易である。
(実施例3)
前記実施例2では、実施例1の方法を用いた3枚マスク分解を適用する領域と、1次元的な周期型位相シフト法を適用する領域を設計者が人手で指定する必要があった。本実施例では、これを自動的に行う方法を示す。又、本実施例によれば生成されるマスク枚数は3枚以下に抑えることができる。
前述の様に矛盾箇所は接続ノード近傍に生じる。そこで、互いに矛盾の生じた接続ノード対、又は、接続ノードと矛盾の生じた近接図形に含まれる格子点のうち前記接続ノードに最近接のものND3を抽出し、両者を互いに位相反転された開口部とするマスク3Aを生成する。次に、元のパターンP3から横パターンPH3のみを抽出し、PH3からND3又はマスク3Aの開口パターンを差し引いて、さらに縦方向に1次元的周期型位相シフト配置を行ったマスク3Bを生成する。次に、同様にして、元のパターンP3から縦パターンPV3のみを抽出し、PV3からND3又はマスク3Aの開口パターンを差し引いて、さらに横方向に1次元的周期型位相シフト配置を行いマスク3Cを生成する。可能ならば、マスク3Bとマスク3Cを同一マスクに合体させてもよい。
(実施例4)
実施例3の問題点は、例えば位相矛盾を生じる部分の透過領域を別マスクとすることにより、前記領域と本来位相矛盾を生じることなく位相シフト効果が有効に働いていたはずの他の透過領域との関係がインコヒーレント和となり、逆に位相シフト効果が消えてしまう恐れがあることである。
この問題は、接続ノード周囲のより広い領域の格子点まで前記マスク3Aに含めることで解決される。ここで、接続ノード周囲の格子点を周辺ノードと呼ことにする。周辺ノードの役割は、接続ノードの光強度分布の広がりを全方向に抑えることであり、それ自体の影響はできるだけ小さくなければならない。このため、寸法を最適化することが望ましい。接続ノード同様周辺ノードも元パターンから差し引いても差し引かなくてもよい。
一般に、位相矛盾抽出には時間を要する。そこで、実施例3及び本実施例における処理は矛盾の有無によらず全ての接続ノードに対して一律に適用してもよい。
以下、一般的なパターン生成方法を図10、11を用いて説明する。まず、対象とする全領域を、格子L2を用いて図6同様チェッカーフラグ状にA1、A2に分割,さらに図10に示すように横方向にH1、H2、縦方向にV1。V2に分割する。一方、対象パターンP4から、図11に示すように縦パターンPV、横パターンPH、接続ノードND、及び周辺ノードSRを抽出する。ここで縦パターン、横パターンは、例えば、各々配線の結ぶ格子点の縦横座標値を比較することにより判断できる。接続ノードNDは、配線端LE、縦横パターンの交点CRS、角部CNRの中から必要なもの適宜選択して足し合わせたものである。周辺ノードSRは、前記接続ノードNDの最近格子点(ノード)の内、パターンPに含まれるものである。次に、接続ノードND、又はNDと周辺ノードSRを加え、PA4とし、PA4とA1又はA2の共通領域をとって、各々マスク4Aの位相0度開口部又は位相180度開口部とする。又、PH、又はPHから接続ノードの内適当な種類のものを差し引いたものをPH4とし、PH4とH1又はH2の共通領域をとって、各々マスク4Bの位相0度開口部又は位相180度開口部とする。同様に、PV、又はPVから接続ノードの内適当な種類のものを差し引いたものをPV4とし、PV4とV1又はV2の共通領域をとって、各々マスク4Cの位相0度開口部又は位相180度開口部とする。
PA4は配線の最小線幅Wを一辺とする正方形が最小2Wの周期で配置されたパターンなので、これをPH、PVから差し引いたマスク4B、4C上には、各幅約Wのギャップが生じるが、このギャップをはさむ両側の位相は等しい。この場合通常前記ギャップは解像限界以下なので、パターンは実質的につながってしまう(従来の基準で判断すると位相矛盾となる)。従って、この様な部分に対しては必ずしもPA4を差し引く必要はない。さらに、PH又はPVのライン端においても、ライン縮みの影響が大きい場合には、必ずしもPA4を差し引かなくてもよい。即ち、PH又はPVそのものに位相配置を行ったものを各々マスク4B、4Cとしてもよい。以上、マスク4Aに含める接続ノードNDの対象としては、LEに加え、CRS,CNRのいずれを組み合わせてもよく、縦横パターンPV,PHから差し引く接続ノードも、LE、CRS,CNRからどれを選んでもよい。従って、表1及び表2に示した様な様々な組み合わせが考えられる。
Figure 0003819711
Figure 0003819711
図11は表1の#4、表2の#5に相当する。
又、PA4をPH、PVから差し引いたマスク4B、4C上には、幅約Wに対して、様々な長さ(最小W程度から最長チップの長辺長)を有する開口が生じる。各開口による光強度はその長さに依存して変化するので、各開口部の光強度をできるだけ等しくするために、各開口部の長さに応じて幅等を調整することが好ましい。例えば、正方形に近い開口のみ一律に拡大することが考えられる。これらの寸法補正は、表1、表2の組み合わせの各々に対して別個に最適化することが好ましい。
図12は図11の設計パターン(ライン幅0.15ミクロン、ライン周期0.3ミクロン)に対して、PA4としてLEとその上下左右をSRとし(表1の3に相当)、さらにPH4、PV4としてPV、PHから各々LEの半分をひいて(表2の1と2の中間、即ちライン末端をライン長さ方向にライン幅の半分だけ短縮させて)生成した3枚のマスクを多重露光して得られた積算露光量分布である(NA0.6のKrFエキシマレーザ露光装置を使用)。前記PA4のLEに相当する部分の開口部は0.21ミクロン角、SRに相当する部分の開口部は0.15ミクロン角とした。
(実施例5)
本発明をロジックLSIの第2配線層に適用した例について述べる。チャンネル法に基づく自動配置配線手法により生成された第2配線パターンは図13の最上段に示すように1次元的である。従って、図4のC及びD領域には図形が存在せず、図5のMSK−C及びMSK−Dに相当するマスクは不要となる。即ち、2枚マスクで形成可能である。
このような1次元的な配線では、図5叉は実施例1で述べた完全なパターン分解より、実施例2又は3又は4に示した接続ノード(又は接続ノードとその周辺ノード)とその他の部分にパターンを分割する手法を用いる方がしばしば効率的である。接続ノードとしてはライン端部のみを考えればよく、図13のように横方向に延びるパターンの場合、周辺ノードとしてはライン端部の上下2つの格子点だけを考えればよい。必要に応じて、周辺ノードとしてさらに多くの格子点を考慮してもよい。図13中段及び下段に生成された2枚のマスク5A,5Bの1例を示す。
(実施例6)
本実施例では、配線抵抗低減のため太幅配線が最小線幅配線と同一層中で用いられている場合に本発明を適用した例について述べる。
太幅配線が存在する場合であっても、それが条件CND0を満たす限り、図5に示した一般的な方法に従えばこれを形成可能であることは明らかである。しかし、この場合一般に4枚のマスクが必要となってしまう。ここでは、より簡便な方法により3枚マスクで太幅配線を実現した例を示す。本実施例では、太幅配線は格子L1上を並行して走る1組の最小線幅配線に対して、両者の間を埋めることにより定義されている。本実施例の基本的な考え方は、横方向に走る太線の中心部分を縦方向に走る最小線幅ラインを形成するためのマスク中に配置し、縦方向に走る太線の中心部分を横方向に走る最小線幅ラインを形成するためのマスク中に配置するというものである。例えば図14のパターンP6中の横方法に走る太幅部分について考える。この場合、太幅配線の両側を定義する隣り合う1組の最小線幅配線は、横方法ラインを露光するためのマスク(実施例4におけるマスク4Bに相当)に含め、一方、前記1組の配線にさまれた領域PHCは縦方向ラインを露光するためのマスク(実施例4におけるマスク4Cに相当)に含める。このとき、縦方向最小線幅ラインが前記PHCのライン末端部と対向するとき位相矛盾が生じる恐れがあるため、前記PHCは長手方向に最小線幅W分だけ縮めたものとすることが好ましい。
以下、一般的なパターン生成方法を図14を用いて説明する。まず、対象とする全領域を、図10同様チェッカーフラグ状にA1、A2に分割,横方向にH1,H2に分割、同様に縦方向にV1,V2に分割する。実施例4同様、対象パターンP6から、縦パターンPV、横パターンPH、接続ノードND、及び周辺ノードSRを抽出する。太幅配線が存在する場合であっても、実施例4同様縦横パターンは配線の結ぶ格子点の縦横座標値を比較することにより判断可能である。接続ノードND、又はNDと周辺ノードSRを加えPA6とし、PA6とA1又はA2の共通領域をとって、各々マスク6Aの位相0度開口部又は位相180度開口部とする(マスク6A生成過程は実施例4と同様なので図14では結果のみを示している)。次に、PH、又はPHから接続ノードの内適当な種類のものを差し引いてPH6とし、PH6とH1又はH2の共通領域をとって、各々マスク6Bの位相0度開口部又は位相180度開口部とする。さらに、配線最小線幅Wに対して2W以上3W未満の適当な値BIASを設定し、PVを前記BIAS分レッセンした後、(BIAS−2W)分ブローデンすると縦方向に走る太幅ラインの中心部に図形PVCが生成される。これを開口部としてマスク6Bに加える。位相については0度でも位相180度でも構わない。同様にして、PV、又はPVから接続ノードの内適当な種類のものを差し引いてPV6とし、PV6とV1又はV2の共通領域をとって、各々マスク6Cの位相0度開口部又は位相180度開口部とする。さらに、PHを前記BIAS分レッセンした後、(BIAS−2W)分ブローデンした図形PHCを生成し、これを開口部(位相は任意)としてマスク6Cに加える。各マスク上で、必要に応じて、各開口部の形状又は寸法を補正するのが好ましいのは実施例4同様である。又、前記ブローデン量は適宜調整してかまわない。
(実施例7)
これまで述べてきた実施例では、複雑な2次元的配線パターンを形成するために一般に3枚の周期型位相シフトマスクの多重露光が必要であった。これは、マスクコスト、スループット等の面から必ずしも好ましいことではなく、マスク枚数及び多重露光回数の削減が望まれる。
ここで、まず考えられるのが、縦横1次元位相シフトマスクパターンを同一マスクに共存させることである。しかしこの場合、位相0度(又は180度)の横パターンが位相180度(又は0度)の縦パターンと交差するか、又は逆に位相0度(又は180度)の縦パターンが位相180度(又は0度)の横パターンと交差すると、両方のパターン間が分断されてしまうという問題点がある。接続ノード用マスク上に分断個所を接続するためのパターンを設けることによりこれを接続してもよいが、分断個所は一般に接続ノードの存在する格子点上にはないので、位相矛盾なく接続ノードマスクパターンを生成することが困難になる。
そこで、本実施例では、縦横パターンを同時に形成するためにいわゆるハーフトーン型位相シフトマスクを採用する。さらにハーフトーン型位相シフトマスクの解像性能を向上するためにいわゆる変形照明法を併用する。ハーフトーン型位相シフトマスク、変形照明法については、例えば、Handbook of Microlithography,Micromachining,and Microfabrication,Vol.1:Microlithography(SPIE Press,1997,Bellingham)pp.71−82に論じられている。ハーフトーン型位相シフトマスクと変形照明法を組み合わせることにより、周期型位相シフトマスクには及ばないものの、従来露光法の解像限界をはるかに超えたピッチの周期パターンを形成することが可能である。しかしながら、解像度が向上するのはパターンの繰り返し方向のみであり、ライン端部や角部における解像度を向上することはできない。従って、ライン端部の解像性が重要な意味を持つロジックLSIのランダム配線パターンにこれをそのまま適用するのは困難である。本実施例ではこの問題を、接続ノード露光用の位相シフトマスクと多重露光を行うことにより解決するものであるといってもよい。
以下、本実施例によるパターン生成方法の一例を図20を用いて説明する。まず、実施例4同様にして、対象とするパターンPから接続ノードND及び周辺ノードSRを抽出し、これらを開口部にもつ2次元周期型位相シフトマスク7Aを生成した。但しここでは、接続ノードとしてライン端及び角部のみを抽出した。次に、パターンPの全てのライン端を最小線幅Wの半分W/2だけ縮めたパターンP’を生成、パターンP’を開口部とするハーフトーン位相シフトマスク7Bを生成した。ハーフトーン領域4の光強度透過率は6%、透過光の位相は前記開口部を通過した光の位相と180度ずれるように設定した。次に、まず前記2次元周期型位相シフトマスクをコヒーレンスファクターσ=0.3の照明条件で露光し、さらに同一レジスト膜に、前記ハーフトーン位相シフトマスクを輪帯照明条件(σ=0.4―0.8)で露光した。露光にはNA0.65のKrF露光装置を用いた。設計パターンは実施例4同様ライン幅0.15ミクロン、ライン周期0.3ミクロンの配線パターンである。図21に多重露光を行って得られた光強度分布を示す。本実施例により所望のパターンを形成することができた。
なお、本実施例の2次元周期型位相シフトマスク7Aを露光する代わりに、前記マスク7Aの位相シフタを除いた開口部のみを有する従来型のCrマスクを作成し、これを輪帯照明または四重極照明等の変形照明を用いて露光してもよい。さらに前記Crマスクの遮光部をマスク7B同様ハーフトーン領域に変えてハーフトーン位相シフトマスクとしてもよい。なお、変形照明条件は、与えられた配線ピッチに対して最大の光学コントラスト又は焦点深度が得られる様に最適することが好ましい。
(実施例8)
本実施例では本発明を配線層形成に適用することを前提として設計されたスタンダードセル論理LSIの一例と、その製造プロセスについて説明する。図15は、回路パターンの一例と、これを実現するためのマスクパターンである。簡単のため、スタンダードセルのうちNANDゲートセルのみに対しゲート、コンタクトホール、第1配線層に対し、所望の設計パターンと各々を形成するために用いたマスクパターンを示した。図15の各パターンは図を見やすくするために単純化されている。ゲートパターンGTはマスクMGT1とMGT2を多重露光することで形成される。コンタクトホールパターンCNTはマスクMCNT1により形成される。第1配線層パターンM1はマスクMM11、MM12、MM13の3枚のマスクの多重露光により形成される。
図15において、ゲートパターンGT、コンタクトパターンCNT、及び第1配線パターンM1の横方向ピッチは小さいほど好ましい。従来、コンタクトとゲートの合わせ確保のため、ゲート及び第1配線パターンの横方向ピッチはゲート長の3倍から4倍の範囲に設定されることが多かったが、近年、自己整合コンタクト(SAC)を用いることによりピッチをさらに縮小することが可能となりつつある。図15から分かるように、いずれのマスクにおいても横方向は光縮小投影露光法で達成可能な最高の解像度を実現する周期型位相シフトとなっている。従って、いずれの層においてもほぼ同様に前記解像度を達成することが可能となる。本実施例では、ゲート長は0.12ミクロン、横方向ピッチは0.3ミクロンとした。
次に、前記マスクを用いた半導体集積回路の製造工程について図を用いて簡単に説明する。図16は図15の線分S−Tに沿ってきったときのデバイスの断面を模式的に示したものである。なお、以下述べるのは主要工程の大まかな流れを示したもので、全ての詳細工程を網羅するものではない。
まず、Si基板表面71にSiN膜を形成した後、活性領域となるべき部分にレジストパターンを形成し、前記レジストパターンをマスクとして基板をエッチングして掘り込み、Si酸化膜埋め込んだ後、表面平坦化して素子分離72を形成した。次に、所定の領域に選択的にイオンを打ち込みウエルを形成した後、基板表面にゲート絶縁膜を形成し、さらにゲート材料膜73を堆積した(図16最上段)。前記ゲート材料膜上に反射防止膜及びポジ型レジスト膜を塗布し、KrFエキシマレーザ露光装置を用いて前記MGT1とMGT2の2枚のマスクを、各々基板上に形成された合わせマーク(図示せず)に位置合わせして前記レジスト膜へ多重露光した。所定の露光後熱処理及び現像を行ってレジストパターンを形成した後、前記レジストパターンをマスクとして前記ゲート材料膜をエッチングして、ゲート74を形成した(図16第2段)。次に、所定の熱処理、不純物導入、サイドウオールスペーサー75形成、ソース・ドレイン拡散領域76形成他を行い、さらに層間絶縁膜77を全面に形成してその表面を平坦化した後、再び、反射防止膜及びポジ型レジスト膜を塗布し、KrFエキシマレーザ露光装置を用いてマスクMCNT1を前記レジスト膜に露光した。所定の露光後熱処理及び現像を行ってレジストパターンを形成した後、前記パターンをマスクとして前記層間絶縁膜をエッチングしてコンタクトホール78を形成した(図16第3段)。次に前記コンタクトホールにタングステン79を埋め込んだ後表面を平坦化し、その上に酸化膜710を形成した。再び、反射防止膜及びポジ型レジスト膜を塗布し、KrFエキシマレーザ露光装置を用いて前記MM11、MM12、MM13の3枚のマスクを、各々基板上に形成された合わせマークに位置合わせして前記レジスト膜へ多重露光した。所定の露光後熱処理及び現像を行ってレジストパターンを形成した後、前記パターンをマスクとして前記酸化膜をエッチングして配線を形成すべき部分の酸化膜を除去し、配線形成用溝を形成した。さらに、バリアメタルと銅を堆積して前記溝に埋め込んだ後、表面を研磨、平坦化して第1配線パターン711を形成した(図16最下段)。引き続き、層間絶縁膜形成、平坦化、接続孔形成、接続孔金属埋め込み、平坦化、配線間絶縁膜形成、配線溝形成、配線材料金属埋め込み、平坦化の工程を繰り返すことにより、第2層配線を形成、この過程を繰り返して、多層配線システムを形成した。
図17に同一露光装置を用いた場合の本実施例による前記NANDセルの面積削減効果を示す。開口数0.6のKrFエキシマレーザ露光装置を用いた場合、本発明を用いない従来マスクによる製造方法では、配線ピッチは0.5ミクロンが限界となるのに対して、本発明では配線ピッチ0.3ミクロンか可能となり、面積縮小効果は明らかである。
なお、必要に応じてゲートパターンをエッチング時のサイドシフト等を活用して横方向に縮小することにより、さらにゲート長の短縮を行ってもよい。又、用いる露光装置やレジストプロセスを変更することにより、本設計を適当に拡大又は縮小してもかまわない。例えば、開口数を0.68に変更することにより主な設計寸法を1割程度、ArFエキシマレーザ露光装置を用いる事により同じく2割程度、各々縮小することが可能である。
(実施例9)
本実施例では、ゲートアレイ論理LSIに本発明を適用した例について述べる。ここでは、いわゆる拡散層、即ち実施例8における素子分離パターン及びゲートパターンの形成工程にセルプロジェクション方式の電子線描画法を用いた。電子線描画法の微細性を活用して設計ゲート長は0.07ミクロンとした。ゲートアレイの拡散層パターンは単純な基本セルパターンの周期的な繰り返しパターンなので、セルプロジェクション法によっても比較的現実的なスループットが得られた。配線層の形成工程に関しては実施例8と同様に行った。従って、配線ピッチは実施例7と同じく0.3ミクロンとした。
(実施例10)
本発明を、SRAMの第1配線層に適用した例について述べる。図18上段の設計パターンに対して、図18中段、下段に各々示したマスク9A、9Bを生成した。ここでは、まず実施例3に従い、ライン端とその近接ノードを抽出して第1の位相シフトマスク9Aを生成した。しかし、元の設計パターンからこれを差し引いた残りの部分を検討した結果、これを1枚の位相シフトマスク9Bで形成可能であることがわかった。従って、本実施例では2次元的なパターンであるにも関わらず、2枚マスク多重露光によりパターン形成可能である。
この様に、メモリーセルの様に種類の少ないパターンに対しては、ある程度人手でパターン分解することにより、マスク枚数低減等、パターン最適化をはかることができる。
(実施例11)
ここでは、本発明を、図19に模式的に示すようなインターフェースを含む様々な論理回路101やメモリ102、さらに前記回路ブロックの間でデータをやり取りするためのデータバス103を含むシステムLSI104に適用した例について述べる。この種のLSIでは、回路パターンの性格がブロック毎に異なるので、チップの全面に対して一律な方法によりパターン分解を行うのは好ましくない。例えば、複雑なかつ微細なランダム2次元パターンを有するのは、実質的にロジックゲート部分の第1配線層に限られており、その他のパターンは大部分1次元的である。従って、必要なロジックゲートパターン部分に対してのみ、実施例1から4で述べたような複雑なパターン分解を行えばよく、その他の領域は実施例5に述べたような2枚マスクへの分解で十分である。
具体的には、ロジックゲート部分では論理セル105配置及び自動配線の後、例えば当該部分の第1配線層106を例えば実施例1等に述べた方法により3枚マスクに分解する。スタンダードセル等においてはセル内部パターンをあらかじめ3枚マスクに分解しておけば、これを配置するだけでもよい。但し、セル境界部や侵入配線については必要に応じて別処理することが好ましい。ここで必要となるマスクパターン生成計算は全て図形演算で行われるので、自動的に行われるのみならず、階層処理対応図形演算ツールを用いることにより高速に処理可能である。第2配線層107、第3配線層108等については、その殆どは自動配置配線により生成される1次元パターンであり、実施例5に述べた方法によりパターンを2枚マスクに分解するのが適当である。
メモリ領域については実施例10に述べたようにパターンの種類が少なくかつセルの境界条件についても明確なため、あらかじめ人手により位相シフトパターンを設計することは困難でない。データバス部分については、必要に応じて従来の1次元位相シフト法を用いてもよい。
(実施例12)
本発明では、複数マスクを同一レジスト膜へ多重露光するので個々のマスクにより転写されたパターン間の合わせ誤差を最小限に抑える必要がある。これまで述べてきた実施例では、第1のマスクをウエハー上の合わせマークに合わせて露光した後、第2のマスクを再び前記合わせマークに合わせて露光した。この場合、第1マスクと第2マスクの間はいわゆる3層間合わせとなるが、各露光の間に何らのウエハープロセスを経ないので、全く同一の合わせマークを同一の露光装置で検出する。このため、原理的に合わせ誤差要因は装置の再現性誤差及び各マスク上のパターン位置精度で決まり、通常の層間合わせ精度よりは高い精度が得られた。なお、露光によるレジスト膜の収縮等を防ぐため、各マスク露光時にウエハー上の合わせマークを露光しないように、前記マークに対応するマスク上の領域を遮光しておくことが好ましい。
本実施例では、以下、露光シーケンス及びマスクの改良によって、さらに合わせ精度を向上した例について述べる。
まず、ウエハー上の合わせマークの検出再現性の限界から生じる誤差を除去するために、ウエハーをウエハーステージに固定したまま複数マスクを多重露光する様にした。始めに、基板ウエハーをウエハーステージ上のウエハー吸着台に固定した後、基板上の合わせマークを検出しその検出信号(ウエハーマーク信号)を記憶する。次に、前記ウエハーマーク信号と第1マスク上の合わせマークの検出信号を用いて、前記第1マスクと基板を位置合わせした後、第1マスクを露光する。次に、基板ウエハーをウエハー吸着台から取りはずさずに、前記ウエハーマーク信号と第2マスク上の合わせマークの検出信号を用いて、前記第2マスクと基板を位置合わせした後、前記第2マスクを露光する。必要に応じて前記操作を第3マスクに対して繰り返す。これにより、各マスクにより露光されたパターンの合わせ誤差要因は、マスク上の合わせマークの検出再現性の限界から生じる誤差とマスク上パターンの位置精度誤差のみとなった。
次に、さらにマスク上の合わせマークの検出再現性の限界から生じる誤差を取り除くために、前記第1マスク上のパターン(第1パターン)と第2マスク上のパターン(第2パターン)を1枚のマスク上にならべて配置するようにした。まず、マスク上の第2パターン領域を露光装置のマスクキングブレード機能を用いて遮光し、第1パターンのみをウエハー基板上の所定位置(通常複数位置)に露光する。次に、基板ウエハーをウエハー吸着台から取りはずさずに、第1パターン領域をマスクキングブレードで遮光して第2パターンのみをウエハー基板上に露光する。この際、前記各所定位置に対して、第1パターンを露光した位置より、ウエハー基板上でマスク上第1パターン原点と第2パターン原点間距離に相当するオフセット分だけウエハーステージを移動して露光を行った。但し、多重露光において両領域の原点は一致すべきものとする。必要に応じて前記操作を同一マスク上の第3パターン領域に対して繰り返す。又、前記オフセット分だけウエハーステージを移動するかわりに、マスク上第1パターン原点と第2パターン原点間距離に相当するオフセット分だけマスクステージをを移動してもよい。この場合前記マスキングブレードは必ずしも必要なく、各パターン領域は最大、露光装置の有効露光領域に一致しても構わない。但し、かなり大きいマスクとマスクステージが必要である。ステップアンドスキャン方式の露光装置では、ウエハー上の同一領域に対して、マスク上の異なる領域をスキャンすればよい。
マスク上におけるチップサイズが露光装置の有効露光領域の半分より小さい場合、さらに簡単化可能である。まず、基板上の所定位置に対して、第1パターン領域と第2パターン領域を一括露光する。次に、ウエハーステージをウエハー基板上マスク上第1パターン領域原点と第2パターン領域原点間距離に相当するオフセット分だけ移動して、再度第1パターン領域と第2パターン領域を一括露光する。これにより、第1回目の露光で転写された第2パターン領域に対して、第2回目の露光における第1露光領域が重ねられて転写された。この過程を繰り返すことによりマスクキングブレード機能を用いることなくウエハーの全面に第1パターン領域と第2パターン領域を多重露光することができる。第3のパターン領域を多重露光する場合には、第1、第2、第3の各パターン領域が全て露光装置の有効露光領域内に含まれ、かつ各領域の原点間の距離が一定になるように、マスク上に各領域を配置し、前記オフセットを前記領域原点間距離に設定すればよい。
以上述べた手順は、ステップアンドリピート方式の縮小投影露光装置のみならず、いわゆるステップアンドスキャン方式の縮小投影露光装置においても適用できる。
【図面の簡単な説明】
図1は、位相シフト法適用困難なパターンの一例を模式的に示した図、図2は、従来法によるマスクパターンを模式的に示した図、図3は、典型的な配線パターンの平面的特徴を説明するための模式図、図4は、本発明の一般的原理を示すための模式図、図5は、本発明の一般的原理を示すための模式図、図6は、本発明の一実施例による配線パターン形成用マスクパターンの生成方法を示す模式図、図7は、本発明の一実施例による配線形成工程を示す模式図、図8は、本発明の一実施例により形成された配線パターンの特性を示す図、図10は、本発明の別の実施例の原理を示すための模式図、図11は、本発明の別の実施例による配線パターン形成用マスクパターンの生成方法を示す模式図、図12は、本発明の別の実施例により形成された配線パターンの特性を示す図、図13は、本発明の別の実施例における配線パターンとこれを形成するためのマスクパターンを示す模式図、図14は、本発明の別の実施例による配線パターン形成用マスクパターンの生成方法を示す模式図、図15は、本発明の別の実施例における各種層のパターンとこれらを形成するためのマスクパターンを示す模式図、図16は、本発明の別の実施例による半導体装置の製造工程を示す模式図、図17は、本発明の別の実施例の効果を示す模式図、図18は、本発明の別の実施例における配線パターンとこれを形成するためのマスクパターンを示す模式図、図19は、本発明の別の実施例における典型的な半導体装置の全体構成を示す模式図、図20は、本発明の別の実施例による配線パターン形成用マスクパターンの生成方法を示す模式図、図21は、本発明の別の実施例により形成された配線パターンの特性を示す図である。

Claims (2)

  1. 長さ方向に直列となるように隣り合って配列された第1及び第2の線状パタンを、第1のマスクを含む複数のマスクを用いて基板上のレジスト膜に転写する工程を有する半導体装置の製造方法であって、
    前記転写する工程は前記第1のマスクを露光する工程を含み、
    前記第1のマスクは、第1から第4の開口部を有し、前記第1及び第2の開口部は前記第1の線状パタンの第1及び第2の端部に対応し、第3及び第4の開口部は前記第2の線状パタンの第3及び第4の端部に対応し、前記第2及び第3の端部は互いに隣り合って配置され、
    隣り合う前記第2及び第3の端部に対応する前記第2及び第3の開口部を通過した光の位相は互いに反転されていることを特徴とする半導体装置の製造方法。
  2. 前記転写する工程は第2のマスクを露光する工程を含み、
    前記第2のマスクは、前記第1の線状パタンの前記第1及び第2の開口部の間の第1領域に対応する第5の開口部と、前記第2の線状パタンの前記第3及び第4の開口部の間の第2領域に対応する第6の開口部とを有することを特徴とする請求項1記載の半導体装置の製造方法。
JP2000578701A 1998-10-23 1998-10-23 半導体装置の製造方法 Expired - Fee Related JP3819711B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1998/004810 WO2000025181A1 (fr) 1998-10-23 1998-10-23 Procede de fabrication de dispositif semi-conducteur et procede de formation de masque adapte associe

Publications (1)

Publication Number Publication Date
JP3819711B2 true JP3819711B2 (ja) 2006-09-13

Family

ID=14209267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000578701A Expired - Fee Related JP3819711B2 (ja) 1998-10-23 1998-10-23 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6518180B1 (ja)
JP (1) JP3819711B2 (ja)
KR (1) KR100699941B1 (ja)
WO (1) WO2000025181A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953126B2 (en) 2011-09-14 2018-04-24 Toshiba Memory Corporation Method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787271B2 (en) * 2000-07-05 2004-09-07 Numerical Technologies, Inc. Design and layout of phase shifting photolithographic masks
AU2001290937A1 (en) 2000-09-13 2002-04-02 Massachusetts Institute Of Technology Method of design and fabrication of integrated circuits using regular arrays and gratings
US6866971B2 (en) * 2000-09-26 2005-03-15 Synopsys, Inc. Full phase shifting mask in damascene process
DE10119145C1 (de) * 2001-04-19 2002-11-21 Infineon Technologies Ag Verfahren zum Feststellen und Beheben von Phasenkonflikten auf alternierenden Phasenmasken und Maskendesign zur Verwendung bei einem solchen Verfahren
US6553562B2 (en) * 2001-05-04 2003-04-22 Asml Masktools B.V. Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques
CN101726988B (zh) * 2001-06-08 2012-09-05 新思公司 相移光刻掩模的设计和布局
US6852471B2 (en) * 2001-06-08 2005-02-08 Numerical Technologies, Inc. Exposure control for phase shifting photolithographic masks
JP4177568B2 (ja) * 2001-07-10 2008-11-05 株式会社東芝 半導体デバイス
US7122281B2 (en) * 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
KR100468740B1 (ko) * 2002-06-22 2005-01-29 삼성전자주식회사 변형 조명을 제공하는 위상 격자 패턴 설계 방법 및 이를이용한 포토 마스크 제조 방법
US6821689B2 (en) * 2002-09-16 2004-11-23 Numerical Technologies Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature
JP4109944B2 (ja) * 2002-09-20 2008-07-02 キヤノン株式会社 固体撮像装置の製造方法
KR100956339B1 (ko) * 2003-02-25 2010-05-06 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
WO2004077162A1 (en) * 2003-02-27 2004-09-10 The University Of Hong Kong Multiple exposure method for circuit performance improvement
US20050112474A1 (en) * 2003-11-20 2005-05-26 Micronic Laser Systems Ab Method involving a mask or a reticle
KR100576832B1 (ko) 2004-11-05 2006-05-10 삼성전자주식회사 비대칭 패턴들을 위한 포토 공정의 수행방법들 및 그를이용한 반도체 장치의 형성방법들
KR100899359B1 (ko) * 2005-04-12 2009-05-27 에이에스엠엘 마스크툴즈 비.브이. 이중 노광 리소그래피를 수행하는 장치, 프로그램물 및방법
JP4828870B2 (ja) * 2005-06-09 2011-11-30 株式会社東芝 評価パタンの作成方法およびプログラム
US7829246B2 (en) * 2005-11-08 2010-11-09 Nec Electronics Corporation Method of forming pattern
US7493589B2 (en) * 2005-12-29 2009-02-17 Asml Masktools B.V. Method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process
JP4984703B2 (ja) * 2006-07-18 2012-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法
US7716627B1 (en) 2006-09-28 2010-05-11 Guada, Inc. Solution-dependent regularization method for quantizing continuous-tone lithography masks
JP4551913B2 (ja) 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
US7861196B2 (en) * 2008-01-31 2010-12-28 Cadence Design Systems, Inc. System and method for multi-exposure pattern decomposition
US7507506B1 (en) 2008-06-30 2009-03-24 International Business Machines Corporation Method and structure for creating a multilayer mask (MLM or MLR) using multiple write tools to minimize mask write and substrate costs
US8069423B2 (en) * 2008-08-11 2011-11-29 Cadence Design Systems, Inc. System and method for model based multi-patterning optimization
US8209656B1 (en) 2008-10-14 2012-06-26 Cadence Design Systems, Inc. Pattern decomposition method
US8473874B1 (en) 2011-08-22 2013-06-25 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8516402B1 (en) 2011-08-22 2013-08-20 Cadence Design Systems, Inc. Method and apparatus for automatically fixing double patterning loop violations
US8723341B2 (en) * 2011-12-21 2014-05-13 Nan Ya Technology Corporation Alignment mark and method of manufacturing the same
JP5665915B2 (ja) * 2012-06-05 2015-02-04 キヤノン株式会社 マスクデータ作成方法
US9117824B2 (en) 2013-09-20 2015-08-25 International Business Machines Corporation Embedded on-chip security
KR102185281B1 (ko) * 2014-01-09 2020-12-01 삼성전자 주식회사 자기 정렬 더블 패터닝 공정을 이용하여 반도체 소자의 패턴을 형성하는 방법
EP3588190A1 (en) * 2018-06-25 2020-01-01 ASML Netherlands B.V. Method for performing a manufacturing process and associated apparatuses

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2650962B2 (ja) 1988-05-11 1997-09-10 株式会社日立製作所 露光方法及び素子の形成方法並びに半導体素子の製造方法
US5362591A (en) * 1989-10-09 1994-11-08 Hitachi Ltd. Et Al. Mask having a phase shifter and method of manufacturing same
JPH05197126A (ja) 1992-01-20 1993-08-06 Oki Electric Ind Co Ltd ホトマスク及びこれを用いたパターン形成方法
JPH05204131A (ja) * 1992-01-29 1993-08-13 Oki Electric Ind Co Ltd ホトマスク及びこれを用いたパターン形成方法
JPH07226362A (ja) * 1994-02-10 1995-08-22 Ricoh Co Ltd フォトレジストパターン形成方法
US6008914A (en) * 1994-04-28 1999-12-28 Mitsubishi Denki Kabushiki Kaisha Laser transfer machining apparatus
US5472814A (en) 1994-11-17 1995-12-05 International Business Machines Corporation Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement
JPH08236428A (ja) 1995-03-01 1996-09-13 Nikon Corp 荷電粒子線露光方法及びそれに用いるマスク
JP2638561B2 (ja) 1995-05-10 1997-08-06 株式会社日立製作所 マスク形成方法
JPH1092714A (ja) 1996-09-11 1998-04-10 Mitsubishi Electric Corp 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953126B2 (en) 2011-09-14 2018-04-24 Toshiba Memory Corporation Method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20010106521A (ko) 2001-11-29
KR100699941B1 (ko) 2007-03-26
US6518180B1 (en) 2003-02-11
WO2000025181A1 (fr) 2000-05-04

Similar Documents

Publication Publication Date Title
JP3819711B2 (ja) 半導体装置の製造方法
US6660462B1 (en) Semiconductor device and method of producing the same
JP4009459B2 (ja) 半導体集積回路装置の製造方法及びマスクの作製方法
US6623895B2 (en) Hybrid phase-shift mask
JP5567248B2 (ja) ゲートパターンを形成するための二重露光二重レジスト層プロセス
US7691549B1 (en) Multiple exposure lithography technique and method
CN111128864A (zh) 设计布局的方法
CN106469235B (zh) 集成电路设计制造方法以及集成电路设计系统
KR100589041B1 (ko) 마스크 및 그 형성방법
KR100564171B1 (ko) 포토리소그래피 마스크 및 프로젝션 장치에서의 웨이퍼노출 방법
EP1752825A2 (en) Lithography Masks and Methods
TWI438824B (zh) Manufacturing method of semiconductor device
TWI722454B (zh) 改善臨界尺寸一致性的方法與系統
US8361335B2 (en) Methods for fabricating semiconductor devices
JP2002365783A (ja) マスクパターンの作成装置、高解像度マスクの作製装置及び作製方法、並びにレジストパターン形成方法
US8092958B2 (en) Mask and method for patterning a semiconductor wafer
JP2008261922A (ja) 多重露光技術用フォトマスクのパタンデータ作成方法
US20070281218A1 (en) Dummy Phase Shapes To Reduce Sensitivity Of Critical Gates To Regions Of High Pattern Density
US6168904B1 (en) Integrated circuit fabrication
US6981240B2 (en) Cutting patterns for full phase shifting masks
CN114967370B (zh) 一种基于骨架结构的亚分辨率散射条生成方法
JP2002182363A (ja) マスク及びパターン形成方法
Fukuda et al. 0.3-um pitch random interconnect patterning with node connection phase-shifting mask: experiments and simulations
JP3609819B2 (ja) パターン形成方法
CN118280996A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140623

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees