CN106469235B - 集成电路设计制造方法以及集成电路设计系统 - Google Patents

Abstract

本发明提供一集成电路设计制造方法以及集成电路设计系统。该集成电路设计制造方法包括：接收一集成电路版图文件；以及对集成电路版图文件执行一反式电子束技术工艺以产生一最终掩膜图案，其中反式电子束技术工艺使用一单一反式电子束技术模型以模拟一掩膜工艺以及晶圆工艺。

Description

集成电路设计制造方法以及集成电路设计系统

技术领域

本发明涉及一种掩膜产生方法；特别涉及一种半导体晶圆的掩膜产生方法。

背景技术

随着半导体对于尺寸缩小技术持续的进步下(例如32纳米、28纳米以及20纳米工艺以下)，集成电路设计也越来越困难。设计电路的效能严重地被各种电路图案的影像影响，例如参杂井、源极及漏极、栅极、通孔/接触垫以及其他电路特征。当先进电路设计具有包括鳍状主动区域的三维架构时，其更加深在适当的形状以及大小的要求下形成电路的困难度。为了在设计的图案转换为晶圆的过程中加强成像效果，光学邻近修正(opticalproximity correction，OPC)是不可缺少的。设计的图案被调整以产生在晶圆上的具有改善解析度的影像。然而，最终晶圆结果与各种工艺以及参数相关。光刻印刷的能力也受限于阻抗模糊(resist blur)、掩膜绕射(mask diffraction)、投影影像解析度(projectionimaging resolution)以及掩膜写入的电子束模糊(electron beam blur)。现今的方法在电路效能以及制造成本的限制下无法有效的提供优化的晶圆。

因此，需要可有效减少图案错误以及上述问题的电路设计以及掩膜制造。

发明内容

根据以下的详细说明并配合说明书附图做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。

在一实施例中，一种集成电路设计制造方法包括：接收一集成电路版图文件；以及对集成电路版图文件执行一反式电子束技术工艺(inverse beam technology process，IBT process)以产生一最终掩膜图案，其中反式电子束技术工艺使用一单一反式电子束技术模型对一掩膜工艺以及一晶圆工艺进行模拟，该反式电子束技术模型是由一函式P(x，y)＝Φ3(Φ2(Φ1(f(x，y))))所定义的，其中：P(x，y)定义一模拟晶片等值线；f(x，y)定义一电子束射图；Φ1定义用以模拟该掩膜工艺的一掩膜产生函数；Φ2定义用以在一光刻曝光工艺中模拟一半导体晶圆上的一掩膜的一影像的一晶圆影像函数；以及Φ3定义用以模拟该半导体晶圆上的一光致抗蚀剂涂布的特定的一晶圆图像函数。

在另一实施例中，一种集成电路设计制造方法包括：接收一集成电路版图文件；对集成电路版图文件执行一光学邻近修正工艺以产生一光学邻近修正后掩膜图；对光学邻近修正后掩膜图执行一掩膜邻近修正工艺以产生一邻近修正后掩膜图案；切割(fracturing)邻近修正后掩膜图案；根据邻近修正后掩膜图案辨别集成电路版图文件中的多个热点；以及对集成电路版图文件在热点中执行一反式电子束技术工艺以产生一最终掩膜图案，其中反式电子束技术工艺使用一单一反式电子束技术模型模拟一掩膜工艺以及一晶圆工艺，该反式电子束技术模型是由一函式P(x，y)＝Φ3(Φ2(Φ1(f(x，y))))所定义的，其中：P(x，y)定义一模拟晶片等值线；f(x，y)定义一电子束射图；Φ1定义用以模拟该掩膜工艺的一掩膜产生函数；Φ2定义用以在一光刻曝光工艺中模拟一半导体晶圆上的一掩膜的一影像的一晶圆影像函数；以及Φ3定义用以模拟该半导体晶圆上的一光致抗蚀剂涂布的特定的一晶圆图像函数。

在另一实施例中，一种集成电路设计系统包括一制造数据模块、一反式电子束技术建立器以及一反式电子束技术模块。制造数据模块用以自一掩膜工艺以及一晶圆工艺的过程中搜集制造数据。反式电子束技术建立器用以使用制造过程建立一反式电子束技术模型，其中反式电子束技术模型用以模拟掩膜工艺以及晶圆工艺，该反式电子束技术模型是由一函式P(x，y)＝Φ3(Φ2(Φ1(f(x，y))))所定义的，其中：P(x，y)定义一模拟晶片等值线；f(x，y)定义一电子束射图；Φ1定义用以模拟该掩膜工艺的一掩膜产生函数；Φ2定义用以在一光刻曝光工艺中模拟一半导体晶圆上的一掩膜的一影像的一晶圆影像函数；以及Φ3定义用以模拟该半导体晶圆上的一光致抗蚀剂涂布的特定的一晶圆图像函数。反式电子束技术模块用以根据一集成电路版图文件，使用反式电子束技术模型执行一反式电子束技术工艺以产生一最终掩膜图案。

附图说明

根据以下的详细说明并配合说明书附图做完整公开。应注意的是，根据本产业的一般作业，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。

图1为根据实施例所建构的一种制造集成电路的方法的流程图。

图2-3为根据实施例所建构的在各种设计阶段的一集成电路布局文件的示意图。

图4为根据本实施例所建构的一种建立反式电子束技术模型方法的流程图。

图5为根据实施例所建构用于图1以及图4所示的方法的一种系统的方块图。

图6为根据实施例所建构图5所示的系统的一种电子束写入器的示意图。

图7为根据实施例所建构的一种产生集成电路设计制造方法的流程图。

图8-13为根据实施例所建构在各种设计阶段的一种集成电路版图文件的主图形的示意图。

图14-17为根据实施例所建构在各种制造阶段的一种半导体晶圆的剖面图。

其中，附图标记说明：

120 集成电路版图文件

122、124、126、128 电路特征

122 主图形

132 最终晶圆图案

130 虚设特征

150 下线系统

152 集成电路设计者

154 最终晶圆图案模型

156 反式电子束技术模块

158 掩膜产生模块

160 反式电子束技术模型数据库

162 晶圆产生模块

164 切割模块

166 生产数据模块

168 反式电子束技术建立器

170 电子束写入器/电子束曝光系统

172 电子束源

174 电子束

176 掩膜

178 镜头

180 扫瞄器

182 平台

190 目标晶圆

192 期望掩膜图案

194 目标掩膜

196 掩膜图案

300 半导体晶圆

310 半导体基板

320 材料层

330 图案化光致抗蚀剂层

100、133、200 方法

102～112、114～118、202～212 步骤

具体实施方式

以下的公开内容提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。例如，若是本发明书叙述了一第一特征形成于一第二特征的上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下公开书不同范例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。

图1为根据实施例所构成的一种制造集成电路(IC)的方法100的流程图，特别用于集成电路设计以及掩膜制造。方法100通过自设计者接收一集成电路版图文件(或者集成电路设计图案)开始于步骤102。在一实施例中，设计者可为一IC设计公司(design house)。在另一实施例中，设计者为与一半导体制造厂商分离并且可根据集成电路版图文件制造集成电路产品的一设计团队。在实施例中，半导体制造厂商可制造光掩膜(photomask)及/或半导体晶圆。集成电路版图文件包括为了集成电路产品的规格所设计的设计电路图案的一个或者多个层(layer)。光掩膜指的是一图案化基板，用于一光刻工艺以图案化一半导体晶圆。在以下的说明中，光掩膜(photomask)、掩膜(mask)以及发光分划线(reticle)可被互换使用。

集成电路版图文件被表示在具有电路图案的信息的一个或者多个数据文件中。在一实施例中，集成电路版图文件是用现有技术中的图像数据系统(graphic data system(GDS或者GDSII))格式所表示的。在其他实施例中，集成电路版图文件可由其他适合的格式所表示，例如开放图稿系统交换标准(open artwork system interchange standard(OASIS或者OAS))。设计者基于要生产的产品的规格采用合适的设计过程，产生集成电路版图文件。设计过程可包括逻辑设计、物理设计及/或布局(place)与布线(route)。举例而言，集成电路版图文件的一部分包括用以形成于半导体基板(例如硅晶圆)及用以设置在半导体基板的各种金属层的各种集成电路的特征(IC features或者main features)，例如主动区、参杂井、源/漏极、栅极、通孔/接触垫及夹层互连(interlayer interconnection)的金属线以及焊垫的开口。集成电路版图文件可包括某些辅助特征，例如为了成像效果(imaging effect)、工艺改善(processing enhancement)及/或掩模编号(maskidentification information)的特征。

图2所示为根据实施例所构成的布局设计120的示意图。集成电路版图文件120包括多电路特征，例如电路特征122、124、126以及128。这些电路特征也可视为主图形(mainfeature)。集成电路版图文件120中的主图形构成集成电路产品的集成电路的一部分，并且用以形成或者定义半导体晶圆的一金属层。因此，集成电路版图文件120可用以定义集成电路产品的一图案层(pattern layer)。在实施例中，集成电路产品的图案层包括用以定义主动区、源/漏极、栅极、接触图形的图案。在一实施例中，集成电路版图文件120定义用以形成于半导体晶圆的介电材料层(dielectric material layer)的接触孔(contact hole)。

如图1所示，方法100可包括通过自集成电路版图文件120形成一最终晶圆图案的步骤104。在某些实施例中，步骤104包括在集成电路版图文件120中加入虚设特征以优化半导体制造。举例而言，集成电路版图文件120包括定义用以形成在一半导体晶圆上的各种主动区的图案。进一步而言，主动区是通过以下方式形成在半导体晶圆上：包括光刻图案以形成蚀刻阻挡层(etch mask)的工艺；在半导体晶圆中刻蚀形成沟槽；在沟槽(trench)中填入介电材料；以及在半导体晶圆上执行一化学机械研磨工艺(Chemical MechanicalPolishing，CMP)以形成浅槽隔离图形(shallow trench isolation feature，STIfeature)以定义被浅槽隔离图形环绕的主动区。其中，化学机械研磨工艺用以移除多余的介电材料，并且使得半导体晶圆的顶面(top surface)平坦。然而，化学机械研磨工艺亦可能造成凹陷和腐蚀的副作用。被加入集成电路版图文件的虚设特征是用以调整图案密度以减少化学机械研磨工艺的副作用，并且改善化学机械研磨工艺的结果。在另一实施例中，集成电路版图文件包括用以定义主动区的一图案。在集成电路版图文件植入虚设特征，使得采用在半导体晶圆上的一热退火工艺被改善(例如用热退火工艺(thermal annealingprocess)激活离子注入掺杂(the ion implanted dopant))并且减少或者完全移除热退火在各处的变异。在另一例子中，集成电路版图文件为用以定义在内连线结构(interconnection structure)中的金属线的图案。于集成电路版图文件的晶粒角落电路阻挡(die-corner-circuit-forbidden，DCCF)区中，加入虚设特征以释放晶片角落的压力。在某些其他例子中，步骤104可额外地或者替代性地包括加入的其他特征(例如掩膜辨识号码(例如，条码)、定位标记(alignment mark)及/或测试图案)至集成电路版图文件中适当的位置，例如，为了各种在制造的使用以及考量在边框区域(frame region)加入其他特征。另外，经由步骤104所产生的为最终晶圆图案。

在图3所示的实施例中，在集成电路版图文件120中加入虚设特征130以形成最终晶圆图案132。在本实施例中，加入虚设特征130是为了改变该处的图案密度使得各处的图案密度差异较小，以减少或者完全排除工艺差异以及其他不可预期的影响。

方法100包括步骤106用以对集成电路版图文件120执行反式电子束技术工艺(inverse beam technology process，IBT process)以产生最终掩膜图案。最终掩膜图案为要被形成于光掩膜上的图案，其中最终掩膜图案是使用于通过使用图案化光掩膜的光刻工艺以图案化一半导体晶圆。若执行到步骤104，反式电子束技术工艺则使用于最终晶圆图案上，以产生最终掩膜图案。

反式电子束技术工艺为一个模块化工艺(model based process)用以使用反式电子束技术模型(inverse beam technology model，IBT model)调整集成电路版图文件。反式电子束技术模型为单一数学模型(反式电子束技术模型)用以同时模拟一掩膜工艺以图案化光掩膜以及一晶圆工艺以图案化半导体晶圆。在本实施例中，掩膜工艺包括一电子束直接写入工艺(electron-beam direct writing process)用以图形化光掩膜。详细而言，晶圆工艺包括一光刻曝光工艺以在涂覆于半导体晶圆上的光致抗蚀剂层(photoresistlayer)上形成一曝光影像。光致抗蚀剂层为在光刻曝光工艺中对辐射能量敏感(例如，紫外线)的材料层，并且随着辐射能量产生化学变化。在本实施例中，晶圆工艺还包括随着光致抗蚀剂特性执行工艺。进一步而言，晶圆工艺包括在光刻曝光工艺中光致抗蚀剂的辐射诱发的反应(radiation-induced reaction)以及在显影工艺(developing process)中光致抗蚀剂的溶解，以形成一图案化光致抗蚀剂层。在某些实施例中，晶圆工艺还包括实施于半导体晶圆的一蚀刻工艺以使用图案化光致抗蚀剂层作为蚀刻阻挡层，以在半导体晶圆上形成一图案化材料层。在另一实施例中，晶圆工艺还包括实施于半导体晶圆的一离子注入工艺(ion implantation process)以使用图案化光致抗蚀剂层(patterned photoresistlayer)作为植入阻挡层(implantation mask)，以在半导体晶圆中形成掺杂特征。

光掩膜被使用掩膜数据(例如切割后掩膜布局(fractured mask layout))的掩膜工艺给图案化。由于掩膜工艺的各种制造过程因素(例如，电子束模糊(electron-beamblur))，真正形成在光掩膜上的掩膜图案会不同于原本的掩膜布局。

晶圆工艺图案化半导体晶圆以在半导体晶圆上形成一图案化材料层。在各实施例中，图案化材料层包括蚀刻材料层(例如蚀刻半导体层、蚀刻介电材料层或者蚀刻导电材料层)，或者替代性地包括掺杂半导体层(例如硅掺杂层)。如上所述，晶圆工艺包括光刻曝光工艺、显影工艺以及蚀刻工艺(或者离子注入工艺)。由于晶圆工艺中的各种制造因素(例如，光致抗蚀剂模糊(mask diffraction)、投影影像解析度(projection imagingresolution)、酸扩散(acid diffusion)及/或蚀刻偏置(etching bias)，实际上形成于半导体晶圆上的晶圆图案会与目标的晶圆图案不同，其中目标的晶圆图案即为最终晶圆图案或者集成电路版图文件。反式电子束技术模型模拟掩膜工艺以及晶圆工艺，以根据目标的晶圆图案预测实际上形成的晶圆图案，并且进行回馈以调整最终晶圆图案，使得实际上的晶圆图案更接近目标的晶圆图案。

反式电子束技术模型为单一的一模型用以模拟掩膜工艺以及晶圆工艺。反式电子束技术模型是基于掩膜工艺以及晶圆工艺的历史制造数据所建立的。反式电子束技术工艺为模型化工艺(model-based process)用以根据模拟结果并使用反式电子束技术模型，产生掩膜数据(例如，切割后掩膜布局)，使得模拟晶片等值线(simulated wafer contour)更接近最终晶圆图案或者将两者的差异降低于一预设允许范围。换言之，模拟晶片等值线符合目标晶圆。反式电子束技术工艺为使用最终晶圆图案作为输入并且产生最终掩膜数据为输出的一反复工艺(iterative process)。在该反复工艺中，掩膜数据被反复修正直到模拟晶片等值线符合目标晶圆为止。因此，所产生的掩膜数据可被使用于模拟最终掩膜图案。

以下为某些实施例的反式电子束技术模型的描述。在实施例中，最终掩膜图案通过一电子束写入工艺被转换为掩膜并且藉以定义电子束写入剂量图(e-beam writingdose map)。在下述的描述中，f(x，y)为二维函数用以定义电子束射图(electron-beamshot map)；函数Φ1用以定义用以模拟掩膜工艺的掩膜产生函数；并且掩膜图案(根据所模拟的掩膜工艺形成在掩膜上的掩膜等值线)是由掩膜图案m(x，y)所定义。因此，掩膜图案m(x，y)与电子束射图的关系为：

m(x，y)＝Φ1(f(x，y))................公式(1)

所投影的晶圆影像是由晶圆影像I(x，y)所定义的。晶圆影像函数Φ2在光刻曝光工艺中，模拟在晶圆上的掩膜的影像，其中光刻曝光工艺是用以使用掩膜图案化半导体晶圆。因此，在晶圆上所投影的晶圆影像I＝I(x，y)与掩膜图案的关系为：

I(x，y)＝Φ2(m(x，y)).................公式(2)

另外，晶圆图案P(x，y)定义模拟晶片等值线，其为在半导体晶圆上的光致抗蚀剂图案。晶圆图案亦与涂在半导体晶圆上的光致抗蚀剂层的表现有关，例如在光刻曝光工艺中光致抗蚀剂对于辐射能量的反应、在曝光后烘烤(post-exposure-baking)的表现以及在显影工艺中的溶解(dissolution)。在某些实施例中，晶圆图像函数Φ3亦可模拟光致抗蚀剂行为的特性。

在某些其他实施例中，晶圆图案P(x，y)定义模拟晶片等值线，其中模拟晶片等值线为在光致抗蚀剂图案通过蚀刻工艺被转换为材料层之后，在晶圆上的材料层的图案。在本实施例中，晶圆图案与光致抗蚀剂层的表现(behavior)以及蚀刻工艺相关，例如在光刻曝光工艺中光致抗蚀剂对辐射能量的反应、在曝光后烘烤(post-exposure-baking)的表现、在显影工艺中的溶解(dissolution)以及蚀刻工艺的蚀刻偏置(etching bias)。在另一实施例中，晶圆图像函数Φ3是用以模拟光致抗蚀剂表现的特性以及蚀刻工艺的特性。因此，在晶圆上的晶圆图案P(x，y)与所投影的晶圆影像的关系为：

P(x，y)＝Φ3(I(x，y))..................公式(3)

考虑所有上述公式(1)、(2)以及(3)的因素，晶圆图案P(x，y)可由电子束射图f(x，y)所决定为：

P(x，y)＝Φ3(Φ2(Φ1(f(x，y))))........公式(4)

公式(4)提供反式电子束技术模型，其中反式电子束技术模型为单一模型用以一起模拟掩膜工艺以及晶圆工艺。在步骤106中，反式电子束技术工艺通过使用单一反式电子束技术模型进行模拟，以直接将掩膜数据关系于晶圆图案。在反式电子束技术工艺中，掩膜资料f(x，y)是藉由最小化模拟后之晶圆图案P(x，y)以及在步骤104中经由反复工艺所决定的最终目标晶圆的差异所决定的，可被表示为：

其中，函数T为所需的目标晶圆。最小化处理也是优化。当差异被最小化时，掩膜数据则由于最终的结果(晶圆图案)符合所需的目标晶圆而被优化。在某些实施例中，目标晶T是直接对应输入GDS布局，输入GDS布局是在步骤104中定义的。在其他实施例中，目标晶圆的定义可不同。

在反式电子束技术工艺中，最小化处理可使用一适当的成本函数以有效地将差异最小化。在某些实施例中，成本函数是根据边缘位置误差(edge placement error，EPE)所决定的，并且反式电子束技术工艺变成下列的优化工艺：

其中，边缘布置错误函数EPE确认已模拟的晶圆图案P以及目标晶圆T在边缘的位置上的差异，其细节稍后说明。在某些实施例中，成本函数是根据区域差异所定义的，并且反式电子束技术工艺变成下述优化工艺：

其中，指标k表示k^th区域或者多边形(polygon)，假使图案(P或者T)包括多特征或者多多边形，如图3所示。总和(summation)是覆盖所有区域。

在某些实施例中，反式电子束技术模型可通过假定掩膜工艺的模拟被标示在一公式中，如下所示：

其中，函数Si表示掩膜图案以及可包括剂量(does)和形状信息。G(x，y)为格林函数用以表示相关于在掩膜布局上的一点特征的掩膜产生表现。运算子

代表卷积(convolution)。临界值用于等值线提取(contour extraction)。在本实施例中，反式电子束技术模型以及所相应的反式电子束技术工艺可表示为：

在某些实施例中，反式电子束技术模型是由公式(4)或者公式(9)所定义。反式电子束技术工艺为使用一成本函数之一反复工艺，例如公式(6)、公式(7)或者公式(7)。

回到方法100，在步骤106中执行反式电子束技术工艺，以从最终晶圆图案P(x，y)由单一反式电子束技术模型以及单一优化工艺产生电子束射图。上述途径的优点包括根据各种实施例减少错误，其中上述错误为实际晶圆图案与预期的晶圆图案的差异，预期的晶圆图案为步骤104中所定义的最终晶圆图案。在目前的方法中是采用两个分开模拟模型(掩膜模拟模型以及晶圆模拟模型)来分别模拟掩膜工艺以及晶圆工艺。电子束射图是从最终晶圆图案经由相应于两个模拟模型的两个反复工艺所获得的。其相应的错误包括与掩膜模拟模型相关的错误以及与晶圆模拟模型相关的错误。另外，与掩膜模拟模型相关的错误包括相应的优化错误以及模型错误。相似地，关于晶圆模拟模型的错误包括相应的优化错误以及模型错误。模型错误为关于模型本身的错误，由于模型本身通常就不完美。甚至已完成优化并且将差异最小化至零，模拟后图案也不会完全符合实际的图案。优化错误为来自优化过程的错误。模拟后图案以及实际图案的差异也被缩小至可被接收的范围。由于各种因素优化通常不会完全符合实际图案到没有差异，因素包括例如模拟时间以及效率的损失(cost)。通过执行反式电子束技术工艺，总错误Errtotal仅包括反式电子束技术模型的模型错误ErrIBT，model以及优化错误ErrIBT，optimization，如下所示：

Err_total＝Err_IBT,model+Err_{IBT,optimization}

相应的标准差如下：

参考图1，方法100更可包括准备掩膜数据的步骤108，例如切割后掩膜图案以及产生相应的电子束射图。在某些实施例中，步骤108包括准备掩膜数据，以产生电子束射图。准备掩膜数据包括切割后掩膜图案为多个多边形(polygon)或者其他适合的形状，并且在某些实施例中还包括为每个多边形定义剂量(dose)。当自步骤106所获得的最终掩膜数据已被定义在电子束射图中时，则可略过步骤108。

继续参考图1，方法100亦可包括用以产生掩膜的步骤110。在本实施例中，一电子束或者各种电子种的机制被用来基于电子束射图，在掩膜上形成图案。掩膜可被设计于各种合适的技术中。在一实施例中，掩膜被设计为二元图案(binary pattern)。在本实施例中，掩膜图案包括不多透明区域以及多透明区域。辐射束(例如紫外线束)用以曝光影像敏感材料层(image sensitive material layer)，例如涂覆在晶圆上的光致抗蚀剂(such asphotoresist)。辐射束被不透明区域阻挡并且经由透明区域传送到影像敏感材料层上。在一实施例中，二元掩膜包括一透明基板(例如，溶融石英(fused quartz))以及涂覆在掩膜的不透明区域的一不透明材料(例如，铬)。在另一实施例中，掩膜被设计为具有相位移特性(phase shift)。在相位移掩膜(phase shift mask，PSM)中，形成在掩膜上的图案的各种特性具有适当的相差(phase difference)以加强影像品质与解析度。在各种实施例中，相位移掩膜可为本领域熟知的衰减式相位移光掩膜(attenuated phase shift mask)或者交替式相位移掩膜(alternating phase shift mask)。在某些其他实施例中，掩膜为具有反射图案的超紫外线(extreme ultraviolet，EUV)掩膜。在一例子中，超紫外线掩膜包括具有适当材料的一基板，例如一低热膨胀材料(low thermal expansion material，LTEM)。在实施例中，低热膨胀材料包括溶融石英、二氧化钛掺杂二氧化硅或者其他合适的低温膨胀材料。超紫外线掩膜包括沈积于基板上的一多反射层(reflective multiple layer，ML)。多反射层包括多薄膜对(film pairs)，例如钼硅薄膜对(molybdenum-silicon(Mo/Si)filmpairs)(例如，在每一薄膜对具有一层钼在其的上或者的下的一层硅)。除此之外，多反射层亦可包括钼铍薄膜层(molybdenum-beryllium，Mo/Be)或者其他可高度反射超紫外线的合适的材料。超紫外线掩膜可还包括设置在多反射层上作为保护的一覆盖层(cappinglayer)，例如钌(ruthenium，Ru)。超紫外线掩膜还包括覆盖于多反射层上的一吸收层(absorption layer)，例如钽氮化硼层(tantalum boron nitride，TaBN)。吸收层被图像化以定义集成电路的一个层。除此之外，另一反射层可覆盖于多反射层上并且被图像化以定义集成电路的一个层，以形成一超紫外线相位移掩膜。

在掩膜工艺中，对电子束敏感的一阻抗层被涂在掩膜上，使用电子束光刻系统中的电子束，根据电子束射图，对阻抗层进行曝光。阻抗层更被开发用以形成图案化阻抗层(patterned resist layer)。蚀刻工艺更用以经由图案化阻抗层的开口实施在材料层上(例如，吸收层(absorption layer))以将在图案化阻抗层中定义的图案转印至材料层。随后通过湿式剥离(wet stripping)及/或离子灰化(plasma ashing)移除阻抗层。

在其他工艺步骤可依照掩膜的数据进行。在实施例中，方法100包括用以产生晶圆的步骤112。半导体晶圆是使用通过上述的方法所形成的一个掩膜或者一组掩膜制造的。半导体晶圆包括一硅基板或者其他合适的基板以及其上的材料层。其他合适的基板可替代地由其他合适的基本半导体(elementary semiconductor)所制成，例如钻石或者锗(germanium)；或者由合适的化合物半导体，如碳化硅，砷化铟，和磷化铟所制成；再或者由合适的合金半导体，如硅锗，碳化硅，砷化镓，磷化镓或磷化铟所制成。

半导体晶圆亦可包括各种掺杂区、介电特性以及多层互连(或形成在随后的制造步骤)。晶圆工艺包括一光刻图案工艺。在某些实施例中，光刻图案工艺包括光阻涂布(photoresist coating)、光刻曝光工艺、曝光后烘烤(post-exposure baking，PEB)以及显像(developing)。光刻图案工艺在半导体晶圆上形成一图案化光致抗蚀剂层。特别地，光刻曝光工艺是设置在使用掩膜的一光刻系统中。晶圆工艺还包括其他步骤以转换在图案化光致抗蚀剂层中所定义的图案至半导体晶圆中的下层材料层(underlying materiallayer)。在一实施例中，晶圆工艺包括一离子注入工艺以使用图案化光致抗蚀剂层作为一植入阻挡层在半导体晶圆中形成各种掺杂区域。在另一实施例中，晶圆工艺包括一蚀刻工艺以在半导体晶圆上使用图案化光致抗蚀剂层作为蚀刻阻挡层对下层材料层(例如，介电材料层、一半导体材料层或者一导电材料层)进行蚀刻。在不超出本发明精神的其他实施例以及修正亦为本发明的范畴。

图4为依照实施例所构成的反式电子束技术模型的方法113的流程图。方法113包括搜集掩膜工艺以及晶圆工艺的历史数据的步骤114。在某些实施例中，掩膜工艺的历史数据包括电子束写入的数据以及蚀刻工艺的数据，其是使用于图案化掩膜。进一步而言，数据可搜集自相应的电子束光刻工具以及蚀刻工具。在某些实施例中，晶圆工艺的历史数据包括光刻图案工艺的数据以及离子注入工艺(或者蚀刻工艺)的数据，其用以使用在图案化半导体晶圆。更进一步而言，数据可搜集自相应的光刻工具以及离子注入工具(或蚀刻工具)。数据亦可搜集自光致抗蚀剂的特性。

方法113还包括用以使用掩膜工艺以及晶圆工艺的历史数据建立一反式电子束技术模型的步骤116。在步骤116中，一适当的过程可被用以有效地建立反式电子束技术模型。在某些实施例中，反式电子束技术模型是经由以下过程所建立的：建构可一起模拟掩膜工艺以及晶圆工艺的一单一数学模型(single mathematical model)；使用历史数据决定数学模型中的系数或者其他参数(例如，使用最小二乘拟合(least square fit))。单一数学模型是根据各种输入所建构，例如掩膜工艺以及晶圆工艺的理论分析、经验公式(empirical formula)以及工程师输入。

方法113亦可包括步骤118以维持反式电子束技术模型。由于包括反式电子束技术模型模拟掩膜工艺以及晶圆工艺，所以反式电子束技术模型与两个工艺以及所相应的工具(电子束写入、光刻曝光工具、蚀刻工具等等)皆相关。掩膜工艺以及晶圆工艺可能经由各种因素随着时间改变，例如化学周期或者化学单位(chemical batches)的特性。相应的工具亦可随着时间偏移，例如设定的改变或者时间之间的校正。在步骤118中，生产数据持续地自掩膜工艺以及晶圆工艺中被搜集。在相似于步骤116的方式中，伴随先前搜集的历史数据的新的生产数据或者单纯的新的生产数据皆可用来决定(调整)反式电子束技术模型的系数以捕捉掩膜工艺以及晶圆工艺的偏移(shifting)。步骤118可以特定的频率实施或者当被告知偏移时被触发，例如统计过程控制图(statistical process control charts)。

图5所示为根据实施例而建构为了生产掩膜而产生的下线数据(tape-out data)的下线系统150。下线系统150包括硬件以及软件的整合以执行各种动作来为了电子束写入产生下线。在一实施例中，下线系统150是被设计来执行各种在图1所示的方法100中的操作。在另一实施例中，下线系统150可操作以执行图4所示的方法113的步骤。

下线系统150自集成电路设计者152接收一集成电路版图文件(例如，图2所示的集成电路版图文件120)以作为输入。下线系统150可包括一最终晶圆图案(FWP)模型154被设计为用以执行根据集成电路版图文件产生最终晶圆图案的步骤104。

下线系统150包括一反式电子束技术模块156(inverse beam technologymodule，IBT module)被设计为用以执行步骤106。在本实施例中，反式电子束技术模块156耦接至最终晶圆图案模型154并且可操作来执行反式电子束技术工艺以产生掩膜数据或者电子束射图，掩膜数据或者电子束射图用以作为掩膜产生模块158的输出以通过掩膜工艺根据掩膜数据产生掩膜。反式电子束技术模块156更用以耦接至一反式电子束技术模型数据库160，反式电子束技术模型数据库160被设计为用以维持一个或者多个反式电子束技术模型。

在某些实施例中，掩膜产生模块158包括一电子束写入器，更可包括其他掩膜产生装置，例如蚀刻工具。掩膜产生模块158根据掩膜数据或者电子束射图在掩膜上形成一图案层。因此，所形成的掩膜更用以传送至晶圆产生模块162。晶圆产生模块162使用掩膜图案化一个或者多个半导体晶圆。晶圆产生模块162包括一光刻曝光工具，例如一超紫外线扫瞄器(EUV scanner)。在某些实施例中，晶圆产生模块162亦可包括用以转换光致抗蚀剂图案至半导体晶圆上的下层材料层的一蚀刻工具。

下线系统150更可包括一切割模块164耦接于反式电子束技术模块156以及掩膜产生模块158之间，用以切割掩膜或者产生电子束射图。切割模块是设计用以將切割在掩膜数据中的图案切割为多多边形。在某些实施例中，每一多边形相应于一个曝光剂量(多边形曝光剂量)。对掩膜数据所进行的切割工艺可实施于一基本规则模式(rule-based mode)。切割模块164包括各种切割工艺的规则或者可与具有各种规则的数据库耦接。另一可取代的方式中，反式电子束技术模块156可产生可直接被电子束写入器使用的电子束射图。在本实施例中，切割模块164可被移除。

下线系统150更可包括一生产数据(MD)模块166，生产数据模块166被设计为用以自与掩膜产生模块158相关的掩膜工艺以及自相关于晶圆产生模块162的晶圆工艺，搜集、储存以及维持历史数据。生产数据模块166更可包括多函数以对所搜集的生产数据进行分析。在某些实施例中，所进行的分析包括过滤掉某些低品质的生产数据(例如不可靠的数据)以及巩固(consolidate)生产数据(例如维持在平均)。在实施例中，所搜集的生产数据包括电子束模糊、光致抗蚀剂特性数据(例如显像后的CD)、蚀刻偏置(例如蚀刻后的CD)等等。

下线系统150还包括一反式电子束技术建立器168(IBT builder)被设计用以建立一个或者多个反式电子束技术模型。反式电子束技术建立器168可执行方法113中的各种步骤，例如步骤116以及118。特别的是，反式电子束技术建立器168另外可根据新搜集的生产数据维持反式电子束技术模型，使得反式电子束技术模型被调整以自掩膜工艺以及晶圆工艺中捕捉偏移。

如上所述，掩膜产生模块158被设计为用以执行掩膜工艺。掩膜产生模块158可包括各种工具以执行各个工艺。在目前的实施例中，掩膜产生模块158包括一电子束写入器或者其他种电子束曝光系统。图6所示为根据实施例建构的一电子束写入器170。电子束写入器170包括一电子束源172用以提供一个或者多个电子束。在一实施例中，电子束源172为具有产生电子机制的一电子枪，例如热电子发射器(thermal electron emission)。在一特定的实施例中，电子枪包括用以设计偏压热电子发射的一钨丝(或者其他合适的材料)。图6公开自源朝向要被图案化的掩膜176的入射电子束的一电子束174。如上所述，掩膜可为一二元掩膜、相位移掩膜或者反射掩膜。在某些实施例中，掩膜包括需备图案化的一吸收材料层。

电子束写入器/电子束曝光系统170包括一个或者多个镜头178以为了影像效果自电子束源172影响入射电子束174。在一实施例中，镜头178包括一聚光器并且还包括适当配置的一物镜。各种镜头(例如磁铁(magnets))之是设计是为了成像效果，并且提供作用力给电子。

电子束写入器/电子束曝光系统170可包括一扫瞄器180以使电子束174方向偏移以在特定模式下对掩膜176的特定的区域进行扫描，例如向量模式(vector mode)或者光栅模式(raster mode)。扫瞄器180可操作以将电子束174指向位于一平台(stage)182上掩膜176。在一实施例中，扫描器180可包括一个或者多个线圈(coils)以在两个正交方向上偏转电子束174，使得电子束扫描整个掩膜176的表面。另外，掩膜176被对电子束敏感的一阻抗层(resist layer)涂覆。

虽然本发明已所公开了上述各种的实施例。不脱离本发明的公开精神的其他实施例亦可为本发明的范畴。举例而言，光刻图案的辐射能替换为离子束(ion beam)。在本实施例中，各种更正后的剂量为离子束的曝光剂量。在另一实施例中，下线系统150可为单独的实体或者分别分布于不同的实体中，例如一设计/实验室设备或者在线系统。在目前的实施例中，下线系统150连接至一网络，例如网际网络或者内部网络(intranet)。在另一实施例中，电子束写入器/电子束曝光系统170可包括为了光刻曝光的一数字图案产生器以动态产生一电子束图案以及以扫描阻抗层。

图7为根据实施例所构成的产生掩膜特别是产生掩膜图案的方法200的流程图。方法200可实施于下线系统150。然而，方法200包括在第一过程中产生掩膜图案；辨识多热点(hot spot)；以及在不同于第一过程的第二过程中产生掩膜图案的相应部分。特别地是，第二过程包括对热点执行反式电子束技术工艺。在方法200中的某些步骤相似于方法100中相应的步骤，故细节不在此重复说明。

方法200开始于步骤102以接收集成电路版图文件。集成电路版图文件包括为了集成电路产品设计以及基于集成电路产品的规格设计的电路图案的一个或者多个层。集成电路版图文件是由具有电路图案的一个或者多个数据文件以适当的格式所表示的，例如GDS或者OAS。方法200开始于集成电路版图文件，以根据集成电路版图文件产生掩膜数据以及行程半导体晶圆。掩膜数据可用以形成掩膜，并且掩膜是用以在光刻图案工艺中制造半导体晶圆。

在某些实施例中，第一过程可消耗较少的时间，但对于某些部分不具有效果，该些没有效果的部分称为热点。在本实施例中，掩膜图案的大部分是由第一过程所产生的，并且第二过程实施于热点。如上所述，集成电路版图文件包括多主图形。如本案的图示所示，只有一个特征是在后续的图中所提供的，例如图2所示的集成电路版图文件120。

方法200更可包括一步骤104用以形成自集成电路版图文件120形成一最终晶圆图案。在某些实施例中，步骤104包括在集成电路版图文件120中加入虚设特征以优化半导体工艺，例如一化学机械研磨工艺或者一热退火处理。在某些实施例中，虚设特征被加入在集成电路版图文件中的晶粒角落电路阻挡区(die-corner-circuit-forbidden region)，以释放晶片角落压力。在某些其他实施例中，步骤104可额外地或者替换地包括加入其他特征，例如一条码、定位标记至集成电路版图文件中适当的位置，例如，为了各种在制造的使用以及考量在边框区域(frame region)加入其他特征。经由执行步骤104所产生的为最终晶圆图案。换言之，步骤104的输出为最终晶圆图案。在所示的一实施例中，虚设特征130被安插入集成电路版图文件120中，故可形成如图3所示的一最终晶圆图案132。在目前的实施例中，虚设特征130被加入以改变本地图案密度，使得各处的图案密度差异较小，以减少或者完全排除工艺差异以及其他不可预期的影响。

在以下的说明中，图8所示的主图形122仅为本发明所公开的各种实施例的一个示范性例子，主图形122为一矩形用以定义用以形成于一半导体基板上的一接触孔(contacthole)。在其他实施例中，主图形122可包括一多边形(或者梯形)或者其他合适的形状。

在随后的模拟中，模拟后的等值线与一目标晶圆进行比较以判断两者的差异。在某些实施例中，主图形122的原本的掩膜布局是作为目标晶圆。然而，为了较佳的反复模拟收敛而不降低晶圆图案的准确度，目标晶圆亦可为其他不同的选择，例如图9的一目标晶圆190。在反复模拟的过程中，模拟后的等值线与目标晶圆被重复进行比较以判断其两者的差异。

请参考图7，方法200包括一步骤202用以对最终目标晶圆190(或者当步骤104被略过时则对集成电路版图文件120)执行一光学邻近修正(optical proximity correction，OPC)工艺。光学邻近修正工艺是用以通过修改集成电路版图文件修正影像错误。光学邻近修正工艺产生掩膜图案，使得所产生的掩膜图案可在半导体晶圆上在可容忍的与目标晶圆的差异下，形成的晶圆图案。光学邻近修正工艺可为模型基础的光学邻近修正(model-based OPC)，规则基础的光学邻近修正(rule-based OPC)，表格基础的光学邻近修正(table-based OPC)或者上述三者的组合。

光学邻近修正包括主图形的边缘移动以及在掩膜数据中加入多辅助特征(assistfeature)。在各种实施例中，主图形的大小被重新调整、重新定位及/或重新定义形状。在另一实施例中，各种辅助特征(例如散射条纹(scattering bar))被加入掩膜数据中。在另一实施例中，锤形(Hammerhead)或者角块(Serifs)被加入掩膜数据中。辅助特征可被放置于离主图形(例如散射条纹(scattering bars))一距离的位置。

在另一实施例中，光学邻近修正工艺的实施例包括考虑对环境的影响，例如近似主图形122的那些特征。环境的影响包括蚀刻载入效果(etching loading effect)、光刻图案化的载入效果或者化学机械研磨工艺(Chemical-Mechanical Polishing，CMP)的图案密度。模型卷积(modelconvolution)可在光学邻近修正工艺中可虑这些环境的影响。在一实施例中，环境诱导的角落圆化临界值(environment-induced-corner-rounding criticallevel)可由模型卷积所定义并且与模型基础光学邻近修正工艺整合。在某些实施例中，光学邻近修正工艺模拟包括光刻曝光工艺的影像效果晶圆工艺、在光刻曝光中光致抗蚀剂层对光辐射的反应以及在显影工艺中光致抗蚀剂层对显影液(developing solution)的反应，及/或一蚀刻工艺自半导体基板的光致抗蚀剂层到下层材料的图案的转换。

在某些实施例中，光学邻近修正工艺为模型基础(model-based)。光学邻近修正模型模拟光刻曝光工艺的影像效果以应用到半导体晶圆。在光学邻近修正模型基础工艺中，通过上述的描述的方式(加入辅助特征、重新定义大小、重新定位及/或重新塑形)调整主图形，并且光学邻近修正模型对修改后的掩膜数据进行模拟以产生一模拟晶片等值线。模拟后等值线更用以与目标晶圆进行比较以评估修改后的掩膜数据是否可被接受。上述评估的动作是经由一适当的过程所执行的，例如边缘位置误差或者区域差异。在一特定实施例中，各目标点(target points)被分配到目标晶圆。当多模拟晶片等值线与目标点的距离皆在一可容忍的范围内，修正后的掩膜数据则为可接受的。因此，修正后的掩膜数据可成为我们期望的掩膜图案(亦称为光学邻近修正后掩膜图)。当期望掩膜图案形成于掩膜上，相应的晶圆图案则基本上相似于最终目标晶圆，或者相应的晶圆图案与最终目标晶圆的差异会小于一可接受的范围。图11所示为某些实施例中由步骤202所产生的主图形122的一期望掩膜图案192。相应的目标掩膜可为期望掩膜图案期望掩膜图案192或者为了较佳的反复模拟收敛而不降低晶圆图案的准确度的另一不同的图案，例如图12所示的目标掩膜194。在反复模拟中，模拟后的掩膜等值线与目标掩膜进行比较并且决定其两者的差异。

在某些实施例中，步骤202包括一逆光刻技术工艺(inverse lithographytechnology process，ILT process)。逆光刻技术工艺使用一逆光刻技术模型以模拟光刻曝光工艺，但逆光刻技术模型具有一晶圆图案作为输入并且一晶圆图案作为输出。因此，逆光刻技术工艺会直接根据晶圆图案(例如最终目标晶圆)产生一掩膜图案。

方法200接着进行至步骤204以执行一掩膜邻近修正(mask proximitycorrection process，MPC process)。掩膜邻近修正工艺使用通过步骤202产生的期望掩膜图案(或者目标掩膜)为输入，并且产生一掩膜数据(亦称为掩膜邻近修正后掩膜数据(MPCed mask data)或者邻近修正后掩膜图案)以作为输出。掩膜邻近修正工艺包括一掩膜邻近修正模型用以模拟掩膜工艺(例如用以图案化掩膜的电子束光刻工艺)。在掩膜邻近修正工艺中，用以写入掩膜的图案更用以为了关于掩膜产生(例如图案化掩膜的电子束)的任何影像效果作为补偿(compensate)。在掩膜邻近修正工艺中，掩膜图案(或者掩膜数据)被修正，使得实际形成于掩膜上的掩膜图案近似于期望掩膜图案。特别地，当上述所产生的掩膜数据成像在掩膜上，模拟后的掩膜等值线则会近似于期望掩膜图案。图13所示为某些实施例中由光学邻近修正后掩膜图192所产生的邻近修正后掩膜图案196。

方法200进行至步骤206以切割掩膜图案。步骤206使用由步骤204所产生的邻近修正后掩膜图案作为输入以产生一切割后掩膜图案以作为输出。步骤206与方法100的步骤106相似。

方法200可接着进行步骤208以执行对邻近修正后掩膜图案进行一验证工艺。在某些实施例中，验证工艺包括对邻近修正后掩膜图案120进行掩膜规则检查(mask rulecheck，MRC)。在步骤208中，掩膜图案(例如，邻近修正后掩膜图案196)经由一个或者多个掩膜规则检验并且据以修正。在一实施例中，各种掩膜规则是由掩膜制造中所提取的。各种掩膜产生数据被掩膜制造搜集至掩膜图案应该遵循的一组规则中。在一实施例中，掩膜规则检查被应用于各种掩膜图案196的区段(segments)或者部分(portions)中。无法符合掩膜规则的一个或者多个区段或者部分会根据相应的掩膜规则被修正。在某些实施例中，验证工艺包括晶圆图案验证。

继续参考图7，方法200进行至步骤210以辨认掩膜图案(例如掩膜邻近修正后图案206或者在步骤206以及208中被修正后的掩膜图案)的热点。在步骤210中，掩膜图案中没有产生预期特征或者没有符合一个或多个标准的部分被辨识为热点，例如没有通过掩膜规则检查的部分。步骤210可实施在适当的过程中。在某些实施例中，邻近修正后掩膜图案被掩膜规则检查所检验以辨识热点。进一步的实施例中，步骤208以及210可实施于被设计为用以检查以及修正掩膜图案的每一部分的过程。掩膜图案通过掩膜规则检查的部分则成为最终掩膜图案中相应的部分。掩膜图案的其他未通过掩膜规则检查的部分或者没有经由适合的方式修正以通过掩膜规则检查的部分则被定义为热点。当掩膜图案没有通过晶圆列印检查(wafer printing check)时，掩膜图案也可被定义为热点。热点更用以在随后的步骤中被修正以产生最终掩膜图案。

方法200进行至步骤212以执行一反式电子束技术工艺以产生掩膜图案。然而，在步骤212中，反式电子束技术工艺没有被应用于掩膜图案中的所有部分，其仅被应用于掩膜图案中的热点。因此，掩膜图案中的热点更用以在反式电子束技术工艺中被修正。修正后的热点通过电子束技术工艺与形成最终掩膜图案的邻近修正后掩膜图案的部分相加。在某些实施例中，反式电子束技术工艺相较于图1所示的方法100更有效，但其可能需要花费更久的计算时间。方法200采用一种混和方法，即最终掩膜图案部分地由使用分离光学邻近修正模型以及掩膜邻近修正模型(例如上述的步骤202以及204)的一工艺所产生。仅有被辨识为热点的部分要进一步进行修正以通过反式电子束技术工艺产生最终掩膜图案中所相应的部分。总而言之，混和方法更有效果并且更有效率。

在步骤212中的反式电子束技术工艺相似于方法100中的步骤106，除了步骤212仅实施于热点上。特别地是，反式电子束技术模型为单一数学模型(反式电子束技术模型)用以共同模拟掩膜工艺以图案化光掩膜并且模拟晶圆工艺以图案化半导体晶圆。在目前的实施例中，掩膜工艺包括一电子束直接写入工艺(electron-beam direct writing process)用以图案化光掩膜。特别地，晶圆工艺包括一光刻曝光工艺以在涂覆在半导体晶圆上的光致抗蚀剂层上形成一曝光影像。晶圆工艺可还包括相关于光致抗蚀剂特性的一工艺。进一步而言，晶圆工艺包括在光刻曝光工艺中的光致抗蚀剂的辐射诱发的反应以及在显影工艺中光致抗蚀剂的融解(dissolution)，以形成图案化光致抗蚀剂层。在某些实施例中，晶圆工艺还包括实施于半导体晶圆的蚀刻工艺，以使用图案化光致抗蚀剂层作为蚀刻阻挡层在半导体晶圆上产生图案化材料层。在另一替代的实施例中，晶圆工艺还包括实施于半导体晶圆上之离子注入工艺，以使用图案化光致抗蚀剂层作为植入阻挡层在半导体晶圆上形成掺杂特征。

在某些实施例中，反式电子束技术模型包括定义在公式(4)中的一数学模型。在某些实施例中，反式电子束技术工艺使用一成本函数在反复过程中评估最终晶圆图案以及模拟晶片等值线的差异。成本函数更可根据边缘位置误差被定义，例如在公式(6)中的定义，或者替代性地根据区域差异而定义(例如公式(7)的定义)。如步骤212中的反式电子束技术工艺相似于方法100中的步骤106的反式电子束技术工艺，故在此不再重复说明。

继续参考图7，方法200亦可包括用以产生掩膜的步骤110，一电子束或者多电子束机制用基于电子束射图在掩膜上形成图案。掩膜可被设计于各种合适的技术中。在一实施例中，掩膜是被设计以具有一二元图案。在本实施例中，掩膜图案包括多不透明区域以及多透明区域。辐射束(例如紫外线束)用以曝光影像敏感材料层(image sensitive materiallayer)，例如涂覆在晶圆上的光致抗蚀剂(such as photoresist)。辐射束被不透明区域阻挡并且经由透明区域传送到影像敏感材料层上。在一实施例中，二元掩膜包括一透明基板(例如，溶融石英(fused quartz))以及涂覆在掩膜的不透明区域的一不透明材料(例如，铬)。在另一实施例中，掩膜被设计为具有相位移特性(phase shift)。在相位移掩膜(phaseshift mask，PSM)中，形成在掩膜上的图案的各种特性具有适当相差(phase difference)以加强影像品质与解析度。在各种实施例中，相位移掩膜可为本领域熟知的衰减式相位移光掩膜(attenuated phase shift mask)或者交替式相位移掩膜(alternating phaseshift mask)。在某些其他实施例中，掩膜为具有反射图案的超紫外线(extremeultraviolet，EUV)掩膜。

在某些实施例中，方法100可包括用以产生晶圆的一步骤112。图14为某些实施例中半导体晶圆300的剖面图。半导体晶圆300是使用由上述方法所形成的一掩膜或者一组掩膜所制造的。半导体晶圆300包括一半导体基板310，例如一硅基板、由具有其他半导体材料的硅基板或者其他半导体材料所构成的基板，例如，锗、硅锗、碳化硅或者砷化镓。半导体晶圆300亦可包括各种掺杂区、介电特性以及多层互连(或形成在随后的制造步骤)。半导体晶圆300亦可包括用以图案化的一材料层320。在某些实施例中材料层320可包括介电层或者导电层。在某些实施例中，材料层320可包括一半导体材料层或者为半导体基板的顶部。半导体晶圆300包括一硅基板或者其他合适的基板，以及形成于其上的材料层。

晶圆工艺包括一光刻图案工艺。在某些实施例中，光刻图案工艺包括光阻涂布(photoresist coating)、光刻曝光工艺、曝光后烘烤(post-exposure baking，PEB)以及显像(developing)。光刻图案工艺在半导体晶圆300上形成一图案化光致抗蚀剂层330，如图15所示。特别地，在步骤110中，光刻曝光工艺是设置在使用掩膜的一光刻系统中。晶圆工艺还包括其他步骤以转换在图案化光致抗蚀剂层330中所定义的图案至半导体晶圆中的下层材料层(underlying material layer)320。在一实施例中，晶圆工艺包括一离子注入工艺以使用图案化光致抗蚀剂层作为一植入阻挡层在半导体晶圆中形成各种掺杂区域。在另一实施例中，晶圆工艺包括一蚀刻工艺以在半导体晶圆上使用图案化光致抗蚀剂层作为蚀刻阻挡层蚀刻下层材料层320，如图16所示。在蚀刻工艺(或者离子注入工艺)后，图案化阻抗层可通过湿式剥离(wet stripping)及/或离子灰化(plasma ashing)被移除，如图17所示。

在不超出本发明精神的其他实施例以及修正亦可实施亦为本发明的范围。本发明提供根据集成电路版图文件用以产生掩膜图案的方法。特别地是，方法包括一反式电子束技术工艺以产生最终掩膜图案(或者最终掩膜数据)，其中反式电子束技术工艺使用一单一数学模型以模拟掩膜工艺以及晶圆工艺。通过在各种实施本案所公开的方法(例如方法100或者200)，会出现某些下述的优点。然而，可以理解的是在本发明所公开的不同的实施例具有不同的优点，但其中没有任何一个特别的优点是一定需要在所有实施例中的。在一实施例中，通过执行反式电子束技术工艺，所产生的最终掩膜图案包括根据本案所公开的各种实施例减少错误。举例而言，在所公开的方法的总错误可被表示为公式Err_total＝Err_IBT,model+Err_{IBT,optimization}，其仅包括反式电子束技术模型错误以及反式电子束技术工艺的优化错误，故其相较于目前现有的方法减少了许多错误。

因此，在本发明根据某些实施例提供一种集成电路(IC)方法。方法包括接收一集成电路版图文件；并且对集成电路版图文件执行一反式电子束技术工艺以产生一最终掩膜图案，其中反式电子束技术工艺使用一单一反式电子束技术模型以一起模拟掩膜工艺以及晶圆工艺。

本发明根据某些实施例提供一种集成电路(IC)方法。方法包括接收一集成电路版图文件；对集成电路版图文件执行一光学邻近修正(optical proximate correction，OPC)工艺以产生一光学邻近修正后掩膜图；对光学邻近修正后掩膜图执行一掩膜邻近修正(mask proximate correction，MPC)工艺以产生一邻近修正后掩膜图案；制造邻近修正后掩膜图案；根据邻近修正后掩膜图案辨识集成电路版图文件的热点；以及在热点中对集成电路版图文件执行反式电子束技术(IBT)工艺以产生一最终掩膜图案，其中反式电子束技术工艺使用一单一反式电子束技术模型以模拟一掩膜工艺以及一晶圆工艺。

本发明根据某些实施例提供一种集成电路(IC)系统。系统包括一制造数据模块设计来自掩膜工艺以及晶圆工艺搜集制造数据；一反式电子束技术建立器设计来用以使用制造数据建立一反式电子束技术模型，其中反式电子束技术模型模拟掩膜工艺以及晶圆工艺；以及一反式电子束技术(IBT)模块设计来用以使用反式电子束技术模型执行一反式电子束技术工艺以根据集成电路版图文件产生一最终掩膜图案。

前述内文概述了许多实施例的特征，使本技术领域中技术人员可以从各个方面更佳地了解本发明。本技术领域中技术人员应可理解，且可轻易地以本发明为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的实施例等相同的优点。本技术领域中技术人员也应了解这些相等的结构并未背离本发明的发明精神与范围。在不背离本发明的发明精神与范围的前提下，可对本发明进行各种改变、置换或修改。

Claims (14)

1.一种集成电路设计制造方法，其特征在于，包括：

接收一集成电路版图文件；

在该集成电路版图文件中加入多个虚设特征，该集成电路版图文件用于形成包括该多个虚设特征的一最终晶圆图案，其中该最终晶圆图案为所需形成于半导体晶圆上的晶圆图案；

执行对该最终晶圆图案执行一光学邻近修正工艺以产生一光学邻近修正后掩膜图案；

对该光学邻近修正后掩膜图执行一掩膜邻近修正工艺以产生一邻近修正后掩膜图案；以及

辨别该邻近修正后掩膜图案的多个热点，其中该多个热点是该邻近修正后掩膜图案中未通过一掩膜规则检查的部份；以及

仅对该邻近修正后掩膜图案的该多个热点执行执行一反式电子束技术工艺以产生一最终掩膜图案，其中该反式电子束技术工艺使用一单一反式电子束技术模型对一掩膜工艺以及一晶圆工艺进行模拟，该反式电子束技术模型是由一函式P(x，y)＝Φ3(Φ2(Φ1(f(x，y))))所定义的，其中：

P(x，y)，定义一模拟晶片等值线；

f(x，y)，定义一电子束射图；

Φ1，定义用以模拟该掩膜工艺的一掩膜产生函数；

Φ2，定义用以在一光刻曝光工艺中模拟该半导体晶圆上的一掩膜的一影像的一晶圆影像函数；以及

Φ3，定义用以模拟该半导体晶圆上的一光致抗蚀剂涂布的特定的一晶圆图像函数。

2.如权利要求1所述的集成电路设计制造方法，其中上述执行该反式电子束技术工艺的步骤还包括使用一价值函数对该最终晶圆图案执行一反复工艺，其中该最终晶圆图案可表示为

P为该模拟晶片等值线P(x，y)，T为一所需的目标晶圆。

3.如权利要求2所述的集成电路设计制造方法，其中该价值函数是被定义为

其中EPE为一边缘布置错误函数。

4.如权利要求2所述的集成电路设计制造方法，其中该价值函数被定义为

其中P_k以及T_k表示该模拟晶片等值线P(x，y)以及在一k^th区域中该所需的目标晶圆T。

5.如权利要求1所述的集成电路设计制造方法，还包括对该最终掩膜图案执行一切割工艺以产生一电子束射图以在一电子束光刻工艺中使用以产生一掩膜。

6.如权利要求5所述的集成电路设计制造方法，还包括使用该电子束射图对该掩膜执行该掩膜工艺，其中该掩膜工艺包括该电子束光刻工艺。

7.如权利要求6所述的集成电路设计制造方法，还包括对该半导体晶圆执行该晶圆工艺，其中该晶圆工艺包括使用该掩膜的一光刻曝光工艺。

8.一种集成电路设计制造方法，其特征在于，包括：

接收一集成电路版图文件；

在该集成电路版图文件中加入多个虚设特征，该集成电路版图文件用于形成包括该多个虚设特征的一最终晶圆图案，其中该最终晶圆图案为所需形成于半导体晶圆上的晶圆图案；

对该集成电路版图文件执行一光学邻近修正工艺以产生一光学邻近修正后掩膜图；

对该光学邻近修正后掩膜图执行一掩膜邻近修正工艺以产生一邻近修正后掩膜图案；

切割该邻近修正后掩膜图案；

根据该邻近修正后掩膜图案辨别该邻近修正后掩膜图中的多个热点，其中该多个热点是该邻近修正后掩膜图案中未通过一掩膜规则检查的部份；以及

仅对该邻近修正后掩膜图案中的该多个热点中执行一反式电子束技术工艺以产生一最终掩膜图案，其中该反式电子束技术工艺使用一单一反式电子束技术模型模拟一掩膜工艺以及一晶圆工艺，该反式电子束技术模型是被定义为一函式P(x，y)＝Φ3(Φ2(Φ1(f(x，y))))，其中：

P(x，y)，定义一模拟晶片等值线；

f(x，y)，定义一电子束射图；

Φ1，定义用以模拟该掩膜工艺的一掩膜产生函数；

Φ2，定义用以在一光刻曝光工艺中模拟该半导体晶圆上的一掩膜的一影像的一晶圆影像函数；以及

Φ3，定义用以模拟该半导体晶圆上的一光致抗蚀剂涂布的特定的一晶圆图像函数。

9.如权利要求8所述的集成电路设计制造方法，其中上述执行该反式电子束技术工艺的步骤包括使用一价值函数对在所述多个热点中的该集成电路版图文件执行一反复工艺，其中该价值函数被定义为

EPE为一边缘布置错误函数。

10.如权利要求8所述的集成电路设计制造方法，其中上述执行该反式电子束技术工艺的步骤包括使用一价值函数对该集成电路版图档案执行一反复工艺，其中不同区域的该价值函数被定义为

其中，P_k以及T_k表示该模拟晶片等值线P(x，y)以及在一k^th区域中该所需的目标晶圆T。

11.如权利要求8所述的集成电路设计制造方法，还包括从该最终掩膜图案产生一电子束射图，其中该电子束射图是被使用在一电子束光刻工艺中以产生一掩膜。

12.如权利要求11所述的集成电路设计制造方法，还包括使用该电子束射图对遮罩执行遮罩产生工艺，其中，该掩膜工艺包括该电子束光刻工艺。

13.如权利要求12所述的集成电路设计制造方法，还包括对该半导体晶圆执行该晶圆工艺，其中，该晶圆工艺包括使用该掩膜的一光刻曝光工艺。

14.一种集成电路设计系统，其特征在于，包括：

一制造数据模块，用以自一掩膜工艺以及一晶圆工艺的过程中搜集制造数据；

一反式电子束技术建立器，用以使用制造过程建立一反式电子束技术模型，其中该反式电子束技术模型用以模拟该掩膜工艺以及该晶圆工艺，该反式电子束技术模型是被定义为一函式P(x，y)＝Φ3(Φ2(Φ1(f(x，y))))，其中：

P(x，y)，定义一模拟晶片等值线；

f(x，y)，定义一电子束射图；

Φ1，定义用以模拟该掩膜工艺的一掩膜产生函数；

Φ2，定义用以在一光刻曝光工艺中模拟一半导体晶圆上的一掩膜的一影像的一晶圆影像函数；以及

Φ3，定义用以模拟该半导体晶圆上的一光致抗蚀剂涂布的特定的一晶圆图像函数；以及

一反式电子束技术模块，用以根据一集成电路版图文件，使用该反式电子束技术模型仅对该集成电路版图文件中由一光学邻近修正工艺和一掩膜邻近修正工艺所修正后的一邻近修正后掩膜图案的多个热点执行一反式电子束技术工艺以产生一最终掩膜图案，该多个热点是该邻近修正后掩膜图案中未通过一掩膜规则检查的部份，其中该集成电路版图文件中包括多个虚设特征，以根据该集成电路版图文件形成包括该多个虚设特征的一最终晶圆图案，其中该最终晶圆图案为所需形成于该半导体晶圆上的晶圆图案。

Images