JP4828870B2 - 評価パタンの作成方法およびプログラム - Google Patents
評価パタンの作成方法およびプログラム Download PDFInfo
- Publication number
- JP4828870B2 JP4828870B2 JP2005169801A JP2005169801A JP4828870B2 JP 4828870 B2 JP4828870 B2 JP 4828870B2 JP 2005169801 A JP2005169801 A JP 2005169801A JP 2005169801 A JP2005169801 A JP 2005169801A JP 4828870 B2 JP4828870 B2 JP 4828870B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- unit
- patterns
- evaluation
- types
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F18/00—Pattern recognition
- G06F18/20—Analysing
- G06F18/28—Determining representative reference patterns, e.g. by averaging or distorting; Generating dictionaries
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Evolutionary Biology (AREA)
- Evolutionary Computation (AREA)
- Bioinformatics & Computational Biology (AREA)
- General Engineering & Computer Science (AREA)
- Artificial Intelligence (AREA)
- Life Sciences & Earth Sciences (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Description
図1は、第1の実施形態の評価パタンの作成方法を示すフローチャートである。
次に、基本パタン中の値(サイズ)を振りたい箇所(振り箇所)およびその値(振り値)D103を入力データに用いて基本パタンの値振りが行われ(ステップS102)、評価パタンD104が作成される。
図6は、第2の実施形態の評価パタンの作成方法を示すフローチャートである。なお、以下の図において、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
図8は、第3の実施形態の評価パタンの作成方法を示すフローチャートである。
図10は、第4の実施形態の評価パタンの作成方法を示すフローチャートである。
図11は、第5の実施形態の評価パタンの作成方法を示すフローチャートである。
図12は、第6の実施形態の評価パタンの作成方法を示すフローチャートである。
図14は、第7の実施形態の評価パタンの作成方法を示すフローチャートである。
図16は、第8の実施形態の評価パタンの作成方法を示すフローチャートである。
図18は、第9の実施形態の評価パタンの作成方法を示すフローチャートである。
図19は、第10の実施形態の評価パタンの作成方法を示すフローチャートである。
図20は、第11の実施形態の評価パタンの作成方法を示すフローチャートである。
図21は、第12の実施形態のOPCの検証方法を示すフローチャートである。
次に、第2の検証の結果に基づいて、OPCプログラムにエラーがあるか否かが判断される(ステップS15)。
Claims (5)
- 複数種の種パタンを含む種パタン群と単位枠とに基づいて、複数種のユニットパタンを作成する工程であって、前記複数種のユニットパタンの各々は、前記単位枠内に前記種パタンに対応したパタンが配置されてなるものである前記工程と、
前記複数種のユニットパタンと、前記単位枠のN倍(Nは正の整数)のサイズを有する配置枠とに基づいて、光近接効果補正(OPC:Optical Proximity Correction)の検証に使用される複数種の評価パタンを作成する工程であって、前記複数種の評価パタンの各々は、前記配置枠内が前記複数種の前記ユニットパタンで敷き詰められるように、前記配置枠内に前記複数種の評価ユニットパタンを配置したものである前記工程と
を含むことを特徴とする評価パタンの作成方法。 - 前記複数種の種パタンを含む種パタン群と単位枠とに基づいて、複数種のユニットパタンを作成する工程において、前記種パタン群と前記単位枠とに加えて描画グリッドを用いて、描画グリッドが守られた複数種のユニットパタンを作成することを特徴とする請求項1に記載の評価パタンの作成方法。
- 前記複数種の種パタンを含む種パタン群と単位枠とに基づいて、複数種のユニットパタンを作成する工程において、前記種パタン群と前記単位枠とに加えてデザインルールを用いて、デザインルールが守られた複数種のユニットパタンを作成することを特徴とする請求項1に記載の評価パタンの作成方法。
- 前記複数種の評価パタンを作成する工程において、前記配置枠内に前記複数種の評価ユニットパタンをモンテカルロ法によりランダムに配置することを特徴とする請求項1に記載の評価パタンの作成方法。
- 複数種の種パタンを含む種パタン群と単位枠とに基づいて、複数種のユニットパタンを作成させる手順であって、前記複数種のユニットパタンの各々は、前記単位枠内に前記種パタンに対応したパタンが配置されてなるものである前記手順と、
前記複数種のユニットパタンと、前記単位枠のN倍(Nは正の整数)のサイズを有する配置枠とに基づいて、光近接効果補正(OPC:Optical Proximity Correction)の検証に使用される複数種の評価パタンを作成させる手順であって、前記複数種の評価パタンの各々は、前記配置枠内が前記複数種の前記ユニットパタンで敷き詰められるように、前記配置枠内に前記複数種のユニットパタンを配置したものである前記手順と
をコンピュータに実行させるためのプログラム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005169801A JP4828870B2 (ja) | 2005-06-09 | 2005-06-09 | 評価パタンの作成方法およびプログラム |
TW095119517A TW200710614A (en) | 2005-06-09 | 2006-06-02 | Method for making estimation pattern and computer program product |
KR1020060051279A KR100770815B1 (ko) | 2005-06-09 | 2006-06-08 | 평가 패턴의 작성 방법 및 컴퓨터 프로그램을 기록한 컴퓨터 판독가능 기록 매체 |
US11/448,719 US20060285739A1 (en) | 2005-06-09 | 2006-06-08 | Evaluation pattern generating method and computer program product |
CNB2006100879902A CN100433025C (zh) | 2005-06-09 | 2006-06-09 | 评价图案的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005169801A JP4828870B2 (ja) | 2005-06-09 | 2005-06-09 | 評価パタンの作成方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006343587A JP2006343587A (ja) | 2006-12-21 |
JP4828870B2 true JP4828870B2 (ja) | 2011-11-30 |
Family
ID=37510018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005169801A Expired - Fee Related JP4828870B2 (ja) | 2005-06-09 | 2005-06-09 | 評価パタンの作成方法およびプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US20060285739A1 (ja) |
JP (1) | JP4828870B2 (ja) |
KR (1) | KR100770815B1 (ja) |
CN (1) | CN100433025C (ja) |
TW (1) | TW200710614A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112864023B (zh) * | 2021-01-07 | 2022-04-29 | 长鑫存储技术有限公司 | 半导体标记制作方法及半导体标记 |
Family Cites Families (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8328909D0 (en) * | 1983-10-28 | 1983-11-30 | Hutton G H | Manufacturing pattern-bearing article |
JPS6381571A (ja) * | 1986-09-25 | 1988-04-12 | Sony Corp | パタン作成装置に用いるデ−タ処理方法及びデ−タ処理装置 |
JPS6420618A (en) * | 1987-07-15 | 1989-01-24 | Matsushita Electric Ind Co Ltd | Device for editing mask pattern input |
JP2856846B2 (ja) * | 1990-05-31 | 1999-02-10 | 株式会社東芝 | パターン欠陥検査方法とその装置 |
US5348558A (en) * | 1992-04-23 | 1994-09-20 | Mitsubishi Denki Kabushiki Kaisha | Layout pattern generating apparatus |
JPH0677324A (ja) * | 1992-06-23 | 1994-03-18 | Fujitsu Ltd | 導体部分のレイアウトデータの変換方法及びその装置 |
JP2593835B2 (ja) * | 1992-08-28 | 1997-03-26 | 東洋電機製造株式会社 | 画像の縮小方法 |
JP3393926B2 (ja) * | 1993-12-28 | 2003-04-07 | 株式会社東芝 | フォトマスク設計方法及びその装置 |
JPH08162383A (ja) * | 1994-11-30 | 1996-06-21 | Sony Corp | 重ね合わせ精度評価パターンおよびこれを用いた評価方法 |
JP3011120B2 (ja) * | 1997-02-13 | 2000-02-21 | 日本電気株式会社 | レイアウト情報生成装置及びレイアウト情報生成方法 |
US6131182A (en) * | 1997-05-02 | 2000-10-10 | International Business Machines Corporation | Method and apparatus for synthesizing and optimizing control logic based on SRCMOS logic array macros |
US6470489B1 (en) * | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
JP3223865B2 (ja) * | 1997-11-07 | 2001-10-29 | 日本電気株式会社 | 化合物半導体装置の製造プロセス評価方法およびプロセス評価パタン |
JPH11186496A (ja) * | 1997-12-17 | 1999-07-09 | Matsushita Electron Corp | 絶縁膜評価パターン及びその評価方法 |
SE9800665D0 (sv) * | 1998-03-02 | 1998-03-02 | Micronic Laser Systems Ab | Improved method for projection printing using a micromirror SLM |
JP4100644B2 (ja) * | 1998-03-25 | 2008-06-11 | 東芝松下ディスプレイテクノロジー株式会社 | パターンレイアウト装置 |
US6128067A (en) * | 1998-04-28 | 2000-10-03 | Kabushiki Kaisha Toshiba | Correcting method and correcting system for mask pattern |
WO2000025181A1 (fr) * | 1998-10-23 | 2000-05-04 | Hitachi, Ltd. | Procede de fabrication de dispositif semi-conducteur et procede de formation de masque adapte associe |
US6381731B1 (en) * | 1999-01-19 | 2002-04-30 | Laurence W. Grodd | Placement based design cells injection into an integrated circuit design |
JP3301400B2 (ja) * | 1999-01-22 | 2002-07-15 | 日本電気株式会社 | パターン描画用データ作成方法 |
US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
US6507944B1 (en) * | 1999-07-30 | 2003-01-14 | Fujitsu Limited | Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium |
US7817844B2 (en) * | 1999-08-26 | 2010-10-19 | Nanogeometry Research Inc. | Pattern inspection apparatus and method |
US6584609B1 (en) * | 2000-02-28 | 2003-06-24 | Numerical Technologies, Inc. | Method and apparatus for mixed-mode optical proximity correction |
US7412676B2 (en) * | 2000-06-13 | 2008-08-12 | Nicolas B Cobb | Integrated OPC verification tool |
JP3665551B2 (ja) * | 2000-09-22 | 2005-06-29 | 沖電気工業株式会社 | 半導体ウエハ用評価パターン及びそれを用いた半導体ウエハの評価方法 |
JP4083965B2 (ja) * | 2000-09-27 | 2008-04-30 | 株式会社東芝 | 半導体集積回路の設計パターンのデータ処理方法、及びデータ処理プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP3730500B2 (ja) * | 2000-09-27 | 2006-01-05 | 株式会社東芝 | パターンデータ形成装置、パターンデータ形成方法、電子部品の製造方法 |
US6553559B2 (en) * | 2001-01-05 | 2003-04-22 | International Business Machines Corporation | Method to determine optical proximity correction and assist feature rules which account for variations in mask dimensions |
JP4044297B2 (ja) * | 2001-03-29 | 2008-02-06 | 株式会社東芝 | パターン欠陥検査装置 |
JP3909654B2 (ja) | 2001-05-10 | 2007-04-25 | ソニー株式会社 | ルールベースopcの評価方法およびシミュレーションベースopcモデルの評価方法並びにマスクの製造方法 |
JP4104840B2 (ja) * | 2001-08-23 | 2008-06-18 | 株式会社東芝 | マスクパターン評価システム及びその方法 |
US7274820B2 (en) * | 2001-09-26 | 2007-09-25 | Kabushiki Kaisha Toshiba | Pattern evaluation system, pattern evaluation method and program |
DE60214506T2 (de) * | 2001-10-09 | 2007-05-16 | Asml Masktools B.V. | Methode zur Kalibrierung und Optimierung einer 2-dimensionalen Modellierung von Mustern |
US6948141B1 (en) * | 2001-10-25 | 2005-09-20 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
JP3615182B2 (ja) * | 2001-11-26 | 2005-01-26 | 株式会社東芝 | 光近接効果補正方法及び光近接効果補正システム |
AU2002324868A1 (en) * | 2002-03-04 | 2003-09-29 | Massachusetts Institute Of Technology | A method and system of lithography using masks having gray-tone features |
JP4282051B2 (ja) * | 2002-07-22 | 2009-06-17 | シャープ株式会社 | 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法 |
US6842889B2 (en) * | 2002-08-06 | 2005-01-11 | Micron Technology, Inc. | Methods of forming patterned reticles |
JP3668215B2 (ja) * | 2002-08-21 | 2005-07-06 | 株式会社東芝 | パターン検査装置 |
US6785871B2 (en) * | 2002-08-21 | 2004-08-31 | Lsi Logic Corporation | Automatic recognition of an optically periodic structure in an integrated circuit design |
JP3870153B2 (ja) * | 2002-10-22 | 2007-01-17 | キヤノン株式会社 | 光学特性の測定方法 |
US6904587B2 (en) * | 2002-12-20 | 2005-06-07 | Synopsys, Inc. | Incremental lithography mask layout design and verification |
US6996790B2 (en) * | 2003-01-30 | 2006-02-07 | Synopsys, Inc. | System and method for generating a two-dimensional yield map for a full layout |
WO2004097521A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 光近接効果補正処理検証方法 |
DE10337286B4 (de) * | 2003-08-13 | 2005-11-10 | Infineon Technologies Ag | Verfahren zur Projektion eines auf einer Maske angeordneten Schaltungsmusters auf einen Halbleiterwafer |
JP4620942B2 (ja) * | 2003-08-21 | 2011-01-26 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト方法、そのレイアウト構造、およびフォトマスク |
US7325222B2 (en) * | 2004-03-12 | 2008-01-29 | Lsi Logic Corporation | Method and apparatus for verifying the post-optical proximity corrected mask wafer image sensitivity to reticle manufacturing errors |
US7194725B1 (en) * | 2004-04-02 | 2007-03-20 | Advanced Micro Devices, Inc. | System and method for design rule creation and selection |
US7065738B1 (en) * | 2004-05-04 | 2006-06-20 | Advanced Micro Devices, Inc. | Method of verifying an optical proximity correction (OPC) model |
US7404174B2 (en) * | 2004-07-27 | 2008-07-22 | International Business Machines Corporation | method for generating a set of test patterns for an optical proximity correction algorithm |
JP4768251B2 (ja) * | 2004-11-01 | 2011-09-07 | 株式会社東芝 | 半導体集積回路の設計方法、半導体集積回路の設計システム及び半導体集積回路の製造方法 |
US7640143B2 (en) * | 2004-11-03 | 2009-12-29 | International Business Machines Corporation | Circuit statistical modeling for partially correlated model parameters |
US7401319B2 (en) * | 2004-12-23 | 2008-07-15 | Invarium, Inc. | Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design |
US7542013B2 (en) * | 2005-01-31 | 2009-06-02 | Asml Holding N.V. | System and method for imaging enhancement via calculation of a customized optimal pupil field and illumination mode |
JP4769025B2 (ja) * | 2005-06-15 | 2011-09-07 | 株式会社日立ハイテクノロジーズ | 走査型電子顕微鏡用撮像レシピ作成装置及びその方法並びに半導体パターンの形状評価装置 |
DE112005003638B4 (de) * | 2005-07-22 | 2018-10-25 | Fujitsu Semiconductor Ltd. | Verfahren zur Erstellung von Fotomaskenstrukturdaten und Verfahren zur Herstellung einer Halbleitervorrichtung |
US7266803B2 (en) * | 2005-07-29 | 2007-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout generation and optimization to improve photolithographic performance |
US7458060B2 (en) * | 2005-12-30 | 2008-11-25 | Lsi Logic Corporation | Yield-limiting design-rules-compliant pattern library generation and layout inspection |
JP5242103B2 (ja) * | 2007-09-07 | 2013-07-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路のレイアウト方法 |
-
2005
- 2005-06-09 JP JP2005169801A patent/JP4828870B2/ja not_active Expired - Fee Related
-
2006
- 2006-06-02 TW TW095119517A patent/TW200710614A/zh not_active IP Right Cessation
- 2006-06-08 KR KR1020060051279A patent/KR100770815B1/ko active IP Right Grant
- 2006-06-08 US US11/448,719 patent/US20060285739A1/en not_active Abandoned
- 2006-06-09 CN CNB2006100879902A patent/CN100433025C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006343587A (ja) | 2006-12-21 |
KR20060128688A (ko) | 2006-12-14 |
CN100433025C (zh) | 2008-11-12 |
KR100770815B1 (ko) | 2007-10-26 |
CN1877586A (zh) | 2006-12-13 |
US20060285739A1 (en) | 2006-12-21 |
TWI322340B (ja) | 2010-03-21 |
TW200710614A (en) | 2007-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20080086712A1 (en) | Method of designing a pattern | |
US8015511B2 (en) | Adjustment of mask shapes for improving printability of dense integrated circuit layout | |
Dai et al. | DRC Plus: augmenting standard DRC with pattern matching on 2D geometries | |
JP2002140381A (ja) | リソグラフィシミュレーション用マスクレイアウトデータ及びフォトマスク用最適マスクレイアウトデータの生成方法、及び関連する装置及びプログラム | |
TW200933290A (en) | Steiner tree based approach for polygon fracturing | |
CN101930484A (zh) | 安放用于随机掩模版图的印刷辅助图形的方法和系统 | |
JP4345804B2 (ja) | マスクパターン補正プログラムおよびマスクパターン補正システム | |
JP4251756B2 (ja) | ホトマスク並びに光近接効果補正用データの処理方法及び装置 | |
JP2006053248A (ja) | 設計パターンデータ作成方法、マスクパターンデータ作成方法、マスク製造方法、半導体装置の方法およびプログラム | |
US10001698B2 (en) | Layout hierachical structure defined in polar coordinate | |
CN118331002B (zh) | 基于反向光刻技术的sraf插入规则构建方法及系统 | |
JP4828870B2 (ja) | 評価パタンの作成方法およびプログラム | |
JP2002072441A (ja) | レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体 | |
JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
US7082595B1 (en) | Schematic driven placement method and program product for custom VLSI circuit design | |
JP2007292983A (ja) | 半導体レイアウトパタン検証装置及びマスクパタン生成装置 | |
US8383299B2 (en) | Double patterning mask set and method of forming thereof | |
JP2003318100A (ja) | マスクパターン及び照明条件の設定方法 | |
JP2005316135A (ja) | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 | |
JP4153678B2 (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 | |
JP2004303834A (ja) | 露光データ生成方法及び露光データ生成プログラム | |
JP2007258366A (ja) | パターン処理方法 | |
JP4663857B2 (ja) | レイアウトパターンデータ補正方法及び半導体デバイスの製造方法 | |
JP4647824B2 (ja) | 描画図形データ作成装置 | |
JP4249451B2 (ja) | データ転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110915 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4828870 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |