JP2002072441A - レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体 - Google Patents
レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体Info
- Publication number
- JP2002072441A JP2002072441A JP2000260518A JP2000260518A JP2002072441A JP 2002072441 A JP2002072441 A JP 2002072441A JP 2000260518 A JP2000260518 A JP 2000260518A JP 2000260518 A JP2000260518 A JP 2000260518A JP 2002072441 A JP2002072441 A JP 2002072441A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- edge
- target edge
- correction target
- layout pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012937 correction Methods 0.000 title claims abstract description 263
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 238000012545 processing Methods 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims description 48
- 238000004364 calculation method Methods 0.000 claims description 16
- 238000000605 extraction Methods 0.000 claims description 14
- 230000007423 decrease Effects 0.000 abstract 1
- 239000000284 extract Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 23
- 238000013461 design Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 238000004513 sizing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101100440312 Mus musculus C5 gene Proteins 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】 ＯＰＣによる微小な突起、掘りこみ、段差
図形の発生を防止し、データ量を削減するレイアウトパ
ターンデータ補正装置を提供する。 【解決手段】 回路のレイアウトパターンから補正が必
要なエッジを抽出する補正対象エッジ抽出手段３と、前
記補正対象エッジ抽出手段３によって抽出された補正対
象エッジの所定の点を中心として前記補正対象エッジの
変形を行う範囲を設定するエッジ変形領域設定手段４
と、前記エッジ変形領域設定手段４によって設定された
エッジ変形領域内における前記補正対象エッジを変形す
る補正対象エッジ変形手段５と、前記補正対象エッジ変
形手段５によって変形された変形後補正対象エッジから
補正パターンを生成する補正パターン生成手段６と、補
正前の前記レイアウトパターンと前記補正パターンとに
基づいて所定の図形演算処理を行う図形演算手段７とを
備えた。
図形の発生を防止し、データ量を削減するレイアウトパ
ターンデータ補正装置を提供する。 【解決手段】 回路のレイアウトパターンから補正が必
要なエッジを抽出する補正対象エッジ抽出手段３と、前
記補正対象エッジ抽出手段３によって抽出された補正対
象エッジの所定の点を中心として前記補正対象エッジの
変形を行う範囲を設定するエッジ変形領域設定手段４
と、前記エッジ変形領域設定手段４によって設定された
エッジ変形領域内における前記補正対象エッジを変形す
る補正対象エッジ変形手段５と、前記補正対象エッジ変
形手段５によって変形された変形後補正対象エッジから
補正パターンを生成する補正パターン生成手段６と、補
正前の前記レイアウトパターンと前記補正パターンとに
基づいて所定の図形演算処理を行う図形演算手段７とを
備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
で用いる光リソグラフィやエッチング等のパターン形成
プロセスで生じるパターン歪みを補正する、レイアウト
パターンデータ補正装置に関するものである。
で用いる光リソグラフィやエッチング等のパターン形成
プロセスで生じるパターン歪みを補正する、レイアウト
パターンデータ補正装置に関するものである。
【０００２】
【従来の技術】現在、半導体デバイスのデザインルール
は0.15μｍレベルまで達しており、それを転写するため
のステッパの光源波長（KrFエキシマレーザを用いる場
合で、0.248μｍ）よりも小さくなっているのが現状で
ある。このような状況では解像性が極端に悪化するた
め、変形照明技術といった特殊な転写技術によって解像
性能を向上させている。これら特殊な転写技術を用いた
場合は、解像性は向上するがパターンの忠実性は悪化す
る。また、エッチングプロセスなど他のプロセスにおい
ても、パターンの微細化によりパターンの疎密差による
パターンの寸法変動が発生する。
は0.15μｍレベルまで達しており、それを転写するため
のステッパの光源波長（KrFエキシマレーザを用いる場
合で、0.248μｍ）よりも小さくなっているのが現状で
ある。このような状況では解像性が極端に悪化するた
め、変形照明技術といった特殊な転写技術によって解像
性能を向上させている。これら特殊な転写技術を用いた
場合は、解像性は向上するがパターンの忠実性は悪化す
る。また、エッチングプロセスなど他のプロセスにおい
ても、パターンの微細化によりパターンの疎密差による
パターンの寸法変動が発生する。
【０００３】これらの問題に対応するために、所望のパ
ターンが得られるように設計レイアウトパターンを変形
するＯＰＣ(Optical Proximity Effect Correction)が
広く行われている。このＯＰＣの方法には３種類ある。
シミュレーションの結果に基づいてパターンの変形を行
うモデルベースＯＰＣ、および設計レイアウトパターン
の図形的特徴、すなわち、各パターンの幅、隣接するパ
ターンとの距離、コーナ部からの距離などを考慮して、
設計レイアウトパターンを変形させる仕様（ＯＰＣルー
ル）を予め設定しておき、このルールに基づいて設計レ
イアウトパターンの変形を行うルールベースＯＰＣ、そ
して、これら２種のＯＰＣを組み合わせて用いる方法で
ある。
ターンが得られるように設計レイアウトパターンを変形
するＯＰＣ(Optical Proximity Effect Correction)が
広く行われている。このＯＰＣの方法には３種類ある。
シミュレーションの結果に基づいてパターンの変形を行
うモデルベースＯＰＣ、および設計レイアウトパターン
の図形的特徴、すなわち、各パターンの幅、隣接するパ
ターンとの距離、コーナ部からの距離などを考慮して、
設計レイアウトパターンを変形させる仕様（ＯＰＣルー
ル）を予め設定しておき、このルールに基づいて設計レ
イアウトパターンの変形を行うルールベースＯＰＣ、そ
して、これら２種のＯＰＣを組み合わせて用いる方法で
ある。
【０００４】パターンの微細化に伴い複雑なＯＰＣが必
要となってくるため、ＯＰＣ後の出力パターンデータも
複雑な多角形になる。そのためＯＰＣ後の出力パターン
データには微小な突起、掘り込み、段差を持つ図形が多
数発生してくる。微小な突起、掘りこみ、段差を持つ図
形が多数発生すると図形の頂点数が増し、データ量が増
大するという問題が発生する。
要となってくるため、ＯＰＣ後の出力パターンデータも
複雑な多角形になる。そのためＯＰＣ後の出力パターン
データには微小な突起、掘り込み、段差を持つ図形が多
数発生してくる。微小な突起、掘りこみ、段差を持つ図
形が多数発生すると図形の頂点数が増し、データ量が増
大するという問題が発生する。
【０００５】従来のルールベースＯＰＣについて説明す
る。図５に金属配線のレイアウトパターンデータを示
す。現在ルールベースＯＰＣには、ＤＲＣ(Design Rule
Check)ツールを用いるのが主流となっている。例とし
て、パターンの間隔がある間隔（Ｋ１）以上開いている
箇所のパターンを太くするＯＰＣを考える。
る。図５に金属配線のレイアウトパターンデータを示
す。現在ルールベースＯＰＣには、ＤＲＣ(Design Rule
Check)ツールを用いるのが主流となっている。例とし
て、パターンの間隔がある間隔（Ｋ１）以上開いている
箇所のパターンを太くするＯＰＣを考える。
【０００６】最初に、ＤＲＣツールのスペーシングチェ
ックを用いて間隔の狭い箇所のエッジを抽出する。例と
して１８、１９（図５）のパターンに注目する。図２１
に示すように、ＤＲＣを用いて間隔がＫ１未満のエッジ
（１００）（１０１）（１０２）を抽出する。次にＫ１
未満で抽出されなかったエッジを抽出し、間隔がＫ１以
上の補正対象エッジとする。このようにして、Ｋ１以上
の間隔で抽出された補正対象エッジを図６に示す。
ックを用いて間隔の狭い箇所のエッジを抽出する。例と
して１８、１９（図５）のパターンに注目する。図２１
に示すように、ＤＲＣを用いて間隔がＫ１未満のエッジ
（１００）（１０１）（１０２）を抽出する。次にＫ１
未満で抽出されなかったエッジを抽出し、間隔がＫ１以
上の補正対象エッジとする。このようにして、Ｋ１以上
の間隔で抽出された補正対象エッジを図６に示す。
【０００７】次に補正パターンを生成する。補正パター
ンの生成は、補正対象エッジをＤＲＣツールでサイジン
グ処理することにより行う。この場合はパターンを太く
するＯＰＣであるため、補正対象エッジを補正量分オー
バーサイズする（図２３）。この時、２８（図６）のよ
うなエッジをオーバーサイズ処理した場合には、図２２
に示すように鋭角の掘りこみ（１０３）が生成される。
次に、生成された補正パターンとＯＰＣ前のパターン間
で図形演算処理を行い、最終的なＯＰＣ後レイアウトパ
ターンを生成する。この場合は、生成された補正パター
ンとＯＰＣ前のパターン間でＯＲ（加算）演算処理を行
う。図形演算後のレイアウトパターンを図２４に示す。
図２４を見て分かるように、微小な突起（１０５）、掘
りこみ（１０３）、段差（１０６）が発生しているのが
分かる。
ンの生成は、補正対象エッジをＤＲＣツールでサイジン
グ処理することにより行う。この場合はパターンを太く
するＯＰＣであるため、補正対象エッジを補正量分オー
バーサイズする（図２３）。この時、２８（図６）のよ
うなエッジをオーバーサイズ処理した場合には、図２２
に示すように鋭角の掘りこみ（１０３）が生成される。
次に、生成された補正パターンとＯＰＣ前のパターン間
で図形演算処理を行い、最終的なＯＰＣ後レイアウトパ
ターンを生成する。この場合は、生成された補正パター
ンとＯＰＣ前のパターン間でＯＲ（加算）演算処理を行
う。図形演算後のレイアウトパターンを図２４に示す。
図２４を見て分かるように、微小な突起（１０５）、掘
りこみ（１０３）、段差（１０６）が発生しているのが
分かる。
【０００８】
【発明が解決しようとする課題】上記のような従来のル
ールベースＯＰＣでは、微小な突起、掘りこみ、段差図
形をもつ多頂点の図形が多数存在し、そのため処理後の
データ量が増大するという問題があった。
ールベースＯＰＣでは、微小な突起、掘りこみ、段差図
形をもつ多頂点の図形が多数存在し、そのため処理後の
データ量が増大するという問題があった。
【０００９】この発明はかかる問題点を解決するために
なされたものであり、本発明の目的は、ＯＰＣによる微
小な突起、掘りこみ、段差図形の発生を防止し、データ
量を削減するレイアウトパターンデータ補正装置及び方
法並びにレイアウトパターンデータ補正プログラムを記
録した媒体を提供することである。
なされたものであり、本発明の目的は、ＯＰＣによる微
小な突起、掘りこみ、段差図形の発生を防止し、データ
量を削減するレイアウトパターンデータ補正装置及び方
法並びにレイアウトパターンデータ補正プログラムを記
録した媒体を提供することである。
【００１０】
【課題を解決するための手段】第１の発明にかかるレイ
アウトパターンデータ補正装置は、回路のレイアウトパ
ターンから補正が必要なエッジを抽出する補正対象エッ
ジ抽出手段と、前記補正対象エッジ抽出手段によって抽
出された補正対象エッジの所定の点を中心として前記補
正対象エッジの変形を行う範囲を設定するエッジ変形領
域設定手段と、前記エッジ変形領域設定手段によって設
定されたエッジ変形領域内における前記補正対象エッジ
を変形する補正対象エッジ変形手段と、前記補正対象エ
ッジ変形手段によって変形された変形後補正対象エッジ
から補正パターンを生成する補正パターン生成手段と、
補正前の前記レイアウトパターンと前記補正パターンと
に基づいて所定の図形演算処理を行う図形演算手段とを
備えるものである。
アウトパターンデータ補正装置は、回路のレイアウトパ
ターンから補正が必要なエッジを抽出する補正対象エッ
ジ抽出手段と、前記補正対象エッジ抽出手段によって抽
出された補正対象エッジの所定の点を中心として前記補
正対象エッジの変形を行う範囲を設定するエッジ変形領
域設定手段と、前記エッジ変形領域設定手段によって設
定されたエッジ変形領域内における前記補正対象エッジ
を変形する補正対象エッジ変形手段と、前記補正対象エ
ッジ変形手段によって変形された変形後補正対象エッジ
から補正パターンを生成する補正パターン生成手段と、
補正前の前記レイアウトパターンと前記補正パターンと
に基づいて所定の図形演算処理を行う図形演算手段とを
備えるものである。
【００１１】また、第２の発明にかかるレイアウトパタ
ーンデータ補正装置は、補正対象エッジ変形手段は、補
正対象エッジを変形領域内に存在する頂点まで伸縮させ
る手段を備えるものである。
ーンデータ補正装置は、補正対象エッジ変形手段は、補
正対象エッジを変形領域内に存在する頂点まで伸縮させ
る手段を備えるものである。
【００１２】さらに、第３の発明にかかるレイアウトパ
ターンデータ補正装置は、補正対象エッジ変形手段は、
エッジ変形領域内に複数の頂点が存在する場合に、前記
エッジ変形領域内に存在する任意の２頂点の距離が最大
となる線分を新たに補正対象エッジとして生成する手段
を備えるものである。
ターンデータ補正装置は、補正対象エッジ変形手段は、
エッジ変形領域内に複数の頂点が存在する場合に、前記
エッジ変形領域内に存在する任意の２頂点の距離が最大
となる線分を新たに補正対象エッジとして生成する手段
を備えるものである。
【００１３】また、第４の発明にかかるレイアウトパタ
ーンデータ補正装置は、補正パターン生成手段は、補正
対象エッジと補正対象外エッジとの間に角度を設定し、
その角度に応じて補正パターンの生成を行う手段を備え
るものである。
ーンデータ補正装置は、補正パターン生成手段は、補正
対象エッジと補正対象外エッジとの間に角度を設定し、
その角度に応じて補正パターンの生成を行う手段を備え
るものである。
【００１４】さらに、第５の発明にかかるレイアウトパ
ターンデータ補正装置は、補正パターン生成手段は、変
形後補正対象エッジが補正前レイアウトパターンのエッ
ジと一致しない場合、変形後補正対象エッジと補正前レ
イアウトパターンデータとの間に発生する図形を新たな
補正パターンとして生成する手段を備えるものである。
ターンデータ補正装置は、補正パターン生成手段は、変
形後補正対象エッジが補正前レイアウトパターンのエッ
ジと一致しない場合、変形後補正対象エッジと補正前レ
イアウトパターンデータとの間に発生する図形を新たな
補正パターンとして生成する手段を備えるものである。
【００１５】また、第６の発明にかかるレイアウトパタ
ーンデータ補正方法は以下のステップを備えたものであ
る。 （ａ）回路のレイアウトパターンから補正が必要なエッ
ジを抽出する補正対象エッジ抽出ステップ； （ｂ）前記補正対象エッジ抽出ステップによって抽出さ
れた補正対象エッジの所定の点を中心として前記補正対
象エッジの変形を行う範囲を設定するエッジ変形領域設
定ステップ； （ｃ）前記エッジ変形領域設定ステップによって設定さ
れたエッジ変形領域内における前記補正対象エッジを変
形する補正対象エッジ変形ステップ； （ｄ）前記補正対象エッジ変形ステップによって変形さ
れた変形後補正対象エッジから補正パターンを生成する
補正パターン生成ステップ； （ｅ）補正前の前記レイアウトパターンと前記補正パタ
ーンとに基づいて所定の図形演算処理を行う図形演算ス
テップ。
ーンデータ補正方法は以下のステップを備えたものであ
る。 （ａ）回路のレイアウトパターンから補正が必要なエッ
ジを抽出する補正対象エッジ抽出ステップ； （ｂ）前記補正対象エッジ抽出ステップによって抽出さ
れた補正対象エッジの所定の点を中心として前記補正対
象エッジの変形を行う範囲を設定するエッジ変形領域設
定ステップ； （ｃ）前記エッジ変形領域設定ステップによって設定さ
れたエッジ変形領域内における前記補正対象エッジを変
形する補正対象エッジ変形ステップ； （ｄ）前記補正対象エッジ変形ステップによって変形さ
れた変形後補正対象エッジから補正パターンを生成する
補正パターン生成ステップ； （ｅ）補正前の前記レイアウトパターンと前記補正パタ
ーンとに基づいて所定の図形演算処理を行う図形演算ス
テップ。
【００１６】さらに、第７の発明にかかるレイアウトパ
ターンデータ補正方法は、補正対象エッジ変形ステップ
は、補正対象エッジを変形領域内に存在する頂点まで伸
縮させるものである。
ターンデータ補正方法は、補正対象エッジ変形ステップ
は、補正対象エッジを変形領域内に存在する頂点まで伸
縮させるものである。
【００１７】また、第８の発明にかかるレイアウトパタ
ーンデータ補正方法は、補正対象エッジ変形ステップ
は、エッジ変形領域内に複数の頂点が存在する場合に、
前記エッジ変形領域内に存在する任意の２頂点の距離が
最大となる線分を新たに補正対象エッジとして生成する
ものである。
ーンデータ補正方法は、補正対象エッジ変形ステップ
は、エッジ変形領域内に複数の頂点が存在する場合に、
前記エッジ変形領域内に存在する任意の２頂点の距離が
最大となる線分を新たに補正対象エッジとして生成する
ものである。
【００１８】さらに、第９の発明にかかるレイアウトパ
ターンデータ補正方法は、補正パターン生成ステップ
は、補正対象エッジと補正対象外エッジとの間に角度を
設定し、その角度に応じて補正パターンの生成を行うも
のである。
ターンデータ補正方法は、補正パターン生成ステップ
は、補正対象エッジと補正対象外エッジとの間に角度を
設定し、その角度に応じて補正パターンの生成を行うも
のである。
【００１９】また、第１０の発明にかかるレイアウトパ
ターンデータ補正方法は、補正パターン生成ステップ
は、変形後補正対象エッジが補正前レイアウトパターン
のエッジと一致しない場合、変形後補正対象エッジと補
正前レイアウトパターンデータとの間に発生する図形を
新たな補正パターンとして生成するものである。
ターンデータ補正方法は、補正パターン生成ステップ
は、変形後補正対象エッジが補正前レイアウトパターン
のエッジと一致しない場合、変形後補正対象エッジと補
正前レイアウトパターンデータとの間に発生する図形を
新たな補正パターンとして生成するものである。
【００２０】さらに、第１１の発明にかかるレイアウト
パターンデータ補正プログラムを記録した媒体は、コン
ピュータに以下のステップを実行させるものである。 （ａ）回路のレイアウトパターンから補正が必要なエッ
ジを抽出する補正対象エッジ抽出ステップ； （ｂ）前記補正対象エッジ抽出ステップによって抽出さ
れた補正対象エッジの所定の点を中心として前記補正対
象エッジの変形を行う範囲を設定するエッジ変形領域設
定ステップ； （ｃ）前記エッジ変形領域設定ステップによって設定さ
れたエッジ変形領域内における前記補正対象エッジを変
形する補正対象エッジ変形ステップ； （ｄ）前記補正対象エッジ変形ステップによって変形さ
れた変形後補正対象エッジから補正パターンを生成する
補正パターン生成ステップ； （ｅ）補正前の前記レイアウトパターンと前記補正パタ
ーンとに基づいて所定の図形演算処理を行う図形演算ス
テップ。
パターンデータ補正プログラムを記録した媒体は、コン
ピュータに以下のステップを実行させるものである。 （ａ）回路のレイアウトパターンから補正が必要なエッ
ジを抽出する補正対象エッジ抽出ステップ； （ｂ）前記補正対象エッジ抽出ステップによって抽出さ
れた補正対象エッジの所定の点を中心として前記補正対
象エッジの変形を行う範囲を設定するエッジ変形領域設
定ステップ； （ｃ）前記エッジ変形領域設定ステップによって設定さ
れたエッジ変形領域内における前記補正対象エッジを変
形する補正対象エッジ変形ステップ； （ｄ）前記補正対象エッジ変形ステップによって変形さ
れた変形後補正対象エッジから補正パターンを生成する
補正パターン生成ステップ； （ｅ）補正前の前記レイアウトパターンと前記補正パタ
ーンとに基づいて所定の図形演算処理を行う図形演算ス
テップ。
【００２１】また、第１２の発明にかかるレイアウトパ
ターンデータ補正プログラムを記録した媒体は、補正対
象エッジ変形ステップは、補正対象エッジを変形領域内
に存在する頂点まで伸縮させるものである。
ターンデータ補正プログラムを記録した媒体は、補正対
象エッジ変形ステップは、補正対象エッジを変形領域内
に存在する頂点まで伸縮させるものである。
【００２２】さらに、第１３の発明にかかるレイアウト
パターンデータ補正プログラムを記録した媒体は、補正
対象エッジ変形ステップは、エッジ変形領域内に複数の
頂点が存在する場合に、前記エッジ変形領域内に存在す
る任意の２頂点の距離が最大となる線分を新たに補正対
象エッジとして生成するものである。
パターンデータ補正プログラムを記録した媒体は、補正
対象エッジ変形ステップは、エッジ変形領域内に複数の
頂点が存在する場合に、前記エッジ変形領域内に存在す
る任意の２頂点の距離が最大となる線分を新たに補正対
象エッジとして生成するものである。
【００２３】また、第１４の発明にかかるレイアウトパ
ターンデータ補正プログラムを記録した媒体は、補正パ
ターン生成ステップは、補正対象エッジと補正対象外エ
ッジとの間に角度を設定し、その角度に応じて補正パタ
ーンの生成を行うものである。
ターンデータ補正プログラムを記録した媒体は、補正パ
ターン生成ステップは、補正対象エッジと補正対象外エ
ッジとの間に角度を設定し、その角度に応じて補正パタ
ーンの生成を行うものである。
【００２４】さらに、第１５の発明にかかるレイアウト
パターンデータ補正プログラムを記録した媒体は、補正
パターン生成ステップは、変形後補正対象エッジが補正
前レイアウトパターンのエッジと一致しない場合、変形
後補正対象エッジと補正前レイアウトパターンデータと
の間に発生する図形を新たな補正パターンとして生成す
るものである。
パターンデータ補正プログラムを記録した媒体は、補正
パターン生成ステップは、変形後補正対象エッジが補正
前レイアウトパターンのエッジと一致しない場合、変形
後補正対象エッジと補正前レイアウトパターンデータと
の間に発生する図形を新たな補正パターンとして生成す
るものである。
【００２５】また、第１６の発明にかかる半導体装置の
製造方法は、レイアウトパターンデータ補正方法を用い
たものである。
製造方法は、レイアウトパターンデータ補正方法を用い
たものである。
【００２６】
【発明の実施の形態】実施の形態１．以下、実施の形態
１を図を参照して説明する。図１は実施の形態１のレイ
アウトパターンデータ補正装置が動作するコンピュータ
であり、このコンピュータの構成を図２に示す。図１に
おいて、Ｃ１はコンピュータ本体、Ｃ２は表示装置、Ｃ
３はプリンタ、Ｃ４はペン、Ｃ５はマウス、Ｃ６はキー
ボード、Ｃ７はプログラムやデータなどが記録されるフ
ロッピー・ディスク、Ｃ７ａはフロッピー・ディスクＣ
７がセットされるＦＤドライブ、Ｃ８はプログラムやデ
ータなどが記録されるＣＤ−ＲＯＭ、Ｃ８ａはＣＤ−Ｒ
ＯＭＣ８がセットされるＣＤ−ＲＯＭドライブである。
図２において、Ｃ１ａは内部メモリ、Ｃ９はペンＣ４、
マウスＣ５及びキーボードＣ６からなる入力装置、Ｃ１
０はハード・ディスクを内蔵したＨＤユニットである。
１を図を参照して説明する。図１は実施の形態１のレイ
アウトパターンデータ補正装置が動作するコンピュータ
であり、このコンピュータの構成を図２に示す。図１に
おいて、Ｃ１はコンピュータ本体、Ｃ２は表示装置、Ｃ
３はプリンタ、Ｃ４はペン、Ｃ５はマウス、Ｃ６はキー
ボード、Ｃ７はプログラムやデータなどが記録されるフ
ロッピー・ディスク、Ｃ７ａはフロッピー・ディスクＣ
７がセットされるＦＤドライブ、Ｃ８はプログラムやデ
ータなどが記録されるＣＤ−ＲＯＭ、Ｃ８ａはＣＤ−Ｒ
ＯＭＣ８がセットされるＣＤ−ＲＯＭドライブである。
図２において、Ｃ１ａは内部メモリ、Ｃ９はペンＣ４、
マウスＣ５及びキーボードＣ６からなる入力装置、Ｃ１
０はハード・ディスクを内蔵したＨＤユニットである。
【００２７】図３は、レイアウトパターンデータ補正装
置の構成を示すブロック図である。同図において、１は
レイアウトパターンデータを保持するレイアウトパター
ンデータ保持部、２はＯＰＣのルールが記述されている
ファイルを保持するＯＰＣルール保持部、３は補正が必
要となるエッジを抽出する補正対象エッジ抽出手段、４
はエッジを変形させる範囲を設定するエッジ変形領域設
定手段、５は変形が必要となるエッジを変形する補正対
象エッジ変形手段、６は補正対象エッジから補正パター
ンを生成する補正パターン生成手段、７は生成された補
正パターンと元レイアウトパターン間で図形演算を行う
図形演算手段、そして８はＯＰＣ後レイアウトパターン
データ保持部である。
置の構成を示すブロック図である。同図において、１は
レイアウトパターンデータを保持するレイアウトパター
ンデータ保持部、２はＯＰＣのルールが記述されている
ファイルを保持するＯＰＣルール保持部、３は補正が必
要となるエッジを抽出する補正対象エッジ抽出手段、４
はエッジを変形させる範囲を設定するエッジ変形領域設
定手段、５は変形が必要となるエッジを変形する補正対
象エッジ変形手段、６は補正対象エッジから補正パター
ンを生成する補正パターン生成手段、７は生成された補
正パターンと元レイアウトパターン間で図形演算を行う
図形演算手段、そして８はＯＰＣ後レイアウトパターン
データ保持部である。
【００２８】レイアウトパターンデータ保持部１、ＯＰ
Ｃルール保持部２及びＯＰＣ後レイアウトパターンデー
タ保持部８はデータであり、補正対象エッジ抽出手段
３、エッジ変形領域設定手段４、補正対象エッジ変形手
段５、補正パターン生成手段６及び図形演算手段７はプ
ログラムであるが、これらのデータやプログラムはＨＤ
ユニットＣ１０に内蔵されたハードディスクに記憶され
ていても良いし、フロッピー・ディスクＣ７やＣＤ−Ｒ
ＯＭＣ８などの記録媒体に記録されていても良い。な
お、記録媒体は、フロッピー・ディスクやＣＤーＲＯＭ
に限らず、例えばハードディスク、磁気テープ、メモリ
チップ、ＩＣカードなどであっても良く、記録されたプ
ログラムをコンピュータが読み取り可能なものであれば
良い。
Ｃルール保持部２及びＯＰＣ後レイアウトパターンデー
タ保持部８はデータであり、補正対象エッジ抽出手段
３、エッジ変形領域設定手段４、補正対象エッジ変形手
段５、補正パターン生成手段６及び図形演算手段７はプ
ログラムであるが、これらのデータやプログラムはＨＤ
ユニットＣ１０に内蔵されたハードディスクに記憶され
ていても良いし、フロッピー・ディスクＣ７やＣＤ−Ｒ
ＯＭＣ８などの記録媒体に記録されていても良い。な
お、記録媒体は、フロッピー・ディスクやＣＤーＲＯＭ
に限らず、例えばハードディスク、磁気テープ、メモリ
チップ、ＩＣカードなどであっても良く、記録されたプ
ログラムをコンピュータが読み取り可能なものであれば
良い。
【００２９】また、図４は上述した構成のレイアウトパ
ターンデータ補正装置の動作を示すフローチャートであ
る。
ターンデータ補正装置の動作を示すフローチャートであ
る。
【００３０】図５に金属配線のレイアウトパターンデー
タを示す。従来例と同様にパターンの間隔がある間隔
（Ｋ１）以上空いている箇所のパターンを太くするＯＰ
Ｃを考える。従来と同様にして、補正対象となるエッジ
を抽出する（図６）（ステップＳ９）。次に、エッジを
変形する範囲としてのエッジ変形領域を設定する。例と
して処理対象エッジ２５（図６）に注目する（ステップ
Ｓ１０）。エッジ２５の拡大図を図７に示す。図７
（１）に示すように、処理対象エッジ２５の開放端（３
３）を中心として、半径Ｒ１の円（３２）をエッジ変形
領域として設定する（ステップＳ１１）。ここで、開放
端とは、着目している処理対象エッジの端点のうち、他
の補正対象エッジに接続されていない端点のことを言
う。
タを示す。従来例と同様にパターンの間隔がある間隔
（Ｋ１）以上空いている箇所のパターンを太くするＯＰ
Ｃを考える。従来と同様にして、補正対象となるエッジ
を抽出する（図６）（ステップＳ９）。次に、エッジを
変形する範囲としてのエッジ変形領域を設定する。例と
して処理対象エッジ２５（図６）に注目する（ステップ
Ｓ１０）。エッジ２５の拡大図を図７に示す。図７
（１）に示すように、処理対象エッジ２５の開放端（３
３）を中心として、半径Ｒ１の円（３２）をエッジ変形
領域として設定する（ステップＳ１１）。ここで、開放
端とは、着目している処理対象エッジの端点のうち、他
の補正対象エッジに接続されていない端点のことを言
う。
【００３１】次にその領域内に頂点が存在するか検索す
る。検索した結果、図７（１）に示すように領域内に頂
点（３４）が存在し、かつ処理対象エッジ上にある場合
は、図７（２）に示して有るようにエッジ２５を頂点３
４まで縮める。従って、エッジ２５は消去される。同様
にして、エッジ２３、２４（図６）も消去される。逆の
例として、エッジを延長する場合の例を図８に示す。同
様にして、図８（１）に示すように、処理対象エッジ３
６の開放端（３７）を中心として、エッジ変形領域（３
５）を設定する。領域内に頂点（３８）が存在し、かつ
補正対象エッジ上にはないため、図８（２）に示してあ
るように、処理対象エッジ３６を頂点３８まで延長し、
新たにエッジ３９を生成する。また、領域内に頂点が存
在しない場合の補正対象エッジ２１、２２、２６、２
７、２８、２９、３０、３１（図６）は変形されない。
次に、全処理対象エッジについて処理が終了したかどう
かを判定して、未処理エッジが存在すれば、ステップＳ
１０に戻り、未処理エッジが残っていなければ次のステ
ップに進む（ステップＳ１３）。このようにしてエッジ
変形処理を行った結果を図９に示す。
る。検索した結果、図７（１）に示すように領域内に頂
点（３４）が存在し、かつ処理対象エッジ上にある場合
は、図７（２）に示して有るようにエッジ２５を頂点３
４まで縮める。従って、エッジ２５は消去される。同様
にして、エッジ２３、２４（図６）も消去される。逆の
例として、エッジを延長する場合の例を図８に示す。同
様にして、図８（１）に示すように、処理対象エッジ３
６の開放端（３７）を中心として、エッジ変形領域（３
５）を設定する。領域内に頂点（３８）が存在し、かつ
補正対象エッジ上にはないため、図８（２）に示してあ
るように、処理対象エッジ３６を頂点３８まで延長し、
新たにエッジ３９を生成する。また、領域内に頂点が存
在しない場合の補正対象エッジ２１、２２、２６、２
７、２８、２９、３０、３１（図６）は変形されない。
次に、全処理対象エッジについて処理が終了したかどう
かを判定して、未処理エッジが存在すれば、ステップＳ
１０に戻り、未処理エッジが残っていなければ次のステ
ップに進む（ステップＳ１３）。このようにしてエッジ
変形処理を行った結果を図９に示す。
【００３２】次に、補正パターン生成を行う（ステップ
Ｓ１４）。従来例で示したとおり、ＤＲＣツールで、オ
ーバーサイズ処理して補正パターンを生成すると、鋭角
の掘りこみ図形が生成される場合がある（図２２）。サ
イジング処理によって、突起、掘りこみ図形を生成しな
いようにする。例として図９の補正対象エッジ（２８）
に注目する。図１０に補正対象エッジ２８の拡大図を示
す。図１０（１）に示すように、サイジング処理される
補正対象エッジ（２８）と隣接する補正対象外エッジ
（４０）との角度θを設定する。
Ｓ１４）。従来例で示したとおり、ＤＲＣツールで、オ
ーバーサイズ処理して補正パターンを生成すると、鋭角
の掘りこみ図形が生成される場合がある（図２２）。サ
イジング処理によって、突起、掘りこみ図形を生成しな
いようにする。例として図９の補正対象エッジ（２８）
に注目する。図１０に補正対象エッジ２８の拡大図を示
す。図１０（１）に示すように、サイジング処理される
補正対象エッジ（２８）と隣接する補正対象外エッジ
（４０）との角度θを設定する。
【００３３】角度θが、９０°＜θ＜１８０°でオーバ
ーサイズ処理を行う場合を図１０（２）、アンダーサイ
ズ処理を行う場合を図１０（３）に示す。オーバーサイ
ズを行う場合は、図１０（２）に示すように、補正対象
エッジ２８を補正量だけ図形の外側に平行移動したエッ
ジの延長線と補正対象外エッジ４０との交点４１を求
め、囲まれた図形を補正パターン（４２）として抽出す
る。アンダーサイズを行う場合は、図１０（３）に示す
ように、補正対象エッジ２８を補正量だけ図形の内側に
平行移動したエッジと補正対象外エッジ４０の延長線上
との交点４７を求め、囲まれた図形を補正パターン（４
８）として抽出する。
ーサイズ処理を行う場合を図１０（２）、アンダーサイ
ズ処理を行う場合を図１０（３）に示す。オーバーサイ
ズを行う場合は、図１０（２）に示すように、補正対象
エッジ２８を補正量だけ図形の外側に平行移動したエッ
ジの延長線と補正対象外エッジ４０との交点４１を求
め、囲まれた図形を補正パターン（４２）として抽出す
る。アンダーサイズを行う場合は、図１０（３）に示す
ように、補正対象エッジ２８を補正量だけ図形の内側に
平行移動したエッジと補正対象外エッジ４０の延長線上
との交点４７を求め、囲まれた図形を補正パターン（４
８）として抽出する。
【００３４】また、角度θが、１８０°＜θ＜２７０°
の場合の例を図１１に示す。オーバーサイズ処理を行う
場合は、図１１（２）に示すように、補正対象エッジ４
４を補正量だけ図形の外側に平行移動したエッジと補正
対象外エッジ４３の延長線上の交点４５を求め、囲まれ
た図形を補正パターン（４６）として抽出する。アンダ
ーサイズ処理を行う場合は、図１１（３）に示すよう
に、補正対象エッジ４４を補正量だけ図形の内側に平行
移動したエッジの延長線と補正対象外エッジ４３との交
点５０を求め、囲まれた図形を補正パターン（５１）と
して抽出する。いま、パターンを太くするＯＰＣを行っ
ているため、補正対象エッジ２８は、オーバーサイズ処
理された図１０（２）のようになる。このようにして、
補正パターンを生成したレイアウトパターンデータを図
１２に示す。
の場合の例を図１１に示す。オーバーサイズ処理を行う
場合は、図１１（２）に示すように、補正対象エッジ４
４を補正量だけ図形の外側に平行移動したエッジと補正
対象外エッジ４３の延長線上の交点４５を求め、囲まれ
た図形を補正パターン（４６）として抽出する。アンダ
ーサイズ処理を行う場合は、図１１（３）に示すよう
に、補正対象エッジ４４を補正量だけ図形の内側に平行
移動したエッジの延長線と補正対象外エッジ４３との交
点５０を求め、囲まれた図形を補正パターン（５１）と
して抽出する。いま、パターンを太くするＯＰＣを行っ
ているため、補正対象エッジ２８は、オーバーサイズ処
理された図１０（２）のようになる。このようにして、
補正パターンを生成したレイアウトパターンデータを図
１２に示す。
【００３５】最後に、補正パターンとＯＰＣ前のパター
ン間でＯＲ（加算）演算処理する（ステップＳ１５）。
演算処理後のレイアウトパターンを図１３に示す。図１
３を見て分かるように、突起、掘りこみ、段差図形は発
生していない。従って、図形の頂点数が減少し、データ
量が削減できていることが分かる。以上のように、この
実施の形態１に係る発明によれば、従来の突起、掘りこ
み、段差によるデータ量の増大を解消できる。
ン間でＯＲ（加算）演算処理する（ステップＳ１５）。
演算処理後のレイアウトパターンを図１３に示す。図１
３を見て分かるように、突起、掘りこみ、段差図形は発
生していない。従って、図形の頂点数が減少し、データ
量が削減できていることが分かる。以上のように、この
実施の形態１に係る発明によれば、従来の突起、掘りこ
み、段差によるデータ量の増大を解消できる。
【００３６】実施の形態２．この実施の形態２に係る発
明のレイアウトパターンデータ補正装置の構成を示すブ
ロック図は図３と同様であり、またその動作を示すフロ
ーチャートも図４と同様なので、ここではその説明は省
略する。前記実施の形態１では、エッジ変形領域に頂点
が１つしか存在しなかったが、ＯＰＣ前レイアウトパタ
ーンデータに既に微小な段差が存在する場合、または、
ＯＰＣ後レイアウトパターンデータに対してさらにＯＰ
Ｃを行う場合には、エッジ変形領域に複数頂点が存在し
てくる場合がある。
明のレイアウトパターンデータ補正装置の構成を示すブ
ロック図は図３と同様であり、またその動作を示すフロ
ーチャートも図４と同様なので、ここではその説明は省
略する。前記実施の形態１では、エッジ変形領域に頂点
が１つしか存在しなかったが、ＯＰＣ前レイアウトパタ
ーンデータに既に微小な段差が存在する場合、または、
ＯＰＣ後レイアウトパターンデータに対してさらにＯＰ
Ｃを行う場合には、エッジ変形領域に複数頂点が存在し
てくる場合がある。
【００３７】図１４に金属配線のレイアウトパターンデ
ータを示す。同図には、連続段差（７３）、段差（７
４）が存在する。例として、パターンの間隔がある間隔
（Ｋ２）以下となっている箇所のパターンを細くするＯ
ＰＣを考える。従来と同様にして、補正対象となるエッ
ジを抽出する（図１５）（ステップＳ９）。次に、エッ
ジを変形するエッジ変形領域を設定する。例として、処
理対象エッジ７７（図１５）に注目する（ステップＳ１
０）。エッジ７７の拡大図を図１６に示す。図１６
（１）に示すように、処理対象エッジ７７の開放端（８
３）を中心として、半径Ｒ１の円（８１）をエッジ変形
領域として設定する（ステップＳ１１）。次にその領域
内に頂点があるか検索する。検索した結果、検索領域に
複数の頂点が存在する場合は、領域内の任意の２頂点を
直線で結んだ場合に、その距離が最大となる線分を新た
な処理対象エッジとして生成する（ステップＳ１２）。
ータを示す。同図には、連続段差（７３）、段差（７
４）が存在する。例として、パターンの間隔がある間隔
（Ｋ２）以下となっている箇所のパターンを細くするＯ
ＰＣを考える。従来と同様にして、補正対象となるエッ
ジを抽出する（図１５）（ステップＳ９）。次に、エッ
ジを変形するエッジ変形領域を設定する。例として、処
理対象エッジ７７（図１５）に注目する（ステップＳ１
０）。エッジ７７の拡大図を図１６に示す。図１６
（１）に示すように、処理対象エッジ７７の開放端（８
３）を中心として、半径Ｒ１の円（８１）をエッジ変形
領域として設定する（ステップＳ１１）。次にその領域
内に頂点があるか検索する。検索した結果、検索領域に
複数の頂点が存在する場合は、領域内の任意の２頂点を
直線で結んだ場合に、その距離が最大となる線分を新た
な処理対象エッジとして生成する（ステップＳ１２）。
【００３８】図１６（１）に示してあるように、エッジ
変形領域内に５つの頂点（８２）（８４）（８５）（８
６）（８７）が存在する。この場合、頂点８２と頂点８
７を結んだ場合の距離が最大であるため、この線分を新
たに処理対象エッジ（８８）として生成する（図１６
（２））。次に、全処理対象エッジについて処理が終了
したかどうかを判定して、未処理エッジが存在すれば、
ステップＳ１０に戻り、未処理エッジが残っていなけれ
ば次のステップに進む（ステップＳ１３）。このように
してエッジ変形処理を行った結果を図１７に示す。
変形領域内に５つの頂点（８２）（８４）（８５）（８
６）（８７）が存在する。この場合、頂点８２と頂点８
７を結んだ場合の距離が最大であるため、この線分を新
たに処理対象エッジ（８８）として生成する（図１６
（２））。次に、全処理対象エッジについて処理が終了
したかどうかを判定して、未処理エッジが存在すれば、
ステップＳ１０に戻り、未処理エッジが残っていなけれ
ば次のステップに進む（ステップＳ１３）。このように
してエッジ変形処理を行った結果を図１７に示す。
【００３９】次に、補正パターン生成を行う（ステップ
Ｓ１４）。例として、補正対象エッジ８８（図１７）に
注目する。前記実施の形態１で示したようにして、補正
対象外エッジ９０との間に突起が発生しないようにアン
ダーサイズを行う。このようにして生成された補正パタ
ーン９１を図１８に示す。次に、パターンを細くするＯ
ＰＣであるため、この補正パターン（９１）とＯＰＣ前
のパターン間でＮＯＴ（減算）演算処理を行うと、９２
（図１８）の部分が突起図形として残ってしまう。
Ｓ１４）。例として、補正対象エッジ８８（図１７）に
注目する。前記実施の形態１で示したようにして、補正
対象外エッジ９０との間に突起が発生しないようにアン
ダーサイズを行う。このようにして生成された補正パタ
ーン９１を図１８に示す。次に、パターンを細くするＯ
ＰＣであるため、この補正パターン（９１）とＯＰＣ前
のパターン間でＮＯＴ（減算）演算処理を行うと、９２
（図１８）の部分が突起図形として残ってしまう。
【００４０】これをなくすために、図１９に示してある
ように、エッジ８８とＯＰＣ前のパターン間で生成され
る図形９２、９３、９４を生成する。まず、図形９３、
９４をＯＰＣ前のパターンにＯＲ（加算）演算処理を行
い、さらに、その結果に対して図形９２をＮＯＴ（減
算）演算処理する（ステップＳ１５）。次に、このよう
にして生成されたパターンと補正パターン（９１）で、
ＮＯＴ（減算）演算処理を行う（ステップＳ１５）。
ように、エッジ８８とＯＰＣ前のパターン間で生成され
る図形９２、９３、９４を生成する。まず、図形９３、
９４をＯＰＣ前のパターンにＯＲ（加算）演算処理を行
い、さらに、その結果に対して図形９２をＮＯＴ（減
算）演算処理する（ステップＳ１５）。次に、このよう
にして生成されたパターンと補正パターン（９１）で、
ＮＯＴ（減算）演算処理を行う（ステップＳ１５）。
【００４１】このようにして生成された演算処理後のレ
イアウトパターンを図２０に示す。図２０を見て分かる
ように、ＯＰＣによって、不要な突起、掘りこみ、段差
図形が発生されていないだけでなく、７３、７４（図１
４）の段差が削除されている。従って、図形の頂点数が
減少し、データ量が削減できていることは明白である。
以上のように、この実施の形態２に係る発明によれば、
従来の突起、掘りこみ、段差によるデータ量の増大を解
消できる。
イアウトパターンを図２０に示す。図２０を見て分かる
ように、ＯＰＣによって、不要な突起、掘りこみ、段差
図形が発生されていないだけでなく、７３、７４（図１
４）の段差が削除されている。従って、図形の頂点数が
減少し、データ量が削減できていることは明白である。
以上のように、この実施の形態２に係る発明によれば、
従来の突起、掘りこみ、段差によるデータ量の増大を解
消できる。
【００４２】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００４３】第１ないし第１６の発明によれば、補正対
象エッジを抽出し、エッジ変形領域を設定し、補正対象
エッジを変形し、補正パターンを生成し、図形演算を行
うので、従来の突起、掘りこみ、段差によるデータ量の
増大を解消できる。
象エッジを抽出し、エッジ変形領域を設定し、補正対象
エッジを変形し、補正パターンを生成し、図形演算を行
うので、従来の突起、掘りこみ、段差によるデータ量の
増大を解消できる。
【図１】実施の形態１のレイアウトパターンデータ補正
装置が動作するコンピュータを示す図である。
装置が動作するコンピュータを示す図である。
【図２】図１のコンピュータの構成を示す図である。
【図３】実施の形態１のレイアウトパターン補正装置の
ブロック図を示す図である。
ブロック図を示す図である。
【図４】実施の形態１のレイアウトパターン補正装置の
フローチャートを示す図である。
フローチャートを示す図である。
【図５】実施の形態１の金属配線のレイアウトパターン
を示す図である。
を示す図である。
【図６】実施の形態１の補正対象エッジ抽出後のレイア
ウトパターンを示す図である。
ウトパターンを示す図である。
【図７】実施の形態１の補正対象エッジ変形方法（１）
を示す図である。
を示す図である。
【図８】実施の形態１の補正対象エッジ変形方法（２）
を示す図である。
を示す図である。
【図９】実施の形態１のエッジ変形処理後のレイアウト
パターンを示す図である。
パターンを示す図である。
【図１０】実施の形態１の補正パターン生成方法（１）
を示す図である。
を示す図である。
【図１１】実施の形態１の補正パターン生成方法（２）
を示す図である。
を示す図である。
【図１２】実施の形態１の補正パターン生成後のレイア
ウトパターンを示す図である。
ウトパターンを示す図である。
【図１３】実施の形態１のＯＰＣ後のレイアウトパター
ンを示す図である。
ンを示す図である。
【図１４】実施の形態２の金属配線のレイアウトパター
ンを示す図である。
ンを示す図である。
【図１５】実施の形態２の補正対象エッジ抽出後のレイ
アウトパターンを示す図である。
アウトパターンを示す図である。
【図１６】実施の形態２の補正対象エッジの変形方法を
示す図である。
示す図である。
【図１７】実施の形態２のエッジ変形処理後のレイアウ
トパターンを示す図である。
トパターンを示す図である。
【図１８】実施の形態２の補正パターン生成（１）を示
す図である。
す図である。
【図１９】実施の形態２の補正パターン生成（２）を示
す図である。
す図である。
【図２０】実施の形態２のＯＰＣ後のレイアウトパター
ンを示す図である。
ンを示す図である。
【図２１】ＤＲＣツールによるエッジ抽出を示す図であ
る。
る。
【図２２】従来例の補正対象エッジのオーバーサイズを
示す図である。
示す図である。
【図２３】従来例の補正対象エッジオーバーサイズ後の
レイアウトパターンを示す図である。
レイアウトパターンを示す図である。
【図２４】従来例のＯＰＣ後のレイアウトパターンを示
す図である。
す図である。
３ 補正対象エッジ抽出手段 ４ エッジ変形領域設定手段 ５ 補正対象エッジ変形手段 ６ 補正パターン生成手段 ７ 図形演算手段
Claims (16)
- 【請求項１】 回路のレイアウトパターンから補正が必
要なエッジを抽出する補正対象エッジ抽出手段と、 前記補正対象エッジ抽出手段によって抽出された補正対
象エッジの所定の点を中心として前記補正対象エッジの
変形を行う範囲を設定するエッジ変形領域設定手段と、 前記エッジ変形領域設定手段によって設定されたエッジ
変形領域内における前記補正対象エッジを変形する補正
対象エッジ変形手段と、 前記補正対象エッジ変形手段によって変形された変形後
補正対象エッジから補正パターンを生成する補正パター
ン生成手段と、 補正前の前記レイアウトパターンと前記補正パターンと
に基づいて所定の図形演算処理を行う図形演算手段とを
備えることを特徴とする、レイアウトパターンデータ補
正装置。 - 【請求項２】 補正対象エッジ変形手段は、補正対象エ
ッジを変形領域内に存在する頂点まで伸縮させる手段を
備えることを特徴とする、請求項１に記載のレイアウト
パターンデータ補正装置。 - 【請求項３】 補正対象エッジ変形手段は、エッジ変形
領域内に複数の頂点が存在する場合に、前記エッジ変形
領域内に存在する任意の２頂点の距離が最大となる線分
を新たに補正対象エッジとして生成する手段を備えるこ
とを特徴とする、請求項１に記載のレイアウトパターン
データ補正装置。 - 【請求項４】 補正パターン生成手段は、補正対象エッ
ジと補正対象外エッジとの間に角度を設定し、その角度
に応じて補正パターンの生成を行う手段を備えることを
特徴とする、請求項１に記載のレイアウトパターンデー
タ補正装置。 - 【請求項５】 補正パターン生成手段は、変形後補正対
象エッジが補正前レイアウトパターンのエッジと一致し
ない場合、変形後補正対象エッジと補正前レイアウトパ
ターンデータとの間に発生する図形を新たな補正パター
ンとして生成する手段を備えることを特徴とする、請求
項１に記載のレイアウトパターンデータ補正装置。 - 【請求項６】 以下のステップを備えたことを特徴とす
るレイアウトパターンデータ補正方法。 （ａ）回路のレイアウトパターンから補正が必要なエッ
ジを抽出する補正対象エッジ抽出ステップ； （ｂ）前記補正対象エッジ抽出ステップによって抽出さ
れた補正対象エッジの所定の点を中心として前記補正対
象エッジの変形を行う範囲を設定するエッジ変形領域設
定ステップ； （ｃ）前記エッジ変形領域設定ステップによって設定さ
れたエッジ変形領域内における前記補正対象エッジを変
形する補正対象エッジ変形ステップ； （ｄ）前記補正対象エッジ変形ステップによって変形さ
れた変形後補正対象エッジから補正パターンを生成する
補正パターン生成ステップ； （ｅ）補正前の前記レイアウトパターンと前記補正パタ
ーンとに基づいて所定の図形演算処理を行う図形演算ス
テップ。 - 【請求項７】 補正対象エッジ変形ステップは、補正対
象エッジを変形領域内に存在する頂点まで伸縮させるこ
とを特徴とする、請求項６に記載のレイアウトパターン
データ補正方法。 - 【請求項８】 補正対象エッジ変形ステップは、エッジ
変形領域内に複数の頂点が存在する場合に、前記エッジ
変形領域内に存在する任意の２頂点の距離が最大となる
線分を新たに補正対象エッジとして生成することを特徴
とする、請求項６に記載のレイアウトパターンデータ補
正方法。 - 【請求項９】 補正パターン生成ステップは、補正対象
エッジと補正対象外エッジとの間に角度を設定し、その
角度に応じて補正パターンの生成を行うことを特徴とす
る、請求項６に記載のレイアウトパターンデータ補正方
法。 - 【請求項１０】 補正パターン生成ステップは、変形後
補正対象エッジが補正前レイアウトパターンのエッジと
一致しない場合、変形後補正対象エッジと補正前レイア
ウトパターンデータとの間に発生する図形を新たな補正
パターンとして生成することを特徴とする、請求項６に
記載のレイアウトパターンデータ補正方法。 - 【請求項１１】 コンピュータに以下のステップを実行
させるためのレイアウトパターンデータ補正プログラム
を記録した媒体。 （ａ）回路のレイアウトパターンから補正が必要なエッ
ジを抽出する補正対象エッジ抽出ステップ； （ｂ）前記補正対象エッジ抽出ステップによって抽出さ
れた補正対象エッジの所定の点を中心として前記補正対
象エッジの変形を行う範囲を設定するエッジ変形領域設
定ステップ； （ｃ）前記エッジ変形領域設定ステップによって設定さ
れたエッジ変形領域内における前記補正対象エッジを変
形する補正対象エッジ変形ステップ； （ｄ）前記補正対象エッジ変形ステップによって変形さ
れた変形後補正対象エッジから補正パターンを生成する
補正パターン生成ステップ； （ｅ）補正前の前記レイアウトパターンと前記補正パタ
ーンとに基づいて所定の図形演算処理を行う図形演算ス
テップ。 - 【請求項１２】 補正対象エッジ変形ステップは、補正
対象エッジを変形領域内に存在する頂点まで伸縮させる
ことを特徴とする、請求項１１に記載の、レイアウトパ
ターンデータ補正プログラムを記録した媒体。 - 【請求項１３】 補正対象エッジ変形ステップは、エッ
ジ変形領域内に複数の頂点が存在する場合に、前記エッ
ジ変形領域内に存在する任意の２頂点の距離が最大とな
る線分を新たに処理対象エッジとして生成することを特
徴とする、請求項１１に記載の、レイアウトパターンデ
ータ補正プログラムを記録した媒体。 - 【請求項１４】 補正パターン生成ステップは、補正対
象エッジと補正対象外エッジとの間に角度を設定し、そ
の角度に応じて補正パターンの生成を行うことを特徴と
する、請求項１１に記載の、レイアウトパターンデータ
補正プログラムを記録した媒体。 - 【請求項１５】 補正パターン生成ステップは、変形後
補正対象エッジが補正前レイアウトパターンのエッジと
一致しない場合、変形後補正対象エッジと補正前レイア
ウトパターンデータとの間に発生する図形を新たな補正
パターンとして生成することを特徴とする、請求項１１
に記載の、レイアウトパターンデータ補正プログラムを
記録した媒体。 - 【請求項１６】 請求項６ないし請求項１０のいずれか
に記載のレイアウトパターンデータ補正方法を用いた、
半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000260518A JP2002072441A (ja) | 2000-08-30 | 2000-08-30 | レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体 |
| US09/793,417 US6687885B2 (en) | 2000-08-30 | 2001-02-27 | Correction of layout pattern data during semiconductor patterning process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000260518A JP2002072441A (ja) | 2000-08-30 | 2000-08-30 | レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002072441A true JP2002072441A (ja) | 2002-03-12 |
Family
ID=18748511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000260518A Pending JP2002072441A (ja) | 2000-08-30 | 2000-08-30 | レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6687885B2 (ja) |
| JP (1) | JP2002072441A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006119475A (ja) * | 2004-10-22 | 2006-05-11 | Toppan Printing Co Ltd | 近接効果補正方法、フォトマスク、デバイス、近接効果補正装置 |
| JP2006523865A (ja) * | 2003-04-14 | 2006-10-19 | フォルティス・システムズ・インコーポレーテッド | 実効的近接効果補正方法論 |
| JP2007256305A (ja) * | 2006-03-20 | 2007-10-04 | Fujitsu Ltd | 回路パターンデータ補正方法及び半導体装置の製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002007506A (ja) * | 2000-06-22 | 2002-01-11 | Shinko Electric Ind Co Ltd | マイナスサイジング処理方法とコンピュータに実行させるためのプログラムを格納したコンピュータが読み取り可能な記憶媒体 |
| DE60305377T2 (de) * | 2002-03-25 | 2007-03-29 | Asml Masktools B.V. | Methode und Vorrichtung für die Definition von Mustern einer Fotomaske mittels einer Booleschen Kombination der Designdaten mit skalierten Designdaten |
| US6892367B2 (en) * | 2002-06-28 | 2005-05-10 | Pdf Solutions, Inc. | Vertex based layout pattern (VEP): a method and apparatus for describing repetitive patterns in IC mask layout |
| JP3659242B2 (ja) * | 2002-10-02 | 2005-06-15 | ソニー株式会社 | マスクパターン補正方法 |
| US20050227700A1 (en) * | 2004-04-08 | 2005-10-13 | International Business Machines Corporation | Method and system for conveying wireless connection availability |
| JP2005316135A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 |
| US7340713B2 (en) * | 2004-09-29 | 2008-03-04 | Synopsys, Inc. | Method and apparatus for determining a proximity correction using a visible area model |
| US8146025B2 (en) * | 2009-07-30 | 2012-03-27 | United Microelectronics Corp. | Method for correcting layout pattern using rule checking rectangle |
| CN110263438B (zh) * | 2019-06-20 | 2023-09-22 | 格兰菲智能科技有限公司 | 集成电路布局锐角修复方法和集成电路布局锐角修复系统 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5553273A (en) * | 1995-04-17 | 1996-09-03 | International Business Machines Corporation | Vertex minimization in a smart optical proximity correction system |
| US5740068A (en) * | 1996-05-30 | 1998-04-14 | International Business Machines Corporation | Fidelity enhancement of lithographic and reactive-ion-etched images by optical proximity correction |
| US6470489B1 (en) * | 1997-09-17 | 2002-10-22 | Numerical Technologies, Inc. | Design rule checking system and method |
| US6516459B1 (en) * | 2000-07-10 | 2003-02-04 | Mentor Graphics Corporation | Integrated circuit design correction using fragment correspondence |
-
2000
- 2000-08-30 JP JP2000260518A patent/JP2002072441A/ja active Pending
-
2001
- 2001-02-27 US US09/793,417 patent/US6687885B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006523865A (ja) * | 2003-04-14 | 2006-10-19 | フォルティス・システムズ・インコーポレーテッド | 実効的近接効果補正方法論 |
| JP2006119475A (ja) * | 2004-10-22 | 2006-05-11 | Toppan Printing Co Ltd | 近接効果補正方法、フォトマスク、デバイス、近接効果補正装置 |
| JP4677760B2 (ja) * | 2004-10-22 | 2011-04-27 | 凸版印刷株式会社 | 近接効果補正方法、フォトマスク、近接効果補正装置 |
| JP2007256305A (ja) * | 2006-03-20 | 2007-10-04 | Fujitsu Ltd | 回路パターンデータ補正方法及び半導体装置の製造方法 |
| US7818709B2 (en) | 2006-03-20 | 2010-10-19 | Fujitsu Semiconductor Limited | Circuit-pattern-data correction method and semiconductor-device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| US6687885B2 (en) | 2004-02-03 |
| US20020026624A1 (en) | 2002-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4104574B2 (ja) | エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンｉｃ設計のための改善された方法および装置 | |
| US7337421B2 (en) | Method and system for managing design corrections for optical and process effects based on feature tolerances | |
| US6560766B2 (en) | Method and apparatus for analyzing a layout using an instance-based representation | |
| US7367009B2 (en) | Convergence technique for model-based optical and process correction | |
| EP1175642B1 (en) | Improved method and apparatus for submicron ic design using edge fragment tagging | |
| JP4510118B2 (ja) | 光近接効果補正方法と装置、光近接効果検証方法と装置、露光用マスクの製造方法、更に光近接効果補正プログラムと光近接効果検証プログラム | |
| JP5529391B2 (ja) | ハーフトーン型位相シフトマスク、そのハーフトーン型位相シフトマスクを有する半導体装置の製造装置、およびそのハーフトーン型位相シフトマスクを用いた半導体装置の製造方法 | |
| JP4047725B2 (ja) | レチクル／マスク書き込みのためのデータ管理方法 | |
| WO2001042964A2 (en) | Method and apparatus for structure prediction based on model curvature | |
| US20040044984A1 (en) | Considering mask writer properties during the optical proximity correction process | |
| US7533363B2 (en) | System for integrated circuit layout partition and extraction for independent layout processing | |
| JP2005181524A (ja) | 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム | |
| JP2000162758A (ja) | 光学的近接効果補正方法 | |
| JP2002083757A (ja) | レイアウトパターンデータ補正装置、補正方法及び半導体装置の製造方法並びに記録媒体 | |
| CN101836161A (zh) | 用于确定掩模图案和写图案的技术 | |
| US6536032B1 (en) | Method of processing exposure mask-pattern data, simulation using this method, and recording medium | |
| JP2002072441A (ja) | レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体 | |
| JP2007102207A (ja) | 複雑度低減のためのルールベース光学近接効果補正における可変バイアス・ルールの作成および適用 | |
| JP2004279950A (ja) | フォトマスクとその製造方法および半導体集積回路とその製造方法 | |
| CN100592494C (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
| JP2003149785A (ja) | 波長に依存しないリソグラフィ用の露光パターン生成方法及び露光パターン生成装置 | |
| JP2008020734A (ja) | 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法 | |
| JP2005316135A (ja) | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 | |
| WO2022075989A1 (en) | Optical proximity correction for free form shapes | |
| JP2002250999A (ja) | パターン補正装置、方法、パターン補正を行うためのコンピュータプログラム、および、そのようなプログラムを記録した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060127 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060127 |