JP2650962B2 - 露光方法及び素子の形成方法並びに半導体素子の製造方法 - Google Patents
露光方法及び素子の形成方法並びに半導体素子の製造方法Info
- Publication number
- JP2650962B2 JP2650962B2 JP11242288A JP11242288A JP2650962B2 JP 2650962 B2 JP2650962 B2 JP 2650962B2 JP 11242288 A JP11242288 A JP 11242288A JP 11242288 A JP11242288 A JP 11242288A JP 2650962 B2 JP2650962 B2 JP 2650962B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- resist
- exposure
- phase shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、寸法0.2μｍ〜0.1μｍ以下の極微細パタン
を有する半導体または超電導素子の製造方法に係り、特
にこれらの素子に好適なパタン形成方法に関する。
を有する半導体または超電導素子の製造方法に係り、特
にこれらの素子に好適なパタン形成方法に関する。
パーミアブル・ベース・トランジスタ（以下PBT）ま
たは各種量子井戸アレイデバイス、超マトリクス固体発
振子、ラテラル超格子FET、共鳴トンネリング効果デバ
イス等の量子効果デバイスの作製においては、素子内に
極めて微細な格子状，縞状，又は点状パタンの集合等を
作製する必要がある。これらのデバイスの多くは量子効
果をねらつており、そのパタン周期は、0.1μｍ程度か
らそれ以下であることが望まれる。
たは各種量子井戸アレイデバイス、超マトリクス固体発
振子、ラテラル超格子FET、共鳴トンネリング効果デバ
イス等の量子効果デバイスの作製においては、素子内に
極めて微細な格子状，縞状，又は点状パタンの集合等を
作製する必要がある。これらのデバイスの多くは量子効
果をねらつており、そのパタン周期は、0.1μｍ程度か
らそれ以下であることが望まれる。
従来、これらの素子はEB（電子ビーム）又はFIB（集
束イオンビーム）の直接描画により作製されてきた。EB
を用いた量子効果デバイスの作製に関しては、例えば、
ソリツド・ステート・テクノロジー,1985年,10月号，第
125頁から第129頁（Solid State Technology/October,1
985,pp125−129）に論じられている。
束イオンビーム）の直接描画により作製されてきた。EB
を用いた量子効果デバイスの作製に関しては、例えば、
ソリツド・ステート・テクノロジー,1985年,10月号，第
125頁から第129頁（Solid State Technology/October,1
985,pp125−129）に論じられている。
一方、縮小投影露光法による光リソグラフイの限界解
像度は、露光波長に比例し、縮小レンズの開口数に反比
例する。現在エキシマレーザ（KrFレーザ，波長248nm）
と開口数0.4〜0.5の縮小レンズを用いて0.3μｍ程度が
達成されている。又、開口数0.5の反射光学系とArFエキ
シマレーザ（波長193nm）を用いて0.13μｍを解像した
例がある。（ジヤーナル オブ バキユーム サイエン
ス アンド テクノロジー B5（１）,1987年,1/2月
号，第389頁から第390頁（J.Vac.Sci.Technol.B5
（１）,Jan/Feb 1987,pp389−390））。
像度は、露光波長に比例し、縮小レンズの開口数に反比
例する。現在エキシマレーザ（KrFレーザ，波長248nm）
と開口数0.4〜0.5の縮小レンズを用いて0.3μｍ程度が
達成されている。又、開口数0.5の反射光学系とArFエキ
シマレーザ（波長193nm）を用いて0.13μｍを解像した
例がある。（ジヤーナル オブ バキユーム サイエン
ス アンド テクノロジー B5（１）,1987年,1/2月
号，第389頁から第390頁（J.Vac.Sci.Technol.B5
（１）,Jan/Feb 1987,pp389−390））。
ところで、縮小投影露光法における解像限界を向上す
る方法に位相シフト法がある。位相シフト法によれば、
その解像限界は通常の透過型マスクによる露光法を用い
た場合の２倍程度向上する。従つて、これによれば0.15
μｍから0.1μｍ以下の微細パタンを形成することが可
能である。この位相シフト法は、特別な露光装置を必要
とせず、通常の縮小投影露光装置において、従来の透過
型マスク（レチクル）を位相シフトマスク（レチクル）
に変更するだけで行なうことができる。位相シフト法に
関しては例えば、アイ・イー・イー・イー；トランザク
シヨン オン エレクトロン デバイシズ，イーデー3
1,ナンバー６（1984）第753頁から第763頁（IEEE,Tran
s,Electron Devices,Vol,ED−31,No.6（1984）,pp753−
763）に論じられている。
る方法に位相シフト法がある。位相シフト法によれば、
その解像限界は通常の透過型マスクによる露光法を用い
た場合の２倍程度向上する。従つて、これによれば0.15
μｍから0.1μｍ以下の微細パタンを形成することが可
能である。この位相シフト法は、特別な露光装置を必要
とせず、通常の縮小投影露光装置において、従来の透過
型マスク（レチクル）を位相シフトマスク（レチクル）
に変更するだけで行なうことができる。位相シフト法に
関しては例えば、アイ・イー・イー・イー；トランザク
シヨン オン エレクトロン デバイシズ，イーデー3
1,ナンバー６（1984）第753頁から第763頁（IEEE,Tran
s,Electron Devices,Vol,ED−31,No.6（1984）,pp753−
763）に論じられている。
また、光を用いて縮小投影露光法の解像限界以下のパ
タンを形成する別の方法に、ホログラフイ法があるが、
このホログラフイ法は特殊な露光装置を必要とし、しか
もパタンはウエハの全面に形成され、そのパタンを、基
板上に既に存在するパタンに対して位置合わせすること
ができない。この様なホログラフイ法については、例え
ば昭和59年秋季、第45回応用物理学会学術講演会、講演
予講集第242頁に論じられている。
タンを形成する別の方法に、ホログラフイ法があるが、
このホログラフイ法は特殊な露光装置を必要とし、しか
もパタンはウエハの全面に形成され、そのパタンを、基
板上に既に存在するパタンに対して位置合わせすること
ができない。この様なホログラフイ法については、例え
ば昭和59年秋季、第45回応用物理学会学術講演会、講演
予講集第242頁に論じられている。
上記のEB,FIBによる極微細パタンの描画作製には、多
大の時間を要し、経済性が悪いという問題点があつた。
大の時間を要し、経済性が悪いという問題点があつた。
一方、縮小投影露光法の限界解像度ではPBT、量子効
果デバイス等に必要な0.1μｍ以下のパタンを形成する
ことは非常に困難である。
果デバイス等に必要な0.1μｍ以下のパタンを形成する
ことは非常に困難である。
位相シフト法を用いればこれを達成することが可能で
ある。しかしながら、位相シフト法の弱点として、実際
のLSIパタンの様な複雑なマスクパタンに対応するのが
困難なことがあげられる。位相シフト法は、単純なライ
ンアンドスペースパタン（以下L/S）、格子パタン，点
状パタン等の作製に関して、非常に有効な技術である。
ある。しかしながら、位相シフト法の弱点として、実際
のLSIパタンの様な複雑なマスクパタンに対応するのが
困難なことがあげられる。位相シフト法は、単純なライ
ンアンドスペースパタン（以下L/S）、格子パタン，点
状パタン等の作製に関して、非常に有効な技術である。
本発明の目的は、極微細パタンを有するデバイスのパ
タン形成において、上記問題点を解決し、簡便かつスル
ープツトの大きい、経済性に優れた微細素子の形成方法
を提供することにある。
タン形成において、上記問題点を解決し、簡便かつスル
ープツトの大きい、経済性に優れた微細素子の形成方法
を提供することにある。
上記目的は、上記デバイスのパタン形成に際して上記
デバイスの極微細パタン領域（例えばPBTのグリツド部
分）の露光に対しては位相シフトマスクを、また、その
他のパタン領域の露光には通常の透過型マスクを用いた
縮小投影露光で適用することにより達成される。
デバイスの極微細パタン領域（例えばPBTのグリツド部
分）の露光に対しては位相シフトマスクを、また、その
他のパタン領域の露光には通常の透過型マスクを用いた
縮小投影露光で適用することにより達成される。
本発明が対象とするデバイスのパタンは、単純な繰り
返し構造を有する極微細パタンの密集領域と、制御電極
や配線等の比較的複雑な構造を有する回路領域に２分さ
れる。これらの２つの領域はデバイス製造プロセスにお
ける同一層内に混在する場合もあり、又、別々の層とし
て存在する場合もある。
返し構造を有する極微細パタンの密集領域と、制御電極
や配線等の比較的複雑な構造を有する回路領域に２分さ
れる。これらの２つの領域はデバイス製造プロセスにお
ける同一層内に混在する場合もあり、又、別々の層とし
て存在する場合もある。
前者の極微細パタン領域は単純なL/S、点状パタン集
合、格子状パタンで、その寸法は0.1μｍ程度、もしく
はそれ以下であり、その形状も比較的単純である。この
領域内のパタン形成は位相シフトマスク（レチクル）を
用いた縮小投影露光法により可能となる。
合、格子状パタンで、その寸法は0.1μｍ程度、もしく
はそれ以下であり、その形状も比較的単純である。この
領域内のパタン形成は位相シフトマスク（レチクル）を
用いた縮小投影露光法により可能となる。
一方、後者の回路領域におけるパタンの寸法は前者よ
り大きく、従来の透過型マスク（レチクル）を用いた縮
小投影露光法により形成するのが適している。
り大きく、従来の透過型マスク（レチクル）を用いた縮
小投影露光法により形成するのが適している。
上記２つの領域を別々に露光する際には、両者の位置
合せを行なう必要がある。通像合せ精度は少なくとも最
小寸法の半分以下に抑えなければならない。従つて、0.
1μｍのパタンに対しては0.05μｍ以下の合せ精度が必
要となるが、現在この様な精度をもつ露光装置はない。
しかし、本発明における２つの領域間の合せ精度は、通
常の露光装置の保障する程度の値で十分である。何故な
らば、本発明の対象となるデバイスにおける極微細パタ
ンは全体として機能し、従つて逆微細パタン領域と回路
パタン領域の相対位置は所定の範囲内に収める必要があ
るものの、極微細パタンの一つひとつの位置精度はそれ
ほど厳密さを要求されない。
合せを行なう必要がある。通像合せ精度は少なくとも最
小寸法の半分以下に抑えなければならない。従つて、0.
1μｍのパタンに対しては0.05μｍ以下の合せ精度が必
要となるが、現在この様な精度をもつ露光装置はない。
しかし、本発明における２つの領域間の合せ精度は、通
常の露光装置の保障する程度の値で十分である。何故な
らば、本発明の対象となるデバイスにおける極微細パタ
ンは全体として機能し、従つて逆微細パタン領域と回路
パタン領域の相対位置は所定の範囲内に収める必要があ
るものの、極微細パタンの一つひとつの位置精度はそれ
ほど厳密さを要求されない。
前記二つの領域が同一層内に混在する場合には、一枚
のマスク上に位相シフトマスク領域と透過型マスク領域
を混在させることもできる。これを用いれば、上記極微
細パタン領域と回路パタン領域を１枚のマスクで同時に
露光することができる。但し、この場合、二つの領域の
接続部において解像不良の生じる恐れがある。即ち、位
相の異なる２つの透光部が接する場合、干渉によりここ
で光強度が低下する。この様なパタンの配置は避けなけ
ればならない。
のマスク上に位相シフトマスク領域と透過型マスク領域
を混在させることもできる。これを用いれば、上記極微
細パタン領域と回路パタン領域を１枚のマスクで同時に
露光することができる。但し、この場合、二つの領域の
接続部において解像不良の生じる恐れがある。即ち、位
相の異なる２つの透光部が接する場合、干渉によりここ
で光強度が低下する。この様なパタンの配置は避けなけ
ればならない。
本発明によれば、パタンの露光は縮小投影露光法によ
り行なわれるもので、電子ビーム，集束イオンビームの
直接描画による方法に比してはるかに短時間でこれを完
了させることができる。
り行なわれるもので、電子ビーム，集束イオンビームの
直接描画による方法に比してはるかに短時間でこれを完
了させることができる。
又、本発明によれば、特殊な露光装置を必要とせず、
露光フイールド内の所望の位置に極微細パタンを形成す
ることができるため、ホログラフイ法より有利である。
露光フイールド内の所望の位置に極微細パタンを形成す
ることができるため、ホログラフイ法より有利である。
実施例１ 以下、本発明を用いたPBTの製造方法の実施例を示
す。
す。
まず、キヤリア収集電極層に形成したGaAs基板上にさ
らにＷ薄膜を形成し、その上に、下層有機膜／中間層無
機膜／上層レジスト膜の３層構造からなる、いわゆる３
層レジストを形成した。上層レジストとしてはPMMA（ポ
リメチルメタクリレート）を用いた。次に、第１図
（ａ）に示した様なPBTの制御電極領域の極微細L/Sだけ
を有する位相シフトレチクルを用いて露光を行なつた。
位相シフトレチクルの微細L/Sにおける隣り合う透光部
は、照明光の位相を互いに180゜反転させる様配置され
ている。次に、第１図（ｂ）に示した様な制御電極周辺
回路パタンを有する透過型レチクルに変換し、露光を行
なつた。
らにＷ薄膜を形成し、その上に、下層有機膜／中間層無
機膜／上層レジスト膜の３層構造からなる、いわゆる３
層レジストを形成した。上層レジストとしてはPMMA（ポ
リメチルメタクリレート）を用いた。次に、第１図
（ａ）に示した様なPBTの制御電極領域の極微細L/Sだけ
を有する位相シフトレチクルを用いて露光を行なつた。
位相シフトレチクルの微細L/Sにおける隣り合う透光部
は、照明光の位相を互いに180゜反転させる様配置され
ている。次に、第１図（ｂ）に示した様な制御電極周辺
回路パタンを有する透過型レチクルに変換し、露光を行
なつた。
上記２つの領域に対する露光は、基板を露光装置の基
板ステージ上に固定したままレチクルのみを変更して、
連続的に行なわれる。各々の露光において位置合せ操作
を行なうことはいうまでもない。又、上記２つの領域に
対する露光の順番は特に規定しない。使用した露光装置
の光源はKrFエキシマレーザ、光学系の開口数は0.6であ
る。１露光フイールドにおいて上記２枚のレチクル各各
の露光に要する時間は約５秒であつた。一方、電子線描
画装置を用いて同一パタンの露光を行なつたところ、こ
れに要する時間は約600秒であつた。
板ステージ上に固定したままレチクルのみを変更して、
連続的に行なわれる。各々の露光において位置合せ操作
を行なうことはいうまでもない。又、上記２つの領域に
対する露光の順番は特に規定しない。使用した露光装置
の光源はKrFエキシマレーザ、光学系の開口数は0.6であ
る。１露光フイールドにおいて上記２枚のレチクル各各
の露光に要する時間は約５秒であつた。一方、電子線描
画装置を用いて同一パタンの露光を行なつたところ、こ
れに要する時間は約600秒であつた。
次に、上記上層レジストの現像を行ない、第１図
（ｃ）に示した様な上層レジストパタンを得た。これを
反応性イオンエツチングにより順次前記中間層，下層へ
転写した。その結果、上記下層有機膜において前記極微
細制御電極パタン領域におけるアスペクト比の高い矩形
断面形状を有するL/Sパタンと、前記周辺回路パタンの
両方が得られた。
（ｃ）に示した様な上層レジストパタンを得た。これを
反応性イオンエツチングにより順次前記中間層，下層へ
転写した。その結果、上記下層有機膜において前記極微
細制御電極パタン領域におけるアスペクト比の高い矩形
断面形状を有するL/Sパタンと、前記周辺回路パタンの
両方が得られた。
こうして形成された下層有機層パタンをマスクとして
Ｗ膜のドライエツチングを行ない、制御電極パタンを形
成した後、その上にGaAsを成長させ制御電極を埋め込
み、ひき続きキヤリア注入電極、配線等を形成してPBT
を作製した。上記制御電極パタン以外の露光は全て透過
型マスクを用いた。作製したPBTの電気特性を評価した
結果、所期の性能が得られた。
Ｗ膜のドライエツチングを行ない、制御電極パタンを形
成した後、その上にGaAsを成長させ制御電極を埋め込
み、ひき続きキヤリア注入電極、配線等を形成してPBT
を作製した。上記制御電極パタン以外の露光は全て透過
型マスクを用いた。作製したPBTの電気特性を評価した
結果、所期の性能が得られた。
なお、第１図は説明のための模式的な平面であり、必
ずしも実際のトランジスタのレイアウトを表示したもの
ではない。また、デバイス構造、基板材料，制御電極材
料，レジスト材料およびプロセス，露光装置等に関して
も、本実施例に示したものに限らず使用することができ
る。
ずしも実際のトランジスタのレイアウトを表示したもの
ではない。また、デバイス構造、基板材料，制御電極材
料，レジスト材料およびプロセス，露光装置等に関して
も、本実施例に示したものに限らず使用することができ
る。
本実施例の露光過程は、PBTに限らず単純な極微細L/S
パタンと周辺回路の混在する他のデバイス例えばラテカ
ル１次元超格子FET等に対しても適用できる。
パタンと周辺回路の混在する他のデバイス例えばラテカ
ル１次元超格子FET等に対しても適用できる。
実施例２ PBTにおいては、極微細パタン領域と回路パタン領域
が同一層（制御電極層）内に混在するので、上記各領域
に対応して位相シフトマスク領域と透過型マスク領域の
混在するレチクルによりパタンを形成できる。このため
のマスクを第２図に示す。前記実施例１においては、制
御電極形状は第１図（ｃ）に示したごとくくし型であつ
た。しかし本方法においては位相シフトマスク領域と透
過マスク領域を完全に分離するために、透過型マスク領
域内の完全な遮光部中に位相シフト型マスク領域（第２
図中点線内）を配置した。
が同一層（制御電極層）内に混在するので、上記各領域
に対応して位相シフトマスク領域と透過型マスク領域の
混在するレチクルによりパタンを形成できる。このため
のマスクを第２図に示す。前記実施例１においては、制
御電極形状は第１図（ｃ）に示したごとくくし型であつ
た。しかし本方法においては位相シフトマスク領域と透
過マスク領域を完全に分離するために、透過型マスク領
域内の完全な遮光部中に位相シフト型マスク領域（第２
図中点線内）を配置した。
実施例３ 本発明を用いて超マトリクス固体発振素子の製造方法
に関する一実施例を示す。
に関する一実施例を示す。
GaAs基板上にポジ型レジストPMMAを塗布し、第３図に
示す様なドツト状の透光部の集合をもつ位相シフトマス
クで露光を行なつた。その後現像して第３図の透光部の
各々に対応したレジスト開口部を得た。位相シフトマス
クの各透光部は照明光の位相を上下左右の両方向に交互
に180゜反転させる様に（市松模様状に）配置されてい
る。なお、位相シフトマスクには、第３図に示したドツ
ト状透光部の各々の周囲に位相反転用のより微細な透光
部パタンを設けてもよい。
示す様なドツト状の透光部の集合をもつ位相シフトマス
クで露光を行なつた。その後現像して第３図の透光部の
各々に対応したレジスト開口部を得た。位相シフトマス
クの各透光部は照明光の位相を上下左右の両方向に交互
に180゜反転させる様に（市松模様状に）配置されてい
る。なお、位相シフトマスクには、第３図に示したドツ
ト状透光部の各々の周囲に位相反転用のより微細な透光
部パタンを設けてもよい。
次に、メタライゼーシヨンを行ない、レジスト上およ
びレジスト開口部の基板上に金属を蒸着した後、レジス
トを除去してリフトオフ法により基板上にメタルドツト
行列を形成した。ひき続き電極等を形成して超マトリク
ス固体発振素子を製造した。
びレジスト開口部の基板上に金属を蒸着した後、レジス
トを除去してリフトオフ法により基板上にメタルドツト
行列を形成した。ひき続き電極等を形成して超マトリク
ス固体発振素子を製造した。
ここでは固体発振素子の製造への実施例を示したが、
本実施例のレジストパタン形成工程をGaAs基板上のメタ
ライゼーシヨンに代えて、他の様々なプロセスと組み合
せることにより、種々のデバイスへの応用が可能であ
る。例えばGaAs基板上にGaAlAs薄膜を成長させた後、ネ
ガ型レジストと本実施例による位相シフトマスクを用い
てパタン形成を行なうと、第３図のドツト状透光部の各
々に対応してレジストパタンが残る。これをマスクにGa
AlAsの異方性エツチングを行ない、適当な後処理を行な
うことにより量子井戸行列を形成することができる。同
様に、ラテラルFET超格子、共鳴トンネリング効果トラ
ンジスタ等への応用が可能である。
本実施例のレジストパタン形成工程をGaAs基板上のメタ
ライゼーシヨンに代えて、他の様々なプロセスと組み合
せることにより、種々のデバイスへの応用が可能であ
る。例えばGaAs基板上にGaAlAs薄膜を成長させた後、ネ
ガ型レジストと本実施例による位相シフトマスクを用い
てパタン形成を行なうと、第３図のドツト状透光部の各
々に対応してレジストパタンが残る。これをマスクにGa
AlAsの異方性エツチングを行ない、適当な後処理を行な
うことにより量子井戸行列を形成することができる。同
様に、ラテラルFET超格子、共鳴トンネリング効果トラ
ンジスタ等への応用が可能である。
実施例４ 本発明を用いた超マトリクス固体発振素子の製造方法
に関する別の実施例を示す。
に関する別の実施例を示す。
前記実施例３におけるポジ型レジストをネガ型レジス
トに置き換え、さらに、露光プロセスを以下の様に変更
した。まず第４図に示す様なマスクA,マスクB,マスクＣ
を用意した。マスクＡ及びＢはL/S位相シフトマスク
で、各々におけるL/Sは互いに直交しているか、もしく
は基準方向に対して異なる角度をもつている。A,B及び
Ｃの３枚のマスクを用いて、同一レジスト膜上に重ね露
光することにより、実施例３と同様のレジストパタンを
得た。即ちドツト行例はマスクＡ及びＢにおけるL/Sの
重なり部分に形成され，マスクＣはドツト行列領域の範
囲を規定する。本実施例によれば、実施例３と比べてド
ツト行列の周期をより小さくすることが可能で、しかも
レジストの平面的形状を角ばらせることができた。
トに置き換え、さらに、露光プロセスを以下の様に変更
した。まず第４図に示す様なマスクA,マスクB,マスクＣ
を用意した。マスクＡ及びＢはL/S位相シフトマスク
で、各々におけるL/Sは互いに直交しているか、もしく
は基準方向に対して異なる角度をもつている。A,B及び
Ｃの３枚のマスクを用いて、同一レジスト膜上に重ね露
光することにより、実施例３と同様のレジストパタンを
得た。即ちドツト行例はマスクＡ及びＢにおけるL/Sの
重なり部分に形成され，マスクＣはドツト行列領域の範
囲を規定する。本実施例によれば、実施例３と比べてド
ツト行列の周期をより小さくすることが可能で、しかも
レジストの平面的形状を角ばらせることができた。
本実施例のパタン形式工程が、実施例３と同様様々な
デバイスに応用可能であることはいうまでもない。
デバイスに応用可能であることはいうまでもない。
以上本発明による半導体又は超電導体装置の製造方法
によれば、量子効果素子等における0.1μｍ程度からそ
れ以下の寸法のパタンから成る極微細パタン領域を含む
回路パタンの形成過程において、上記極微細パタン領域
の露光を位相シフト法を用いた縮小投影露光法により、
それ以外の回路パタンを通常の露光法により各々独立に
行なうことにより、上記パタン形成に要する時間を著し
く短縮するとともに、装置コストを低減することができ
る。
によれば、量子効果素子等における0.1μｍ程度からそ
れ以下の寸法のパタンから成る極微細パタン領域を含む
回路パタンの形成過程において、上記極微細パタン領域
の露光を位相シフト法を用いた縮小投影露光法により、
それ以外の回路パタンを通常の露光法により各々独立に
行なうことにより、上記パタン形成に要する時間を著し
く短縮するとともに、装置コストを低減することができ
る。
これにより、上記半導体・超電導体素子の量産におけ
る経済性を向上させることができる。また、上記素子が
集積化された場合において、これらの効果は一層顕著と
なる。
る経済性を向上させることができる。また、上記素子が
集積化された場合において、これらの効果は一層顕著と
なる。
第１図乃至第４図は、本発明の実施例におけるマスクパ
タンの平面図である。
タンの平面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 稔彦 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 大嶋 卓 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭58−173744（ＪＰ，Ａ) 特開 昭62−189468（ＪＰ，Ａ)
Claims (25)
- 【請求項１】被加工物層上にレジスト層を形成し、 露光光によって該レジスト層の第１領域は密にパターン
ニングし第２の領域は第１の領域よりも粗にパターンニ
ングする露光方法であって、 上記第１の領域は上記露光光の位相を反転させる位相シ
フトパターンを有するマスクパターンで露光し、 上記第２の領域は光透過領域と非透過領域から成るマス
クパターンで露光することを特徴とする露光方法。 - 【請求項２】上記第２のパターンは位相シフトパターン
であることを特徴とする請求項１記載の露光方法。 - 【請求項３】上記第１のパターンは制御電極であること
を特徴とする請求項１記載の露光方法。 - 【請求項４】上記第１のパターンは配線であることを特
徴とする請求項１記載の露光方法。 - 【請求項５】上記第１のパターンと第２のパターンは同
一マスクに形成されていることを特徴とする請求項１か
ら４のいずれか記載の露光方法。 - 【請求項６】上記第１のパターンと第２のパターンは異
なるマスクに形成されていることを特徴とする請求項１
から４のいずれか記載の露光方法。 - 【請求項７】被加工膜を有する基板にレジスト膜を塗布
し、露光光によりマスクのパターンを投影光学系を介し
て上記レジスト膜へ露光した後現像してレジストパター
ンを形成する工程と、 形成されたレジストパターンから上記被加工膜を加工す
る工程を含む素子の形成方法であって、 上記レジスト膜の所定の領域に密成るパターンを有する
第１のパターンで投影露光する工程と、 第１のパターンより粗なるパターンを有する第２のパタ
ーンで投影露光する工程とを含み、上記第１のパターン
と上記第２のパターンの少なくともどちらか一方は露光
光の位相を反転させる位相シフトパターンであることを
特徴とする素子の形成方法。 - 【請求項８】上記レジスト膜はポジ型レジストであり、
上記位相が反転された隣接する光透過部に対応する現像
後レジスト除去領域が互に接続することを特徴とする請
求項７記載の素子の形成方法。 - 【請求項９】上記レジスト膜はネガ型レジストであり、
現像後上記位相が反転された隣接する光透過部に対応す
る現像後レジスト除去領域が互に接続することを特徴と
する請求項７記載の素子の形成方法。 - 【請求項１０】上記第１のパターンと第２のパターンが
上記レジスト膜上の同一の位置に露光することを特徴と
する請求項７から９のいずれか記載の素子の形成方法。 - 【請求項１１】上記第１のパターンと第２のパターンは
いずれも位相シフトマスク上に形成されていることを特
徴とする請求項７から10のいずれか記載の素子の形成方
法。 - 【請求項１２】上記第１のパターンが位相シフトマスク
でかつ第２のパターンが透過型マスク上に形成されてい
ることを特徴とする請求項７から10のいずれか記載の素
子の形成方法。 - 【請求項１３】上記第１のパターンと上記第２のパター
ンとが同一のマスク上に形成されていることを特徴とす
る請求項７から10のいずれか記載の素子の形成方法。 - 【請求項１４】基板に薄膜を形成する工程と、 該薄膜上にレジスト層を形成する工程と、 露光光の位相を反転させる位相シフトパターンをレジス
ト層に投影露光する工程と、 光透過領域と非透過領域から成るマスクパターンをレジ
スト上に投影露光する工程と、 露光後に現像する工程と、 エッチングにより上記薄膜を加工する工程と、 上記加工領域に半導体素子を形成する工程とを含むこと
を特徴とする半導体素子の製造方法。 - 【請求項１５】上記位相シフトパターンが制御電極であ
ることを特徴とする請求項14記載の半導体素子の製造方
法。 - 【請求項１６】上記位相シフトパターンが配線であるこ
とを特徴とする請求項14記載の半導体素子の製造方法。 - 【請求項１７】上記投影露光する工程として上記位相シ
フトパターンと上記光透過領域と非透過領域から成るマ
スクパターンを同一レジスト層に露光することを特徴と
する請求項14から16のいずれか記載の半導体素子の製造
方法。 - 【請求項１８】上記位相シフトパターンと上記光透過領
域と非透過領域から成るマスクパターンとは同一のマス
ク上に形成されていることを特徴とする請求項14から17
のいずれか記載の半導体素子の製造方法。 - 【請求項１９】上記位相シフトパターンと上記光透過領
域と非透過領域から成るマスクパターンとは異なるマス
ク上に形成されていることを特徴とする請求項14から17
のいずれか記載の半導体素子の製造方法。 - 【請求項２０】第１の寸法を有する第１のパターンと、
上記第１の寸法より微細な第２の寸法を有する第２のパ
ターンとを有する半導体素子の製造方法であって、上記
第１のパターンは光透過領域と光非透過領域を含むマス
クパターンを投影光学系を介して投影露光することによ
り形成し、上記第２のパターンは隣接する光透過部を通
過する光の位相を反転させる位相シフトマスクパターン
を投影光学系を介して投影露光することにより形成する
ことを特徴とする半導体素子の製造方法。 - 【請求項２１】上記第１のパターンと第２のパターン
は、上記半導体素子の同一層内に形成されていることを
特徴とする請求項20記載の半導体素子の製造方法。 - 【請求項２２】上記第１のパターンと第２のパターン
は、異なるマスクにより形成されることを特徴とする請
求項20記載の半導体素子の製造方法。 - 【請求項２３】上記第１のパターンと第２のパターン
は、同一のマスクにより形成されることを特徴とする請
求項20記載の半導体素子の製造方法。 - 【請求項２４】上記第１のパターンと第２のパターン
は、上記半導体素子の異なる層に形成されていることを
特徴とする請求項20記載の半導体素子の製造方法。 - 【請求項２５】上記第２のパターンは、制御電極である
ことを特徴とする請求項21から24いずれかに記載の半導
体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11242288A JP2650962B2 (ja) | 1988-05-11 | 1988-05-11 | 露光方法及び素子の形成方法並びに半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11242288A JP2650962B2 (ja) | 1988-05-11 | 1988-05-11 | 露光方法及び素子の形成方法並びに半導体素子の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11152895A Division JP2638561B2 (ja) | 1995-05-10 | 1995-05-10 | マスク形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01283925A JPH01283925A (ja) | 1989-11-15 |
| JP2650962B2 true JP2650962B2 (ja) | 1997-09-10 |
Family
ID=14586253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11242288A Expired - Lifetime JP2650962B2 (ja) | 1988-05-11 | 1988-05-11 | 露光方法及び素子の形成方法並びに半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2650962B2 (ja) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6551750B2 (en) | 2001-03-16 | 2003-04-22 | Numerical Technologies, Inc. | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks |
| US6653026B2 (en) | 2000-12-20 | 2003-11-25 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
| US6684382B2 (en) | 2001-08-31 | 2004-01-27 | Numerical Technologies, Inc. | Microloading effect correction |
| US6698007B2 (en) | 2001-10-09 | 2004-02-24 | Numerical Technologies, Inc. | Method and apparatus for resolving coloring conflicts between phase shifters |
| US6704921B2 (en) | 2002-04-03 | 2004-03-09 | Numerical Technologies, Inc. | Automated flow in PSM phase assignment |
| US6721938B2 (en) | 2001-06-08 | 2004-04-13 | Numerical Technologies, Inc. | Optical proximity correction for phase shifting photolithographic masks |
| US6735752B2 (en) | 2001-09-10 | 2004-05-11 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process features created by interactions between cells |
| US6733929B2 (en) | 2000-07-05 | 2004-05-11 | Numerical Technologies, Inc. | Phase shift masking for complex patterns with proximity adjustments |
| US6738958B2 (en) | 2001-09-10 | 2004-05-18 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process composite gates |
| US6811954B1 (en) | 2000-02-25 | 2004-11-02 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same, and method of manufacturing masks |
| US6811935B2 (en) | 2000-07-05 | 2004-11-02 | Numerical Technologies, Inc. | Phase shift mask layout process for patterns including intersecting line segments |
| US6818385B2 (en) | 1996-09-18 | 2004-11-16 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
| US6821689B2 (en) | 2002-09-16 | 2004-11-23 | Numerical Technologies | Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature |
| US6828085B2 (en) | 1998-09-10 | 2004-12-07 | Canon Kabushiki Kaisha | Exposure method and device manufacturing method using the same |
| US6859918B2 (en) | 2001-04-03 | 2005-02-22 | Numerical Technologies | Alleviating line end shortening by extending phase shifters |
| US6866971B2 (en) | 2000-09-26 | 2005-03-15 | Synopsys, Inc. | Full phase shifting mask in damascene process |
| US6901575B2 (en) | 2000-10-25 | 2005-05-31 | Numerical Technologies, Inc. | Resolving phase-shift conflicts in layouts using weighted links between phase shifters |
| US6978436B2 (en) | 2000-07-05 | 2005-12-20 | Synopsys, Inc. | Design data format and hierarchy management for phase processing |
| US6981240B2 (en) | 2001-11-15 | 2005-12-27 | Synopsys, Inc. | Cutting patterns for full phase shifting masks |
| US7028285B2 (en) | 2000-07-05 | 2006-04-11 | Synopsys, Inc. | Standard cell design incorporating phase information |
| US7083879B2 (en) | 2001-06-08 | 2006-08-01 | Synopsys, Inc. | Phase conflict resolution for photolithographic masks |
| US7122281B2 (en) | 2002-02-26 | 2006-10-17 | Synopsys, Inc. | Critical dimension control using full phase and trim masks |
| US7165234B2 (en) | 2002-06-11 | 2007-01-16 | Synopsys, Inc. | Model-based data conversion |
| US7178128B2 (en) | 2001-07-13 | 2007-02-13 | Synopsys Inc. | Alternating phase shift mask design conflict resolution |
| US7281226B2 (en) | 2000-10-25 | 2007-10-09 | Synopsys, Inc. | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features |
| US7348108B2 (en) | 2000-07-05 | 2008-03-25 | Synopsys, Inc. | Design and layout of phase shifting photolithographic masks |
| US7585595B2 (en) | 2000-07-05 | 2009-09-08 | Synopsys, Inc. | Phase shift mask including sub-resolution assist features for isolated spaces |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2710967B2 (ja) * | 1988-11-22 | 1998-02-10 | 株式会社日立製作所 | 集積回路装置の製造方法 |
| US5298365A (en) * | 1990-03-20 | 1994-03-29 | Hitachi, Ltd. | Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process |
| JP2636700B2 (ja) * | 1993-10-04 | 1997-07-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3479329B2 (ja) * | 1993-10-29 | 2003-12-15 | 株式会社日立製作所 | 半導体集積回路装置の製造方法 |
| WO2000025181A1 (fr) | 1998-10-23 | 2000-05-04 | Hitachi, Ltd. | Procede de fabrication de dispositif semi-conducteur et procede de formation de masque adapte associe |
| JP3385325B2 (ja) | 1998-11-09 | 2003-03-10 | 日本電気株式会社 | 格子パターンの露光方法および露光装置 |
| DE10048151B4 (de) * | 2000-09-28 | 2009-04-09 | Qimonda Ag | Verfahren zum lithographischen Strukturieren einer Photoresistschicht |
| US6605481B1 (en) | 2002-03-08 | 2003-08-12 | Numerical Technologies, Inc. | Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit |
| JP4963830B2 (ja) | 2005-12-15 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | パターン形成方法 |
| JP4956122B2 (ja) * | 2006-09-27 | 2012-06-20 | 東芝マイクロエレクトロニクス株式会社 | 多重露光フォトマスク及びそのレイアウト方法、多重露光フォトマスクを用いた半導体装置の製造方法 |
-
1988
- 1988-05-11 JP JP11242288A patent/JP2650962B2/ja not_active Expired - Lifetime
Cited By (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6818385B2 (en) | 1996-09-18 | 2004-11-16 | Numerical Technologies, Inc. | Phase shifting circuit manufacture method and apparatus |
| US6828085B2 (en) | 1998-09-10 | 2004-12-07 | Canon Kabushiki Kaisha | Exposure method and device manufacturing method using the same |
| US6811954B1 (en) | 2000-02-25 | 2004-11-02 | Renesas Technology Corp. | Semiconductor integrated circuit device and method of manufacturing the same, and method of manufacturing masks |
| US6978436B2 (en) | 2000-07-05 | 2005-12-20 | Synopsys, Inc. | Design data format and hierarchy management for phase processing |
| US7585595B2 (en) | 2000-07-05 | 2009-09-08 | Synopsys, Inc. | Phase shift mask including sub-resolution assist features for isolated spaces |
| US7132203B2 (en) | 2000-07-05 | 2006-11-07 | Synopsys, Inc. | Phase shift masking for complex patterns with proximity adjustments |
| US7500217B2 (en) | 2000-07-05 | 2009-03-03 | Synopsys, Inc. | Handling of flat data for phase processing including growing shapes within bins to identify clusters |
| US6733929B2 (en) | 2000-07-05 | 2004-05-11 | Numerical Technologies, Inc. | Phase shift masking for complex patterns with proximity adjustments |
| US7435513B2 (en) | 2000-07-05 | 2008-10-14 | Synopsys, Inc. | Design and layout of phase shifting photolithographic masks |
| US7028285B2 (en) | 2000-07-05 | 2006-04-11 | Synopsys, Inc. | Standard cell design incorporating phase information |
| US6811935B2 (en) | 2000-07-05 | 2004-11-02 | Numerical Technologies, Inc. | Phase shift mask layout process for patterns including intersecting line segments |
| US8977989B2 (en) | 2000-07-05 | 2015-03-10 | Synopsys, Inc. | Handling of flat data for phase processing including growing shapes within bins to identify clusters |
| US7348108B2 (en) | 2000-07-05 | 2008-03-25 | Synopsys, Inc. | Design and layout of phase shifting photolithographic masks |
| US7534531B2 (en) | 2000-09-26 | 2009-05-19 | Synopsys, Inc. | Full phase shifting mask in damascene process |
| US6866971B2 (en) | 2000-09-26 | 2005-03-15 | Synopsys, Inc. | Full phase shifting mask in damascene process |
| US7659042B2 (en) | 2000-09-26 | 2010-02-09 | Synopsys, Inc. | Full phase shifting mask in damascene process |
| US7281226B2 (en) | 2000-10-25 | 2007-10-09 | Synopsys, Inc. | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features |
| US6901575B2 (en) | 2000-10-25 | 2005-05-31 | Numerical Technologies, Inc. | Resolving phase-shift conflicts in layouts using weighted links between phase shifters |
| US7216331B2 (en) | 2000-10-25 | 2007-05-08 | Synopsys, Inc. | Resolving phase-shift conflicts in layouts using weighted links between phase shifters |
| US7827518B2 (en) | 2000-10-25 | 2010-11-02 | Synopsys, Inc. | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features |
| US7236916B2 (en) | 2000-12-20 | 2007-06-26 | Synopsys, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
| US6653026B2 (en) | 2000-12-20 | 2003-11-25 | Numerical Technologies, Inc. | Structure and method of correcting proximity effects in a tri-tone attenuated phase-shifting mask |
| US6551750B2 (en) | 2001-03-16 | 2003-04-22 | Numerical Technologies, Inc. | Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks |
| US6859918B2 (en) | 2001-04-03 | 2005-02-22 | Numerical Technologies | Alleviating line end shortening by extending phase shifters |
| US7169515B2 (en) | 2001-06-08 | 2007-01-30 | Synopsys, Inc. | Phase conflict resolution for photolithographic masks |
| US7083879B2 (en) | 2001-06-08 | 2006-08-01 | Synopsys, Inc. | Phase conflict resolution for photolithographic masks |
| US6721938B2 (en) | 2001-06-08 | 2004-04-13 | Numerical Technologies, Inc. | Optical proximity correction for phase shifting photolithographic masks |
| US7178128B2 (en) | 2001-07-13 | 2007-02-13 | Synopsys Inc. | Alternating phase shift mask design conflict resolution |
| US6684382B2 (en) | 2001-08-31 | 2004-01-27 | Numerical Technologies, Inc. | Microloading effect correction |
| US6738958B2 (en) | 2001-09-10 | 2004-05-18 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process composite gates |
| US6735752B2 (en) | 2001-09-10 | 2004-05-11 | Numerical Technologies, Inc. | Modifying a hierarchical representation of a circuit to process features created by interactions between cells |
| US6698007B2 (en) | 2001-10-09 | 2004-02-24 | Numerical Technologies, Inc. | Method and apparatus for resolving coloring conflicts between phase shifters |
| US6981240B2 (en) | 2001-11-15 | 2005-12-27 | Synopsys, Inc. | Cutting patterns for full phase shifting masks |
| US7122281B2 (en) | 2002-02-26 | 2006-10-17 | Synopsys, Inc. | Critical dimension control using full phase and trim masks |
| US6704921B2 (en) | 2002-04-03 | 2004-03-09 | Numerical Technologies, Inc. | Automated flow in PSM phase assignment |
| US7165234B2 (en) | 2002-06-11 | 2007-01-16 | Synopsys, Inc. | Model-based data conversion |
| US6821689B2 (en) | 2002-09-16 | 2004-11-23 | Numerical Technologies | Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01283925A (ja) | 1989-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2650962B2 (ja) | 露光方法及び素子の形成方法並びに半導体素子の製造方法 | |
| JP2638561B2 (ja) | マスク形成方法 | |
| US5472813A (en) | Pattern exposing method using phase shift and mask used therefor | |
| JP2974821B2 (ja) | パターン形成方法 | |
| US6777143B2 (en) | Multiple mask step and scan aligner | |
| US5308741A (en) | Lithographic method using double exposure techniques, mask position shifting and light phase shifting | |
| JP3119217B2 (ja) | フォトマスクおよびフォトマスクを使用した露光方法 | |
| US8637214B2 (en) | Photomask sets for fabricating semiconductor devices | |
| US7179570B2 (en) | Chromeless phase shift lithography (CPL) masks having features to pattern large area line/space geometries | |
| US5789117A (en) | Transfer method for non-critical photoresist patterns | |
| US7824843B2 (en) | Pattern forming method, electronic device manufacturing method and electronic device | |
| CN103472671A (zh) | 具有复合偏光片的光掩膜与优化不同图案的成像方法 | |
| JPH11305415A (ja) | フォトマスクの製造方法 | |
| JPH05204131A (ja) | ホトマスク及びこれを用いたパターン形成方法 | |
| KR20030056499A (ko) | 미세 패턴 형성용 마스크 | |
| US6670646B2 (en) | Mask and method for patterning a semiconductor wafer | |
| US6168904B1 (en) | Integrated circuit fabrication | |
| JPH0777796A (ja) | 露光用マスク及び露光方法 | |
| Harriott | A new role for e-beam: Electron projection | |
| JPH0845810A (ja) | レジストパターン形成方法 | |
| JP2004087715A (ja) | 電子ビーム露光方法、半導体装置、露光パターンデータ処理方法およびプログラム | |
| JPS62264052A (ja) | 露光用マスク | |
| JP3247428B2 (ja) | 投影露光用マスク及び投影露光方法 | |
| KR940011203B1 (ko) | 패턴형성방법 | |
| JPH05198479A (ja) | レジストパターンの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080516 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |