JP4177568B2 - 半導体デバイス - Google Patents
半導体デバイス Download PDFInfo
- Publication number
- JP4177568B2 JP4177568B2 JP2001209682A JP2001209682A JP4177568B2 JP 4177568 B2 JP4177568 B2 JP 4177568B2 JP 2001209682 A JP2001209682 A JP 2001209682A JP 2001209682 A JP2001209682 A JP 2001209682A JP 4177568 B2 JP4177568 B2 JP 4177568B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- data
- layer
- layers
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000013461 design Methods 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 8
- 230000003014 reinforcing effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 description 117
- 238000010586 diagram Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、多層配線構造を有する回路を備える半導体デバイスに関するもので、特に、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）コアを用いて設計されるシステムＬＳＩに関する。
【０００２】
【従来の技術】
近年、プロセス技術の進歩による半導体素子の微細化や高集積化の進展にともなって、１チップ上に複数の機能ブロック（回路）を搭載したシステムＬＳＩが実現されている。このシステムＬＳＩでは、汎用的な機能ブロックについては過去の設計資産であるＩＰコア（設計コア）を再利用することによって、設計の効率化が図られている。
【０００３】
図７は、システムＬＳＩの一例として、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ ｒｅａｄ ｗｒｉｔｅ Ｍｅｍｏｒｙ）を用いた半導体メモリチップを示すものである。
【０００４】
この半導体メモリチップ１００の場合、製品の設計時に、ＩＰコアであるＳＲＡＭ設計コア１０１を用いて、製品Ｌｏｇｉｃ部１０２の一部の設計が行われるようになっている。これにより、半導体メモリチップ１００の開発・設計を効率的に行うことができる。
【０００５】
しかしながら、システムＬＳＩには、製品の仕様により、さまざまなタイプの機能ブロックが搭載される。たとえば、多層配線を有する機能ブロック１つ取っても、４層の配線層を有するものと５層の配線層を有するものとがある。また、同じ層数の配線層を有する機能ブロックの場合にも、たとえば最上層の配線層により電源配線または高速信号線を実現した機能ブロックのように、部分的に厚い配線層を有するものなどがある。
【０００６】
このような理由により、従来において、システムＬＳＩの設計の効率化を図るためには、ＩＰコアを機能ブロックのタイプごとにそれぞれ用意する必要があった。
【０００７】
図８は、同一チップ上にタイプの異なる２つの機能ブロックＩＰ１，ＩＰ２を搭載してなるシステムＬＳＩの一例を示すものである。なお、同図（ａ）はチップの平面図であり、同図（ｂ）はデバイス構造を示す要部（配線層）の断面図である。
【０００８】
図８において、ＩＰコアＩＰ１ａに対応する機能ブロックＩＰ１は、たとえば、４層のメタル配線層Ｍ１〜Ｍ４を有して形成されるようになっている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ４は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【０００９】
設計時には、たとえば図９に示すように、上記メタル配線層Ｍ１〜Ｍ４を形成するための各層の配線データを備えるＩＰコア１ａが、ライブラリ内から読み出されて利用される。
【００１０】
一方、ＩＰコアＩＰ２ａに対応する機能ブロックＩＰ２は、たとえば、４層のメタル配線層Ｍ１〜Ｍ４を有して形成されるようになっている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ４のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００１１】
また、最上層のメタル配線層Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。なお、この厚い最上層のメタル配線層Ｍ４は、たとえば、チップ電源用配線または信号線として使用される。
【００１２】
設計時には、たとえば図１０に示すように、上記メタル配線層Ｍ１〜Ｍ４を形成するための各層の配線データを備えるＩＰコアＩＰ２ａが、ライブラリ内から読み出されて利用される。
【００１３】
図１１は、同一チップ上にタイプの異なる３つの機能ブロックＩＰ３，ＩＰ４，ＩＰ５を搭載してなるシステムＬＳＩの一例を示すものである。なお、同図（ａ）はチップの平面図であり、同図（ｂ）はデバイス構造を示す要部（配線層）の断面図である。
【００１４】
図１１において、ＩＰコアＩＰ３ａに対応する機能ブロックＩＰ３は、たとえば、５層のメタル配線層Ｍ１〜Ｍ５を有して形成されるようになっている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ５は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００１５】
ＩＰコアＩＰ４ａに対応する機能ブロックＩＰ４は、たとえば、５層のメタル配線層Ｍ１〜Ｍ５を有して形成されるようになっている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ５のうち、各メタル配線層Ｍ１〜Ｍ４は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００１６】
また、最上層のメタル配線層Ｍ５は、上記メタル配線層Ｍ１〜Ｍ４よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ４よりも厚く、厚い配線層となっている。なお、この厚い最上層のメタル配線層Ｍ５は、たとえば、チップ電源用配線または信号線として使用される。
【００１７】
ＩＰコアＩＰ５ａに対応する機能ブロックＩＰ５は、たとえば、４層のメタル配線層Ｍ１〜Ｍ４を有して形成されるようになっている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ４のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００１８】
また、最上層のメタル配線層Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。なお、この厚い最上層のメタル配線層Ｍ４は、たとえば、チップ電源用配線または信号線として使用される。
【００１９】
この場合も、上記機能ブロックＩＰ３の各メタル配線層Ｍ１〜Ｍ５を形成するためのＩＰコアＩＰ３ａ、上記機能ブロックＩＰ４の各メタル配線層Ｍ１〜Ｍ５を形成するためのＩＰコアＩＰ４ａ、および、上記機能ブロックＩＰ５の各メタル配線層Ｍ１〜Ｍ４を形成するためのＩＰコアＩＰ５ａが、それぞれ、ライブラリ内に保存されている。
【００２０】
このように、従来は、機能ブロックのタイプ（より具体的には、配線層の構造）に合致したＩＰコアを、適宜、ライブラリ内から読み出して、チップ上に形成する汎用的な機能ブロックの設計に利用するようにしていた。そのため、設計の効率化を図るためには、タイプの異なる機能ブロックごとにＩＰコアを用意しておく必要があった。
【００２１】
【発明が解決しようとする課題】
上記したように、従来においては、汎用的な機能ブロックの設計にＩＰコアを再利用することで、設計の効率化が図れるものの、タイプの異なる機能ブロックごとにＩＰコアを用意する必要があるという問題があった。
【００２２】
そこで、この発明は、タイプの異なる機能ブロックごとに設計コアを用意する必要がなく、設計の効率化を図ることが可能な半導体デバイスを提供することを目的としている。
【００２３】
【課題を解決するための手段】
本願発明の一態様によれば、同一基板上に、複数の配線層を有する複数の回路が形成されてなる半導体デバイスであって、前記複数の回路は、それぞれ、前記複数の配線層の少なくとも一部が、該少なくとも一部の配線層に同じ配線ピッチを互いに有する複数の配線データのうち、膜厚の異なる配線データが割り付けられた共通の設計コアを用いて設計されてなることを特徴とする半導体デバイスが提供される。
【００２４】
また、本願発明の一態様によれば、半導体基板上に設けられ、複数の配線層の少なくとも一部が、共通の設計コアの、該少なくとも一部の配線層に割り付けられた第１の配線データを用いて設計された第１の回路と、前記半導体基板上に設けられ、複数の配線層の少なくとも一部が、前記共通の設計コアの、該少なくとも一部の配線層に割り付けられた、前記第１の配線データと同じ配線ピッチを有し、かつ、前記第１の配線データとは膜厚が異なる第２の配線データを用いて設計された第２の回路とを具備したことを特徴とする半導体デバイスが提供される。
【００２５】
上記の構成によれば、配線ピッチを共有した複数の配線データを機能ブロックのタイプに応じて選択できるようになる。これにより、１つの設計コアを複数の機能ブロックの設計に利用することが可能となるものである。
【００２６】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００２７】
（第一の実施形態）
図１は、本発明の第一の実施形態にかかるシステムＬＳＩの構成例を示すものである。なお、ここでは、同一チップ上にそれぞれ４層の多層配線を有する２つの機能ブロック（回路）ＩＰ１，ＩＰ２が搭載されてなる４層製品を例に説明する。また、同図（ａ）はチップの平面図であり、同図（ｂ）はデバイス構造を示す要部（配線層）の断面図である。
【００２８】
図１において、機能ブロック（第２の回路）ＩＰ１は、たとえば、４層のメタル配線層Ｍ１〜Ｍ４を有して形成されている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ４のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００２９】
また、最上層のメタル配線層（複数の配線層の少なくとも一部）Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３と同じ厚さ（薄い配線層）となっている。
【００３０】
一方、機能ブロック（第１の回路）ＩＰ２は、たとえば、４層のメタル配線層Ｍ１〜Ｍ４を有して形成されている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ４のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００３１】
また、最上層のメタル配線層（複数の配線層の少なくとも一部）Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。なお、この厚い最上層のメタル配線層Ｍ４は、たとえば、チップ電源用配線または信号線として使用される。
【００３２】
このような、タイプの異なる多層配線構造を有する機能ブロックＩＰ１，ＩＰ２を搭載するシステムＬＳＩの場合、後述する共通のＩＰコア（設計コア）を用いて設計が行われる。
【００３３】
図２は、上記した４層製品の設計に用いられる共通ＩＰコアＩＰａの一例を示すものである。
【００３４】
この共通ＩＰコアＩＰａの場合、たとえば、上記メタル配線層Ｍ１〜Ｍ４のうち、上記メタル配線層Ｍ１〜Ｍ３を形成するための各配線データＭ１〜Ｍ３は、それぞれ、同じ配線ピッチを有するとともに、同じ厚さ（薄い配線層）となっている。
【００３５】
また、配線データＭ４Ｉ，Ｍ４Ｓは、それぞれ、最上層のメタル配線層Ｍ４を形成するための配線データであり、配線データ（第２の配線データ）Ｍ４Ｉは、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３と同じ厚さ（薄い配線層）となっている。
【００３６】
これに対し、配線データ（第１の配線データ）Ｍ４Ｓは、上記配線データＭ４Ｉと同じ配線ピッチ（メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチ）を有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。
【００３７】
このように、共通ＩＰコアＩＰａには、たとえば最上層のメタル配線層（少なくとも一部の配線層）Ｍ４に対応させて、配線ピッチを共有するとともに、膜厚の異なる、２つの配線データＭ４Ｉ，Ｍ４Ｓが割り付けられている。
【００３８】
したがって、上記のような４層製品を設計する場合においては、上記した共通ＩＰコアＩＰａをライブラリ内から読み出すことによって、たとえば図３に示すように、１つの共通ＩＰコアＩＰａを、製品の仕様に応じたタイプの異なる２つの機能ブロックＩＰ１，ＩＰ２の形成に利用できる。
【００３９】
すなわち、機能ブロックＩＰ１を形成する際には、共通ＩＰコアＩＰａの配線データＭ４Ｉを用いて最上層のメタル配線層Ｍ４を形成するためのＭＤＰ（Ｍａｓｋ Ｄａｔａ Ｐｒｏｃｅｓｓｉｎｇ）処理が行われるようにし、機能ブロックＩＰ２を形成する際には、共通ＩＰコアＩＰａの配線データＭ４Ｓを用いて最上層のメタル配線層Ｍ４を形成するためのＭＤＰ処理が行われるようにする。これにより、最上層のメタル配線層Ｍ４に薄い配線層を有する機能ブロックＩＰ１を形成する場合にも、また、最上層のメタル配線層Ｍ４に厚い配線層を有する機能ブロックＩＰ２を形成する場合にも、容易に対応できる。
【００４０】
上記したように、配線ピッチを共有した複数の配線データを機能ブロックのタイプに応じて選択できるようにしている。
【００４１】
すなわち、最上層のメタル配線層を形成するためのＩＰコアの配線データとして、配線ピッチを共有する、薄い配線層を形成するための配線データと厚い配線層を形成するための配線データとを、それぞれ持たせるようにしている。これにより、１つのＩＰコアを、タイプの異なる複数の機能ブロックの設計に利用することが可能となる。したがって、タイプの異なる機能ブロックごとにＩＰコアを用意する必要がなく、設計の効率化を図ることが可能なるものである。
【００４２】
（第二の実施形態）
図４は、本発明の第二の実施形態にかかるシステムＬＳＩの構成例を示すものである。なお、ここでは、同一チップ上にそれぞれ所定数の多層配線を有する３つの機能ブロック（回路）ＩＰ３，ＩＰ４，ＩＰ５が搭載されてなる５層製品において、たとえば、薄い４層目のメタル配線層Ｍ４をチップ電源用配線または信号線として使用することにより不足する電流容量などを、５層目のメタル配線層Ｍ５を用いることによって補強するようにした場合について説明する。また、同図（ａ）はチップの平面図であり、同図（ｂ）はデバイス構造を示す要部（配線層）の断面図である。
【００４３】
図４において、機能ブロック（第２の回路）ＩＰ３は、たとえば、５層のメタル配線層Ｍ１〜Ｍ５を有して形成されている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ５のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００４４】
また、４層目のメタル配線層（複数の配線層の少なくとも一部または少なくとも１つの中間層の配線層）Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３と同じ厚さ（薄い配線層）となっている。
【００４５】
さらに、最上層のメタル配線層（複数の配線層の少なくとも一部）Ｍ５は、上記メタル配線層Ｍ４と同じ配線ピッチ（上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチ）を有するとともに、上記メタル配線層Ｍ１〜Ｍ４と同じ厚さ（薄い配線層）となっている。
【００４６】
この場合、４層目のメタル配線層Ｍ４は、たとえば、チップ電源用配線または信号線として使用される。また、最上層のメタル配線層Ｍ５は、たとえば、チップ源用配線または信号線に薄い４層目のメタル配線層Ｍ４を用いることにより不足する電流容量などを補うための補強用配線となっている。
【００４７】
一方、機能ブロック（第１の回路）ＩＰ４は、たとえば、５層のメタル配線層Ｍ１〜Ｍ５を有して形成されている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ５のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００４８】
また、４層目のメタル配線層（複数の配線層の少なくとも一部または少なくとも１つの中間層の配線層）Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３と同じ厚さ（薄い配線層）となっている。
【００４９】
さらに、最上層のメタル配線層（複数の配線層の少なくとも一部）Ｍ５は、上記４層目のメタル配線層Ｍ４と同じ配線ピッチ（上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチ）を有するとともに、上記メタル配線層Ｍ１〜Ｍ４よりも厚く、厚い配線層となっている。
【００５０】
この場合、４層目のメタル配線層Ｍ４は、たとえば、チップ電源用配線または信号線として使用される。また、最上層のメタル配線層Ｍ５は、たとえば、チップ源用配線または信号線として、薄い４層目のメタル配線層Ｍ４を用いることにより不足する電流容量などを補うための補強用配線となっている。
【００５１】
上記機能ブロック（第３の回路）ＩＰ５は、たとえば、４層のメタル配線層Ｍ１〜Ｍ４を有して形成されている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ４のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００５２】
また、最上層のメタル配線層（複数の配線層の少なくとも一部）Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。なお、この厚い最上層のメタル配線層Ｍ４は、たとえば、チップ電源用配線または信号線として使用される。
【００５３】
このような、タイプの異なる多層配線構造を有する機能ブロックＩＰ３，ＩＰ４，ＩＰ５を搭載するシステムＬＳＩの場合、後述する共通のＩＰコア（設計コア）を用いて設計が行われる。
【００５４】
図５は、上記した５層製品の設計に用いられる共通ＩＰコアＩＰｂの一例を示すものである。
【００５５】
この共通ＩＰコアＩＰｂの場合、たとえば、上記メタル配線層Ｍ１〜Ｍ５のうち、上記メタル配線層Ｍ１〜Ｍ３を形成するための各配線データＭ１〜Ｍ３は、それぞれ、同じ配線ピッチを有するとともに、同じ厚さ（薄い配線層）となっている。
【００５６】
また、配線データＭ４Ｉ，Ｍ４Ｓは、それぞれ、４層目のメタル配線層Ｍ４を形成するための配線データであり、配線データ（第２の配線データ）Ｍ４Ｉは、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３と同じ厚さ（薄い配線層）となっている。
【００５７】
配線データ（第１の配線データ）Ｍ４Ｓは、上記配線データＭ４Ｉと同じ配線ピッチ（メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチ）を有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。
【００５８】
さらに、配線データＭ５Ｉ，Ｍ５Ｓ，Ｍ５Ｎは、それぞれ、最上層のメタル配線層Ｍ５を形成するための配線データであり、配線データ（第２の配線データ）Ｍ５Ｉは、上記メタル配線層Ｍ４と同じ配線ピッチ（上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチ）を有するとともに、上記メタル配線層Ｍ１〜Ｍ３と同じ厚さ（薄い配線層）となっている。
【００５９】
配線データ（第１の配線データ）Ｍ５Ｓは、上記配線データＭ５Ｉと同じ配線ピッチ（メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチ）を有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。
【００６０】
配線データ（第３の配線データ）Ｍ５Ｎは、４層目のメタル配線層Ｍ４が厚い配線層のために電源を補強する必要がない場合において、５層目（最上層）のメタル配線層Ｍ５を形成しないためのダミーデータとなっている。
【００６１】
このように、共通ＩＰコアＩＰｂには、たとえば、４層目のメタル配線層Ｍ４に対応させて、配線ピッチを共有するとともに、膜厚の異なる、２つの配線データＭ４Ｉ，Ｍ４Ｓが割り付けられるとともに、最上層のメタル配線層Ｍ５に対応させて、配線ピッチを共有するとともに、膜厚の異なる、３つの配線データＭ５Ｉ，Ｍ５Ｓ，Ｍ５Ｎが割り付けられている。
【００６２】
なお、薄い配線層を形成するための配線データＭ４Ｉ，Ｍ５Ｉの配線ピッチは、厚い配線層を形成するための配線データＭ４Ｓ，Ｍ５Ｓの配線ピッチと同一ピッチとされている。
【００６３】
したがって、上記のような５層製品を設計する場合においては、上記した共通ＩＰコアＩＰｂをライブラリ内から読み出すことによって、たとえば図６に示すように、１つの共通ＩＰコアＩＰｂを、製品の仕様に応じたタイプの異なる３つの機能ブロックＩＰ３，ＩＰ４，ＩＰ５の形成に利用できる。
【００６４】
すなわち、機能ブロックＩＰ３を形成する際には、共通ＩＰコアＩＰｂの配線データＭ４Ｉ，Ｍ５Ｉを用いて各層のメタル配線層Ｍ４，Ｍ５を形成するためのＭＤＰ処理が行われるようにし、機能ブロックＩＰ４を形成する際には、共通ＩＰコアＩＰｂの配線データＭ４Ｉ，Ｍ５Ｓを用いて各層のメタル配線層Ｍ４，Ｍ５を形成するためのＭＤＰ処理が行われるようにし、機能ブロックＩＰ５を形成する際には、共通ＩＰコアＩＰｂの配線データＭ４Ｓ，Ｍ５Ｎを用いて各層のメタル配線層Ｍ４，Ｍ５を形成するためのＭＤＰ処理が行われるようにする。
【００６５】
これにより、４層目のメタル配線層Ｍ４における電源容量などの不足を、薄い最上層のメタル配線層Ｍ５により補強するようにした機能ブロックＩＰ３を形成する場合にも、また、厚い最上層のメタル配線層Ｍ５により補強するようにした機能ブロックＩＰ４を形成する場合にも、さらには、最上層のメタル配線層Ｍ５により補強する必要のない機能ブロックＩＰ５を形成する場合にも、容易に対応できる。
【００６６】
よって、この第二の実施形態にかかる５層製品の場合にも、タイプの異なる機能ブロックごとにＩＰコアを用意する必要がなく、設計の効率化を図ることが可能となるものである。
【００６７】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００６８】
【発明の効果】
以上、詳述したようにこの発明によれば、タイプの異なる機能ブロックごとに設計コアを用意する必要がなく、設計の効率化を図ることが可能な半導体デバイスを提供できる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態にかかるシステムＬＳＩ（４層製品）の構成例を示す概略図。
【図２】同じく、４層製品の設計に用いられる共通ＩＰコアの一例を示す構成図。
【図３】同じく、共通ＩＰコアを用いた４層製品の設計方法について説明するために示す模式図。
【図４】本発明の第二の実施形態にかかるシステムＬＳＩ（５層製品）の構成例を示す概略図。
【図５】同じく、５層製品の設計に用いられる共通ＩＰコアの一例を示す構成図。
【図６】同じく、共通ＩＰコアを用いた５層製品の設計方法について説明するために示す模式図。
【図７】従来技術とその問題点を説明するために、ＳＲＡＭを用いた半導体メモリチップを例に示すシステムＬＳＩの概略図。
【図８】同じく、従来のシステムＬＳＩ（４層製品）の構成例を示す概略図。
【図９】同じく、従来の４層製品の設計に用いられるＩＰコアの一例を示す構成図。
【図１０】同じく、従来の４層製品の設計に用いられるＩＰコアの他の一例を示す構成図。
【図１１】同じく、従来のシステムＬＳＩ（５層製品）の構成例を示す概略図。
【符号の説明】
ＩＰ１，ＩＰ２…機能ブロック
Ｍ１〜Ｍ４…メタル配線層
ＩＰａ…共通ＩＰコア
Ｍ１〜Ｍ３，Ｍ４Ｉ，Ｍ４Ｓ…配線データ
ＩＰ３，ＩＰ４，ＩＰ５…機能ブロック
Ｍ１〜Ｍ５…メタル配線層
ＩＰｂ…共通ＩＰコア
Ｍ１〜Ｍ３，Ｍ４Ｉ，Ｍ４Ｓ，Ｍ５Ｉ，Ｍ５Ｓ，Ｍ５Ｎ…配線データ
【発明の属する技術分野】
この発明は、多層配線構造を有する回路を備える半導体デバイスに関するもので、特に、ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）コアを用いて設計されるシステムＬＳＩに関する。
【０００２】
【従来の技術】
近年、プロセス技術の進歩による半導体素子の微細化や高集積化の進展にともなって、１チップ上に複数の機能ブロック（回路）を搭載したシステムＬＳＩが実現されている。このシステムＬＳＩでは、汎用的な機能ブロックについては過去の設計資産であるＩＰコア（設計コア）を再利用することによって、設計の効率化が図られている。
【０００３】
図７は、システムＬＳＩの一例として、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ ｒｅａｄ ｗｒｉｔｅ Ｍｅｍｏｒｙ）を用いた半導体メモリチップを示すものである。
【０００４】
この半導体メモリチップ１００の場合、製品の設計時に、ＩＰコアであるＳＲＡＭ設計コア１０１を用いて、製品Ｌｏｇｉｃ部１０２の一部の設計が行われるようになっている。これにより、半導体メモリチップ１００の開発・設計を効率的に行うことができる。
【０００５】
しかしながら、システムＬＳＩには、製品の仕様により、さまざまなタイプの機能ブロックが搭載される。たとえば、多層配線を有する機能ブロック１つ取っても、４層の配線層を有するものと５層の配線層を有するものとがある。また、同じ層数の配線層を有する機能ブロックの場合にも、たとえば最上層の配線層により電源配線または高速信号線を実現した機能ブロックのように、部分的に厚い配線層を有するものなどがある。
【０００６】
このような理由により、従来において、システムＬＳＩの設計の効率化を図るためには、ＩＰコアを機能ブロックのタイプごとにそれぞれ用意する必要があった。
【０００７】
図８は、同一チップ上にタイプの異なる２つの機能ブロックＩＰ１，ＩＰ２を搭載してなるシステムＬＳＩの一例を示すものである。なお、同図（ａ）はチップの平面図であり、同図（ｂ）はデバイス構造を示す要部（配線層）の断面図である。
【０００８】
図８において、ＩＰコアＩＰ１ａに対応する機能ブロックＩＰ１は、たとえば、４層のメタル配線層Ｍ１〜Ｍ４を有して形成されるようになっている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ４は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【０００９】
設計時には、たとえば図９に示すように、上記メタル配線層Ｍ１〜Ｍ４を形成するための各層の配線データを備えるＩＰコア１ａが、ライブラリ内から読み出されて利用される。
【００１０】
一方、ＩＰコアＩＰ２ａに対応する機能ブロックＩＰ２は、たとえば、４層のメタル配線層Ｍ１〜Ｍ４を有して形成されるようになっている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ４のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００１１】
また、最上層のメタル配線層Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。なお、この厚い最上層のメタル配線層Ｍ４は、たとえば、チップ電源用配線または信号線として使用される。
【００１２】
設計時には、たとえば図１０に示すように、上記メタル配線層Ｍ１〜Ｍ４を形成するための各層の配線データを備えるＩＰコアＩＰ２ａが、ライブラリ内から読み出されて利用される。
【００１３】
図１１は、同一チップ上にタイプの異なる３つの機能ブロックＩＰ３，ＩＰ４，ＩＰ５を搭載してなるシステムＬＳＩの一例を示すものである。なお、同図（ａ）はチップの平面図であり、同図（ｂ）はデバイス構造を示す要部（配線層）の断面図である。
【００１４】
図１１において、ＩＰコアＩＰ３ａに対応する機能ブロックＩＰ３は、たとえば、５層のメタル配線層Ｍ１〜Ｍ５を有して形成されるようになっている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ５は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００１５】
ＩＰコアＩＰ４ａに対応する機能ブロックＩＰ４は、たとえば、５層のメタル配線層Ｍ１〜Ｍ５を有して形成されるようになっている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ５のうち、各メタル配線層Ｍ１〜Ｍ４は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００１６】
また、最上層のメタル配線層Ｍ５は、上記メタル配線層Ｍ１〜Ｍ４よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ４よりも厚く、厚い配線層となっている。なお、この厚い最上層のメタル配線層Ｍ５は、たとえば、チップ電源用配線または信号線として使用される。
【００１７】
ＩＰコアＩＰ５ａに対応する機能ブロックＩＰ５は、たとえば、４層のメタル配線層Ｍ１〜Ｍ４を有して形成されるようになっている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ４のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００１８】
また、最上層のメタル配線層Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。なお、この厚い最上層のメタル配線層Ｍ４は、たとえば、チップ電源用配線または信号線として使用される。
【００１９】
この場合も、上記機能ブロックＩＰ３の各メタル配線層Ｍ１〜Ｍ５を形成するためのＩＰコアＩＰ３ａ、上記機能ブロックＩＰ４の各メタル配線層Ｍ１〜Ｍ５を形成するためのＩＰコアＩＰ４ａ、および、上記機能ブロックＩＰ５の各メタル配線層Ｍ１〜Ｍ４を形成するためのＩＰコアＩＰ５ａが、それぞれ、ライブラリ内に保存されている。
【００２０】
このように、従来は、機能ブロックのタイプ（より具体的には、配線層の構造）に合致したＩＰコアを、適宜、ライブラリ内から読み出して、チップ上に形成する汎用的な機能ブロックの設計に利用するようにしていた。そのため、設計の効率化を図るためには、タイプの異なる機能ブロックごとにＩＰコアを用意しておく必要があった。
【００２１】
【発明が解決しようとする課題】
上記したように、従来においては、汎用的な機能ブロックの設計にＩＰコアを再利用することで、設計の効率化が図れるものの、タイプの異なる機能ブロックごとにＩＰコアを用意する必要があるという問題があった。
【００２２】
そこで、この発明は、タイプの異なる機能ブロックごとに設計コアを用意する必要がなく、設計の効率化を図ることが可能な半導体デバイスを提供することを目的としている。
【００２３】
【課題を解決するための手段】
本願発明の一態様によれば、同一基板上に、複数の配線層を有する複数の回路が形成されてなる半導体デバイスであって、前記複数の回路は、それぞれ、前記複数の配線層の少なくとも一部が、該少なくとも一部の配線層に同じ配線ピッチを互いに有する複数の配線データのうち、膜厚の異なる配線データが割り付けられた共通の設計コアを用いて設計されてなることを特徴とする半導体デバイスが提供される。
【００２４】
また、本願発明の一態様によれば、半導体基板上に設けられ、複数の配線層の少なくとも一部が、共通の設計コアの、該少なくとも一部の配線層に割り付けられた第１の配線データを用いて設計された第１の回路と、前記半導体基板上に設けられ、複数の配線層の少なくとも一部が、前記共通の設計コアの、該少なくとも一部の配線層に割り付けられた、前記第１の配線データと同じ配線ピッチを有し、かつ、前記第１の配線データとは膜厚が異なる第２の配線データを用いて設計された第２の回路とを具備したことを特徴とする半導体デバイスが提供される。
【００２５】
上記の構成によれば、配線ピッチを共有した複数の配線データを機能ブロックのタイプに応じて選択できるようになる。これにより、１つの設計コアを複数の機能ブロックの設計に利用することが可能となるものである。
【００２６】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００２７】
（第一の実施形態）
図１は、本発明の第一の実施形態にかかるシステムＬＳＩの構成例を示すものである。なお、ここでは、同一チップ上にそれぞれ４層の多層配線を有する２つの機能ブロック（回路）ＩＰ１，ＩＰ２が搭載されてなる４層製品を例に説明する。また、同図（ａ）はチップの平面図であり、同図（ｂ）はデバイス構造を示す要部（配線層）の断面図である。
【００２８】
図１において、機能ブロック（第２の回路）ＩＰ１は、たとえば、４層のメタル配線層Ｍ１〜Ｍ４を有して形成されている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ４のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００２９】
また、最上層のメタル配線層（複数の配線層の少なくとも一部）Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３と同じ厚さ（薄い配線層）となっている。
【００３０】
一方、機能ブロック（第１の回路）ＩＰ２は、たとえば、４層のメタル配線層Ｍ１〜Ｍ４を有して形成されている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ４のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００３１】
また、最上層のメタル配線層（複数の配線層の少なくとも一部）Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。なお、この厚い最上層のメタル配線層Ｍ４は、たとえば、チップ電源用配線または信号線として使用される。
【００３２】
このような、タイプの異なる多層配線構造を有する機能ブロックＩＰ１，ＩＰ２を搭載するシステムＬＳＩの場合、後述する共通のＩＰコア（設計コア）を用いて設計が行われる。
【００３３】
図２は、上記した４層製品の設計に用いられる共通ＩＰコアＩＰａの一例を示すものである。
【００３４】
この共通ＩＰコアＩＰａの場合、たとえば、上記メタル配線層Ｍ１〜Ｍ４のうち、上記メタル配線層Ｍ１〜Ｍ３を形成するための各配線データＭ１〜Ｍ３は、それぞれ、同じ配線ピッチを有するとともに、同じ厚さ（薄い配線層）となっている。
【００３５】
また、配線データＭ４Ｉ，Ｍ４Ｓは、それぞれ、最上層のメタル配線層Ｍ４を形成するための配線データであり、配線データ（第２の配線データ）Ｍ４Ｉは、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３と同じ厚さ（薄い配線層）となっている。
【００３６】
これに対し、配線データ（第１の配線データ）Ｍ４Ｓは、上記配線データＭ４Ｉと同じ配線ピッチ（メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチ）を有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。
【００３７】
このように、共通ＩＰコアＩＰａには、たとえば最上層のメタル配線層（少なくとも一部の配線層）Ｍ４に対応させて、配線ピッチを共有するとともに、膜厚の異なる、２つの配線データＭ４Ｉ，Ｍ４Ｓが割り付けられている。
【００３８】
したがって、上記のような４層製品を設計する場合においては、上記した共通ＩＰコアＩＰａをライブラリ内から読み出すことによって、たとえば図３に示すように、１つの共通ＩＰコアＩＰａを、製品の仕様に応じたタイプの異なる２つの機能ブロックＩＰ１，ＩＰ２の形成に利用できる。
【００３９】
すなわち、機能ブロックＩＰ１を形成する際には、共通ＩＰコアＩＰａの配線データＭ４Ｉを用いて最上層のメタル配線層Ｍ４を形成するためのＭＤＰ（Ｍａｓｋ Ｄａｔａ Ｐｒｏｃｅｓｓｉｎｇ）処理が行われるようにし、機能ブロックＩＰ２を形成する際には、共通ＩＰコアＩＰａの配線データＭ４Ｓを用いて最上層のメタル配線層Ｍ４を形成するためのＭＤＰ処理が行われるようにする。これにより、最上層のメタル配線層Ｍ４に薄い配線層を有する機能ブロックＩＰ１を形成する場合にも、また、最上層のメタル配線層Ｍ４に厚い配線層を有する機能ブロックＩＰ２を形成する場合にも、容易に対応できる。
【００４０】
上記したように、配線ピッチを共有した複数の配線データを機能ブロックのタイプに応じて選択できるようにしている。
【００４１】
すなわち、最上層のメタル配線層を形成するためのＩＰコアの配線データとして、配線ピッチを共有する、薄い配線層を形成するための配線データと厚い配線層を形成するための配線データとを、それぞれ持たせるようにしている。これにより、１つのＩＰコアを、タイプの異なる複数の機能ブロックの設計に利用することが可能となる。したがって、タイプの異なる機能ブロックごとにＩＰコアを用意する必要がなく、設計の効率化を図ることが可能なるものである。
【００４２】
（第二の実施形態）
図４は、本発明の第二の実施形態にかかるシステムＬＳＩの構成例を示すものである。なお、ここでは、同一チップ上にそれぞれ所定数の多層配線を有する３つの機能ブロック（回路）ＩＰ３，ＩＰ４，ＩＰ５が搭載されてなる５層製品において、たとえば、薄い４層目のメタル配線層Ｍ４をチップ電源用配線または信号線として使用することにより不足する電流容量などを、５層目のメタル配線層Ｍ５を用いることによって補強するようにした場合について説明する。また、同図（ａ）はチップの平面図であり、同図（ｂ）はデバイス構造を示す要部（配線層）の断面図である。
【００４３】
図４において、機能ブロック（第２の回路）ＩＰ３は、たとえば、５層のメタル配線層Ｍ１〜Ｍ５を有して形成されている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ５のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００４４】
また、４層目のメタル配線層（複数の配線層の少なくとも一部または少なくとも１つの中間層の配線層）Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３と同じ厚さ（薄い配線層）となっている。
【００４５】
さらに、最上層のメタル配線層（複数の配線層の少なくとも一部）Ｍ５は、上記メタル配線層Ｍ４と同じ配線ピッチ（上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチ）を有するとともに、上記メタル配線層Ｍ１〜Ｍ４と同じ厚さ（薄い配線層）となっている。
【００４６】
この場合、４層目のメタル配線層Ｍ４は、たとえば、チップ電源用配線または信号線として使用される。また、最上層のメタル配線層Ｍ５は、たとえば、チップ源用配線または信号線に薄い４層目のメタル配線層Ｍ４を用いることにより不足する電流容量などを補うための補強用配線となっている。
【００４７】
一方、機能ブロック（第１の回路）ＩＰ４は、たとえば、５層のメタル配線層Ｍ１〜Ｍ５を有して形成されている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ５のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００４８】
また、４層目のメタル配線層（複数の配線層の少なくとも一部または少なくとも１つの中間層の配線層）Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３と同じ厚さ（薄い配線層）となっている。
【００４９】
さらに、最上層のメタル配線層（複数の配線層の少なくとも一部）Ｍ５は、上記４層目のメタル配線層Ｍ４と同じ配線ピッチ（上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチ）を有するとともに、上記メタル配線層Ｍ１〜Ｍ４よりも厚く、厚い配線層となっている。
【００５０】
この場合、４層目のメタル配線層Ｍ４は、たとえば、チップ電源用配線または信号線として使用される。また、最上層のメタル配線層Ｍ５は、たとえば、チップ源用配線または信号線として、薄い４層目のメタル配線層Ｍ４を用いることにより不足する電流容量などを補うための補強用配線となっている。
【００５１】
上記機能ブロック（第３の回路）ＩＰ５は、たとえば、４層のメタル配線層Ｍ１〜Ｍ４を有して形成されている。この要部を示す図では、上記メタル配線層Ｍ１〜Ｍ４のうち、各メタル配線層Ｍ１〜Ｍ３は、全て同じ配線ピッチを有するとともに、全て同じ厚さ（薄い配線層）となっている。
【００５２】
また、最上層のメタル配線層（複数の配線層の少なくとも一部）Ｍ４は、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。なお、この厚い最上層のメタル配線層Ｍ４は、たとえば、チップ電源用配線または信号線として使用される。
【００５３】
このような、タイプの異なる多層配線構造を有する機能ブロックＩＰ３，ＩＰ４，ＩＰ５を搭載するシステムＬＳＩの場合、後述する共通のＩＰコア（設計コア）を用いて設計が行われる。
【００５４】
図５は、上記した５層製品の設計に用いられる共通ＩＰコアＩＰｂの一例を示すものである。
【００５５】
この共通ＩＰコアＩＰｂの場合、たとえば、上記メタル配線層Ｍ１〜Ｍ５のうち、上記メタル配線層Ｍ１〜Ｍ３を形成するための各配線データＭ１〜Ｍ３は、それぞれ、同じ配線ピッチを有するとともに、同じ厚さ（薄い配線層）となっている。
【００５６】
また、配線データＭ４Ｉ，Ｍ４Ｓは、それぞれ、４層目のメタル配線層Ｍ４を形成するための配線データであり、配線データ（第２の配線データ）Ｍ４Ｉは、上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチを有するとともに、上記メタル配線層Ｍ１〜Ｍ３と同じ厚さ（薄い配線層）となっている。
【００５７】
配線データ（第１の配線データ）Ｍ４Ｓは、上記配線データＭ４Ｉと同じ配線ピッチ（メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチ）を有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。
【００５８】
さらに、配線データＭ５Ｉ，Ｍ５Ｓ，Ｍ５Ｎは、それぞれ、最上層のメタル配線層Ｍ５を形成するための配線データであり、配線データ（第２の配線データ）Ｍ５Ｉは、上記メタル配線層Ｍ４と同じ配線ピッチ（上記メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチ）を有するとともに、上記メタル配線層Ｍ１〜Ｍ３と同じ厚さ（薄い配線層）となっている。
【００５９】
配線データ（第１の配線データ）Ｍ５Ｓは、上記配線データＭ５Ｉと同じ配線ピッチ（メタル配線層Ｍ１〜Ｍ３よりも広い配線ピッチ）を有するとともに、上記メタル配線層Ｍ１〜Ｍ３よりも厚く、厚い配線層となっている。
【００６０】
配線データ（第３の配線データ）Ｍ５Ｎは、４層目のメタル配線層Ｍ４が厚い配線層のために電源を補強する必要がない場合において、５層目（最上層）のメタル配線層Ｍ５を形成しないためのダミーデータとなっている。
【００６１】
このように、共通ＩＰコアＩＰｂには、たとえば、４層目のメタル配線層Ｍ４に対応させて、配線ピッチを共有するとともに、膜厚の異なる、２つの配線データＭ４Ｉ，Ｍ４Ｓが割り付けられるとともに、最上層のメタル配線層Ｍ５に対応させて、配線ピッチを共有するとともに、膜厚の異なる、３つの配線データＭ５Ｉ，Ｍ５Ｓ，Ｍ５Ｎが割り付けられている。
【００６２】
なお、薄い配線層を形成するための配線データＭ４Ｉ，Ｍ５Ｉの配線ピッチは、厚い配線層を形成するための配線データＭ４Ｓ，Ｍ５Ｓの配線ピッチと同一ピッチとされている。
【００６３】
したがって、上記のような５層製品を設計する場合においては、上記した共通ＩＰコアＩＰｂをライブラリ内から読み出すことによって、たとえば図６に示すように、１つの共通ＩＰコアＩＰｂを、製品の仕様に応じたタイプの異なる３つの機能ブロックＩＰ３，ＩＰ４，ＩＰ５の形成に利用できる。
【００６４】
すなわち、機能ブロックＩＰ３を形成する際には、共通ＩＰコアＩＰｂの配線データＭ４Ｉ，Ｍ５Ｉを用いて各層のメタル配線層Ｍ４，Ｍ５を形成するためのＭＤＰ処理が行われるようにし、機能ブロックＩＰ４を形成する際には、共通ＩＰコアＩＰｂの配線データＭ４Ｉ，Ｍ５Ｓを用いて各層のメタル配線層Ｍ４，Ｍ５を形成するためのＭＤＰ処理が行われるようにし、機能ブロックＩＰ５を形成する際には、共通ＩＰコアＩＰｂの配線データＭ４Ｓ，Ｍ５Ｎを用いて各層のメタル配線層Ｍ４，Ｍ５を形成するためのＭＤＰ処理が行われるようにする。
【００６５】
これにより、４層目のメタル配線層Ｍ４における電源容量などの不足を、薄い最上層のメタル配線層Ｍ５により補強するようにした機能ブロックＩＰ３を形成する場合にも、また、厚い最上層のメタル配線層Ｍ５により補強するようにした機能ブロックＩＰ４を形成する場合にも、さらには、最上層のメタル配線層Ｍ５により補強する必要のない機能ブロックＩＰ５を形成する場合にも、容易に対応できる。
【００６６】
よって、この第二の実施形態にかかる５層製品の場合にも、タイプの異なる機能ブロックごとにＩＰコアを用意する必要がなく、設計の効率化を図ることが可能となるものである。
【００６７】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【００６８】
【発明の効果】
以上、詳述したようにこの発明によれば、タイプの異なる機能ブロックごとに設計コアを用意する必要がなく、設計の効率化を図ることが可能な半導体デバイスを提供できる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態にかかるシステムＬＳＩ（４層製品）の構成例を示す概略図。
【図２】同じく、４層製品の設計に用いられる共通ＩＰコアの一例を示す構成図。
【図３】同じく、共通ＩＰコアを用いた４層製品の設計方法について説明するために示す模式図。
【図４】本発明の第二の実施形態にかかるシステムＬＳＩ（５層製品）の構成例を示す概略図。
【図５】同じく、５層製品の設計に用いられる共通ＩＰコアの一例を示す構成図。
【図６】同じく、共通ＩＰコアを用いた５層製品の設計方法について説明するために示す模式図。
【図７】従来技術とその問題点を説明するために、ＳＲＡＭを用いた半導体メモリチップを例に示すシステムＬＳＩの概略図。
【図８】同じく、従来のシステムＬＳＩ（４層製品）の構成例を示す概略図。
【図９】同じく、従来の４層製品の設計に用いられるＩＰコアの一例を示す構成図。
【図１０】同じく、従来の４層製品の設計に用いられるＩＰコアの他の一例を示す構成図。
【図１１】同じく、従来のシステムＬＳＩ（５層製品）の構成例を示す概略図。
【符号の説明】
ＩＰ１，ＩＰ２…機能ブロック
Ｍ１〜Ｍ４…メタル配線層
ＩＰａ…共通ＩＰコア
Ｍ１〜Ｍ３，Ｍ４Ｉ，Ｍ４Ｓ…配線データ
ＩＰ３，ＩＰ４，ＩＰ５…機能ブロック
Ｍ１〜Ｍ５…メタル配線層
ＩＰｂ…共通ＩＰコア
Ｍ１〜Ｍ３，Ｍ４Ｉ，Ｍ４Ｓ，Ｍ５Ｉ，Ｍ５Ｓ，Ｍ５Ｎ…配線データ
Claims (11)
- 同一基板上に、複数の配線層を有する複数の回路が形成されてなる半導体デバイスであって、
前記複数の回路は、それぞれ、前記複数の配線層の少なくとも一部が、該少なくとも一部の配線層に同じ配線ピッチを互いに有する複数の配線データのうち、膜厚の異なる配線データが割り付けられた共通の設計コアを用いて設計されてなることを特徴とする半導体デバイス。 - 前記複数の配線データのうち、少なくとも一つは、他の配線層よりも厚い配線層を形成するためのデータであり、少なくとも他の一つは、他の配線層と同じ厚さの配線層を形成するためのデータであることを特徴とする請求項１に記載の半導体デバイス。
- 半導体基板上に設けられ、複数の配線層の少なくとも一部が、共通の設計コアの、該少なくとも一部の配線層に割り付けられた第１の配線データを用いて設計された第１の回路と、
前記半導体基板上に設けられ、複数の配線層の少なくとも一部が、前記共通の設計コアの、該少なくとも一部の配線層に割り付けられた、前記第１の配線データと同じ配線ピッチを有し、かつ、前記第１の配線データとは膜厚が異なる第２の配線データを用いて設計された第２の回路と
を具備したことを特徴とする半導体デバイス。 - 前記第１の配線データは、他の配線層よりも厚い配線層を形成するためのデータであり、前記第２の配線データは、他の配線層と同じ厚さの配線層を形成するためのデータであることを特徴とする請求項３に記載の半導体デバイス。
- 前記複数の配線層の少なくとも一部は、前記複数の配線層のうちの、最上層の配線層であることを特徴とする請求項１ないし４のいずれかに記載の半導体デバイス。
- 前記最上層の配線層は、電源用配線または信号線であることを特徴とする請求項５に記載の半導体デバイス。
- 前記最上層の配線層は、電源用配線または信号線を補強するための配線であることを特徴とする請求項５に記載の半導体デバイス。
- 前記複数の配線層の少なくとも一部は、前記複数の配線層のうちの、少なくとも１つの中間層の配線層であることを特徴とする請求項１ないし４のいずれかに記載の半導体デバイス。
- 前記少なくとも１つの中間層の配線層は、電源用配線または信号線であることを特徴とする請求項８に記載の半導体デバイス。
- 前記半導体基板上には、さらに、複数の配線層を有し、前記複数の配線層の少なくとも一部が、前記共通の設計コアの、該少なくとも一部の配線層に割り付けられた、前記第１の配線データおよび前記第２の配線データと同じ配線ピッチを有し、かつ、前記第１の配線データまたは前記第２の配線データとは膜厚が異なる第３の配線データを用いて設計された第３の回路が設けられてなることを特徴とする請求項３に記載の半導体デバイス。
- 前記第３の配線データは、ダミーデータであることを特徴とする請求項１０に記載の半導体デバイス。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001209682A JP4177568B2 (ja) | 2001-07-10 | 2001-07-10 | 半導体デバイス |
| KR10-2002-0038844A KR100475326B1 (ko) | 2001-07-10 | 2002-07-05 | 반도체 디바이스 |
| US10/190,665 US6915498B2 (en) | 2001-07-10 | 2002-07-09 | Semiconductor device provided using wiring data of common design core |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001209682A JP4177568B2 (ja) | 2001-07-10 | 2001-07-10 | 半導体デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003023081A JP2003023081A (ja) | 2003-01-24 |
| JP4177568B2 true JP4177568B2 (ja) | 2008-11-05 |
Family
ID=19045304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001209682A Expired - Fee Related JP4177568B2 (ja) | 2001-07-10 | 2001-07-10 | 半導体デバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6915498B2 (ja) |
| JP (1) | JP4177568B2 (ja) |
| KR (1) | KR100475326B1 (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9998697B2 (en) | 2009-03-02 | 2018-06-12 | Flir Systems, Inc. | Systems and methods for monitoring vehicle occupants |
| US9235876B2 (en) | 2009-03-02 | 2016-01-12 | Flir Systems, Inc. | Row and column noise reduction in thermal images |
| US9674458B2 (en) | 2009-06-03 | 2017-06-06 | Flir Systems, Inc. | Smart surveillance camera systems and methods |
| US9517679B2 (en) | 2009-03-02 | 2016-12-13 | Flir Systems, Inc. | Systems and methods for monitoring vehicle occupants |
| US9948872B2 (en) | 2009-03-02 | 2018-04-17 | Flir Systems, Inc. | Monitor and control systems and methods for occupant safety and energy efficiency of structures |
| US9635285B2 (en) | 2009-03-02 | 2017-04-25 | Flir Systems, Inc. | Infrared imaging enhancement with fusion |
| US9986175B2 (en) | 2009-03-02 | 2018-05-29 | Flir Systems, Inc. | Device attachment with infrared imaging sensor |
| US9756264B2 (en) | 2009-03-02 | 2017-09-05 | Flir Systems, Inc. | Anomalous pixel detection |
| US9843742B2 (en) | 2009-03-02 | 2017-12-12 | Flir Systems, Inc. | Thermal image frame capture using de-aligned sensor array |
| US9451183B2 (en) | 2009-03-02 | 2016-09-20 | Flir Systems, Inc. | Time spaced infrared image enhancement |
| US9208542B2 (en) | 2009-03-02 | 2015-12-08 | Flir Systems, Inc. | Pixel-wise noise reduction in thermal images |
| US9473681B2 (en) | 2011-06-10 | 2016-10-18 | Flir Systems, Inc. | Infrared camera system housing with metalized surface |
| US10757308B2 (en) | 2009-03-02 | 2020-08-25 | Flir Systems, Inc. | Techniques for device attachment with dual band imaging sensor |
| USD765081S1 (en) | 2012-05-25 | 2016-08-30 | Flir Systems, Inc. | Mobile communications device attachment with camera |
| US10244190B2 (en) | 2009-03-02 | 2019-03-26 | Flir Systems, Inc. | Compact multi-spectrum imaging with fusion |
| US9843743B2 (en) | 2009-06-03 | 2017-12-12 | Flir Systems, Inc. | Infant monitoring systems and methods using thermal imaging |
| US10091439B2 (en) | 2009-06-03 | 2018-10-02 | Flir Systems, Inc. | Imager with array of multiple infrared imaging modules |
| US9819880B2 (en) | 2009-06-03 | 2017-11-14 | Flir Systems, Inc. | Systems and methods of suppressing sky regions in images |
| US9292909B2 (en) | 2009-06-03 | 2016-03-22 | Flir Systems, Inc. | Selective image correction for infrared imaging devices |
| US9716843B2 (en) | 2009-06-03 | 2017-07-25 | Flir Systems, Inc. | Measurement device for electrical installations and related methods |
| US9756262B2 (en) | 2009-06-03 | 2017-09-05 | Flir Systems, Inc. | Systems and methods for monitoring power systems |
| US9706138B2 (en) | 2010-04-23 | 2017-07-11 | Flir Systems, Inc. | Hybrid infrared sensor array having heterogeneous infrared sensors |
| US9918023B2 (en) | 2010-04-23 | 2018-03-13 | Flir Systems, Inc. | Segmented focal plane array architecture |
| US9207708B2 (en) | 2010-04-23 | 2015-12-08 | Flir Systems, Inc. | Abnormal clock rate detection in imaging sensor arrays |
| US9848134B2 (en) | 2010-04-23 | 2017-12-19 | Flir Systems, Inc. | Infrared imager with integrated metal layers |
| US9509924B2 (en) | 2011-06-10 | 2016-11-29 | Flir Systems, Inc. | Wearable apparatus with integrated infrared imaging module |
| US9706137B2 (en) | 2011-06-10 | 2017-07-11 | Flir Systems, Inc. | Electrical cabinet infrared monitor |
| US9058653B1 (en) | 2011-06-10 | 2015-06-16 | Flir Systems, Inc. | Alignment of visible light sources based on thermal images |
| US10389953B2 (en) | 2011-06-10 | 2019-08-20 | Flir Systems, Inc. | Infrared imaging device having a shutter |
| US10841508B2 (en) | 2011-06-10 | 2020-11-17 | Flir Systems, Inc. | Electrical cabinet infrared monitor systems and methods |
| US10169666B2 (en) | 2011-06-10 | 2019-01-01 | Flir Systems, Inc. | Image-assisted remote control vehicle systems and methods |
| KR101808375B1 (ko) | 2011-06-10 | 2017-12-12 | 플리어 시스템즈, 인크. | 저전력 소형 폼 팩터 적외선 이미징 |
| US10079982B2 (en) | 2011-06-10 | 2018-09-18 | Flir Systems, Inc. | Determination of an absolute radiometric value using blocked infrared sensors |
| US10051210B2 (en) | 2011-06-10 | 2018-08-14 | Flir Systems, Inc. | Infrared detector array with selectable pixel binning systems and methods |
| US9900526B2 (en) | 2011-06-10 | 2018-02-20 | Flir Systems, Inc. | Techniques to compensate for calibration drifts in infrared imaging devices |
| US9143703B2 (en) | 2011-06-10 | 2015-09-22 | Flir Systems, Inc. | Infrared camera calibration techniques |
| US9961277B2 (en) | 2011-06-10 | 2018-05-01 | Flir Systems, Inc. | Infrared focal plane array heat spreaders |
| EP2719166B1 (en) | 2011-06-10 | 2018-03-28 | Flir Systems, Inc. | Line based image processing and flexible memory system |
| US9235023B2 (en) | 2011-06-10 | 2016-01-12 | Flir Systems, Inc. | Variable lens sleeve spacer |
| KR101778353B1 (ko) | 2011-06-10 | 2017-09-13 | 플리어 시스템즈, 인크. | 적외선 이미징 장치용 불균일성 교정 기술 |
| US9811884B2 (en) | 2012-07-16 | 2017-11-07 | Flir Systems, Inc. | Methods and systems for suppressing atmospheric turbulence in images |
| US9635220B2 (en) | 2012-07-16 | 2017-04-25 | Flir Systems, Inc. | Methods and systems for suppressing noise in images |
| US9973692B2 (en) | 2013-10-03 | 2018-05-15 | Flir Systems, Inc. | Situational awareness by compressed display of panoramic views |
| US11297264B2 (en) | 2014-01-05 | 2022-04-05 | Teledyne Fur, Llc | Device attachment with dual band imaging sensor |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828467B2 (ja) * | 1988-11-15 | 1996-03-21 | 株式会社東芝 | 半導体装置 |
| EP0791887B1 (en) * | 1996-02-21 | 2001-05-23 | Matsushita Electric Industrial Co., Ltd. | Flip-Chip layout input apparatus and method |
| JP3117686B2 (ja) * | 1997-06-06 | 2000-12-18 | 松下電子工業株式会社 | Ｌｓｉ回路パターンの設計方法 |
| JP4014708B2 (ja) * | 1997-08-21 | 2007-11-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置の設計方法 |
| JP3408165B2 (ja) * | 1998-09-29 | 2003-05-19 | 三洋電機株式会社 | 半導体集積回路装置 |
| US6145073A (en) * | 1998-10-16 | 2000-11-07 | Quintessence Architectures, Inc. | Data flow integrated circuit architecture |
| JP3819711B2 (ja) * | 1998-10-23 | 2006-09-13 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6311316B1 (en) * | 1998-12-14 | 2001-10-30 | Clear Logic, Inc. | Designing integrated circuit gate arrays using programmable logic device bitstreams |
| JP2002110805A (ja) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体デバイス |
| JP4722305B2 (ja) * | 2001-02-27 | 2011-07-13 | 富士通セミコンダクター株式会社 | メモリシステム |
| JP2002299512A (ja) * | 2001-03-30 | 2002-10-11 | Nec Corp | 半導体装置及びその製造方法 |
| JP3621354B2 (ja) * | 2001-04-04 | 2005-02-16 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路の配線方法及び構造 |
| JP3454259B2 (ja) * | 2001-09-07 | 2003-10-06 | セイコーエプソン株式会社 | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 |
-
2001
- 2001-07-10 JP JP2001209682A patent/JP4177568B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-05 KR KR10-2002-0038844A patent/KR100475326B1/ko not_active IP Right Cessation
- 2002-07-09 US US10/190,665 patent/US6915498B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100475326B1 (ko) | 2005-03-10 |
| US20030015773A1 (en) | 2003-01-23 |
| JP2003023081A (ja) | 2003-01-24 |
| US6915498B2 (en) | 2005-07-05 |
| KR20030007030A (ko) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4177568B2 (ja) | 半導体デバイス | |
| US8314024B2 (en) | Device fabrication | |
| US6730931B2 (en) | Integrated circuit feature layout for improved chemical mechanical polishing | |
| JPH03204960A (ja) | 半導体装置およびその製造方法 | |
| KR20020001582A (ko) | 반도체 집적 회로와 반도체 집적 회로 배선 레이아웃 방법 | |
| JP2002208639A (ja) | 集積回路に相互接続ラインを形成する方法と装置 | |
| JP2001077322A (ja) | 半導体集積回路装置 | |
| US4700316A (en) | Automated book layout in static CMOS | |
| US6430735B2 (en) | Semiconductor integrated circuit having thereon on-chip capacitors | |
| JP2002110805A (ja) | 半導体デバイス | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP4377342B2 (ja) | 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム | |
| Hutcheson | The economic implications of Moore’s law | |
| US8775995B2 (en) | Method and apparatus of core timing prediction of core logic in the chip-level implementation process through an over-core window on a chip-level routing layer | |
| US20070089083A1 (en) | Method and design system for semiconductor integrated circuit | |
| JP2001085528A (ja) | 半導体集積回路の設計方法および半導体集積回路の製造方法 | |
| KR100211768B1 (ko) | 삼중 금속층을 가지는 반도체 메모리 장치 | |
| US20240249057A1 (en) | Arrangement method of signal lines and integrated circuit to which the arrangement method is applied | |
| JP7601540B2 (ja) | 半導体装置の製造システム及び製造方法 | |
| JPH06224302A (ja) | 配線遅延を考慮した配線マスク製造装置 | |
| JPH11177029A (ja) | 半導体集積回路 | |
| JPH08153859A (ja) | 半導体装置の配線パターンの形成方法 | |
| JP2004311587A (ja) | ダミー配線作成方法及びダミー配線作成装置 | |
| JP3130891B2 (ja) | 配線方法 | |
| JPH09199598A (ja) | レイアウト設計の自動配置配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |