JP4984703B2

JP4984703B2 - 半導体装置の製造方法

Info

Publication number: JP4984703B2
Application number: JP2006195434A
Authority: JP
Inventors: 文利杉本
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2006-07-18
Filing date: 2006-07-18
Publication date: 2012-07-25
Anticipated expiration: 2026-07-18
Also published as: US7741016B2; JP2008027962A; TWI357614B; US20080020329A1; TW200807497A

Description

本発明は、半導体装置の製造方法及び露光用マスクに係り、特に、光近接効果によるパターン変形を抑制する半導体装置の製造方法、並びにこれに用いる露光用マスクに関する。

半導体装置の微細化は、光リソグラフィに用いられる露光装置の光源波長を短波長化することにより実現されている。現在では、光源として波長０．１９３μｍのフッ化アルゴン（ＡｒＦ）エキシマレーザが使用されるに至っており、半導体装置のルールはこの波長よりも短い０．１μｍ以下のレベルにまで達している。

このように露光波長の解像限界を超えたパターンを基板上に転写する場合、回折等による光近接効果の影響を受け、基板に形成されたパターンの端部の位置や形状が変化し、マスクパターンの寸法と基板上に転写したパターンの寸法とに差が生じる。

例えば、図２３（ａ）に示すようなパターン１０２，１０４を有する露光用マスクを用いて基板上にパターンを転写すると、パターン端部では解像限界となり、転写されたパターン１０２′，１０４′は図２３（ｂ）に示すように端部が短くなる。この現象は、ショートニングと呼ばれている。ショートニングは、パターン幅が狭くなるほどに顕著に現れる。

そこで、このような光近接効果を抑制する種々の方法が提案されている。その一つとして、ＯＰＣ（Optical Proximity Correction）と呼ばれる光近接効果の補正方法が、例えば特許文献１〜３等に記載されている。ＯＰＣは、マスクパターンを基板上に転写した際に生じるパターンの変形方向とは逆方向に、予めマスクパターンを部分的に太くしたりダミーパターンを配したりすることによって、基板上に転写したパターンの形状や寸法を補正する方法である。

具体的には、例えば図２４（ａ）に示すようにマスクパターン１０２の端部両側面に補助パターン１０２ａを設けたハンマーヘッドと呼ばれるパターンを構成したり、例えば図２４（ｂ）に示すようにマスクパターン１００の端部の長さを一律に伸ばした補助パターン１０２ｂを設けたりすることにより、ショートニングなどの転写パターンの形状変化を抑制することができる。
特開平１０−２８９８６１号公報特開２００１−３５６４６５号公報特開２００２−２５０９９９号公報特開平１０−９２７１４号公報

しかしながら、マスクパターン端部に近接して他のマスクパターンが存在する場合、補助パターンを十分な大きさにすることができない。これは、補助パターン同士が近づくと、光近接効果により補助パターンを付加した箇所において転写したパターンが繋がってしまうからである（図２４（ｃ）参照）。このため、補助パターンによってショートニングを十分に抑えることができなかった。

また、配線には通常その端部にコンタクトが設けられるが、配線パターンにショートニングが生じると、その配線パターンに接続されるホールパターンとの重なりが不十分となる。このため、配線とホールに埋め込まれたコンタクトプラグとの間のコンタクトが十分にとれず、最悪の場合には断線することがあった。

本発明の目的は、光近接効果によるパターンの変形や配線間のコンタクト不良を防止しうる半導体装置の製造方法、並びにこれに好適な露光用マスクを提供することにある。

本発明の一観点によれば、基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜が形成された前記基板上に、第１のフォトレジスト膜を形成する工程と、前記第１のフォトレジスト膜に、配線パターンを露光する工程と、前記第１のフォトレジスト膜に、第１のホールパターンを露光する工程と、前記配線パターン及び前記第１のホールパターンを露光した前記第１のフォトレジスト膜を現像する工程と、前記第１のフォトレジスト膜をマスクとして前記第１の絶縁膜をエッチングし、前記配線パターンを有する配線溝を形成する工程と、前記配線溝内に導電膜を埋め込み、前記配線パターンを有する配線層を形成する工程と、前記配線層が形成された前記基板上に、第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に、第２のフォトレジスト膜を形成する工程と、前記第２のフォトレジスト膜に、前記配線パターンに接続される複数のホールを有する第２のホールパターンを露光する工程と、前記第２のホールパターンを露光した前記第２のフォトレジスト膜を現像する工程と、前記第２のフォトレジスト膜をマスクとして前記第２の絶縁膜をエッチングし、前記第２の絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホール内に導電膜を埋め込み、前記配線層に接続されたコンタクトプラグを形成する工程と有し、前記第１のホールパターンは、前記第２のホールパターンから前記配線パターンの端部又は屈曲部に位置するホールのみを抽出したパターンからなる半導体装置の製造方法が提供される。
また、本発明の他の観点によれば、基板上に導電膜を形成する工程と、前記導電膜が形成された前記基板上に、第１のフォトレジスト膜を形成する工程と、前記第１のフォトレジスト膜に、配線パターンを露光する工程と、前記第１のフォトレジスト膜に、第１のホールパターンを露光する工程と、前記配線パターン及び前記第１のホールパターンを露光した前記第１のフォトレジスト膜を現像する工程と、前記第１のフォトレジスト膜をマスクとして前記導電膜をパターニングし、前記配線パターンを有する配線層を形成する工程と、前記配線層が形成された前記基板上に、絶縁膜を形成する工程と、前記絶縁膜上に、第２のフォトレジスト膜を形成する工程と、前記第２のフォトレジスト膜に、前記配線パターンに接続される複数のホールを有する第２のホールパターンを露光する工程と、前記第２のホールパターンを露光した前記第２のフォトレジスト膜を現像する工程と、前記第２のフォトレジスト膜をマスクとして前記絶縁膜をエッチングし、前記絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホール内に導電膜を埋め込み、前記配線層に接続されたコンタクトプラグを形成する工程と有し、前記第１のホールパターンは、前記第２のホールパターンから前記配線パターンの端部又は屈曲部に位置するホールのみを抽出したパターンからなる半導体装置の製造方法が提供される。

本発明によれば、配線パターンを形成するためのフォトリソグラフィ工程の際に、配線パターンと、この配線パターンの端部及び／又は屈曲部に接続されるホールパターンとを重ねて露光するので、光近接効果によるパターン端部や屈曲部における露光量の不足を補うことができる。これにより、パターン端部におけるショートニングやパターン屈曲部における丸まりを防止することができ、パターン端部又は屈曲部に接続されるコンタクトプラグとの間のコンタクトを確実にすることができる。

また、二重露光に用いる露光用マスクのマスクデータは、ホールパターンを形成するための露光用マスクのマスクデータから、配線パターンの端部及び／又は屈曲部に位置するホールを抽出するだけで作成することができるので、設計工数を大幅に増加することなく追加の露光用マスクを準備することができる。

［第１実施形態］
本発明の第１実施形態による露光用マスク及び半導体装置の製造方法について図１乃至図１４を用いて説明する。

図１は本実施形態による半導体装置の構造を示す概略断面図、図２乃至図４及び図１１は本実施形態による半導体装置の製造方法に用いる露光用マスクのマスクパターンを示す平面図、図５乃至図１０は本実施形態による半導体装置の製造方法を示す工程断面図、図１２乃至図１４は図２乃至図４の露光用マスクを用いて形成されるパターンを示す平面図である。

はじめに、本実施形態による露光用マスクを用いて製造する半導体装置の構造について図１乃至図４を用いて説明する。なお、図１は、図２乃至図４のＡ−Ａ′線断面図である。

基板１０上には、層間絶縁膜１２及びエッチングストッパ膜１４が形成されている。層間絶縁膜１２及びエッチングストッパ膜１４には、配線層２４が埋め込まれている。ここで、配線層２４は、例えば図２に示すようなマスクパターンを元に形成されたものとする。

図２に示すマスクパターンは、Ｘ方向に延在する配線パターン６０ａと、Ｙ方向に延在し端部が配線パターン６０ａに近接する複数の配線パターン６０ｂ，６０ｃ，６０ｄ，６０ｅとを有している。配線層２４は、いわゆるダマシン配線であり、配線パターン６０ａ〜６０ｅは、露光用マスク上では抜きパターンとなる。すなわち、図２において、斜線を付した領域が透過領域であり、白抜きの領域が遮光領域（ハーフトーンマスクの半透過領域を含む）である。

配線層２４が埋め込まれたエッチングストッパ膜１４上には、層間絶縁膜２６及びエッチングストッパ膜２８が形成されている。層間絶縁膜２６及びエッチングストッパ膜２８には、配線層２４に接続されたコンタクトプラグ３８が埋め込まれている。ここで、コンタクトプラグ３８は、例えば図３に示すようなマスクパターンを元に形成されたものとする。

図３に示すマスクパターンは、配線パターン６０ａに接続するためのホールパターン６２ａと、配線パターン６０ｂ，６０ｃ，６０ｄ，６０ｅの両端部にそれぞれ接続するためのホールパターン６２ｂ，６２ｃ，６２ｄ，６２ｅ，６２ｆ，６２ｇ，６２ｈ，６２ｉとを有している。ホールパターン６２ａ〜６２ｉは、マスク上では抜きパターンとなる。すなわち、図３において、斜線を付した領域が透過領域であり、白抜きの領域が遮光領域（ハーフトーンマスクの半透過領域を含む）である。

コンタクトプラグ３８が埋め込まれたエッチングストッパ膜２８上には、層間絶縁膜４０及びエッチングストッパ膜４２が形成されている。層間絶縁膜４０及びエッチングストッパ膜４２には、コンタクトプラグ３８を介して配線層２４に電気的に接続された配線層５２が埋め込まれている。ここで、配線層５２は、例えば図４に示すようなマスクパターンを元に形成されたものとする。

図４に示すマスクパターンは、Ｙ方向に延在し、コンタクトプラグ６２ａに接続される配線パターン６４ａと、Ｙ方向に延在し、コンタクトプラグ６２ｂに接続される配線パターン６４ｂと、Ｙ方向に延在し、コンタクトプラグ６２ｄに接続される配線パターン６４ｃと、Ｙ方向に延在し、コンタクトプラグ６２ｆに接続される配線パターン６４ｄと、Ｙ方向に延在し、コンタクトプラグ６２ｈに接続される配線パターン６４ｅと、Ｘ方向に延在し、コンタクトプラグ６２ｃ及びコンタクトプラグ６２ｅに接続される配線パターン６４ｆと、Ｘ方向に延在し、コンタクトプラグ６２ｇ及びコンタクトプラグ６２ｉに接続される配線パターン６４ｇとを有している。配線層５２は、いわゆるダマシン配線であり、配線パターン６４ａ〜６４ｇは、マスク上では抜きパターンとなる。すなわち、図４において、斜線を付した領域が透過領域であり、白抜きの領域が遮光領域（ハーフトーンマスクの半透過領域を含む）である。

次に、本実施形態による半導体装置の製造方法について図５乃至図１４を用いて説明する。なお、図５乃至図１０は、図２乃至図４のＡ−Ａ′線に沿った工程断面図である。

本実施形態では、配線パターン及びホールパターンの形成の際に、開口率が０．８０のレンズを有しＡｒＦエキシマレーザ（波長：１９３ｎｍ）を光源とする縮小率１／４倍（マスクパターン寸法：転写した結像面上パターン寸法＝４：１）の縮小投影露光装置を用いた場合を例にして説明する。

まず、基板１０上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍの酸化シリコン炭化膜を堆積する。これにより、基板１０上に、酸化シリコン炭化膜よりなる層間絶縁膜１２を形成する。なお、本願明細書において基板とは、半導体基板そのもののみならず、半導体基板上にトランジスタ等の素子が形成された基板や、更にその上に一層以上の配線層が形成された基板をも含むものである。

次いで、層間絶縁膜１２上に、例えばＣＶＤ法により、例えば膜厚１５０ｎｍのシリコン窒化膜を堆積する。これにより、層間絶縁膜１２上に、シリコン窒化膜よりなるエッチングストッパ膜１４を形成する（図５（ａ））。

次いで、エッチングストッパ膜１４上に、例えばスピンコート法により、例えばノボラック樹脂などの有機系材料を塗布し、例えば膜厚が８０ｎｍの反射防止膜１６を形成する。

次いで、反射防止膜１６上に、例えばスピンコート法により、例えば有機系のポジ型化学増幅型の放射線感光材料を塗布し、例えば膜厚が２５０ｎｍのフォトレジスト膜１８を形成する（図５（ｂ））。

次いで、露光装置により、フォトレジスト膜１８に、例えば図２に示すマスクパターンを露光する。このマスクパターンには、線幅が例えば１００ｎｍの配線パターン６０ａ〜６０ｅが形成されている。これにより、フォトレジスト膜１８の露光領域には、マスクパターンを反映した潜像１８ａが形成される（図５（ｃ））。

このとき、露光した配線パターン６０ａ〜６０ｅの端部領域５４では、光近接効果によって十分な露光量を得ることができず、潜像１８ａは形成されない。このため、このままの状態でフォトレジスト膜１８を現像したのでは、配線パターン６０ａ〜６０ｅの端部においてショートニングが生じてしまう。

そこで、本実施形態による半導体装置の製造方法では、例えば図１１に示すようなマスクパターンを有する露光用マスクを用意し、配線パターンを露光したフォトレジスト膜１８に重ねて露光する。

図１１に示すマスクパターンは、配線パターン６０ａ〜６０ｅ上に形成する予定のホールパターン６２ａ〜６２ｉ（図３を参照）のうち、配線パターン６０ａ〜６０ｅの端部領域５４に位置するホールパターン、すなわちホールパターン６２ｂ〜６２ｉを抽出したものである。

配線パターン６０ａ〜６０ｅの下層に位置するホールパターンのうち配線パターン６０ａ〜６０ｅの端部に位置するものがあれば、このホールパターンを図１１に示すマスクパターンに追加してもよい。

配線パターンを露光したフォトレジスト膜１８にホールパターンを重ねて露光することにより、十分な露光量が得られなかった配線パターンの端部領域５４においても十分な露光量を得ることができ、配線パターンの端部領域５４に至る潜像１８ａが形成される（図６（ａ））。これにより、上部にホールパターンを形成する必要のある配線パターン６０ｂ〜６０ｅの端部におけるショートニングを防止することができる。

また、重ねて露光する露光用マスクは、配線パターンの端部領域５４に位置するホールパターンのみを抽出してマスクパターンを形成している。したがって、露光量が十分でない配線パターンの端部領域５４のみに選択的に重ねて露光することができ、配線パターンの中央部分等に設けられたホールパターン形成領域については露光量が過剰になることを防止することができる。

重ねて露光するホールパターンの露光条件は、光近接効果に伴うショートニングの大きさ等に応じて適宜調整することが望ましい。パターン端部領域５４における露光量を制御するためのパラメータとしては、露光装置の露光条件のほか、ホールパターンのサイズが挙げられる。これらパラメータの一方を変更してもよいし、双方を変更してもよい。

光近接効果によりショートニングが生じる範囲は、一般的には、配線パターンの端部からパターン幅の２倍以内に渡る領域である。したがって、重ねて露光するホールパターンとしては、配線パターンの端部からパターン幅の２倍以内に位置するホールパターンを抽出することが望ましい。

重ねて露光するホールパターン用の露光用マスクのマスクデータは、配線パターンに接続されるホールパターンを形成するための露光用マスクのマスクデータから、配線パターンの端部に位置するホールを抽出するだけで作成することができるので、設計工数を大幅に増加することなく追加の露光用マスクを準備することができる。

また、重ねて露光するホールパターン用の露光用マスクは、必ずしも配線パターン等の他のレイヤを形成する際に用いる露光用マスクと同じ種類（例えば、遮光部の透過率）である必要はない。例えば、配線パターン等の他のレイヤとしてハーフトーンマスクを用いる場合に、重ねて露光するホールパターン用の露光用マスクとして遮光部にクロムを用いた従来のフォトマスクを用いるようにしてもよい。これにより、露光用マスクのコスト削減を図ることができる。

次いで、配線パターン及びホールパターンを二重露光したフォトレジスト膜１８を現像し、潜像１８ａの部分を除去する。これにより、フォトレジスト膜１８には、図１２に示すような配線パターン６０ａ′〜６０ｅ′が転写され、配線パターン６０ａ′〜６０ｅ′に対応する部分に開口部２０が形成される（図６（ｂ））。

次いで、フォトレジスト膜１８をマスクとして、例えばフルオロカーボンガスを用いたドライエッチングにより反射防止膜１６をエッチングし、開口部２０内の反射防止膜１６を除去する。これにより、フォトレジスト膜１８に形成された配線パターン６０ａ′〜６０ｅ′を反射防止膜１６に転写する（図６（ｃ））。

次いで、フォトレジスト膜１８をマスクとして、例えばフルオロカーボンガスに酸素ガスを添加したエッチングガスを用いたドライエッチングによりエッチングストッパ膜１４をエッチングし、開口部２０内のエッチングストッパ膜１４を除去する。これにより、フォトレジスト膜１８に形成された配線パターン６０ａ′〜６０ｅ′をエッチングストッパ膜１４に転写する（図７（ａ））。

次いで、窒素ガス又はアルゴンガスを用いたアッシングにより、フォトレジスト膜１８及び反射防止膜１６を除去する。

次いで、エッチングストッパ膜１４をマスクとして、例えばフルオロカーボンガスに酸素及び一酸化炭素ガスを添加したエッチングガスを用いたドライエッチングにより、層間絶縁膜１２をエッチングする。こうして、エッチングストッパ膜１４及び層間絶縁膜１２に、配線パターン６０ａ′〜６０ｅ′を有する配線溝２２を形成する（図７（ｂ））。

次いで、配線溝２２内に埋め込まれた配線層２４を形成する（図７（ｃ））。例えば、スパッタ法により拡散防止膜としての窒化タンタル膜とシード層としての銅膜とを堆積し、この銅膜をシードとして電界めっき法により銅膜を更に成長した後、ＣＭＰ法によりエッチングストッパ膜１４上の銅膜及び窒化タンタル膜を除去することにより、配線溝２２内に埋め込まれた配線層２４を形成する。

次いで、配線層２４が埋め込まれたエッチングストッパ膜１４上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍの酸化シリコン炭化膜を堆積する。これにより、酸化シリコン炭化膜よりなる層間絶縁膜２６を形成する。

次いで、層間絶縁膜２６上に、例えばＣＶＤ法により、例えば膜厚１５０ｎｍのシリコン窒化膜を堆積する。これにより、シリコン窒化膜よりなるエッチングストッパ膜２８を形成する（図８（ａ））。

次いで、エッチングストッパ膜２８上に、例えば図５（ｂ）に示す工程と同様にして、反射防止膜３０及びフォトレジスト膜３２を形成する。

次いで、露光装置により、フォトレジスト膜３２に、例えば図３に示すようなマスクパターンを露光する。このマスクパターンには、ホール径が例えば１００ｎｍのホールパターン６２ａ〜６２ｉが形成されている。

次いで、ホールパターンを露光したフォトレジスト膜３２を現像する。これにより、フォトレジスト膜３２には、図１３に示すようなホールパターン６２ａ′〜６２ｉ′が転写され、ホールパターン６２ａ′〜６２ｉ′に対応する部分に開口部３４が形成される。

次いで、フォトレジスト膜３２をマスクとして、例えばフルオロカーボンガスを用いたドライエッチングにより反射防止膜３０をエッチングし、開口部３４内の反射防止膜３０を除去する。これにより、フォトレジスト膜３２に形成されたホールパターン６２ａ′〜６２ｉ′を反射防止膜３０に転写する（図８（ｂ））。

次いで、フォトレジスト膜３２をマスクとして、例えばフルオロカーボンガスに酸素ガスを添加したエッチングガスを用いたドライエッチングによりエッチングストッパ膜２８をエッチングし、開口部３４内のエッチングストッパ膜２８を除去する。これにより、フォトレジスト膜３２に形成されたホールパターン６２ａ′〜６２ｉ′をエッチングストッパ膜２８に転写する。

次いで、窒素ガス又はアルゴンガスを用いたアッシングにより、フォトレジスト膜３２及び反射防止膜３０を除去する。

次いで、エッチングストッパ膜２８をマスクとして、例えばフルオロカーボンガスに酸素及び一酸化炭素ガスを添加したエッチングガスを用いたドライエッチングにより、層間絶縁膜２６をエッチングする。こうして、エッチングストッパ膜２８及び層間絶縁膜２６に、ホールパターン６２ａ′〜６２ｉ′を有するコンタクトホール３６を形成する（図８（ｃ））。このとき、配線層２４の端部領域５４では配線パターンのショートニングが防止されているため、コンタクトホール３６を配線層２４上に確実に開口することができる（図１３参照）。

次いで、コンタクトホール３６内に埋め込まれたコンタクトプラグ３８を形成する（図９（ａ））。例えば、スパッタ法により拡散防止膜としての窒化タンタル膜とシード層としての銅膜とを堆積し、この銅膜をシードとして電界めっき法により銅膜を更に成長した後、ＣＭＰ法によりエッチングストッパ膜２８上の銅膜及び窒化タンタル膜を除去することにより、コンタクトホール３６内に埋め込まれたコンタクトプラグ３８を形成する。

次いで、コンタクトプラグ３８が埋め込まれたエッチングストッパ膜２８上に、例えばＣＶＤ法により、例えば膜厚３００ｎｍの酸化シリコン炭化膜を堆積する。これにより、酸化シリコン炭化膜よりなる層間絶縁膜４０を形成する。

次いで、層間絶縁膜４０上に、例えばＣＶＤ法により、例えば膜厚１５０ｎｍのシリコン窒化膜を堆積する。これにより、シリコン窒化膜よりなるエッチングストッパ膜４２を形成する（図９（ｂ））。

次いで、エッチングストッパ膜４２上に、例えば図５（ｂ）に示す工程と同様にして、反射防止膜４４及びフォトレジスト膜４６を形成する。

次いで、露光装置により、例えば図５（ｃ）乃至図６（ａ）の工程と同様にして、フォトレジスト膜４６に、図４に示すような配線パターン６４ａ〜６４ｇを有するマスクパターンと、配線パターン６４ａ〜６４ｇの端部に接続されるホールパターンを有するマスクパターン（図示せず）とを重ねて露光する。配線パターン６４ａ〜６４ｇの線幅は、例えば１００ｎｍである。これにより、ホールパターンを形成する必要のある配線パターン６４ａ〜６４ｇの端部領域におけるショートニングを防止することができる。

次いで、配線パターン及びホールパターンを二重露光したフォトレジスト膜４６を現像する。これにより、フォトレジスト膜４６には、図１４に示すような配線パターン６４ａ′〜６４ｇ′が転写され、配線パターン６４ａ′〜６４ｇ′に対応する部分に開口部４８が形成される。

次いで、フォトレジスト膜４６をマスクとして、例えばフルオロカーボンガスを用いたドライエッチングにより反射防止膜４４をエッチングし、開口部４８内の反射防止膜４４を除去する。これにより、フォトレジスト膜４６に形成された配線パターン６４ａ′〜６４ｇ′を反射防止膜４４に転写する（図９（ｃ））。

次いで、フォトレジスト膜４６をマスクとして、例えばフルオロカーボンガスに酸素ガスを添加したエッチングガスを用いたドライエッチングによりエッチングストッパ膜４２をエッチングし、開口部４８内のエッチングストッパ膜４２を除去する。これにより、フォトレジスト膜４６に形成された配線パターン６４ａ′〜６４ｇ′を、エッチングストッパ膜４２に転写する。

次いで、窒素ガス又はアルゴンガスを用いたアッシングにより、フォトレジスト膜４６及び反射防止膜４４を除去する。

次いで、エッチングストッパ膜４２をマスクとして、例えばフルオロカーボンガスに酸素及び一酸化炭素ガスを添加したエッチングガスを用いたドライエッチングにより、層間絶縁膜４０をエッチングする。こうして、エッチングストッパ膜４２及び層間絶縁膜４０に、配線パターン６４ａ′〜６４ｇ′を有する配線溝５０を形成する（図１０（ａ））。このとき、配線溝５０の端部領域では配線パターン６４ａ′〜６４ｇ′のショートニングが防止されているため、配線溝５０の端部をコンタクトプラグ３８上に確実に開口することができる（図１４参照）。

次いで、配線溝５０内に埋め込まれた配線層５２を形成する（図１０（ｂ））。例えば、スパッタ法により拡散防止膜としての窒化タンタル膜とシード層としての銅膜とを堆積し、この銅膜をシードとして電界めっき法により銅膜を更に成長した後、ＣＭＰ法によりエッチングストッパ膜４２上の銅膜及び窒化タンタル膜を除去することにより、配線溝５０内に埋め込まれた配線層５２を形成する。

この後、必要に応じて、更に上層の配線層等を形成し、半導体装置を完成する。

本発明の効果の検証のために、ハンマーヘッド形状のＯＰＣを施した場合と本発明の場合とで、ショートニングの大きさを比較した。なお、ここでのパターン寸法は、マスク上における寸法ではなく、出来上がり寸法を基準にしている。

幅１００ｎｍの配線パターンの端部の両側に、幅２０ｎｍ、長さ８０ｎｍの補助パターンをそれぞれ付加したハンマーヘッド形状の配線パターンを有する露光用マスクを用いてパターン形成を行ったところ、配線パターンの端部で約３５ｎｍのショートニングが生じていた。

これに対し、幅１００ｎｍの均一な幅の配線パターンを有する露光用マスクを用いて露光を行った後、この配線パターンの端部に、１００ｎｍ角のホールパターンを有する露光用マスクを用い、通常のホールパターンの適正露光量より４０％減じた露光量で重ねて露光することによりパターン形成を行ったところ、配線パターンの端部におけるショートニングを約１０ｎｍ程度にまで抑制することができた。

また、幅１００ｎｍの均一な幅の配線パターンを有する露光用マスクを用いて露光を行った後、この配線パターンの端部に、８２ｎｍ角のホールパターンを有する露光用マスクを用い、通常のホールパターンの適正露光量で重ねて露光することによりパターン形成を行ったところ、配線パターンの端部におけるショートニングを約１０ｎｍ程度にまで抑制することができた。

このように、本実施形態によれば、配線パターンを形成するためのフォトリソグラフィ工程の際に、配線パターンと、この配線パターンの端部に接続されるホールパターンとを重ねて露光するので、光近接効果によるパターン端部における露光量の不足を補うことができる。これにより、パターン端部におけるショートニングを防止することができ、パターン端部に接続されるコンタクトプラグとの間のコンタクトを確実にすることができる。

また、二重露光に用いる露光用マスクのマスクデータは、ホールパターンを形成するための露光用マスクのマスクデータから、配線パターンの端部に位置するホールを抽出するだけで作成することができるので、設計工数を大幅に増加することなく追加の露光用マスクを準備することができる。

［第２実施形態］
本発明の第２実施形態による露光用マスク及び半導体装置の製造方法について図１５乃至図２０を用いて説明する。なお、図１乃至図１４に示す第１実施形態による露光用マスク及び半導体装置の製造方法と同様の構成には同一の符号を付し説明を省略し或いは簡潔にする。

図１５及び図１６は光近接効果によるパターン屈曲部におけるパターンの丸まりを説明する平面図、図１７乃至図２０は本実施形態による半導体装置の製造方法に用いる露光用マスクのマスクパターンを示す平面図である。

本実施形態では、配線パターンの屈曲部にホールパターンが位置する場合に本発明を適用した例を示す。

光近接効果は、第１実施形態に示したようなパターン端部におけるショートニングのほか、屈曲部ではパターンの丸まりを引き起こす。例えば図１５（ａ）に示すような直角に屈曲する配線パターン７０を露光した場合、光近接効果が生じると、例えば図１５（ｂ）に示すように、転写した配線パターン７０′の屈曲部において丸まりが生じる。このパターンの丸まりは、屈曲部の内側へ後退するように生じるため、屈曲部に接続されるホールパターン７２が存在する場合、転写した配線パターン７０′とホールパターン７２′との間で接続不良が生じることがある。

屈曲する配線パターン７０に施すＯＰＣとしては、例えば図１６（ａ）に示すように、屈曲部に補助パターン７４を設ける方法がある。しかしながら、この場合にも例えば図１６（ｂ）に示すように、転写した配線パターン７０′の屈曲部における丸まりを完全に抑えることはできない。

そこで、本実施形態による半導体装置の製造方法では、配線パターンの屈曲部にホールパターンが位置する場合には、第１実施形態による半導体装置の場合と同様、配線パターンを露光したフォトレジスト膜に、ホールパターンを重ねて露光する。

次に、本実施形態による半導体装置の製造方法について、図１７乃至図２０に示すマスクパターンを有する露光用マスクを用いた場合を例にして具体的に説明する。

図１７に示すマスクパターンは、Ｘ方向に延在する部分とＹ方向に延在する部分とを含み、直角方向に屈曲する配線パターン６０を有している。配線パターン６０は、いわゆるダマシン配線を形成するためのパターンであり、マスク上では抜きパターンとなる。すなわち、図１７において、斜線を付した領域が透過領域であり、白抜きの領域が遮光領域（ハーフトーンマスクの半透過領域を含む）である。なお、図１７に示すマスクパターンは、第１実施形態による半導体装置の製造方法において、例えば層間絶縁膜１２及びエッチングストッパ膜１４に形成された配線溝２２を形成するために用いるマスクパターンとして利用できる。

図１８に示すマスクパターンは、配線パターン６０に接続されるホールパターンを形成するためのものであり、配線パターン６０のＸ方向に延在する部分に接続するためのホールパターン６２ａと、配線パターン６０の屈曲する部分に接続するためのホールパターン６２ｂとを有している。ホールパターン６２ａ，６２ｂは、マスク上では抜きパターンとなる。すなわち、図１８において、斜線を付した領域が透過領域であり、白抜きの領域が遮光領域（ハーフトーンマスクの半透過領域を含む）である。なお、図１８に示すマスクパターンは、第１実施形態による半導体装置の製造方法において、例えば層間絶縁膜２６及びエッチングストッパ膜２８に形成されたコンタクトホール３６を形成するために用いるマスクパターンとして利用できる。

図１９に示すマスクパターンは、ホールパターン６２ａ，６２ｂに接続される配線パターンを形成するためのものであり、Ｙ方向に延在しホールパターン６２ａに接続する配線パターン６４ａと、Ｙ方向に延在しホールパターン６２ｂに接続する配線パターン６４ｂとを有している。配線パターン６４ａ，６４ｂは、いわゆるダマシン配線を形成するためのパターンであり、マスク上では抜きパターンとなる。すなわち、図１９において、斜線を付した領域が透過領域であり、白抜きの領域が遮光領域（ハーフトーンマスクの半透過領域を含む）である。なお、図１９に示すマスクパターンは、第１実施形態による半導体装置の製造方法において、例えば層間絶縁膜４０及びエッチングストッパ膜４２に形成された配線溝５０を形成するために用いるマスクパターンとして利用できる。

図２０に示すマスクパターンは、本実施形態による半導体装置の製造方法に用いる特有の露光用マスクのものであり、配線パターン６０上に形成する予定のホールパターン６２ａ，６２ｂ（図１８参照）のうち、配線パターン６０の屈曲部に位置するホールパターン、すなわちホールパターン６２ｂを抽出したものである。なお、配線パターン６０の下層に位置するホールパターンのうち配線パターンの屈曲部に位置するものがあれば、このホールパターンを図２０に示すマスクパターンに追加してもよい。また、配線パターン６０の上層又は下層に位置するホールパターンのうち配線パターンの端部に位置するものがあれば、第１実施形態の場合と同様、このホールパターンを図２０に示すマスクパターンに追加してもよい。

重ねて露光するホールパターン用の露光用マスクのマスクデータは、配線パターンに接続されるホールパターンを形成するための露光用マスクのマスクデータから、配線パターンの屈曲部に位置するホールを抽出するだけで作成することができるので、設計工数を大幅に増加することなく追加の露光用マスクを準備することができる。

まず、第１実施形態による半導体装置の製造方法と同様にして、基板１０上に、層間絶縁膜１２、エッチングストッパ膜１４、反射防止膜１６及びフォトレジスト膜１８を形成する（図５（ａ）乃至図５（ｂ）を参照）。

次いで、露光装置により、フォトレジスト膜１８に、図１７に示すマスクパターンを露光する。このマスクパターンには、線幅が例えば１００ｎｍの配線パターン６０が形成されている。このとき、露光する配線パターン６０の屈曲部では、光近接効果によって十分な露光量を得ることができない。このため、このままの状態でフォトレジスト膜１８を現像してしまうと、配線パターン６０の屈曲部においてパターンの丸まりが生じてしまう。

そこで、本実施形態による半導体装置の製造方法では、配線パターンの屈曲部に位置するホールパターンを抽出してなる図２０に示すマスクパターンを有する露光用マスクを用意し、配線パターンを露光したフォトレジスト膜１８に、この露光用マスクを用いてマスクパターンを重ねて露光する。

配線パターンを露光したフォトレジスト膜１８にホールパターンを重ねて露光することにより、十分な露光量が得られなかった配線パターンの屈曲部においても十分な露光量を得ることができ、配線パターンの屈曲部における丸まりを防止することができる。

光近接効果によりパターンの丸まりが生じる範囲は、一般的には、配線パターンの屈曲部からパターン幅の２倍以内に渡る領域である。したがって、重ねて露光するホールパターンとしては、配線パターンの端部からパターン幅の２倍以内に位置するホールパターンを抽出することが望ましい。

次いで、配線パターン及びホールパターンを二重露光したフォトレジスト膜１８を現像し、フォトレジスト膜１８に、配線パターン６０に対応する開口部２０を形成する。

次いで、第１実施形態による半導体装置の製造方法と同様にして、層間絶縁膜１２及びエッチングストッパ膜１４に埋め込まれた配線層２４、層間絶縁膜２６及びエッチングストッパ膜２８を形成する（図６（ｃ）乃至図８（ａ）を参照）。

次いで、エッチングストッパ膜２８上に、第１実施形態による半導体装置の製造方法と同様にして、反射防止膜３０及びフォトレジスト膜３２を形成する。

次いで、露光装置により、フォトレジスト膜３２に、図１８に示すマスクパターンを露光する。このマスクパターンには、ホール径が例えば１００ｎｍのホールパターン６２ａ，６２ｂが形成されている。

次いで、ホールパターンを露光したフォトレジスト膜３２を現像し、フォトレジスト膜３２に、ホールパターン６２ａ，６２ｂに対応する開口部３４を形成する。

次いで、第１実施形態による半導体装置の製造方法と同様にして、層間絶縁膜２６及びエッチングストッパ膜２８に、コンタクトホール３６を形成する（図８（ｂ）乃至図８（ｃ）を参照）。このとき、配線層２４の配線パターン６０の屈曲部ではパターンの丸まりが抑制されているため、コンタクトホール３６を配線層２４上に確実に開口することができる。

次いで、第１実施形態による半導体装置の製造方法と同様にして、層間絶縁膜２６及びエッチングストッパ膜２８に埋め込まれたコンタクトプラグ３８、層間絶縁膜４０及びエッチングストッパ膜４２を形成する（図９（ａ）乃至図９（ｂ）を参照）。

次いで、エッチングストッパ膜４２上に、第１実施形態による半導体装置の製造方法と同様にして、反射防止膜４４及びフォトレジスト膜４６を形成する。

次いで、第１実施形態による半導体装置の製造方法と同様にして、フォトレジスト膜４６に、図１９に示すような配線パターン６４ａ，６４ｂを有するマスクパターンと、必要に応じて配線パターン６４ａ，６４ｂの屈曲部や端部に接続されるホールパターンを有するマスクパターン（図示せず）とを露光する（図９（ａ）乃至図１０（ａ）を参照）。配線パターン６４ａ，６４ｂの線幅は、例えば１００ｎｍである。これにより、ホールパターンを形成する必要のある配線パターンの屈曲部におけるパターンの丸まりを防止することができる。

次いで、第１実施形態による半導体装置の製造方法と同様にして、層間絶縁膜４０及びエッチングストッパ膜４２に埋め込まれた配線層５２を形成する（図１０（ｂ）を参照）。

このように、本実施形態によれば、配線パターンを形成するためのフォトリソグラフィ工程の際に、配線パターンと、この配線パターンの屈曲部に接続されるホールパターンとを重ねて露光するので、光近接効果によるパターンの屈曲部における露光量の不足を補うことができる。これにより、パターン屈曲部における丸まりを防止することができ、パターン屈曲部に接続されるコンタクトプラグとの間のコンタクトを確実にすることができる。

また、二重露光に用いる露光用マスクのマスクデータは、ホールパターンを形成するための露光用マスクのマスクデータから、配線パターンの屈曲部に位置するホールを抽出するだけで作成することができるので、設計工数を大幅に増加することなく追加の露光用マスクを準備することができる。

［第３実施形態］
本発明の第３実施形態による半導体装置の製造方法について図２１及び図２２を用いて説明する。なお、図１乃至図２０に示す第１及び第２実施形態による露光用マスク及び半導体装置の製造方法と同様の構成には同一の符号を付し説明を省略し或いは簡潔にする。

図２１及び図２２は本実施形態による半導体装置の製造方法を示す工程断面図である。

上記第１及び第２本実施形態では、ダマシン配線の形成プロセスに本発明を適用した例を示した。本実施形態では、導電膜を堆積してパターニングすることにより配線を形成する従来の配線形成プロセスに本発明を適用した例を示す。

まず、基板１０上に、例えばＣＶＤ法により、例えばポリシリコン膜を堆積し、ポリシリコン膜よりなる導電膜８０を形成する。

次いで、導電膜８０上に、例えばＣＶＤ法により、例えばシリコン酸化膜を堆積し、シリコン酸化膜よりなるハードマスク８２を形成する。

次いで、ハードマスク８２上に、例えばスピンコート法により、ネガ型のフォトレジスト膜８４を形成する（図２１（ａ））。

次いで、露光装置により、フォトレジスト膜８４に、例えば図２に示すマスクパターンを露光する。このマスクパターンには、線幅が例えば１００ｎｍの配線パターン６０ａ〜６０ｅが形成されている。これにより、フォトレジスト膜８４の露光領域には、マスクパターンを反映した潜像８４ａが形成される（図２１（ｂ））。

このとき、露光した配線パターン６０ａ〜６０ｅの端部領域５４では、光近接効果によって十分な露光量を得ることができず、潜像８４ａは形成されない。このため、このままの状態でフォトレジスト膜８４を現像したのでは、配線パターン６０ａ〜６０ｅの端部においてショートニングが生じてしまう。

そこで、本実施形態による半導体装置の製造方法では、例えば図１１に示すようなマスクパターンを有する露光用マスクを用意し、配線パターンを露光したフォトレジスト膜８４に重ねて露光する。

配線パターンを露光したフォトレジスト膜８４にホールパターンを重ねて露光することにより、十分な露光量が得られなかった配線パターンの端部領域５４においても十分な露光量を得ることができ、配線パターンの端部領域５４に至る潜像８４ａが形成される（図２１（ｃ））。これにより、上部にホールパターンを形成する必要のある配線パターン６０ｂ〜６０ｅの端部におけるショートニングを防止することができる。

次いで、配線パターン及びホールパターンを二重露光したフォトレジスト膜８４を現像し、潜像８４ａの部分を残して他の部分を除去する。これにより、フォトレジスト膜８４には、図１２に示すような配線パターン６０ａ′〜６０ｅ′が転写される。

次いで、フォトレジスト膜８４をマスクとしてハードマスク８２をドライエッチングし、ハードマスク８２に配線パターン６０ａ′〜６０ｅ′を転写する（図２２（ａ））。

次いで、パターニングしたハードマスク８２をマスクとして、導電膜８０をパターニングし、導電膜８０よりなる配線層２４を形成する（図２２（ｂ））。

次いで、配線層２４が形成された基板１０上に、例えばＣＶＤ法によりシリコン酸化膜等の絶縁膜を堆積し、層間絶縁膜８６を形成する。

次いで、リソグラフィ及びドライエッチングにより、層間絶縁膜８６及びハードマスク８２に、配線層２４に達するコンタクトホール８８を形成する。この後、例えば図９（ａ）乃至図１０に示す第１実施形態による半導体装置の製造方法と同様にして、半導体装置を完成する。

なお、上記実施形態では、導電膜を堆積してパターニングすることにより配線を形成する従来の配線形成プロセスにおいて、上記第１実施形態において示したようなパターン端部におけるショートニングを防止する場合を示したが、上記第２実施形態において示したようなパターン屈曲部における丸まりを防止する場合にも適用することができる。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、ＯＰＣを施していない配線パターンとホールパターンとを重ねて露光することにより、光近接効果による配線パターンの端部におけるショートニングや配線パターンの屈曲部における丸まりを抑制したが、ＯＰＣを施した配線パターンとホールパターンとを重ねて露光するようにしてもよい。

また、ホールパターンが重なる配線パターンの端部又は配線パターンの屈曲部の総てについて本発明を適用する必要はなく、光近接効果が特に問題となる領域に選択的に適用するようにしてもよい。また、ＯＰＣにより光近接効果を低減する領域と、本発明により光り近接効果を低減する領域との双方を設けてもよい。

また、配線パターンの端部におけるショートニング及び配線パターンの屈曲部における丸まりの双方を同時に防止する場合、配線パターンの端部に重ねて露光するホールパターンと、配線パターンの屈曲部に重ねて露光するホールパターンとのサイズとは、必ずしも同じにする必要はない。重ねて露光するホールパターンのサイズは、配線パターンの端部において生じる光近接効果の度合いと、配線パターンの屈曲部において生じる光近接効果の度合いとを考慮し、それぞれ別々に最適化することができる。

また、上記実施形態では、配線パターンを露光した後にホールパターンを露光したが、ホールパターンを露光した後に配線パターンを露光してもよい。

また、上記実施形態では、いわゆるシングルダマシン法により配線層を形成する場合にについて説明したが、デュアルダマシン法により配線層を形成する場合においても同様に本発明を適用することができる。

また、上記実施形態に記載した半導体装置は、本発明を適用しうる一例を示しただけであり、これに限定されるものではない。例えば、各層の平面レイアウトやサイズ、構成材料等は、要求される特性やデバイスの世代等に応じて適宜選択することができる。

本発明の第１実施形態による半導体装置の構造を示す概略断面図である。本発明の第１実施形態による半導体装置の製造方法に用いる露光用マスクのマスクパターンを示す平面図（その１）である。本発明の第１実施形態による半導体装置の製造方法に用いる露光用マスクのマスクパターンを示す平面図（その２）である。本発明の第１実施形態による半導体装置の製造方法に用いる露光用マスクのマスクパターンを示す平面図（その３）である。本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。本発明の第１実施形態による半導体装置の製造方法に用いる露光用マスクのマスクパターンを示す平面図（その４）である。図２の露光用マスクを用いて形成されるパターンを示す平面図である。図３の露光用マスクを用いて形成されるパターンを示す平面図である。図４の露光用マスクを用いて形成されるパターンを示す平面図である。光近接効果によるパターン屈曲部におけるパターンの丸まりを説明する平面図（その１）である。光近接効果によるパターン屈曲部におけるパターンの丸まりを説明する平面図（その２）である。本発明の第２実施形態による半導体装置の製造方法に用いる露光用マスクのマスクパターンを示す平面図（その１）である。本発明の第２実施形態による半導体装置の製造方法に用いる露光用マスクのマスクパターンを示す平面図（その２）である。本発明の第２実施形態による半導体装置の製造方法に用いる露光用マスクのマスクパターンを示す平面図（その３）である。本発明の第２実施形態による半導体装置の製造方法に用いる露光用マスクのマスクパターンを示す平面図（その４）である。本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。光近接効果による転写したパターンのショートニングを説明する図である。従来の露光マスクのパターン補正方法及びその課題を説明する図である。

符号の説明

１０…基板
１２，２６，４０，８６…層間絶縁膜
１４，２８，４２…エッチングストッパ膜
１６，３０，４４…反射防止膜
１８，３２，４６，８４…フォトレジスト膜
１８ａ…潜像
２０，３４，４８…開口部
２２，５０…配線溝
２４，５２…配線層
３６，８８…コンタクトホール
３８…コンタクトプラグ
５４…端部領域
６０，６４，７０…配線パターン
６０′，６４′，７０′…転写した配線パターン
６２，７２…ホールパターン
６２′，７２′…転写したホールパターン
７４…補助パターン
８０…導電膜
８２…ハードマスク

Claims

基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜が形成された前記基板上に、第１のフォトレジスト膜を形成する工程と、
前記第１のフォトレジスト膜に、配線パターンを露光する工程と、
前記第１のフォトレジスト膜に、第１のホールパターンを露光する工程と、
前記配線パターン及び前記第１のホールパターンを露光した前記第１のフォトレジスト膜を現像する工程と、
前記第１のフォトレジスト膜をマスクとして前記第１の絶縁膜をエッチングし、前記配線パターンを有する配線溝を形成する工程と、
前記配線溝内に導電膜を埋め込み、前記配線パターンを有する配線層を形成する工程と、
前記配線層が形成された前記基板上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、第２のフォトレジスト膜を形成する工程と、
前記第２のフォトレジスト膜に、前記配線パターンに接続される複数のホールを有する第２のホールパターンを露光する工程と、
前記第２のホールパターンを露光した前記第２のフォトレジスト膜を現像する工程と、
前記第２のフォトレジスト膜をマスクとして前記第２の絶縁膜をエッチングし、前記第２の絶縁膜にコンタクトホールを形成する工程と、
前記コンタクトホール内に導電膜を埋め込み、前記配線層に接続されたコンタクトプラグを形成する工程と有し、
前記第１のホールパターンは、前記第２のホールパターンから前記配線パターンの端部又は屈曲部に位置するホールのみを抽出したパターンからなる
ことを特徴とする半導体装置の製造方法。
基板上に導電膜を形成する工程と、
前記導電膜が形成された前記基板上に、第１のフォトレジスト膜を形成する工程と、
前記第１のフォトレジスト膜に、配線パターンを露光する工程と、
前記第１のフォトレジスト膜に、第１のホールパターンを露光する工程と、
前記配線パターン及び前記第１のホールパターンを露光した前記第１のフォトレジスト膜を現像する工程と、
前記第１のフォトレジスト膜をマスクとして前記導電膜をパターニングし、前記配線パターンを有する配線層を形成する工程と、
前記配線層が形成された前記基板上に、絶縁膜を形成する工程と、
前記絶縁膜上に、第２のフォトレジスト膜を形成する工程と、
前記第２のフォトレジスト膜に、前記配線パターンに接続される複数のホールを有する第２のホールパターンを露光する工程と、
前記第２のホールパターンを露光した前記第２のフォトレジスト膜を現像する工程と、
前記第２のフォトレジスト膜をマスクとして前記絶縁膜をエッチングし、前記絶縁膜にコンタクトホールを形成する工程と、
前記コンタクトホール内に導電膜を埋め込み、前記配線層に接続されたコンタクトプラグを形成する工程と有し、
前記第１のホールパターンは、前記第２のホールパターンから前記配線パターンの端部又は屈曲部に位置するホールのみを抽出したパターンからなる
ことを特徴とする半導体装置の製造方法。
請求項１又は２記載の半導体装置の製造方法において、
前記第１のホールパターンを露光する工程では、前記第１のホールパターンのパターンデータを元に形成した第１の露光用マスクを用いて、前記第１のホールパターンを露光し、
前記第２のホールパターンを露光する工程では、前記第２のホールパターンのパターンデータを元に形成した、前記第１の露光用マスクとは別の第２の露光用マスクを用いて、前記第２のホールパターンを露光する
ことを特徴とする半導体装置の製造方法。
請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記第１のホールパターンは、前記配線パターンの前記端部及び／又は前記屈曲部から前記配線パターンのパターン幅の２倍以内の領域位置する前記ホールを含む
ことを特徴とする半導体装置の製造方法。
請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
前記配線パターンを露光する際の、前記配線パターンの前記端部及び／又は前記屈曲部における光近接効果によるパターン変形を補正するように、前記第１のホールパターンの露光量を制御し又はホール径を設定する
ことを特徴とする半導体装置の製造方法。