KR100699941B1 - 반도체장치의 제조방법과 그에 적합한 마스크의 작성방법 - Google Patents
반도체장치의 제조방법과 그에 적합한 마스크의 작성방법 Download PDFInfo
- Publication number
- KR100699941B1 KR100699941B1 KR1020017004809A KR20017004809A KR100699941B1 KR 100699941 B1 KR100699941 B1 KR 100699941B1 KR 1020017004809 A KR1020017004809 A KR 1020017004809A KR 20017004809 A KR20017004809 A KR 20017004809A KR 100699941 B1 KR100699941 B1 KR 100699941B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- mask
- openings
- wiring
- delete delete
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명의 제1의 목적은, 논리 LSI에서의 활성층이나 배선층 등의 랜덤패턴에 주기형 위상시프트법을 적용 가능하게 함으로써, 광 리소그래피를 이용하여 종래법의 한계를 넘은 미세주기배선 등을 달성할 수 있는 패턴 형성방법을 제공하는데 있다.
Claims (28)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 종방향으로 나란히 배치된 제1 및 제2 선모양 패턴을 제1 마스크를 포함하는 다수의 마스크들을 이용하여 기판 위의 레지스트막에 전사하는 단계로 이루어지는 반도체장치의 제조방법에 있어서,상기 패턴전사단계는, 제1 내지 제4 개구부(opening)를 가지며 상기 제1 및 제2 개구부는 상기 제1 선모양 패턴의 제1 및 제2 단부(end)에 대응하도록 제공되고 상기 제3 및 제4 개구부는 상기 제2 선모양 패턴의 제3 및 제4 단부에 대응하도록 제공되며 상기 제2 및 제3 단부가 서로 인접하는 상기 제1 마스크로 노광하는 단계를 포함하고,상기 인접한 제2 및 제3 단부에 대응하는 상기 제2 및 제3 개구부를 지난 광의 위상이 서로 반전되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 21 항에 있어서,상기 패턴전사단계는, 상기 제1 선모양 패턴의 상기 제1 및 제2 개구부 사이의 제1 영역에 제공되는 제5 개구부를 가지며 상기 제2 선모양 패턴의 상기 제3 및 제4 개구부 사이의 제2 영역에 제공되는 제6 개구부를 가지는 제2 마스크로 노광하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제1 선모양 패턴과, 종방향으로 열을 지어 상기 제1 선모양 패턴에 인접하게 병렬로 배치된 제2 및 제3 선모양 패턴을 제1 및 제2 마스크를 포함하는 다수의 마스크들을 이용하여 기판 위의 레지스트막에 전사하는 단계로 이루어지는 반도체장치의 제조방법에 있어서,상기 패턴전사단계는,제1 내지 제6 개구부를 가지며 상기 제1 및 제2 개구부는 상기 제1 선모양 패턴의 제1 및 제2 단부에 대응하도록 제공되고 상기 제3 및 제4 개구부는 상기 제2 선모양 패턴의 제3 및 제4 단부에 대응하도록 제공되며 상기 제5 및 제6 개구부는 상기 제3 선모양 패턴의 제5 및 제6 단부에 대응하도록 제공되는 상기 제1 마스크로 노광하는 단계와,제7 내지 제9 개구부를 가지며, 상기 제7 개구부는 상기 제1 선모양 패턴의 상기 제1 및 제2 단부 사이의 제1 영역에 제공되고 상기 제8 개구부는 상기 제2 선모양 패턴의 상기 제3 및 제4 단부 사이의 제2 영역에 제공되며 상기 제9 개구부는 상기 제3 선모양 패턴의 상기 제5 및 제6 단부 사이의 제3 영역에 제공되는 제2 마스크로 노광하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 23 항에 있어서,상기 패턴전사단계는, 상기 제7 개구부를 투과한 광의 위상을 상기 제8 및 제9 개구부를 투과한 광의 위상에 대하여 상기 제7 개구부를 투과한 광의 위상을 반전되게 하기 위해서 상기 제2 마스크로 노광하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 각부(corner)를 가진 끊어진 선모양 패턴(broken-line-shaped pattern)을 제1 마스크를 포함하는 다수의 마스크들을 이용하여 반도체 기판 위의 레지스트막에 전사하는 단계로 이루어지는 반도체장치의 제조방법에 있어서,상기 패턴전사단계는, 제1 내지 제3 개구부를 가지며 상기 제1 및 제2 개구부는 상기 끊어진 선모양 패턴의 제1 및 제2 단부에 대응하도록 제공되고 상기 제3 개구부는 상기 끊어진 선모양 패턴의 상기 각부에 대응하도록 제공되는 상기 제1 마스크를 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
- 제 25 항에 있어서,상기 끊어진 선모양 패턴전사단계는, 제4 및 제5 개구부를 가지며 상기 제4 개구부는 상기 끊어진 선모양 패턴의 상기 제1 단부와 상기 각부 사이의 제1 영역에 제공되고 상기 제 5 개구부는 상기 끊어진 선모양 패턴의 상기 제2 단부와 상기 각부 사이의 제2 영역에 제공되는 제2 마스크로 노광하는 단계를 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 분기부(branch)를 가지는 선모양 패턴을 제1 마스크를 포함하는 다수의 마스크들을 이용하여 반도체 기판 위의 레지스트막에 전사하는 단계로 이루어지는 반도체장치의 제조방법에 있어서,상기 패턴전사단계는, 제1 내지 제3 개구부를 가지며 상기 제1 및 제2 개구부는 상기 선모양 패턴의 제1 및 제2 단부에 대응하도록 제공되고 상기 제3 개구부는 상기 선모양 패턴의 상기 분기부에 대응하도록 제공되는 상기 제1 마스크를 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
- 교차부를 가지는 선모양 패턴을 제1 마스크를 포함하는 다수의 마스크들을 이용하여 반도체 기판 위의 레지스트막에 전사하는 단계로 이루어지는 반도체장치의 제조방법에 있어서,상기 패턴전사단계는, 제1 내지 제3 개구부를 가지며 상기 제1 및 제2 개구부는 상기 선모양 패턴의 제1 및 제2 단부에 대응하도록 제공되고 상기 제3 개구부는 상기 선모양 패턴의 상기 교차부에 대응하도록 제공되는 상기 제1 마스크를 이용하는 것을 특징으로 하는 반도체장치의 제조방법.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP1998/004810 WO2000025181A1 (fr) | 1998-10-23 | 1998-10-23 | Procede de fabrication de dispositif semi-conducteur et procede de formation de masque adapte associe |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010106521A KR20010106521A (ko) | 2001-11-29 |
KR100699941B1 true KR100699941B1 (ko) | 2007-03-26 |
Family
ID=14209267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020017004809A Expired - Fee Related KR100699941B1 (ko) | 1998-10-23 | 1998-10-23 | 반도체장치의 제조방법과 그에 적합한 마스크의 작성방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6518180B1 (ko) |
JP (1) | JP3819711B2 (ko) |
KR (1) | KR100699941B1 (ko) |
WO (1) | WO2000025181A1 (ko) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6787271B2 (en) | 2000-07-05 | 2004-09-07 | Numerical Technologies, Inc. | Design and layout of phase shifting photolithographic masks |
WO2002025373A2 (en) | 2000-09-13 | 2002-03-28 | Massachusetts Institute Of Technology | Method of design and fabrication of integrated circuits using regular arrays and gratings |
US6866971B2 (en) * | 2000-09-26 | 2005-03-15 | Synopsys, Inc. | Full phase shifting mask in damascene process |
DE10119145C1 (de) * | 2001-04-19 | 2002-11-21 | Infineon Technologies Ag | Verfahren zum Feststellen und Beheben von Phasenkonflikten auf alternierenden Phasenmasken und Maskendesign zur Verwendung bei einem solchen Verfahren |
US6553562B2 (en) * | 2001-05-04 | 2003-04-22 | Asml Masktools B.V. | Method and apparatus for generating masks utilized in conjunction with dipole illumination techniques |
CN101726988B (zh) * | 2001-06-08 | 2012-09-05 | 新思公司 | 相移光刻掩模的设计和布局 |
US6852471B2 (en) * | 2001-06-08 | 2005-02-08 | Numerical Technologies, Inc. | Exposure control for phase shifting photolithographic masks |
JP4177568B2 (ja) * | 2001-07-10 | 2008-11-05 | 株式会社東芝 | 半導体デバイス |
US7122281B2 (en) * | 2002-02-26 | 2006-10-17 | Synopsys, Inc. | Critical dimension control using full phase and trim masks |
KR100468740B1 (ko) * | 2002-06-22 | 2005-01-29 | 삼성전자주식회사 | 변형 조명을 제공하는 위상 격자 패턴 설계 방법 및 이를이용한 포토 마스크 제조 방법 |
US6821689B2 (en) * | 2002-09-16 | 2004-11-23 | Numerical Technologies | Using second exposure to assist a PSM exposure in printing a tight space adjacent to large feature |
JP4109944B2 (ja) * | 2002-09-20 | 2008-07-02 | キヤノン株式会社 | 固体撮像装置の製造方法 |
KR100956339B1 (ko) * | 2003-02-25 | 2010-05-06 | 삼성전자주식회사 | 규소 결정화 시스템 및 규소 결정화 방법 |
JP2006519480A (ja) * | 2003-02-27 | 2006-08-24 | ザ ユニバーシティ オブ ホンコン | 回路性能向上のための多重露光方法 |
US20050112474A1 (en) * | 2003-11-20 | 2005-05-26 | Micronic Laser Systems Ab | Method involving a mask or a reticle |
KR100576832B1 (ko) | 2004-11-05 | 2006-05-10 | 삼성전자주식회사 | 비대칭 패턴들을 위한 포토 공정의 수행방법들 및 그를이용한 반도체 장치의 형성방법들 |
JP4617272B2 (ja) * | 2005-04-12 | 2011-01-19 | エーエスエムエル マスクツールズ ビー.ブイ. | 二重露光リソグラフィを実行するための方法、プログラム製品及びデバイス製造方法 |
JP4828870B2 (ja) * | 2005-06-09 | 2011-11-30 | 株式会社東芝 | 評価パタンの作成方法およびプログラム |
US7829246B2 (en) * | 2005-11-08 | 2010-11-09 | Nec Electronics Corporation | Method of forming pattern |
US7493589B2 (en) * | 2005-12-29 | 2009-02-17 | Asml Masktools B.V. | Method, program product and apparatus for model based geometry decomposition for use in a multiple exposure process |
JP4984703B2 (ja) * | 2006-07-18 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US7856612B1 (en) | 2006-09-28 | 2010-12-21 | Gauda, Inc. | Lithography mask design through mask functional optimization and spatial frequency analysis |
JP4551913B2 (ja) | 2007-06-01 | 2010-09-29 | 株式会社東芝 | 半導体装置の製造方法 |
US7861196B2 (en) * | 2008-01-31 | 2010-12-28 | Cadence Design Systems, Inc. | System and method for multi-exposure pattern decomposition |
US7507506B1 (en) | 2008-06-30 | 2009-03-24 | International Business Machines Corporation | Method and structure for creating a multilayer mask (MLM or MLR) using multiple write tools to minimize mask write and substrate costs |
US8069423B2 (en) * | 2008-08-11 | 2011-11-29 | Cadence Design Systems, Inc. | System and method for model based multi-patterning optimization |
US8209656B1 (en) | 2008-10-14 | 2012-06-26 | Cadence Design Systems, Inc. | Pattern decomposition method |
US8516402B1 (en) | 2011-08-22 | 2013-08-20 | Cadence Design Systems, Inc. | Method and apparatus for automatically fixing double patterning loop violations |
US8473874B1 (en) | 2011-08-22 | 2013-06-25 | Cadence Design Systems, Inc. | Method and apparatus for automatically fixing double patterning loop violations |
US9953126B2 (en) | 2011-09-14 | 2018-04-24 | Toshiba Memory Corporation | Method of wiring layout, semiconductor device, program for supporting design of wiring layout, and method for manufacturing semiconductor device |
US8723341B2 (en) * | 2011-12-21 | 2014-05-13 | Nan Ya Technology Corporation | Alignment mark and method of manufacturing the same |
JP5665915B2 (ja) * | 2012-06-05 | 2015-02-04 | キヤノン株式会社 | マスクデータ作成方法 |
US9117824B2 (en) * | 2013-09-20 | 2015-08-25 | International Business Machines Corporation | Embedded on-chip security |
KR102185281B1 (ko) * | 2014-01-09 | 2020-12-01 | 삼성전자 주식회사 | 자기 정렬 더블 패터닝 공정을 이용하여 반도체 소자의 패턴을 형성하는 방법 |
EP3588190A1 (en) * | 2018-06-25 | 2020-01-01 | ASML Netherlands B.V. | Method for performing a manufacturing process and associated apparatuses |
CN114334910A (zh) * | 2021-12-31 | 2022-04-12 | 上海集成电路装备材料产业创新中心有限公司 | 曝光场拐角的标记单元 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05197126A (ja) * | 1992-01-20 | 1993-08-06 | Oki Electric Ind Co Ltd | ホトマスク及びこれを用いたパターン形成方法 |
JPH05204131A (ja) * | 1992-01-29 | 1993-08-13 | Oki Electric Ind Co Ltd | ホトマスク及びこれを用いたパターン形成方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2650962B2 (ja) | 1988-05-11 | 1997-09-10 | 株式会社日立製作所 | 露光方法及び素子の形成方法並びに半導体素子の製造方法 |
US5362591A (en) * | 1989-10-09 | 1994-11-08 | Hitachi Ltd. Et Al. | Mask having a phase shifter and method of manufacturing same |
JPH07226362A (ja) | 1994-02-10 | 1995-08-22 | Ricoh Co Ltd | フォトレジストパターン形成方法 |
US6008914A (en) * | 1994-04-28 | 1999-12-28 | Mitsubishi Denki Kabushiki Kaisha | Laser transfer machining apparatus |
US5472814A (en) | 1994-11-17 | 1995-12-05 | International Business Machines Corporation | Orthogonally separated phase shifted and unphase shifted mask patterns for image improvement |
JPH08236428A (ja) * | 1995-03-01 | 1996-09-13 | Nikon Corp | 荷電粒子線露光方法及びそれに用いるマスク |
JP2638561B2 (ja) | 1995-05-10 | 1997-08-06 | 株式会社日立製作所 | マスク形成方法 |
JPH1092714A (ja) * | 1996-09-11 | 1998-04-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-10-23 JP JP2000578701A patent/JP3819711B2/ja not_active Expired - Fee Related
- 1998-10-23 WO PCT/JP1998/004810 patent/WO2000025181A1/ja active IP Right Grant
- 1998-10-23 US US09/830,079 patent/US6518180B1/en not_active Expired - Fee Related
- 1998-10-23 KR KR1020017004809A patent/KR100699941B1/ko not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05197126A (ja) * | 1992-01-20 | 1993-08-06 | Oki Electric Ind Co Ltd | ホトマスク及びこれを用いたパターン形成方法 |
JPH05204131A (ja) * | 1992-01-29 | 1993-08-13 | Oki Electric Ind Co Ltd | ホトマスク及びこれを用いたパターン形成方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2000025181A1 (fr) | 2000-05-04 |
US6518180B1 (en) | 2003-02-11 |
JP3819711B2 (ja) | 2006-09-13 |
KR20010106521A (ko) | 2001-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100699941B1 (ko) | 반도체장치의 제조방법과 그에 적합한 마스크의 작성방법 | |
KR100475621B1 (ko) | 반도체 집적 회로 장치, 그 제조 방법 및 마스크의 제작방법 | |
US6660462B1 (en) | Semiconductor device and method of producing the same | |
DE60112355T2 (de) | Verfahren zum Entwurf und Verfahren zur Verwendung einer Phasenverschiebungsmaske | |
EP0634028B1 (en) | Method for forming a lithographic pattern in a process for manufacturing semiconductor devices | |
DE102019129048B4 (de) | Halbleitervorrichtung mit füllerzellregion, verfahren zur erzeugung eines layoutdiagramms und system für dafür | |
EP1597631B1 (en) | Multiple exposure method for circuit performance improvement and maskset | |
DE60208639T2 (de) | Verfahren und Vorrichtung zur Herstellung von Masken zur Benutzung mit Dipolbelichtung | |
US6818389B2 (en) | Method of design and fabrication of integrated circuits using regular arrays and gratings | |
US20020129327A1 (en) | Phase shifting design and layout for static random access memory | |
DE102015114918A1 (de) | Umweltbewusste OPC | |
KR100589041B1 (ko) | 마스크 및 그 형성방법 | |
EP1752825B1 (en) | Lithography Masks and Methods | |
JP3363799B2 (ja) | デバイスの構造部分の配置方法およびデバイス | |
DE112005000736B4 (de) | System und Verfahren zur Herstellung von Kontaktlöchern | |
KR20040005859A (ko) | 포토리소그래피 마스크 및 프로젝션 장치에서의 웨이퍼노출 방법 | |
TWI438824B (zh) | Manufacturing method of semiconductor device | |
JP2002365783A (ja) | マスクパターンの作成装置、高解像度マスクの作製装置及び作製方法、並びにレジストパターン形成方法 | |
JP2002072442A (ja) | 位相シフトマスクの製造方法、レジストパターンの形成方法および半導体装置の製造方法 | |
DE102020132602B4 (de) | Halbleitervorrichtung mit vergrabenen leitfähigen fingern und deren herstellungsverfahren | |
US6168904B1 (en) | Integrated circuit fabrication | |
DE10305617B4 (de) | Maske und Verfahren zum Strukturieren eines Halbleiterwafers | |
US6981240B2 (en) | Cutting patterns for full phase shifting masks | |
DE102020124480B3 (de) | Power-gating-zellenstruktur | |
JP2005201967A (ja) | フォトマスクおよびその設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0105 | International application |
Patent event date: 20010417 Patent event code: PA01051R01D Comment text: International Patent Application |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20030407 Comment text: Request for Examination of Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20050530 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20061228 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070320 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20070320 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20100310 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20110222 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20120223 Start annual number: 6 End annual number: 6 |
|
FPAY | Annual fee payment |
Payment date: 20130227 Year of fee payment: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20130227 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140220 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20140220 Start annual number: 8 End annual number: 8 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20160209 |