DE2646081C2

DE2646081C2 - Verfahren mit einem binären Logik- oder Verdrahtungs-Testgerät, zur seriellen Zustandsabfrage der jeweils noch nicht aktiviert gewesenen Anschlüsse eines Prüflings

Info

Publication number: DE2646081C2
Application number: DE2646081A
Authority: DE
Inventors: Dieter J. Ing.(grad.) 6000 Frankfurt Suckale
Original assignee: Sperry Rand 6000 Frankfurt De GmbH
Current assignee: Sperry Rand 6000 Frankfurt De GmbH
Priority date: 1976-10-13
Filing date: 1976-10-13
Publication date: 1983-02-03
Also published as: DE2646081A1

Description

Die Erfindung betrifft ein Verfahren mit einem binären Logik- oder Verdrahtungs-Testgerät, zur seriellen Zustandsabfrage der jeweils noch nicht aktiviert gewesenen Anschlüsse e^:nes Prüflings, dessen Anschlüsse einzeln nacheinander aktiviert und die festgestellten Fehler protokolliert werden.

Bei bekannten Verfahren (Siemens-Verdrahtungs-Prüfautomat VD 30, Betriebsanleitung, Sept. 1974) wird so vorgegangen, daß während jeder Aktivierung eines Anschlusses die noch nicht aktiviert gewesenen Anschlüsse des Prüflings nacheinander auf das Vorhandensein oder Fehlen eines Signal (Durchgang oder Isolation, bzw. Hoch oder Tief) abgetastet und die Meßergebnisse protokolliert werden. Insbesondere zur Überprüfung eines Moduls, der Tausende von Anschlüssen haben kann, ist dieses Prüfverfahren in der rationellen Massenfertigung zu zeitaufwendig. ίο

Der Erfindung liegt die Aufgabe zugrunde, die Anzahl der aufeinander folgenden Abtastungen zu vermindern. Das erfindungsgemäße Verfahren verwirklicht di.: automatische Logik- oder Verdrahtungsprüfung des gleichen Prüflings, wobei Testzeitverkürzungen auf weniger als ein Prozent der mit dem bekannten Verfahren benötigten Zeiten möglich sind, dadurch, daß nach jeder Aktivierung alle jeweils zu erfassenden Anschlüsse gleichzeitig abgetastet werden, wobei die Verbindungs-Fehlanzeigen bezüglich der Aktivierung unterdrückt und die Signalanzeigen binär codiert und gespeichert werden, indem durch jede Codierung die vorher blockiert gewesene Codierung der nächsten Signalanzeige freigegeben und durch die letzte Codierung der nächste Aktivierungsschritt eingeleitet wird, bis 7ur Abarbeitung aller zu aktivierenden Anschlüsse.

Die Erfindung soll anhand der nachfolgenden Beschreibung und des zugehörigen zeichnerischen Ausführungsbeispiels weiter erläutert werden.

Zweck des Abfrageverfahrens

Der Zweck des Verfahrens liegt darin, Testgeräte, die auf serieller Abfrage bestimmter Zustände, wie logisch »HOCH« oder »TIEF«, sowie »Verbindung vorhanden« öder »keine Verbindung«, basieren, durch nach diesem Verfahren arbeitende zu ersetzen,

Der Einsatz von Testgeräten, die nach derfi Direkt-'Meide·'Verfahren arbeiten, führt zu einer drastisehen Zeitersparnis, die besonders bei Verdrahtungs-Testgeräten für die Computerindustrie zu erheblichen Kostensenkungen im Bereich der Testabteilungen führen können. Eine grobe Abschätzung der Zeitersparnis für ein mit 10 000 Anschlüssen versehenes Modul ist unter Punkt »Arbeitsweise« aufgeführt und es ist erkennbar, daß Testzeitverkürzungen auf weniger als 1 % der bisher benötigten Zeiten möglich ist.

Prinzip des Abfrageverfahrens

Logik- oder Verdrahtungs-Testgeräte arbeiten nach einem zweifach seriellen Prinzip. Der erste Schritt liegt in der Aktivierung eines jeden Anschlusses, wonach als zweiter Schritt die Abfrage jeweils aller übrigen Anschlüsse oder zumindest aller noch nicht vorher .Jctivierten Anschlüsse erfolgt.

Die für die Abfrage eines Systems mit η Anschlüssen benötigten Anschaltungen sind, wenn y deren Anzahl angibt, mit

y=n-\ (1)

gegeben. Diese Zahl kann durch Anwendung von rechnergesteuerten Systemen reduziert werden, jedoch erhöht sich dadurch die Anschaltzeit ii oft beträchtlich, da der Rechner Zeit benötigt, um den nächsten Anschluß aus vorgegebenen Daten in Verbindung mit aktuellen Testdaten zu errechnen.

Der zweite Schritt, die Abfrage eines jeden einzelnen Anschlusses auf eine Zustandsänderung, also darauf, ob zwischen dem aktivierten Anschluß und jedem einzelnen anderen Anschluß eine Verbindung besteht oder nicht, ergibt sich, wenn wieder η als die Anzahl der Anschlüsse gilt, zu

z=0,5n(n-\) (2)

Die Testzeit i, die ein solches Verfahren zum vollständigen Testen eines Logik- oder Verdrahtungsmodules benötigt, ist in Gleichung (3) angegeben.

t=t\y-¥tjz (3)

Nach Substitution von y und ζ aus vorherigen Gleichungen folgt dann die quadratische Gleichung (3.1).

/ = 0,5 t₂n² + (U - 0,51_}) n-t\
Dabei ist

(ι die Anschaltzeit, d. h. die Zeit, die vom Zeitpunkt einer Eingangsaktivierung bis zum Ausklang von Einschwingvorgängen vergeht und

h die Schrittzeit zwischen zwei Abfragen (zweite serielle Aktivität).

Das erfindungsgemäße Abfrageverfahren verwendet die erste serielle Abtastung, die Aktivierung eines Anschlusses nach dem anderen z. B. durch Abschalten einer Spannung auf jeweils einen Anschluß, so wie herkömmliche Tester auch. Die zweite serielle Abtastung wird umgangen durch ein? direkte Rückmeldung von aktivierten Ausgängen. Sind keine Ausgänge aktiviert, SO wird je nach Einsatzart nur der aktivierte Eingang gemeldet, oder bei Eingangsaktivierungs^Ün^ terdrücküng erfolgt keine Meldung und der nächste Eingang kann beschaltet Werden. Die Rückmeldung eines aktivierten Ausganges erfolgt durch eine Kennung, die eine Art von »Adresse« des bestimmten Anschlusses darstellt,

Bei diesem Verfahren ist die Zähl der Abfragen, die

sich nun nur noch auf das Sammeln der gemeldeten Adressen beschränkt, abhängig von der Zahl der verwendeten Verknüpfungen in einem Logikbaustein, oder von der Zahl der verbundenen Anschlüsse in einem Verdrahtungsmodul.

Um dieses Verfahren rechnerisch zu erfassen, muß eine neue Größe zur Kennzeichnung der Anzahl der Verbindungen eingeführt werden, die hier mit χ bezeichnet werden soll, »x« stellt in einem Prüfling die Anzahl der existierenden Verbindungen von Anschluß zu Anschluß dar. Diese Anzahl kann aufgrund von Querverbindungen zwischen mehreren Anschlüssen größer sein als die Zahl der Anschlüsse selbst. Da sich die erste serielle Abtastung gegenüber herkömmlichen Testgeräten nicht ändert da also noch immer jeder Anschluß einmal aktiviert werden muß, folgt für die zweite Abtastung hier die Gleichung (4) ohne AnschaUunterdrückung und die Gleichung (5) für Systeme mit Anschaltunterdrückung. Als Anschaltunterdrückung wird dabei die Unterdrückung der Übertragung der Adresse des gerade aktivierten Anschlusses bezeichnet, da man dessen Adresse ja ohne ohnehin kennt und so die Datenmenge noch einmal reduzieren könnte.

z=x+n-\ (4)

z=x (5)

Nach (6.1) folgt

t =

10⁴· 10⁵S,

wobei die beiden letzten Ausdrücke der Gleichung (6.1) bereits wegen ihrer unbedeutenden Größe ignoriert sind. Als Ergebnis folgt dann

f = 1,3 s.

Die Zahl ζ kann durch geeignete Vergleicherschaltungen die eine Adressenmeldung, die kleiner als die des gerade aktivierten Einganges ist, unterdrücken, noch um den Faktor 0,5 reduziert werden. Dies alles sind aber nur noch Nuancen im System, das durch die Gleichungen (4) und (5) zusammengefaßt mit (1) zu (6.1) und (6.2) eine lineare Abhängigkeit der Testzeit t von der Anzahl der Anschlüsse oder Verbindungen aufweist, im Gegensatz zu der quadratischen Abhängigkeit herkömmlicher Systeme, wie in (3.1) gezeigt.

t= hy+ hz=(t\ + t₂) n + Xt₂- fi - t₂ (6.1)

Obige Gleichung gilt ohne AnschaUunterdrückung, die nächste mit Unterdrückung.

Bei diesem Beispiel ist bereits deutlich zu erkennen,

daß für herkömmliche Systeme eine Verkürzung der Anschaltzeit t\ keine entscheidende Testzeitverkürzung bewirkt, im Gegensatz zum Abfrageverfahren, wo diese Zeit direkt in die Testzeit t eingeht.

Arbeitsweise des Abfrageverfahrens

Die Arbeitsweise des Abfrageverfahrens beruht auf einer im Punkt 1 beschriebenen Aufnahmeeinheit, die es erlaubt, inaktive Eingänge bzw. Ausgänge innerhalb eines Testsystems zu ignorieren.

Da das System auf einer Speicherung - ines Zustandes des Gesamtsystems bis zur Abarbeitung aller aktivierten Anschlüsse dieses momentanen Zustandes beruht, kann aus den Gleichungen (6.1) und (6.2) die Ansehe !zeit it noch zusätzlich überlappt werden, wodurch eine formelmäßig noch nicht erfaßte zusätzliche Einsparung an Zeit gegeben ist. Aus den folgenden Ausführungen wird das noch klarer werden.

t=t,y+t₂z=(n-

(6.2)

In wirklichen Systemen ist die größenordnung von η und χ etwa gleich, so daß wirklich von einer linearen Abhängigkeit, gesprochen werden kann.

Im lolgenden ist ein spezielles Beispiel durchgerechnet, das die Zeitersparnis augenscheinlich macht.

Annahmen:

1₁ = 100 μ5 = 10 ⁴S,

1₂ = 10 μβ - 10 's,

η = 10000 = ΙΟ⁴,
χ = 20000 = 2 10".

Nach (3.1) folgt dann

/=0,5 ■ 10"⁵ · 10⁴'lÖ⁴s+(Kr⁴-0,5 < 10-³)10⁴s+10-⁴s

und nach Vereinfachen ergibt sich Tür herkömmliche Systeme

i = 5CI0s.

. Aufnahmeeinheit

Zeichnung 1 zeigt das prinzipielle Grundgerät des Abfrageverfahrens, die Aufnahmeeinheit. Sie ist hier zur einfacheren Erklärung der Arbeitsweise nur für 8 Meßpunkte ausgelegt. Eine beliebige Anzahl von Aufnahmeeinheiten kann parallel geschaltet werden, um so den benötigten Gesamtbedarf an Meßpunkten zu erhalten. Die Arbeitsweise dieser Einheit ist nun an einem angenommenen Beispiel erläutert.

Die oberste Reihe von Flip-Flops wird durch das Signal »SETZE FFS 1« in den Zustand gesetzt, der gerdde in diesem Moment an den Dateneingängen DEO bis DE 7 ansteht. Diese Dateneingänge sind mit dem zu testenden Modul verbunden. Die Aufschaltung der Daten auf einen Meßpunkt ist in dieser Zeichnung nicht zu sehen

Wenn wir nun annehmen, auf den Dateneingängen DEO. DE2 und DE 7 stehen Daten in Form von logischen Signalen »1« (HOCH) an, werden cSe zugeordneten Flip-Flops DO, D2und D7gesetzt.

In diesem Momert kann die Anschaltung bereits für den nächsten Meßpunkt vorbereitet werden, da eine Änderung der Datenei;igänge auf den Zustand der F'ip-Tiops nach Verschwinden des Signales »SETZE FFS 1« nicht mehr einwirken kann.

Die Ausgänge der Flip-Flops sind jeweils mit dem logisch positiven (»1«) Ausgang auf ein negierendes UND Cilied (UO bis i/7) geführt, die negierten »0«) Ausgänge werden auf alle nächst höheren UND-Glieder geführt; also das Signal DO auf Ui bis LJ7, D 1 auf i/2 bis Ul, und so weiter. Zusätzlich ist ein Signal »VERH ADR EIN 0« auf alle UND-Glieder geführt, übe!' dessen Funktion später gesprochen wird. Im Moment Wird angenommen, dieses Signal sei im »1 «-Zustand,

wodurch es keinen Einfluß auf die Funktion der UND-Glieder hat.

Das Signal »SETZE ADR Ö« ist anfangs im »!«^Zustand, wodurch es über einen Inverter das

Durchschalten irgend eines der UND-Glieder UO bis U 7 verhindert.

Nun wird dieses Signal aktiviert, d. h. vom »1« in den »O«-Zustand gebracht, wodurch die Blockierung der UO bis U7 aufgehoben wird. Da DO gesetzt ist, d.h. sein Ausgang im »!«-Zustand ist, sind an UO alle Eingangsbedingungen erfüllt und der Ausgang geht tief, er wechselt in den logischen Zustand »0«. Dieser Ausgang wird nur auf die Rüeksetzverknüpfung RO geführt, deren zweiter Eingang jedoch noch über den Inverter auf »1« liegt, womit der Ausgang von /?0 auch noch keine Änderung erfährt.

Sehen wir uns U\ bis U7 an. Sie sind alle mit dem Ausgang DO verbunden und ihre Ausgänge sind auf »lw-Pegel. da der negierte Ausgang des Flip-Flops DO ein Durchschalten verhindert.

Gleichzeitig sind alle negierten Ausgänge von DO bis D 7 auf die UND-Verknüpfung DS geführt, deren negierter Ausgang auf das Aurcsseii-Flip-Fiujj A 3 (»STELLEN BIT 0«) geführt ist. Der Ausgang der Verknüpfung DS ist über einen Inverter noch an die Außenwelt geführt und bildet dort das Signal »VERH ADR AUS 0«. Dieses Signal ist im Moment im »Ott-Zustand. da nicht alle Eingangsbedingungen vom UND-Glied DSerfüllt sind. Die Funktion dieses Signals wird später erläutert.

Da das Signal »SETZE ADR 0« über einen Inverter auf die Adressen-Flip-Flops (AO-A3) geschaltet ist, werden diese entsprechend den anstehenden Daten gesetzt. Wie erläutert, wird auf jeden Fall A 3 gesetzt, dessen negierter Ausgang als »STELLEN BIT 0« somit aktiviert, d. h. im logischen »O«-Zustand ist.

Die Verknüpfung VO bis V2 sind ein binärer Kodeumsetzer, deren drei Ausgänge im Moment alle im »0«-Zustand sind, wodurch keines der Flip-Flops A 0 bis A 2 gesetzt werden kann, d. h., die Ausgänge »SETZE BIT 0-0« bis »SETZE BIT 2-0« sind im logischen Zustand »1«.

Nach einer bestimmten Zeit (s. Zeitdiagramm auf Zeichnung 2) stehi also dem Kontrollsystem eine 4C Adresse zur Verfügung, die hier auf dieser Aufnahmeeinheit Null ist (neg. Logik), deren Stellen BIT aber gesetzt sind. Welche binäre Stelle diesem Stellen-Bit zukommt, hängt von der Position der Aufnahmeeinheit Gesamtsystem ab. Das Signal »VERH ADR AUS 0« ist für das Gesamtsystem der Indikator für das Vorhandensein einer Adresse und dient, auf die anderen Aufnahmeeinheiten geführt (auf den nächst höheren Eingang »VERH ADR EIN 0«) zur Verhinderung des gleichzeitigen Ansprechens mehrerer Aufnahmeeinheiten.

Nun folgt das Signal »SETZE FF ZUR 1«. Es wird über den Inverter /1 zu logisch »0«. Dadurch wird ein Eingang der ODER-Verknüpfung R 0 zu »0«, der andere ist bereits über i/0 ebenfalls im Zustand »0«, wodurch sich der Ausgang von R 0 ebenfalls verändert und das Flip-Flop DO zurücksetzt.

Sehen wird uns Λ I bis /? 7 an. Überall ist der Eingang, der von dem zugehörigen Ui bis Ul kommt, auf logisch »1« und verhindert somit einen RücksteNirhpüls für die Däiefi-Flip*Flöps D 1 bis D 7,

Mit eihef kurzen Verzögerung zu dem Signal »SETZE FF ZUR 1«, das, wie eben beschrieben, logisch »I« wird, folgt Signal »SETZE ADR 0« zu »1«, d. h. es wird inaktiv, wodurch für alle UO bis U7 eine Eingangsbedingung verloren geht. Die Verschiebung zwischen diesen beiden Signalen hängt von der Zeit ab, die für die Flip-Hops DO bis D7 zum Zurücksetzen benötigt wird.

Aus obigen Erläuterungen geht hervor, daß also nur Flip-Flop DO zurückgesetzt wird, aber keines der anderen. Damit ist die Übernahme der ersten Adresse beendet, und durch ein erneutes Aktivieren des Einganges »SETZE ADR 0« zu »0« wird der gleiche

Pi'üicu emeiii ifi Gang gCSCiZt, PiUf !Tiit d£!T!

Unterschied, daß jetzt i/2 aktiviert wird, und über die Adressenkodierung VO bis V2 die Adresse 2 auf die Adressenleitungen gegeben wird (in binärer negativer log. Notierung als 101). Das Flip-Flop Λ 3 ist ebenfalls wieder gesetzt, damit ist erneut in der Gesamtadresse das gleiche Stellen-Bit voihanden wie bei der ersten Abfrage.

Durch das Signal »SETZE FF ZUR I« wird über R 2 diesma'i <!as Daten-Flip-Flop D2 zurückgesetzt.

Beim erneuten dritten Aktivieren von »SETZE ADR 0«, wird die Verknüpfung i/7 durchgeschaltet, und damit erhalten alle drei Kodierungsverknüpfungen VO bis V 2 am Eingang »0«, wodurch alle drei Adressen-Flip-Flops A 0 und A 2 und das Stellen-FIip-Floip A 3 gesetzt werden. Wir haben also Adresse 7 (neg. binär als 000 kodiert) auf die allgemeinen Adressenbahnen geschaltet.

Wird nun zum nächsten Male das Rücksetzsignal »SETZE FF ZUR 1« zu logisch »1« gesetzt, dann wird diesmal das letzte Daten-Flip-Flop zurückgesetzt. Mit dem Löschen von D 7 geht auch das Signal »VERH ADR AUS 0« in den »1 «-Zustand und erlaubt das Durchschalten von UO bis i/7 auf der nächsten Aufnahmeeinheit, falls dort eines der Daten-Flip-Flops gesetzt sein sollte.

Ist auf keiner der nachfolgenden Aufnahmeeinheiten ein Daten-Flip-Flop gesetzt, so ist das am Systemende abgegriffene Signal »VERH ADR AUS 0« ebenfalls logisch »1« geworden und der Abfragezyklus ist beendet

Nun kann das Gesamtsystem zur Beschallung des nächsten Systemeinganges, oder falls dies durch Zyklenüberlappung schon geschehen ist, zum Speichern des nächsten Abfragezustandes schreiten. Dieser neue Zyklus verläuft prinzipiell wie der eben beschriebene, nur daß es sich um andere Adressen handeln wird, die vom System zurückgemeldet werden.

Hierzu 2 Blatt Zeichnungen

Claims

Patentanspruch:

Verfahren mit einem binären Logik- oder Verdrahtungs-Testgerät, zur seriellen Zustandsabfrage der jeweils noch nicht aktiviert gewesenen Anschlüsse eines Prüflings, dessen Anschlüsse einzeln nacheinandei aktiviert und die festgestellten Fehler protokolliert werden, dadurch gekennzeichnet, daß nach jeder Aktivierung alle jeweils zu erfassenden Anschlüsse gleichzeitig abgetastet werden, wobei die Verbindungs-Fehlanzeigen bezüglich der Aktivierung unterdrückt und die Signalanzeigen binär codiert und gespeichert werden, indem durch jede Codierung die vorher '5 blockiert gewesene Codierung der nächsten Signalanzeige freigegeben und durch die letzte Codierung der nächste Aktivierungsschritt eingeleitet wird, bis zur Abarbeitung aller zu aktivierenden Anschlüsse.