DE2023741A1 - Testeinrichtung für komplexe, eine Vielzahl von Anschlußstiften aufweisende Funktionslogikschaltungen - Google Patents

Description

Augsburg, den 13.Mai

International Business Machines Corporation, Armonk, N.Y. 10 5O4, Vereinigte Staaten von Amerika

Testeinrichtung für komplexe, eine Vielzahl von Anschlußstiften aufweisende Funktionslogikschaltungen

Die Erfindung betrifft logische Testeinrichtungen und insbesondere Testeinrichtungen für komplexe, eine Vielzahl von Arischlußstiften aufweisende Punktionslogikschaltungen, welche weitgehend in integrierter Bauweise ausgeführt sind.

009848/126 4

Bislang 1st es üblich, verschiedene elektronische Schaltungen durch Vergleichen des Ausgangssignales einer als "gut" bekannten Bezugsschaltung mit dem Ausgangssignal einer getesteten Schaltung zu überprüfen. Mittels bekannter Testeinrichtungen herkömmlicher Bauart ist es jedoch nicht möglich, sehr komplexe Punktionslogikschaltungen zu überprüfen. Beispielsweise ist für die Überprüfung einer derartigen Schaltung, welche 100 Eingänge aufweist, mit einem der bisher üblichen Testverfahren eine Zeit von 10 ^ Jahren erforderlich, wenn eine neue Kombination von Eingangssignalen jeweils mit einer Frequenz von 100 MHz angelegt wird. Verfahren bisheriger Art, bei welchen eine Testsignalfolge angelegt wird, welche jede mögliche Eingangskombination aufweist, sind deshalb praktisch nicht mehr anwendbar.

Ein weiteres Kennzeichen der zu testenden Schaltungen besteht darin, daß die vorgesehenen, sich ergebenden Frequenzen relativ niedrig sind, so daß sich während des Testens eine sehr hohe Zurückweisungsrate ergibt. Darüberhinaus schließt die große Anzahl gesonderter Teilsehaltungsplatten besondere, auf jede einzelne Teilschaltungsplatte zugeschnittene Testeinrichtungen aus. Außerdem schließen Kostenerwägungen die Verwendung einer Testeinrichtung mit einer großen Anzahl gesonderter, komplizierter Programme für jede Teilschaltungsplatte aus. Aus Kosten- und Zeitgründen ist

009 8-48/12S4

20237 Al

eine Ina einzelne gehende optische Überprüfung jedes logischen Schaltkreise? nicht möglich. Außerdem ist es aus Gründen der Schnelligkeit und des Wirkungsgrades erwünscht, daß die Schaltungskomponenten in Echtzeit geprüft werden. Mittels gegenwärtig bekannter Testeinrichtungen ist es nicht möglich, komplexe Funktionslogikschaltungen dieser Art au überprüfen.

Durch die Erfindung soll die Aufgabe gelöst werden, eine Testeinrichtung derart auszulegen, daß damit komplexe Funktionslogikschaltungen überprüft werden können. Diese Testeinrichtung soll billig sein und mit einfachen Programmen arbeiten, welche besonders auf das Testen integrierter Schaltungen zugeschnitten sind,

Weiter sollen komplexe Funktionslogikschaltungen mittels einer Zufallstestsignalfolge auf statistischem Wege in Echtzeit überprüft werden, wobei die integrierten logischen Schaltungen sowohl kombinatorische als auch sequentielle logische Schaltkreise aufweisen.

Im Sinne der Lösung dieser Aufgabe beinhaltet die Erfindung eine Testeinrichtung für komplexe, eine Vielzahl von Anschlusstiften aufweisende Funktionslogikschaltungen, welche durch eine Bezugslogikschaltung, deren Punktions-

00 9SlO³M 2 54

eigenschaften mit denen einer getesteten Logikschaltung identisch sind, weiter durch eine Generatorschaltung zur Erzeugung einer Zufallstestsignalfolge, welche über jeden der Anschlußstifte der getesteten Logikschaltung und der Bezugslogikschaltung eingegeben wird, und schließlich durch eine Logikvergleichsschaltung gekennzeichnet ist, welche die Signale aus der getesteten Logics ehaltung und aus der Bezugslogikschaltung empfängt, und dann ein Fehlerausgangssignal liefert, wenn beliebige zwei, einander entsprechende Signale voneinander abweichen.

Ein Zufallszahlgenerator legt dabei eine identische Testfolge von Zufallszahlen sowohl an die getestete logische Schaltung als auch an die Bezugslogikschaltung an. Es let dabei unerheblieh.* ob die verwendete Testfolge eine tatsächliche Sifa!Isfolge oder eine jpseudoZufalls* folge ist. Die i>seudozufalIsfolge hat den Vorteil, daß sie vorhersagbar ist und damit während irgend eines toe* stimmten Testzyklus Jeweils eine gleiche ZahiLenverte llung liefert. Die Anzahl der aus einem Pseudozufallsgenerator verfügbaren Testfolgen ist durch den Ausdruck 2ⁿ" gegeben. Ein Zufallszahlgenerator mit 44 Ausgängen liefert damit über 1,7 x 10 ^ Kombinationen. Es hat sich jedoch gezeigt, daß bereits ein geringer Teil dieser Kombinationen bewirkt, daß jeder Eingang und Ausgang in einer Testschaltung

- 4 -009848/1254

mehrere hundertmal umschaltet, ohne daß sich eine einzige Testfolge wiederholt. Die Bezugslogikschaltung, welche ein Äquivalent zu der getesteten Logikschaltung ist, kann entweder ein logischer Simulator oder aber ein "gutes" Exemplar der getesteten Logikschaltung sein. Auf diese Weise erhält jeder der einander entsprechenden Eingangsund Ausgangsstifte der getesteten Logikschaltung und der Bezugslogikschaltung identische Signale aus dem Zufallszahlgenerator.

Damit die Möglichkeit der überprüfung sowohl kombinatorischer als auch sequentieller Logikschaltungen gegeben ist, ist ein Schwellenregister vorgesehen, derart, daß an einem bestimmten Zeitpunkt das Signal nur an einem Anschlußstift jeweils bei der getesteten Logikschaltung und bei der Bezugslogikschaltung gewechselt wird. Es werden jedoch die Signale an sämtlichen Anschlußstiften während jedes Testzyklus¹ miteinander verglichen, so daß sich eine Überprüfung in Echtzeit ergibt. Die Logikvergleichsschaltung vergleicht die sich aus der getesteten Logikschaltung und der Bezugslogikschaltung ergebenden Signale und liefert dann ein Ausgangssignal, wenn ein Eingangs- bzw. Ausgangsanschlußstift der getesteten Logikschaltung ein Signal liefert, welches sich von dem Signal eines entsprechenden Eingangs- bzw. Ausgangsanschlußstiftes

00 9840/ 1 2

der Bezugslogikschaltung unterscheidet. Es ist außerdem möglich, lediglich einander entsprechende Ausgangsstifte zu überprüfen.

Die erfindungsgemäße Testeinrichtung überprüft Schaltungspackungen,welche fünfzig bzw. mehr Schaltungen mit einer entsprechend großen Ansah! von Eingangs- und Ausgangsanschlußstiften aufweisen« Der größte Teil der Schaltungen ist für Testverfahren herkömmlicher Art unzugänglich. Die Testeinrichtung nach der Erfindung entdeckt schnell und wirkungsvoll mindestens 90 % der fehlerbehafteten Teilschaltungsplatten«, Hur die übrigen Komponenten brauchen sodann noch einer zeitraubenden optisch©» überprüfung unterzogen zu werden, wodurch sich eine große Zeltersparnis ergibt« Viele Fehler werden zwar innerhalb kurzer Zeitspannen festgestellt, eine Verlängerung der Zeitspanne, während welcher die Testsignalfolge angelegt ist, steigert jedoch die Zuverlässigkeit des Tests.

Die Erfindung wird im folgenden anhand einer bevorzugten Ausführungsform der Testeinrichtung näher beschrieben, welche als Beispiel in den beigefügten Zeichnungen dargestellt ist, die im einzelnen zeigen:

Fig. 1 ein schematisches Blockdiagramm

- -6 -0 0 9 8 4 8 / 1 2 S

einer bevorzugten Ausführungsform der Erfindung,

Fig. 2 ein ausführlicheres Blockdiagramm

der bevorzugten Ausführungsform der Erfindung,

Fig. 3 Einzelheiten eines Blockdia-

grammes mit einem Zufallszahlgenerator, einem Schwellenregister und einem Teil einer Pufferschaltung,

Fig. 4 als Blockdiagramm einen Schritt

generator, einen Dualdiskriminator und eine Logikvergleichsschaltung,

Fig. 5 - in einem Kurvendiagramm die

Wirkungsweise des Schrittgenera tors» und

Fig. 6 am Beispiel einer Kurve die

Wirkungsweise des Dualdiskrlminators.

- 7 -0098-48/1254

Das in Fig. 1 dargestellte Blockdiagramm erläutert das Prinzip der Erfindung. Eine getestete Logikschaltung 20, welche in der folgenden Beschreibung kürzer mit Testlogikschaltung bezeichnet wird sowie eine Bezugslogikschaltung 30 sind gemeinsam mit einem Zufallszahlgenerator 10 verbunden. Die Testlogikschaltung 20 und die Bezugslogikschaltung 30 sind außerdem mit einer Logikvergleichsschaltung 40 verbunden. Der Zufallszahlgenerator 10 liefert Ausgangssignale an jeweils einander entsprechende Anschlußstifte der Testlogikschaltung 20 und der Bezugslogikschaltüng 30. Die Testsignalfolge kann entweder pseudozufällig oder tatsächlich zufällig sein, was im folgenden noch ausführlicher beschrieben ist. Die Testsignalfolge wird art die Eihgangsstifte jeweils der Logikschaitungen 20 und 30 angelegt* Die Ausgangsötifte dieser LogikschaltUHgeh sind mit der LogikvergleiehssehaltürtK 4ö verbünden» NörmaierwieiMe brauchen nur die Signale der Ausgänge de? Bez'ügsiögikschältung 30 mit den Signalen der Ausgänge der TeStiöglkschaltüng verglichen zu werden. Außerdem ist es jedoch möglich, die entsprechenden Eingangestifte der, Testlogikschaltung 20 abzutasten und dadurch Impedanzünterschiede bzw» -Verstimmungen festzustellen, insbesondere Unterbrechungen Und Kürzschlüsse in den Schaltungen, v/enn die Antworten bzw. die Ausgangssignale der Testlogikschaltung 20 und der Bezugslogikschaltung 30

009848/1254

BAD ORIGINAL

nicht identisch sind, so liefert die Logikvergleichsschaltung 40 ein Fehlerausgangssignal.

Fig. 2 zeigt ein ausführlicheres Blockdiagramm einer bevorzugten Ausführungsform der Erfindung. Ein Taktgeber 50 ist ein Impulsgenerator herkömmlicher Bauart, welcher Zeitberechnungsimpulse an die Testeinrichtung liefert, d.h. direkt an ein Schwellenregister 60 und indirekt über geeignete Verzögerungsschaltungen 52,54 und 56. Der Ausgang des Schwellenregisters 60 ist mit dem Zufallszahlgenerator 10 und mit einer Puffersehaltung 70 verbunden. Das Schwellenregister 60, der Zufallszahlgenerator 10 und die Pufferschaltung 70 haben die Aufgabe, eine geeignete Zufallstestsignalfolge zu erzeugen. Als Beispiel sei angenommen, daß eine zu testende Schaltung 48 Anschlußstifte aufweist, woraus folgt, daß der Zufallszahlgenerator 10 eine gleiche Anzahl von Ausgängen aufweist, d.h. 48 Ausgänge.Bei diesem Beispiel, welches durch die gesamte Beschreibung hindurch gewählt wird, besitzt das Schwellenregister 49 Ausgänge, wobei einer dieser Ausgänge ein Signal an den Zufallszahlgenerator 10 abgibt, während die

009848/1254

anderen 48 Ausgänge mit der Pufferschaltung 70

verbunden sind. ,

Die Pufferschaltung 70 empfängt 48 Eingangssignale aus dem Schwellenregister 6O₃ 48 Eingangssignale aus dem Zufallszahlgenerator 10 und ein Zeitberechnungssignal aus der Verzögerungsschaltung 52. Die Pufferschaltung 70 liefert die gleiche Insahl von Ausgangssignalen, d.h. 48 Ausgangssignale an einen Sohrittgenerator 80 und an die Bezugslogikschaltung 30«, Die Pufferschaltung 70 weist eine Umschalteinrichtung auf, welche im folgenden "noefo ausführlicher beschrieben ist,und mittels welcher die Eingaögsatifte von den zu testenden Ausgangsstiften unterschieden werden» Mit anderen Worten heißt das, daß die Testsignalfolge an einander entsprechende Eingangsstifte angelegt wird_s während entsprechende Ausgangsstifte bleibende Signale empfangen, die entweder einem "oberen Spannungswert" oder einem "unteren Spannungswert" entsprechen. Aus Darstellungsgründen werden im folgenden die Signale, welche dem "oberen Spannungswert entsprechen, als "!"-Signale und die Signale, welche dem "unteren Spannungswert" entsprechen, als "0"~Signale bezeichnet.

- 10 -

00 9848/1254

Der Schrittgenerator 80 nimmt die k8 Signale aus der i^Jufferschaltung 70 auf und liefert gleichzeitig in Abhängigkeit von einem Zeitberechnungsimpuls aus der Verzögerungsschaltung 5^ diese ^l8 Eingangssignale an die Testlogikschaltung 20. Der Schrittgenerator 80 nimmt eine Zeitberechnung und eine Impulsumformung derart vor, dafi Impulse mit kurzer Anstiegszeit und riehtinem Spannungswert an die Testlogikschaltung 20 geliefert werden. Die Eingangs- und Ausgangsstifte der Testlogikschaltung 20 sind mit einer Analogschaltung bzw. mit einem Dualdiskriminator 30 verbunden,welcher die Spannunp.swerte dieser Anschlußstifte in Abhängigkeit von den Signalen aus dem Schrittgenerator 80 feststellt. Selbstverständlich sind dann, wenn nur Ausgänge zu Überprüfen sind, lediglich die Ausganrsstifte der Bezugslogikschaltung 30 mit der Logikvergieiehsschaltüng Ί0 verbunden· Der Diiäldiskriniinator 90 liefert binäre Signale an die Logikvergleichsschaltung 40, welch letgtere diese mit entsprechenden binären Signalen aus der Bezügslogikschaltung vergleicht. Falls nur die Signale von Ausgangsstiften miteinander zu vergleichen sind, ist es immer noch möglich, einen gesonderen Test für die Eingangsstifte durchzuführen, bei welchem lediglich eine überprüfung hinsichtlich der Spannungswerte erfolgt, um mögliche

- 11 -

009848/1254 ^BAD °»«»nal

20237A1

Unterbrechungen bzw. Kurzschlüsse feststellen zu können.

Die Logikvergleichsschaltung ^O empfängt Eingangssignale aus dem Dualdiskriminator 90 und aus der bezugslogikschaltung 30 und vergleicht entsprechende Signale miteinander. V.'enn eine Differenz zwischen diesen Signalen auftritt, so wird in Abhängigkeit von einem Zeitberechnungs ircpuls aus der Verzogerungsschaltung 56 ein Fehlersignal erzeugt. Ein solches Fehlersignal kann dazu verwendet werden, den Ausgang des Taktgebers 50 zu unterbrechen und dadurch den Test anzuhalten. Die Verzogerungsschaltung weist eine lange Verzögerungszeit auf, so daß die Signale sowohl aus der Bezugslogikschaltung 30 und aus dem Dualdiskriminator 90 an den Eingängen der Logikvergleichsschaltung ho bereits anliegen, bevor der Zeitberechnungsimpuls aus der Verzogerungsschaltung 56 die Durchführung eines Signalvergleiches veranlaßt.

In Fig. 3 ist ein ausführliches Blockdiagramm des Schwellenregisters 60, des "Zufallszahlgenerators 10 und eines Teiles der Pufferschaltung 70 dargestellt. Das Cchwellenregister 60 weist hauptsächlich ein Schieberegister mit *J9 Stufen auf, d.h. mit einer Stufe

- 12 -

009848/1254 . BAD ORIGINAL

"3

mehr als die Anzahl der zu testenden Anschlußstifte beträgt. Dieses Schieberegister empfängt einen "Einstell"-Eingangsimpuls, wodurch die Anfangsbedingungen des Schieberegisters derart eingestellt werden, daß in die ersten 48 Stufen jeweils eine "O" und in die 49.Stufe eine "1"eingeführt wird« Das Schieberegister empfängt außerdem Schiebeimpulse aus dem Taktgeber 50 über eine Torschaltung 62 und über eine Impulstreiberschaltung 64. _ Der andere üingang der Torschaltung 62 ist mit dem Ausgang der Logikvergleichsschaltung 4ü verbunden. Die Impulstreiberschaltung 64 versieht die Signale aus der Torschaltung 62 lediglich mit Energie, so daß sämtliche 49 Stufen des Schieberegisters ebenso wie ein Zähler mit einem Eingangssignal versorgt werden können. Der Zähler 66 ist von herkömmlicher Bauart und liefert eine Anzeige der Anzahl der durchgeführten Tests. Die 49. Stufe des Schieberegisters ist mit der ersten Stufe verbunden, so daß die "1", welche am Anfang darin eingestellt worden ist, fortschreitend durch das Schieberegister hindurch verschoben wird. Der Ausgang der 49. Stufe ist außerdem mit einer Impulstreiberschaltung 68 verbunden, welche einen Treiberimpuls an den Zufallszahlgenerator 10 abgibt. Die anderen 48 Ausgänge des Schieberegisters des ochv/ellenregisters 60 sind mit der Pufferschaltung 70 verbunden. Der andere Ausgang der 49. Stufe ist

00984 8/1254

lediglich ein invertierter bzw. umgekehrter Ausgangs welcher mit der ersten Stufe verbunden istj, so daß der Betrieb des Schieberegisters in herkömmlicher V/eise abläuft.

Aus der Darstellung in Fig. 3 geht weiterhin hervor, daß der Zufallszahlgenerator IO ein Schieberegister mit 48 Stufen und eine EXCLUSIV-ODER-Schaltung aufweist. Mittels "Einstell"- und ⁿRückstellⁿ-Leitungen ist es möglich, jede beliebige Anfangssignalfolge in das Schieberegister einzuspeichern,, Jede der 48 Stufen empfängt ein Eingangssignal aus der Impulstreiberschaltung welche den Schiebeimpuls liefert. Jeder der 48 Ausgänge des Zufallszahlgenerators IO ist mit der Pufferschaltung verbunden. Die Eingänge der EXCLUSIV-ODER-Schaltung des Zufallszahlgenerators 10 sind mit der dritten und 48. Stufe des Schieberegisters und ihre Ausgänge sind phasengleich und phasenungleich mit der ersten Stufe des Schieberegisters verbunden. Zur Erleichterung des Verständnisses, und. zur Vermeidung von Wiederholungen wird unter weiterer Bezugnahme auf die Darstellung in Fig. 4 im folgenden der übrige Teil der erfindungsgemäßen Testeinrichtung lediglich mit Bezug auf einen

- 14 -

009848/ 1254

einzigen zu testenden Anschlußstift beschrieben, in Fig. 3 ist deshalb nur ein Teil der Pufferschaltung dargestellt. Dieser dargestellte Teil der Pufferschaltung ist der Schaltkreis für den Ausgang-der ersten Stufe ues uchwellenregisters 60 und der ersten Stufe des Schieberegisters des Zufallszahlgenerators 10. Die erfindungsgemäße Testeinrichtung weist kB derartige Schaltkreise auf, welche jeweils mit dem dargestellten identisch und mit einer der Stufen jedes der Schieberegister verbunden sind, wie jeweils für die erste Stufe der Schieberegister in Fig. dargestellt.

Gemäß der Darstellung in Fig. 3 weist die Pufferschaltung 70 einen UND-Schaltkreis 71 auf, welcher jeweils ein Eingangssignal aus dem Schwellenregister 60 und aus der VerzÖgerungs schalt ung 5.2 empfängt. Ein Polaritätshalteschaltkreis 72 empfängt sowohl das Ausgangssignal des UiiD-Schaltkreises 71 als auch des Zufallszahlgenerators 10,Der'Polaritätshalteschaltkreis 72 weist eine Torschaltung und eine Selbsthalteschaltung auf.Das Ausgangssignal des UND-Schaltkreises 71-bildet das Toransteuersignal, mittels welchem die Polarität des Signales aus dem Zufallszahlgenerator 10 in die Selbsthalteschaltung

- 15 -

009848/ 1254

eingespeichert wird. Dieses sich ergebende Ausgangssignal des Polaritätshalteschaltkreises 72 wird solange festgehalten, bis ein neues Signal mittels eines Toransteuersignales aus dem UND-Schaltkreis durchgelassen wird. Der Schrägstrich am Ausgang des Polaritätsschaltekreises 72 deutet lediglich an, daß an einen UHD-Schaltkreis 7 4 das invertierte bzw. umgekehrte Ausgangssignal abgegeben wird. Der UND-Schaltkreis 7^ empfängt"außerdem ein Signal aus einem Inverter 73. Ein UHD-Schaltkreis 76 empfangt Eingangssignale aus dem IWD-Schaltkreis 7^ und aus einem Inverter 7b. Das invertierte Ausgangssignal des UiJD-* Schaltkreises 76 wird auf den getesteten Anschlußstift (Anschlugstift Nr₄ 1 in diesem Beispiel) in der Bezugs*» logikschaltunc 30 gegeben. Das Ausgangssignal des MD-Lchaltkreises 76 wir»d außefdem auf den Schrittgerierator gegeben.

in Fig. A der Zeichnungen ist ein ausführliches Blockdiagramm des Schrittgenerators 80, des Dualdiskriminators 90 und der Logikvergleichsschaltüng HO angegeben. Hierbei ist wiederum nur die Schaltung für einen einsigen Teststift dargestellt. Es sind

- 16 -

009848/1254

BAD ORIGINAL

aber 48 identische derartige Schaltkreise jeweils im Schrittgenerator 80, im dualdiskriminator 90 und in der Logikvergleichsschaltung 40 vorhanden.

Gemäß der Darstellung in Pig. 4 weist der Schrittgenerator 80 einen Inverter Sl, eine Verzögerungsschaltung 82, UND-Schaltkreise 83 und 84 und einen

ODER-Schaltkreis 85 auf. Der Inverter 81 empfängt einen Λ

Zeitberechnungsimpuls aus der Verzögerungsschaltung 54 und die Verzögerungsschaltung 82 empfängt Datensignale · aus einem Inverter 77 und aus der Pufferschaltung 70. Das Ausgangssignal des ODER-Schaltkreises 85 ist das gestaltmäßig und zeitmäßig richtige Testsignal, welches an den betreffenden Teststift angelegt wird, wobei die Widerstandsüber die charakteristische Impedanz Zo erfolgt. Dieser Teststift ist einer der 48 getesteten Anschlußstifte

in der Testlogikschaltung. In Zusammenhang mit der ä

Wirkungsweise der erfindungsgemäßen Testeinrichtung ist beschrieben, auf welche Weise der Eingang der Verzögerungsschaltung 82 durch die Pufferschaltung 70 umgeschaltet wird, abhängig davon, ob der Teststift ein Eingangsstift oder ein Ausgangsstift ist.

Die Antwort bzw. das Ausgangssignal des TestStiftes

- 17 .-■ 009848/1254

wird von dem Dualdiskriminator 90 empfangen, welcher Spannungsdetektoren 92 und 94 aufweist. Der Spannungsdetektor 92 stellt fest, ob der Spannungswert des Ausgangssignales oberhalb einer bestimmten Schwelle liegt und der Spannungsdetektor 94 stellt fest, ob der Spannungswert des Ausgangssignales unterhalb einer bestimmten Schwelle liegt. Wenn beide Spannungsdetektoren 92 und 94 ein Ausgangssignal abgeben, so ist offenbar ein Fehler vorhanden. Wenn nur einer der Spannungsdetektoren ein Ausgangssignal abgibt-, so muß dieses Ergebnis mit der Bezugslogikschaltung 30 verglichen werden, um festzustellen^ ob die Antwort richtig ist„

Die Logikvergleichsschaltung 40 empfängt die beiden Ausgangssignale des Dualdiskriminators 90 sowie ein Eingangssignal aus der Bezugslogiksehaltung 30. Die Eingangssignale aus dem Dualdiskriminator 9p werden auf einen Inverter 41 und einen UND-Schaltkreis 44 gegeben. Die Eingangssignale aus der Bezugslogiksehaltung

gelangen zu e-inem UND_ Schaltkreis 43 und zu einem

Inverter 42, Die UND-Schaltkreise 43 und 44 sind jeweils mit den Invertern 41 und 42 verbunden. Die Ausgangssignale der UND-Schaltkreise 43 und 44 werden auf einen

"- 18 -

"009848/1254

45 gegeben, dessen invertiertes Ausgangssirnal bildet das Eingangssignal für einen Inverter Das Ausnarifssignal dieses Inverters 46 wird auf einen Linpann: eines UHD-Schaltkreises 47 gegeben. Der andere Eingang des UND-Schaltkreises 47 (Test EIIi) empfängt ein Toransteuersignal und wird dann auf "1" gestellt, wenn der nit diesen Schaltkreis verbundene Anschlußstift getestet werden soll. Das invertierte Auspangssignal |

d?s UliD-Schaltkreises 47 wird an einen Folaritätshalteschaltkreis 43 angelegt. Das invertierte Ausgangssignal des lolaritütshalteschaltkreises kB gelangt als Eingangssiprnal su einen ODE^-Schaltkreis 49. Der ODER-Schaltkreis enpfän_;:t außerdeir: 47 weitere EinranKssignale von den anderen Anschlußstifteri, welche frleichzeitig getestet werden. Jeder der Folaritätshalteschaltkreise 48 liefert in Abhänpifkeit von einem Zeitberechnuno:siir<puls aus der Verzöf.erunrsschaltung 56 ein Ausgangssipnal, welches an den ODER-Schaltkreis 49 anlieft, und dieses Ausgangssi^nal wird sojanpe auf dieser Polarität (entweder "0^M oder "1") gehalten, bis der nächste Zeitberechnungsiinpuls aus der Vern^Terungsschaltunn; 56 empfangen wird. Der ÖDER-Schalti:reis 49 liefert ein invertiertes Ausgangssir.nal, welches gleich dem Ausgangssignal der Logikvergleichsschaltung

- 19 -

009848/125 4 ^ßAD

ist. Dieses Ausgangssignal wird auf eine Torschaltung 62 gegeben, sodaß dann, wenn ein Fehler festgestellt wird, der Test angehalten wird.

Nachdem im vorhergehenden der Aufbau der erfindungsgemäßen Testeinrichtung am Beispiel einer bevorzugten Ausführungsform beschrieben worden ist, wird im folenden die Wirkungsweise der erfindungsgemäßen Testeinrichtung erläutert. Allgemein gesagt, hat der Zufallszahlgenerator die Aufgabe, an jeweils einander entsprechende Änschlußstifte der Testlogikschaltung 20 und der Bezugslogikschaltung: 30 eine Zufallstestsignalfolge zu liefern. Die Antworten bzw. die Ausgangssignale dieser Anschlußstifte werden in der Logikvergleichsschaltung HO miteinander verglichen, um Fehler in der Schaltung der Testlogikschaltung lokalisieren zu können.

Demgemäß wird.eine Folge von Zufallszahlen mit

Echtzeitgeschwindigkeit an die Eingänge der Logikschaltungen und 30 während einer festgelegten Zeitspanne angelegt. Es ist dabei unwesentlich, ob diese Testzahlen in zufälliger Folge oder in pseudozufälliger Folge dargestellt werden. Die Pseudozufallssignalfolge, welche tatsächlich zum Testen verwendet wird, ergibt sich aus der gemeinsamen Wirkung des Zufallszahlgenerators 10, des Schwellenregisters

- 20 -

009848/1254 · sad original

und der Pufferschaltung 70. Unter Bezugnahme auf die Darstellung in Fig. 3 wird im folgenden der Beginn eines. Testzyklus beschrieben. Vor Beginn des Testens ist in der 49. Stufe des Schieberegisters des Schwellenregisters 60 eine "1" gespeichert und die anderen 48 Stufen sind auf "0" zurückgestellt. In den 48 Stufen des Zufallszahlgenerators 10 ist eine beliebige Folge von "l"en und "0"en gespeichert. Nach Einstellen dieser Anfangsbedingungen wird der Eingang der Torschaltung 62 auf einen oberen Spannungswert angehoben, welcher erlaubt, daß Taktimpulse hindurch zu der Impulstreiberschaltung 64 gelangen. Der erste dieser Taktimpulse stellt die Zählung im Zähler 66 auf "1" ein. Außerdem bewirkt dieser Taktimpuls eine Verschiebung in dem Schieberegister des SchwellenwertregisterE derart, daß die vorher in der 49. Stufe gespeicherte "1" in die erste Stufe verschoben wird, wobei die Stufen 2 bis 49 jeweils "0"en enthalten. Zu dieser Zeit hat der Zufallszahlgenerator 10 keine neuen Eingangssignale empfangen und erhält deshalb die anfänglich eingegebene Signalfolge aufrecht. Es ist zu beachten, daß bei jedem 49· Taktimpuls das Schieberegister in dem Zufallszahlgenerator 10 in Abhängigkeit von einem durch die Impulstreiberschaltung 68 hindurchgelangenden Signal um eins weitergeschoben wird.Außerdem ist zu

- 21 -

0 0 9 8 U 8 / 1 2 5 A

beachten, daß immer dann, wenn die -dritte Stufe und die 48. Stufe des Schieberegisters in dem Zufallsaahlgenerator 10 die gleiche Zahl enthalten, der Exclusiv-ODER-Schaltkreis 12 in die erste Stufe eine "1" eingibt. Wenn die dritte und die 48. Stufe ungleiche Zahlen enthalten, so gibt der Exclusiv-QDER-Schaltkreis 12 in die erste Stufe eine "O" ein. Wenn demgemäß beispielsweise die dritte und die 48. Stufe jeweils eine "O" enthalten, so gibt der Ausgang des Exlusiv-ODER-Schaltkreises 12 in die erste Stufe des Schieberegisters eine "1" ein. Das gleiche passiert, wenn sowohl die dritte als auch die 48. Stufe jeweils eine "1" enthalten. Wenn jedoch entweder die dritte Stufe oder die 48. Stufe eine "0" enthält und die andere der beiden Stufen eine "1", so gibt der Exclusiv-ODER-Schaltkreis 12 an seinem Ausgang eine "O" ab, welche in die erste Stufe des Schieberegisters eingegeben wird.

Unter weiterer Bezugnahme auf die Darstellung in Fig. 3 ist ersichtlich, daß der UND-Schaltkreis 71 aus dem Schwellenregister 60 ein "1"-Signal empfängt. Sobald der verzögerte Taktimpuls an dem äußeren Eingang des UHD-Schaltkreises 71 ankommt, wird an den Impuls-

- 22 -

009848/128* Bad or,_61NAl

20237U

bzw. Polaritätshalteschaltkreis 72 ein "1"-Ausgangssignal abgeben.. Der Polaritäts- bzw. Impulshalteschaltkreis 72 speichert sodann diejenige Zahl, welche sich in der ersten Stufe des Schieberegisters des Zufallszahlgenerators befindet. Als Beispiel sei angenommen, daß in der ersten Stufe des Schieberegisters des Zufallszahlgenerators 10 ein "oberer Spannungswert", d.h. eine "1" vorhanden war. Der Impulshalteschaltkreis 72 speichert sodann diese "1" und liefert ein "O"-Ausgangssignal an den UND-Schaltkreis 7*1. Wie oben bereits dargelegt, zeigt der Schrägstrich am Ausgang des Polaritäts- bzw. Impulshalteschaltkreises 72 an, daß dieser ein invertiertes Ausgangssignal liefert.

An dieser Stelle ist es erforderlich, den Zweck der Inverter 73 und 75 zu erläutern. Wie weiter oben bereits dargelegt, ist der in Fig, J für die Pufferschaltung 70 dargestellte Schaltkreis nur einer von 48 identischen derartigen Schaltkreisen, bei dem hier gewählten Beispiel ist der Schaltkreis für das Testen des Anschlußstiftes Nr. 1 dargestellt, es werden jedoch sämtliche 48 Anschlußstifte gleichzeitig getestet. Einige dieser 48 Stifte sind Eingangsstifte, während andere Stifte Ausgangsstifte sind. Normalerweise ist es nur erforderlich, die ZufallsZahlenfolge an die

- 23 -

• . ■ ■ *

009848/1254

Eingangsstifte anzulegen. In anderen Fällen kann es beispielsweise von Vorteil sein, fortgesetzt entweder eine "0" oder eine ^Mi^w an einen Eingangsstift anzulegen. Bei jeder Geschwindigkeit bzw. Frequenz muß jeder der Ausgangsstifte fortwährend entweder auf einem ¹¹O"- oder auf einem "!"-Wert gehalten werden, so daß ein richtiger Widerstandsabschluß gewährleistet ist. Das wird dadurch erreicht, daß ein geeigneter "oberer Spannungswert" entweder an den (erzwungene ¹I")-Eingang des Inverters oder an den (erzwungene "0")-Eingang des Inverters 75 angelegt wird. Das ist die Uraschaltbarkeit, welche weiter oben im Zusammenhang mit der Pufferschaltung 70 beschrieben worden ist.

Als Beispiel sei angenommen, daß der Stift Nr. 1 ein Eingangsstift ist und daß weder eine "0" noch eine "1" erzwungen werden soll. Der Eingang des Inverters 73 wird deshalb auf einem "unteren" Spannungswert gehalten, wodurch sich ein'oberer Spannungswert am Eingang des UND-Schaltkreises Jk ergibt. Wenn angenommen wird, · daß in den Folaritätshalteschaltkreis72 ein "O"-Datenbit eingegeben ist, so befindet sich dessen Ausgang ebenfalls auf dem oberen Spannungswert. Da sich beide Eingänge des

- 2*1 -

0 0 9 8 4 8 / 1 2 5 k

UND-Schaltkreises 74 auf dem oberen Spannungswert befinden, wird als dessen invertiertes Ausgangssignal an den UND-Schaltkreis 76 eine "O" abgegeben. In gleicher Weise wird der Eingang des Inverters 75 auf einem unteren Spannungswert gehalten, wodurch sich der Eingang des UND-Schaltkreises 76 auf einem oberen Spannungswert befindet. Da beide Eingänge des UND-Sehaltkreises 76 sich auf einem oberen Spannungswert befinden, hat der invertierte Ausgang einen unteren Spannungswert, d.h. sowohl an die Bezugslogikschaltung 30 als auch den Schrittgenerator wird ein "O"-Signal abgegeben. Es ist zu beachten, daß das einem durch den Zufallszahlgenerator 10 in dem Polaritätshalteschaltkreis 12 gespeicherten "O"-Signal entspricht. Der Schrittgenerator 80 liefert dieses "O"-Signal an die Testlogikschaltung 20, was nun im folgenden auf die Bezugnahme auf die Fig. 4 und 5 ■

beschrieben wird.

In Fig. 4 ist ein Blockdiagramra des Schrittgenerators 80 dargestellt und Fig. 5 zeigt eine Impulsübersicht verschiedener Impulsfolgen in der Schaltung. Der Schrittgenerator 80 stellt einen Schaltkreis dar, welcher an seinem Ausgang das gleiche Muster an digitaler Information liefert, welches

- 25 -'■

009848/1254

an seine Eingangsleitung 88 angelegt ist. Dieses Muster bzw. diese Signalfolge wird jedoch entweder mit den positiven oder negativen übergängen des Taktsignales aus der Verzögerungsschaltung 54 synchronisiert. Die übergänge am Generatorausgang sind von der Übergangszeit der Eingangsdaten unabhängig. Das Zeitberechnungsimpulseingangssignal aus der Verzögerungsschaltung 54 wird in den Inverter 81 und in den UND-Schaltkreis 84 eingegeben. Das Datensignal aus dem Inverter 77 der Pufferschaltung 70 wird in die Verzögerungsschaltung 82 und in den UND-Schaltkreis 84 eingegeben. Deshalb erzeugt ein Ausgangssignal entweder aus dem UND-Schaltkreis 83 oder aus dem UND-Schaltkreis 84 ein Ausgangssignal an dem ODER-Schaltkreis 85. Auf diese V/eise liegt an der Leitung 87 das dem oberen Spannungswert entsprechende Ausgangssignal dann an, wenn entweder ein dem oberen Spannungswert entsprechendes Datensignal auf der Leitung mit einem dem oberen Spannungswert entsprechenden Taktimpuls auf der Leitung 86 zusammenfällt oder wenn ein dem oberen Spannungswert entsprechendes, verzögertes Datensignal auf der Leitung 89 mit einem dem unteren Spannungswert entsprechenden Taktimpuls auf der Leitung zusammenfällt. Der Ausgangsimpuls auf der Leitung 87« welcher in der soeben beschriebenen Weise erzeugt wird, liefert einen gewünschten Testimpuls Über die charakteristische

- 26 009848/1254

Impedanz Z_Q an den Teststift. Dieser getestete Stift

ist einer von 48 derartigen Stiften der Testlogikschaltung 20,

Als Beispiel sei zunächst angenommen, daß der Teststift ein Ausgangsstift ist. Wenn das der Fall ist, so wird in der Pufferschaltung 70 entweder eine "O" oder eine "I" mit einer entsprechenden "0" oder "1" erzwungen, welch letztere an die Eingangsleitung 88 des Schrittnenerators 80 angelegt ist. Das Ausgangssignal auf der Leitung 87 würde deshalb immer entweder auf "0" oder "i^M bleiben, welche an die Eingangsleitung angelegt sind. Auf diese Weise wird der Teststift auf einen bestimmten oberen bzw. unteren Spannungewert vorgespannt, und seine Antwort auf die Signale, welche an den Eingan?;sstift angelegt sind, feststellen zu können. Wenn andererseits der Teststift ein Eingangsstift ist, so wird weder eine "0" noch eine ^wlⁿ erzwungen. Deshalb wird das in dem Polaritätshalteschaltkreis 12 gespeicherte Zufallssignal mittels der Pufferschaltung 70 an die Eingangsleitur.g 88 des Schrittpenerators 80 angelegt.

Die Antwort bzw. das Aüsgan^ssignal des Teststiftes wird durch der. Dualdiskriminator 90 festgestellt. Dessen Wirkungsweise wird nun unter weiterer Bezugnahme auf die

- 27 -

SAD OWQfNAi. 009848/1254

Darstellung in Fig. 4 beschrieben. Der Dua!diskriminator 90' weist die Spannungsdetektoren 92 und 94 auf, welche jeweils¹ ein Eingangssignal von dem Teststift empfangen. Jeder Spannungsdetektor empfängt außerdem ein Bezugsspannungssignal. Der Spannungsdetektor 92 empfängt ein.· Bezugsspannungssignal,, welches einem oberen Spannungswert entspricht, und der Detektor 94 empfängt ein Bezugsspannungssignal, welches" einem unteren Spannungswert entspricht. Der Spannungsdetektor 92 erzeugt ein dem oberen Spannungswert entsprechendes Ausgangssignal auf einer Ausgangsleitung C dann, wenn das Signal von dem Teststift den oberen Bezugsspannungswert überschreitet. Der Spannungswertdetektor 94 erzeugt ein Ausgangssignal auf einer Ausgangsleitung B dann, wenn das Eingangssignal von dem Teststift größer ist als der untere Bezugsspannungswert. In Fig. 6 ist eine Kurve dargestellt, welche die erforderliche Bedingung für Ausgangssignale auf den Leitungen B und C zeigt. Wenn die untere Schwelle nicht überschritten wird, so sind beide Leitungen auf "0". Wenn die untere Schwelle überschritten wird, so wird über die Leitung B ein Aus gangs signal abgegeben, vxährend die Leitung C auf "0" bleibt. V/enn die obere Schwelle überschritten wird, so nennen-beide Leitungen den Wert "1" an. Die Signale auf den Leitungen ¹¹E" und ⁿCⁿ sind die Eingangssignale für den UIiD-Sc ha It kr eis 44 und den Inverter 41 der

0 0 9 8 4 B / 1 2 5

Logikvergleichssehaltung 40.

Unter weiterer Bezugnahme auf die Darstellung in Fig. 4 wird im folgenden die Wirkungsweise der Logikvergleichsschaltung beschrieben. Ein Signal aus der Bezugslogikschaltung 30 wird von dem Inverter 42 und von dem UND-Schaltkreis 43 empfangen. Das ist das Signal von demjenigen Stift in der Bezugslogikschaltung 30, | welcher dem Teststift in der Testlogikschaltung 20 entspricht. Wenn entweder der UND-Schaltkreis 43 oder aber der UND-Schaltkreis 44 ein Ausgangssignal abgibt, so ist eine Fehlerbedingung vorhanden. Ein Signal von dem Teststift, welches zwar die untere Schwelle überschreitet, welches jedoch nicht die obere Schwelle überschreitet, führt zu einem "1"-Signal auf der Leitung B und zu einem "O"-Signal auf der Leitung C. Beide UND-Schaltkreise sind deshalb derart eingestellt, daß ein dem oberen Spannungswert entsprechendes ~

Eingangssignal aus der Bezugslogikschaltung bewirkt, daß der UND-Schaltkreis .43 ein Ausgangssignal abgibt und daß ein negatives Signal aus der Bezugslogikschaltung 30 bewirkt, daß der UND-Schaltkreis 44 ein Ausgangssignal abgibt. Eine Spannung in diesem Bereich wird deshalb immer ein Fehlersignal hervorrufen.

- 29 0098A8/125A

so

„ Wenn jedoch ein Signal entweder die obere Schwelle überschreitet oder aber geringer ist als die untere Schwelle, so erscheint ein Fehlersignal nur dann, wenn dieses Signal von dem Teststift nicht mit dem Signal aus der Bezugslogikschaltung 30 übereinstimmt. Wenn deshalb der Teststift ein "1"-Signal abgibt, so wird der UND-Schaltkreis 44 angesteuert. Wenn jedoch die Bezügsfe logikschaltung 30 ebenfalls ein "!."-Signal liefert, so wird das andere Eingangssignal des UND-Schaltkreises ein "O"-Signal sein und es ergibt sich kein Pehlerausgangssignal. Wenn andererseits der Teststift ein "O"-Signal liefert, so wird der UND-Sehaltkreis 43 über den Inverter 41 angesteuert. Solange die Bezugslogikschaltung ebenfalls ein "O"-Signal an den UND-Schaltkreis 43 abgibt, wird kein Pehlerausgangssignal erzeugt. Wenn angenommen wird, daß ein Fehler vorhanden ist, so daß entweder der ÜND-Schaltkreis 43 oder der UND-Schaltkreis 44 ein ^1fl"-Signal am Ausgang abgibt, so ist das invertierte Ausgangssxgnal des ODER-Schaltkreises 45 ein "O"-Signal und das Ausgangssignal des Inverters 46 ist ein "1"-Signal. Das andere Eingangssignal des UND-Schaltkreises 47 ist lediglich ein Signal, welches dann erzeugt wird, wenn die erfindungsgemäße Testeinrichtung auf Fehlerfeststellbetrieb geschaltet ist. Das ist normalerweise der Fall, so daß der andere Eingang des UND-Schaltkreises

- 30 -

009848/1254

einen oberen Spannungswert empfängt. Ein oberer Spannungswert-Ausgangssignal aus dein Inverter 46 bewirkt deshalb, daß der UHD-Schaltkreis ²J7 ein invertiertes Ausgangssignal "O" abgibt, welches in dem Impulshalteschaltkreis 48 eingegeben wird, der wiederum in Abhängigkeit von einem Zeitberechr.ungssignal aus dem Verzögerungsschaltkreis 56 ein Ausgan^ssignal abgibt. Dieses invertierte Ausgangssighal ist immer ^iann ein "!"-Signal, wenn ein Fehler festgestellt worden ist. Die Ausgangssignale sämtlicher 48 Polaritätsbzw. Impulshalteschaltkreise 48 werden an den ODER-Schaltkreis 49 angelegt, welcher bei Anliegen eines "lⁿ-Eingan--ssignales ein ^wO"-Ausgangssignal abgibt, dieses "0"- bzw. "unterer "Spannungswert"-Ausgangssignal gelangt zu-- der Torschaltung 62 in dem Schwellenregister 60-, blockiert weitere Taktiir.pulse und hält den Testzyklus an. üer Zähle*-· 56 seigt die Ansah! der vor Feststellung des Fehlers du"ehreführten Tests an. Solange jedoch die |

Testeir.riii:Lun.'· fehlerfrei läuft bzw. wenn fehlerhafte Stifte air; "Λύ-Schaltkreis kl blockiert sind, so liegt der Auswar,- des ODER-Schaltkreises kS auf "1" und die UND-Schaltung 62 läßt weiterhin Taktimpulse passieren.

Susarr:enfassend sei gesagt, daß mittels der Testeinrichtung nach der Erfindung shehr komplexe FunktionsiogikschaltunFeri getestet werden können.

- 31 098Λ8/12

Die erfindungsgemäße Testeinrichtung arbeitet statistisch und legt sowohl eine Zufallszahlentestfolge an die getestete Logikschaltung als auch an die Bezügslogikschaltung an. Die Bezugslogikschaltung kann entweder ein "gutes" Exemplar der getesteten Schaltung oder aber aber simuliert sein. Es ist möglich, sowohl Eingangs- als auch Ausgangsstifte bzw. nur Ausgangsstifte zu testen. Außerdem ist es möglich, sowohl kombinatorische als auch sequentielle Logikschaltungen zu testen. Das führt zu dem Ergebnis, daß mikrominiaturisierte Schaltungen mit zahlreichen unzugänglichen Schaltungskomponenten schnell und wirtschaftlich getestet werden können.

Im Rahmen der Erfindung bietet sich dem Fachmann über die beschriebenen Ausführungsbeispiele hinaus selbstverständlich eine Vielzahl von Vereinfachungsund Verbesserungsmöglichkeiten sowohl hinsichtlich des Aufbaues als auch der Betriebsweise der erfindungsgemäßen Testeinrichtung.

00984.8/1254

- 32 -

Claims (8)

1. Patentansprüche:

   ( 1.)Testeinrichtung für komplexe, eine Vielzahl von Anschlußstiften aufweisende Funktionslogikschaltungen, gekennzeichnet durch eine Bezugslogikschaltung (30), deren Funktionseigensehaften mit denen einer getesteten Logikschaltung {20} identisch sind, weiter durch eine Generatorschaltung (H)) zur Erzeugung einer Zufallstestsignalfolge, welche über jeden der Anschlußstifte der getesteten Logikschaltung und der Bezugslogikschaltung eingegeben wird, und schließlich durch eine Logikvergleichsschaltung (#0), welche die Signale aus der getesteten Logiksehaltung und aus der Bezugslogikschaltung empfängt und dann ein Fehlerausgangssignal liefert, wenn beliebige zwei, einander entsprechende Signale voneinander abweichen.
2. 2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die öeneratorschaltung (10) ein Schieberegister zur Erzeugung einer Pseudozufallssignal-Folge aufweist und mit einem weiteren Schieberegister (60, 68) zur Erzeugung einer Torsteuersignalfolge in Verbindung steht und daß weiter die Öeneratorschaltung (10) mit

   009848/1254

   einer Torschaltung (70) Verbindung hat, welche die Pseudozufallssignale einer Vielzahl von einander entsprechenden Eingangsstiften sowohl der getesteten Logikschaltung als auch der Bezugslogikschaltung zuleitet, wobei das Eingangssignal jeweils während eines Testzyklus nur an einem Eingangsstift der genannten Vielzahl einander entsprechender Eingangsstifte gewechselt wird.
3. 3. Einrichtung nach Anspruch 1, gekennzeichnet durch einen Schrittgenerator (80), welcher eine Umformung und Zeitberechnung der den Anschlußstiften der getesteten Logikschaltung (20) zugeleiteten Pseudozufallsteststignalfolge vornimmt, indem er an die Anschlußstifte in geeigneten Zeitintervallen Signale mit jeweils geeignetem Spannungswert anlegt.
4. 4. Einrichtung nach Anspruch 3* gekennzeichnet durch eine Analogschaltung (90) zum Feststellen der Spannungswerte der Signale an den Anschlußstiften der getesteten Logikschaltung· (2Q).
5. 5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Logikvergleichsschaltung (40) eine Schaltung (41, 43, 44) zur Ptetstellung des Ausgangssignales der Analog-

   - 3* -009848/125A

   schaltung (90) sowie eine weitere Schaltung (49) auf- " weist, die dann ein Signal liefert, und den Testzyklus unterbricht, wenn ein Fehler festgestellt worden ist (Fig. 4).
6. 6. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Bezugslogikschaltung (JO) elektronische Schaltung und daß weiter die Generatorschaltung (10) λ derart ausgelegt ist, daß die Zufallstestsignalfolge gleichzeitig über jeden der Anschlußstifte der Bezugslogikschaltung bzw. der elektronischen Schaltung und der getesteten Logikschaltung (20) eingegeben wird.
7. 7. Einrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Logikvergleichsschaltung (4o) derart ausgebildet ist, daß sie die Signale aus der getesteten Logikschaltung (20) und aus der Bezugslogikschaltung (30) gleichzeitig empfängt. f
8. 8. Einrichtung nach einem der Ansprüche 1 bis 7# dadurch gekennzeichnet, daß eine Halteschaltung (48) vorgesehen ist, welche die Ausgangsstifte der getesteten Logikschaltung (20) auf einem bestimmten Spannungswert festhält, daß weiter die von der Generatorschaltung (10)

   - 35 -

   0 0 9843/ 1 2tü'

   erzeugte Zufallstestsignalfolge jeweils an den Eingangsstiften der getesteten Logikschaltung und der Bezugslogikschaltung (50) anliegt, daß ferner die Analogschaltung (90) derart ausgebildet ist, daß sie die Signale von den Ausgangsstiften in zwei voneinander verschiedene digitale Signale (B bzw. C) umwandelt, und daß schließlich die Logikvergleichsschaltung (4o) diese voneinander verschiedenen Signale mit digitalen Signalen von entsprechenden Ausgangsstiften der Bezugslogikschaltung (j50) vergleicht.

   - 36 009843/1254

   Lee rs e i f e