[go: up one dir, main page]

DE2441351C2 - Selbstprüfende Fehlerprüfschaltung - Google Patents

Selbstprüfende Fehlerprüfschaltung

Info

Publication number
DE2441351C2
DE2441351C2 DE2441351A DE2441351A DE2441351C2 DE 2441351 C2 DE2441351 C2 DE 2441351C2 DE 2441351 A DE2441351 A DE 2441351A DE 2441351 A DE2441351 A DE 2441351A DE 2441351 C2 DE2441351 C2 DE 2441351C2
Authority
DE
Germany
Prior art keywords
checking
error
circuit
data
exclusive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2441351A
Other languages
English (en)
Other versions
DE2441351A1 (de
Inventor
Allen Madison Endwell N.Y. Johnson jun.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2441351A1 publication Critical patent/DE2441351A1/de
Application granted granted Critical
Publication of DE2441351C2 publication Critical patent/DE2441351C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits
    • H03K19/0075—Fail-safe circuits by using two redundant chains
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

a) die Eingänge jedes aus EXKLUSIV-ODER-Gliedern (11 —19; 21—28) bestehenden Baumes mit den Datenleitungen von aus den beiden is Gruppen von Datenleitungen (z.B. Xx-X9; Y1-Y9) gebildeten Untergruppen verbunden sind, wobei aus jeder Gruppe der Datenleitungen (Xr, Yi) eine gleich große Anzahl von einander nicht überlappender Untergruppen von Patenleitungen (z.B. X\— X% Xt1-Xb, X7-X9; Yi-Y3; Y*-Y6; Yi- Yi) gebildet ist und jedem Baum am Eingang Untergruppen unterschiedlicher Gruppen von Datenleitungen zugeführt sind,
b) an den jeweils einzigen Ausgangsleitungen (A 10, A 11) der Bäume ejne Fehlererkennungsschaltung (30) angeschlossen ist
2. Fehlerprüfschaltung nach Anspruch 1, dadurch gekennzeichnet, daß einer der Bäume mit einer der Untergruppt/i (z. B. Vi- V3) der einen Gruppe (Y) von Datenleitungen (Yx — Yi) und mit zwei Untergruppen (Xt-Xb, Xj-X9) der anderen Gruppe von Datenleitungen (X1-X9) verbinden ist, und daß der andere Baum mit den beiden anderen Gruppen (Y1,- Yb, Y1- Y9) und der verbleibenden Untergruppe (X\ — Xj) der anderen Gruppe (X) von Datenleitungen (X\—Xg) verbunden ist.
3. Fehlerprüfschaltung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die aus EXKLUSIV-ODER-Gliedern aufgebauten Bäume aus mehreren Teilbäumen bestehen und daß dabei die zweiten und letzten Teilbäume jeweils mit zwei vorhergehenden Teilbäumen des einen Baumes über Leitungen (Pi, Pj bzw. Qi, Qs) und über eine weitere Leitung (Q\ bzw. Pi) mit einem Teilbaum des jeweils anderen Baumes verbunden sind.
4. Fehlerprüfschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Bäume aus »Drei-Weg-EX-KLUSIV-ODER-Gliedern« (59) bestehen, die aus UND-Inverter-Gliedem (60—63) und einer Inverterstufe (64) aufgebaut sind.
5. Fehlerprüfschaltung zum Prüfen von drei Gruppen von Datenleitungen nach Anspruch 1, dadurch gekennzeichnet, daß jede Gruppe von Datenleitungen (X, Y, Z) in jeweils drei einander nicht überlappende Untergruppen (X\, XiXz, Χ*Χϊ, Y\, Yi V3, η V5; Zi, Z2Z3, ZiZ5) unterteilt ist,
daß einer der Bäume mit je einer Untergruppe (z. B. Xi, YiYi, ZiZi) einer jeden Gruppe (X, Y, Z) von Datenleitungen verbunden ist, und daß der andere Baum mit den jeweils verbleibenden zwei Untergruppen (X2Xi, Λ4Χ5, V1; VjV3, Z1, Z^Z5) von Datenleitungen verbunden ist.
6. Fehlerprüfschaltung zum Prüfen von paritätscodierten, binären Datenmustern, deren Bits jeweils in wahrer und komplementärer Form vorliegen und auf zwei voneinander unabhängigen Gruppen von Datenleitungen auftreten, welche jeweils in drei gleiche nicht überlappende Untergruppen unterteilt sind, nach Anspruch 1, dadurch gekennzeichnet, daß an jeder Untergruppe von Datenleitungen (z. B. Xi, X2, X3, Xl, X% Xl eta, Fig.4) ein als »Drei-Weg-EXKLUSIV-ODER-Glied« (59a etc.) aufgebauter logischer Schaltkreis angeschlossen ist, an dessen Ausgängen jeweils zwei zueinander komplementäre Signale (PX, Pl bis F6, P6) auftreten,
daß ferner an diesen Ausgängen zwei weitere »Drei-Weg-EXKLUSIV-ODER-GIieder« (59& 59h) in der Weise angeschlossen sind, daß die Ausgänge (Pi, Fi, P2, Fi) von zwei Untergruppen der ersten Gruppe und die Ausgänge (P6, FG) einer Untergruppe (YT, Yl, Yi, YS, V9, y§) der zweiten Gruppe (Y) mit dem ersten der beiden EXKLUSIV-ODER-Glieder (59g) und die Ausgänge (P3, P3) einer Untergruppe (X 7, Xl, XS, X8, X9, X9~) der ersten Gruppe (X) sowie die Ausgänge (P 4, F4, P 5, FS) der beiden anderen Untergruppen der zweiten Gruppe (Y) mit dem zweiten dieser beiden EXKLUSIV-ODER-Glieder (59A^ verbunden sind, und
daß je ein Ausgang (A 10, /4 11) jedes der beiden EXKLUSIV-ODER-Glieder (59g, 59ft) mit der Fehlererkennungsschaltung (30) verbunden sind.
Die Erfindung betrifft eine selbstprüfende Fehlerprüfschaltung für die Überprüfung von zwei oder mehr voneinander unabhängigen, paritätscodierten binären Datenmustern, die jeweils auf einer Anzahl von einander nicht überlappender Gruppen von Datenleitungen auftreten, mit aus logischen EXKLUSIV-CDER-Gliedern aufgebauten Bäumen. Bei großer Zunahme der Gesamtzahl der Schaltkreise in ν reinigen modernen Rechnersystemen hat selbstverständlich auch die Anzahl der Stellen innerhalb der Datenverarbeitungsanlage, an der ein Fehler auftreten kann, sich ebenfalls vervielfacht Wenn außerdem ein fehlerhaftes Bauele ment Datenfehler erzeugt dann können eine große
Menge Fehler und falscher Berechnungen innerhalb
kürzester Zeit vorkommen, bevor das fehlerhafte
Bauelement gefunden ist Bisher ist schon pine Reihe von Vorschlägen gemacht
worden, wie man Fehler in verschiedenen Bereichen einer Datenverarbeitungsanlage oder eines Rechners feststellen kann. Am meisten verbreitet ist die Paritätsprüfung, bei der ein Extrabit oder mehrere Bits die übertragenen Daten begleiten und dabei anzeigen, ob bei einer bestimmten Datenübertragung der richtige Dateninhalt übertragen worden ist, d. h., normalerweise zeigt das Paritätsbit an, ob eine ungerade oder gerade Anzahl von Einsen in der eigentlichen Datenübertragung auftritt Für eine solche Paritätsprüfung ist es jedoch erforderlich, daß entsprechende Schaltmittel zum Erzeugen der verschiedenen Paritätsbits an den verschiedensten Punkten der Datenübertragung innerhalb der Datenverarbeitungsanlage vorgesehen sind, und es müssen weitere Schaltmittel vorgesehen sein, die
es diese Parität überprüfen. In der Vergangenheit waren die meisten Paritätsprüfsysteme selbst während der normalen Datenverarbeitung nicht prüfbar. Mit anderen Worten, wenn eine Fehlerprüfeinrichtung ausfällt und
damit einen fehlerfreien Zustand anzeigt, würden nachfolgende Fehler offensichtlich so lange nicht feststellbar sein, bis der Systemfehler durch andere Schaltmittel festgestellt ist
Dadurch wird aber die Belastung des Kundendienst- s personals, die die Verantwortung für die Instandhaltung und Instandsetzung von datenverarbeitenden Anlagen haben, ständig größen Zuverlässige Diagnostikschaltungen innerhalb der Datenverarbeitungsanlage sind eine unschätzbare Hilfe sowohl bei der Anzeige eines im System liegenden Fehlers und womöglich auch durch Angabe des genauen Fehlerortes bei fehlerhaften Bauelementen oder Schaltkreisen. Bisher war man der Auffassung, daß man alleine vom Kostenstandpunkt aus nicht in der Lage war, große Mengen von Fehlerprüfschaltungen vorzusehen. Bei den jedoch immer komplizierter werdenden Datenverarbeitungsanlagen und der außerordentlichen Schwierigkeit, qualifiziertes Kundendienstpersonal zu erhalten und auszubilden, wird die Alternative einer zuverlässigen Diagnostikeinrichtung und Schaltung, die selbst in der Anlage eingebaut ist, an Bedeutung gewinnen.
Mit dem Aufkommen integrierter Schaltkieise haben sich natürlich auch die Kosten der einzelnen Scha.ltkreisblocks bis auf einen Punkt verringert, an dem bisher aus Konstengründen nicht eingebaute Schaltungen für Fehlererkennung und Fehlerbeseitigung nunmehr durchaus interessant werden könnten.
Aus der nachfolgenden Beschreibung der Erfindung wird man erkennen können, daß hauptsächlich spezielle Schaltungen für die Fehlererkennung innerhalb der Datenverarbeitungsanlage sowohl bei funktioneilen Schaltungen als auch Prüfschaltungen geschaffen werden sollen. Die Verwendung der bei der Fehlererkennung sich ergebenden Information bildet keinen Teil der vorliegenden Erfindung und wird demgemäß nicht besonders erwähnt. Selbstverständlich ist dem Fachmann klar, daß eine solche Information entweder liür eine automatische Instandsetzung benutzbar oder einsetzbar ist, oder aber als Hinweis für das Kundendienstpersonal zur Diagnose und Reparatur dienen kann.
Zum Stand der Technik sei die US-Patentschrift 36 02 886 mit dem Titel »Self-Checking Error Checker for Parity Coded Data«, die US-Patentschrift 35 59 167 mit dem Titel »Self-Checking Frror Checker for Two-Rail Coded Data« und auf die US-Patentschrift 35 59 168 mit dem titel »Self-Checking Error Checker for k-Out-Of-n Coded Data« für eine Beschreibung drei im wesentlichen ähnlicher Arten von selbstprüfenden so Prüfschaltungen verwiesen. Die selbstprüfenden Fehlerprüfschahnngen, die in diesen Patentschriften offenbart sind, haben gewisse Merkmale gemeinsam, und der Hinweis auf diese Patentschriften kann, für ein besseres Verständnis der P.inzipien und der Arbeitsweise dieser Anmeldung nützlich sein.
Bisher bestand eine Fehlerprüfschaltung entweder aus einem einzigen, nicht selbstprüfenden, aus Exklusiv-ODER-Gliedern oder Antivalenzgliedern aufgebauten Baum mit einem einzigen Ausgang, oder aus zwei selbstprtifenden, aus ExklusivODEROliedern oder Antivalenzgliedern aufgebauten Bäumen für je einen Datenkanal. Da die Eingangssignale für einen, nur einen einzigen Ausgang aufweisenden, aus Exklusiv-ODER-Gliedern bestehenden Baum normalerweise nur Code-Information ist, ist e» nicht möglich, einen solchen Baum voll auszunutzen. Das heißt insbesondere, daß die das 1.) am Schluß herauskommende Ausgangssignal liefernde Schaltung während des Normalbetriebs nicht überprüfbar ist. Für diese Selbstprüfung oder Eigenprüfung sind zwei Bäume erforderlich.
Werden aber zwei aus Exklusiv-ODER-GIiedern oder Antivalenz-Gliedern bestehende Bäume für jeden Datenkanal benutzt, wie dies in der US-Patentschrift 36 02 886 beschrieben ist, dann nimmt die Anzahl der zusätzlich erforderlichen Schaltkreise und Ausgänge im Vergleich zu den Schaltkreisen und Ausgängen bei der Verwendung eines üblichen, nur einen Ausgang aufweisenden, aus Exklusiv-OD ER-Gliedern bestehenden Baumes rasch mit der Anzahl der voneinander unabhängigen, zu überprüfenden Datenkanäle zu.
Es wäre daher wünschenswert, wenn man die Anzahl der Ausgänge (und Schaltkreise) möglichst klein halten könnte, bei gleichzeitiger Erhöhung der Anzahl der voneinander unabhängigen Datenkanäle.
Es wurde festgestellt, daß eine Schaltung für eine selbstprüfende Paritätsprüfung für zwei oder mehr voneinander unabhängige Gruppen von paritätscodierten Datenleitungen unter Verwenr^ig von nur zwei, einen einzigen Ausgang aufweisenden, aus Exclusiv-ODER-Gliedern aufgebauten Bäumen geschaffen werden kann, die mit nichtüberlappenden Gruppen von Eingangsdaten gespeist werden, wobei jede Leitung in einer dor beiden Gruppen und mindestens eine Leitung von jeder unabhängigen Datengruppe in jedem Baum enthalten ist. Dies ist insbesondere bei Verwendung von hochintegrierten Schaltungen von Bedeutung, bei denen mehrere Gruppen von Leitungen auf einem einzigen Halbleiterplättchen hergestellt werden können, das nur eins begrenzte Anzahl von Eingangs/Ausgangs-Anschlußstiften aufweist.
Wie bereits erläutert, hat man die Paritätscodierung schon seit langen Jahren zur Feststellung von Funktionsfehlern in Datenkanälen von Datenverarbeitungsanlagen benutzt. Das Verfahren besteht dabei darin, daß ein binäres Element, nämlich das Prüfbit, zu jeder binärcodierten Nachricht oder Wort hinzugefügt wird, so daß sein Wert derart eingestellt ist, daß die Parität der Einsen in der Nachricht unverändert bleibt, da.» heißt, daß die Anzahl der Einsen in allen Nachrichten ungerade oder die Anzahl der Einsen in allen Nachrichten gerade ist. Wird der Wert eines einzigen Bits in einer Nachricht geändert, so ändert sich dadurch selbstverständlich auch dessen Parität und ergibt auch eine Änderung der Code-Nachricht, die besonders wichtig in Situationen ist, bei denen die einzelnen Bits einer Nachricht unabhängig erzeugt oder aber durch voneinander unabhängige Kanäle übertragen werden (das heißt, daß solch ein Fehler nur den Status eines einzigen Bits in einer Nachricht beeinflußt). Codes mit ungeradzahliger Parität werden häufiger heni.;zi. als Codes mit geradzahliger Parität wegen der Tendenz, daß bei Fehlern, die für jedes Bit auftreten, das Ergebnis lauter Nullen sind, so daii sich eine geradzahlige Parität ergibt und die damit nur bei ungeradzahliger Parität als Fehler festgestellt werden könnten. Für die nachfolgende Beschreibung wird die Verwendung von Codes mit ungeradzahliger Parität unterstellt, obgleich die Prinzipien der hier zu beschreibenden Prüfschaltungen sich auch auf Codes mit geradzahliger Parität anwenden lassen.
Die selbstprüfenden Fehlerprüfschaltungen haben drei wesentliche Mprkmale:
Das Ausgangssignal der Prüfschaltung unterscheidet zwischen Code-Nachrichten-Eingangssignalen
und Fehler-Nachrichten-Eingangssignalen, das heißt, daß Code-Nachrichten-Eingangssignale eine Gruppe von Ausgangssignalen und Fehler-Nachrichten-Eingangssignale eine vollständig andere Gruppe von Prüfausgangssignalen liefern,
2.) Für jeden gegebenen Ausfall in der Prüfschaltung gibt es mindestens ein Code-Nachrichten-Eingangssignal, das auf diesen Fehler prüft, das heißt, daß dann, wenn ein solcher Fehler auftritt und das richtige Code-Signal zugeführt wird, die Prüfschaltung ein Ausgangssignal abgibt, das sich eindeutig von dem Ausgangssignal unterscheidet, das dann abgegeben wird, wenn eine Code-Nachricht an eine korrekt arbeitende Prüfschaltung angelegt wird.
3.) Jedes Eingangssignal eines Datenkanals beeinflußt den Wert jedes Ausgangssignals von der Prüfschaltung in der Weise, daß nicht mehr als zwei Ausgangssignale erforderlich sind, um die erste und die zweite Bedingung f"r ?wei oder mehr unabhängige Datenkanäle zu erfüllen. Die erste Bedingung stellt sicher, daß die Prüfschaltung zur Feststellung der Anwesenheit von Fehlernachrichten eingesetzt werden kann. Die zweite Bedingung stellt sicher, daß die Prüfschaltung während der normalen Verarbeitung von Code-Nachrichten vollkommen selbstprüfend ist. Die dritte Bedingung reduziert die Anzahl der Schaltkreise und der für die Prüfung der unabhängigen Datenkanäle erforderlichen Ausgänge. Dies ist insbesondere bei hoher Integrationsdichte bei integrierten Schaltkreisen wertvoll, da damit die Anforderungen an die Anzahl der Schaltkreise und der Anschlußstifte zum Aufbau voneinander unabhängiger Datenkanäle verringert werden, die auf dem gleichen Halbleiterplättchen gemeinsam aufgebaut sind. Damit entfallen aber besondere Prüfschaltungen zur Überprüfung des richtigen Arbeitens der Prüfschaltung selbst.
Diese drei Bedingungen erfordern, daß die Prüfschaltungen mehr als einen Ausgang haben, es ist jedoch nicht erforderlich, daß mehr als zwei Ausgänge vorgesehen sind, obgleich mehr als ein Datenkanal davon betroffen ist. Wenn nur ein Ausgang vorgesehen wäre, dann würde die erste Bedingung erfordern, daß am Ausgang ein Binärwert. beispielsweise 1 für Code-Nachrichten und der entgegengesetzte Wert 0 für Fehlernachrichten auftritt. Damit ließe sich aber die zweite Bedingung nicht befriedigen, da der Ausgang der Prüfschaltung dadurch ausgefallen sein könnte, daß er in der !-Position hängengeblieben ist, und das Anlegen von Code-Nachrichten könnte diesen Fehler niemals feststellen. Es sei darauf verwiesen, daß dieser Fehler auch die Fähigkeit beseitigt, alle zukünftigen Fehler feststellen zu können, somit ist also mehr als ein Ausgang zwingend erforderlich.
Für die Einfachheit der Darstellung soll jede Prüfschaltung, die hier im einzelnen beschrieben wird, nur zwei Ausgänge aufweisen. Diese beiden Ausgänge befriedigen die erste Bedingung durch Annehmen der Zustände »01« oder »10« für eingangsseitig zugeführte Code-Nachrichten und »00« oder »11« für eingangsseitig zugeführte Fehlernachrichten. Tritt in der Prüfschaltung ein Fehler auf, so wird die zweite Bedingung dadurch erfüllt daß mindestens eine Überprüfung einer Code-Nachricht für diesen Fehler entweder eine »00« oder »11« als Ausgangssignal liefert, wenn ein Fehler auftritt Die dritte Bedingung ergibt sich aus der Tatsache, daß nur zwei Ausgänge als Ausgänge der Prüfschaltung als Eingang für die Fehlerprüfeinrichtung erforderlich sind und der Wert jedes Ausgangssignals jedes unabhängigen Datenkanals beeinflußt wird, der Eingangssignale an die Prüfschaltung liefert.
Aufgabe der Erfindung ist es also, eine Fehlerprüfschaltung zu schaffen, die von sich aus selbstprüfend ist und die sich zum Überprüfen von zwei oder mehr voneinander unabhängigen Gruppen von paritätscodierten Daten eignet.
Die Lösung dieser Aufgabe wird in einer selbstprüfenden Fehlerprüfschaltung der eingangs genannten Art dadurch erreicht, daß die Eingänge jedes aus EXKLU-SIV-ODER-Gliedern bestehenden Baumes mit den Datenleitungen von aus den beiden Gruppen von Datenleitungen gebildeten Untergruppen verbunden sind, wobei aus jeder Gruppe der Datenleitungen eine gleich große Anzahl von einander nicht überlappender Untergruppen von Datenleitungen gebildet ist und jedem Baum am Eingang Untergruppen unterschiedlicher Gruppen von Datenleitungen zugeführt sind und an den jeweils einzigen Ausgangsleitungen der Bäume eine Fehlererkennungsschaltung angeschlossen ist.
Vorzugsweise ist die Anordnung dabei so getroffen, daß einer der Bäume mit einer der Untergruppen der einen Gruppe von Datenleitungen und mit zwei Untergruppen der anderen Gruppe von Datenleitungen verbun^?n ist, und daß der andere Baum mit den beiden anderen Gruppen der einen Gruppe von Datenleitungen und der verbleibenden Untergruppe der anderen Gruppe von Datenleitungen verbunden ist.
Weitere Ausgestaltungen der Erfindung sind den weiteren Unteransprüchen zu entnehmen.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben.
Dabei zeigt
F i g. 1 und 2 Blockschaltbilder bevorzugter Ausführungsformen für zwei und drei voneinander unabhängi-
•40 ge Datensätze, jeweils unter Verwendung von zwei Eingänge aufweisenden, aus Exklusiv-ODER-Gliedern aufgebauten Schaltkreisbäumen:
F i g. 3 ein Blockdiagramm eines Exklusiv-ODER-Gliedes mit drei Eingängen und zwei Ausgängen; und
Fig.4 ein Blockschaltbild einer weiteren Ausführungsform für zwei voneinander unabhängige Datenkanäle unter Verwendung des Exklusiv-ODER-Gliedes der F i g. 3.
Die bevorzugte Ausführungsform der selbstprüfenden Paritätsprüfschaltung 1 für zwei voneinander unabhängige Datenkanäle X und Y mit je ? Bit (8 Datenbits und ein Paritätsbit) ist in Fig. 1 gezeigt. Die Paritätsprüfung soll hier auf ungerade Parität erfolgen. Die Paritätsprüfschaltung 1 enthält zwei aus Exklusiv-ODER-Gliedern oder Antivalenzgliedern aufgebaute Bäume mit den Ausgängen A JO und All. Der erste Baum enthält die Exklusiv-ODER-Glieder 11 bis 18 und eine Inverterstufe 19. Der zweite Baum besteht aus den Exklusiv-ODER-Gliedern 21 bis 28. Die Eingänge X\ bis X3 des Datenkanals Λ'und die Eingänge V 4 bis YS und Yl bis Y9 des Datenkanals: Yweisen Zwischenausgänge P1, Q2 und Q 3 auf, die wiederum zum Ausgang A 10 führen. In gleicher Weise erzeugen die Eingangssignale an den Eingängen X4 bis X6, X7 bis X9 und Π bis Y3 Signale an den Zwischenausgängen P2, P3 und 01, die wiederum dann zum Schluß zu dem Ausgang All führen.
Die Ausgänge A 10 und AU liefern die Eingangssi-
gnale für einen selbstprüfenden Fehlerprüfer 30 für codierte Daten, vorzugsweise von der in der US-Patentschrift 35 59 167 beschriebenen Art. Die Prüfschaltung 30 bestimmt, ob jedes Eingangssignalpaar richtigerweise bei logisch »10« oder »01« liegt und zeigt eine Fehlerbedingung an, wenn die Eingangssignale 00 oder 11 sind.
Di," nachfolgende Tabelle 1 zeigt das Ansprechverhalten der Schaltung mit den aus Exklusiv-ODER-Gliedern bestehenden Unterbäumen 17, 18 für alle möglichen Eingangssignalmuster an den Eingängen X 1, X 2. X3 zur Erzeugung des Ausgangssignals PX. Entsprechende aus Exklusiv-ODER-Gliedern bestehende Unterbäume haben die Ausgangssignale P2, P3. Q 1, Ql und Ql und sprechen auf ihr eingangsseitig is zugeführtes Eingangssignalmuster in gleicher Weise an.
Tabelle 1
XX
Xl
Xi
PX
20
25
30
35
40
Die Tabelle 2 zeigt das Ansprechverhahen der Schaltung auf alle möglichen Eingangssignalmuster von PX bis P3 und QX bis Q3 zur Erzeugung der Ausgangssignale A 10 und AXX. Die Tabelle ist in den richtigen Code-Raum und den Fehlercode-Raum unterteilt. Man sieht, daß PX bis P3 und QX bis Q3 immer eine ungeradzahlige Anzahl von logischen Zuständen aufweisen sollten, wenn sie fehlerfreie Ausgangssignalzustände 01 oder 10 bei A 10 und A XX erzeugen sollen. Ein Fehlercode erzeugt Ausgangssignale 00 oder 11. Ein X in der Tabelle ist ein ambivalenter Wert, das heiBt, der Wert kann entweder logisch 0 oder logisch 1 sein.
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 0
0 0 1 1
0 1 0 1
1 0 0 1
1 1 1 1
P\ Pl /»3 öl Ql C3 AXO AU
Code-
Bereich		 0 0 1 1 1 1 1 0
0 1 0 0 0 1 0 1
0 1 0 0 1 0 0 1
0 1 0 1 0 0 1 0
0 1 0 1 1 1 1 0
1 0 0 0 0 1 1 0
1 0 0 0 1 0 1 0
1 0 0 1 0 0 0 1
1 0 0 1 1 1 0 1
1 1 1 0 0 1 1 0
1 1 1 0 1 0 1 0
1 1 1 1 0 0 0 1
1 1 1 1 1 1 0 1
Fehler-
Code		 0
0		 0
0		 0
0		 0
1		 X
X		 X
X		 0
1		 0
1
0 1 1 0 X X 0 0
0 1 1 1 X X 1 1
1 0 1 0 X X 1 1
1 0 1 1 X X 0 0
1 1 0 0 X X 1 1
1 1 0 1 X X 0 0
Tabelle 2
60
Pl Pl η Ql Ql Qi A19 AU Die Tabelle 3 zeigt das Ansprechverhalten der Fehlerprüfschaltung 1 auf alle möglichen Eingangssignalmuster. Diese Tabelle ist ebenfalls unterteilt in den richtigen Code-Bereich und den Fehlercodebereich. Beispielsweise kann das Ansprechverhahen oder das Signal 00100101 für P1, P2, P3, Q1, QZ QX A 10, A X X für die erste Gruppe durch 46 Eingangssignalkombinationen erzeugt werden. Die erste Eingangssignalkombination XX bis X9, YX bis Y9 ist
0 0 1 0 0 1 0 1 000,000,001,000,000,001; usw.
Code- die zweite
Bereich 0 0 1 0 1 0 0 I 65 000,011,001,000,000,001;
die dritte
0 0 1 1 0 0 1 0 000,101,001,000,000,001
Tabelle 3
000 000 001 000 000 001
on on 010 on Oil 010
101 101 100 101 101 100
110 110 111 110 110 111
Codebereich (16 x 46) 7-» Y P Q A 11
X 1-3 4- 1-3 1-3 10
1-3 4-6
-ί Ί-9
001 001
000 000 001 000 001 000
on on 010 on 010 on
101 101 100 101 100 101
110 110 111 110 111 110
001
010
000 000 001 001 000 000
on on 010 010 on on
101 101 100 100 101 101
110 110 111 111 110 no
001
100
000 000 001 001 001 001
on on 010 010 010 010
101 101 100 100 100 100
110 110 111 111 111 111
001
111
000 001 000 000] 000 001]
Oil 010 on on on 010
101 100 101 101 101 100
110 111 no 110 110 111
010 001
000 001 000 000 001 000
on 010 on on 010 on
101 100 101 101 100 101
110 111 110 110 111 110
010 010
000 001 000 001 000 000
on 010 on 010 on on
101 100 101 ίου 101
110 111 no 111 no
101 [
no
010
100
Tabelle 3 (Fortsetzung)
Codebereich (16 x 46) X 1-3 4-6
7-9
Y 1-3
4-*
1-3 1-3
10
000 001 000 001 001 001
011 010 010 010 010
101 100 on I 100 100 100
110 111 101 111 Ul 111
110
010
111
001 000 000 000 > 000 001
mn
VlU 		01! mi
-■-		 on 010
100 101 |,0, 101 nu I
""I		 100
111 110 110 101 111
L ι ίο .110
100 001
001 000 000 000 001 000
010 Oil on 011 010 on
100 101 101 101 100 101
in 110 110 no 111 110
100 010
001 000 000 001 000 000
010 on Oil 010 on on
100 101 101 100 101 101
111 110 110 111 no no.
100
100
001 0OO 000 001 001 001
010 on on 010 010 010
100 101 ICl 100 100 100
111 no no Ul 111 111
100
in
001 001 001 000 000 001
ClO 010 ίΟΙΟ
) 		lon on 0101
100 100 101 100
111. 111 no 111
100 101
111 110
111
001
001 001 001 000 0011
j 		1 010 GOO
010 010 on 100 on
0101 100 100 101 111 101
100 111 111 110 110
111
111
010
13
Tabelle 3 (Fortsetzung)
001 001 001 001 000 000
010 010 010 010 Oil on
100 100 100 100 101 101
111 111 111 111 110 110
111
Codebereich (16 X46) 7-9 Y 4-6 7-9 P Q A 11
X 1-3 1-3 1-3 1»
1-3 4-6
100
001 001 001 001 001 001
010 010 010 010 010 010
100 100 100 100 100 100
111 111 111 111 111 111
111
111
0
Fehlercode (32 X 46) 7-9 Y P Q A 11
X 1-3 4- 1-3 1-3 10
1-3 4-6
-6 7-9
000
on
101 110
000
on
101 110
000
on
101 UO
000
on
101 110
000 Oil 101 110
000 001
000 000 000 000 001 000
Oil on Oil on 010 on
101 101 101 101 100 101
110 110 110 110 111 110
000 010
000 000 000 001 000 000
on on Oil 010 on on
101 101 101 100 101 101
110 no no 111 no no
000
100
1
000 000 000 001 001 001
on on on 010 010 010
101 101 101 100 100 100
no no no in in 111
000
111
1
24 41351
Tabelle 3 (Fortsetzung) 		001 001 000 000 I 7-9 16
Fehlercode (32X4*)
X Y
1-3 4-« 7-9 1-3 4-6 		010 010 011 on 001 PQA
1-3 1-3 10 11
100 100 101 101 1 010 Oil 001 O O
111 111 110 110 101
001 001 000 001 111
010 010 011 010 000
100 100 1101 101 010 Oil 010 O O
111 LlIl 1110 110 101
001 001 000 110
010 010 010 000
100 100 101 010 Oil 100 1 1
Ul 111 110 101
001 001 001 110
010 010 010 001
100 100 100 010 OH 111 1 1
111 111 111 100
000 001 000 Ul
011 010 OU 001
101 100 101 010 101 001 1 1
110 111 110 100
000 001 001 111
011 010 010 000
101 100 100 on 101 010 1 1
110 111 111 101
000 001 000 110
011 010 OU 000
101 100 101 on 101 100 O O
110 111 110 101
001 110
010
000 100
011 111
101 001
110 010
100
Ul
000
Oil
0001 101
011 [ UO
101 000
HO on
000 101
011 110
101 001
110 010
000 100
011 111
101
110
001
010
100
111
001
010
100
111
001
010
100
111
Tabelle 3 (Fortsetzung)
001 000 001 001 001 001
010 Oil 010 010 010 010
100 101 100 100 100 100
111 110 111 111 111 111
101
Fetalercode (32 X 4s) 7-9 Y 4-« 7-9 P Q A 11
X 1-3 1-3 1-3 10
1-3 4-6
111
001 001 000 000 000 001
010 010 on Oil on 010
100 100 101 101 101 100
111 111 110 110 no 111
110
001
001 001 000 000 001 000
010 010 on on 010 on
100 100 101 101 100 101
111 111 110 HO 111 110
110
010
001 001 000 001 000 000
010 010 on 010 010 Oil
100 100 101 100 100 101
111 111 HO 111 111 HO
110
100
001 001 000 001 001 001
010 010 Oil 010 010 010
100 100 101 100 100 100
111 111 110 111 111 111
110
111
Wiederholt man die Fehlercodes durch Vertauschen von (X, P) mit (Y, Q), dann erhält man die restlichen 16 Χ ^-Kombinationen von Fehlercodes.
Selbstverständlich kann eine gleichartige Anordnung für Datenkanäle mit geradzahliger Parität unter Verwendung der erfindungsgemäßen Lehre zu technischem Handeln aufgebaut werden.
Obgleich die Eingangssignale und die Eingänge Xi bis X9 und Yi bis Y9 in der bevorzugten Ausführungsform jeweils in drei gleichgroße Gruppen unterteilt sind, so ist doch klar, daß jede beliebige Gruppierung gewählt werden kann, solange mindestens ein Eingangssignal von jedem Datenkanal X und Y jedem der aus Exklusiv-ODER-Gliedern bestehenden Bäume zugeführt wird, so daß jeder Datenkanal X und Ybeide Ausgänge A 10 und AW beeinflußt Die Anzahl der erforderlichen Schaltkreise und die gesamtzulässige oder annehmbare Verzögerung wird dabei für die Auswahl bestimmend sein.
Jeder aus Exklusiv-QDER-Güedern bestehende Baum wird während des Normalbetriebs voll ausgenützt und wird dadurch durch die verschiedenen Code-Nachrichten-Kombinationen vollständig geprüft.
F i g. 2 zeigt eine bevorzugte Ausführungsform einer selbstprüfenden Paritätsprüfschaltung 40 für drei voneinander unabhängige Datenkanäle X, Y, Z, die jeweils aus vier Datenbits und einem Paritätsbit
bestehen. Die Eingangssignale an den Eingängen Xi, YA, YS, Z 2 und Z3 werden einem aus Exklusiv-OD ER-Gliedern bestehenden Baum mit den Exklusiv-ODER-Gliedern 41 bis 44 zugeführt, die am Ausgang A 10 ein Ausgangssignal liefern. Die Eingangssignale an den Eingängen X2 bis XS, Y\ bis Y3, Zi, Z 4 und ZS werden dem anderen aus Exklusiv-ODER-Gliedern bestehenden Baum mit den Exklusiv-ODER-Gliedern 45 bis 53 zugeführt und liefern ein Ausgangssignal am Ausgang Λ 11. Zwischenausgangssignal Pi wird durch das Eingangssignal am Eingang Xi erzeugt; P 2 durch X 2, X3 über ΛΌ48, P3 durch X4, XS über ΛΓΟ51; Q1 durch Yi; 02 durch YX YS über XO53; Q3 durch YA, YS über XO43, R1 durch Zl; R2 durch Z2, Z3 über ΛΌ44; und A3 durch Z4. ZS über XO49. Dabei wird Paritätsprüfung auf ungerade Parität angenommen.
Die Tabelle 4 zeigt das Ansprechverhalten der Schaltung für die Paritätsprüfung 40 in Fig.2 auf alle möglichen richtigen Code-Muster von P1 bis P3, Q1 bis <?3 und Ri bis A3 zur Erzeugung richtiger
ίο Code-Ausgangssignale 01 und 10 an den Ausgängen A 10 und A 11.
Tabelle 4 Pl Pl P3 Öl Ql 03 Al Rl A3 Λ10 I All
0
0		 0
0		 1
1		 0
0		 0
0		 1
1		 0
0		 0
1		 1
0		 1
0		 0
1
Code-
Bereich		 0 0 1 0 0 1 1 0 0 1 0
0 0 1 0 0 1 1 1 1 0 1
0 0 1 0 1 0 0 0 1 0 1
0 0 1 0 1 0 0 1 0 1 0
0 0 1 0 1 0 1 0 0 0 1
0 0 1 0 1 0 1 1 1 1 0
0 0 1 1 0 0 0 0 1 0 1
0 0 1 1 0 0 0 1 0 1 0
0 0 1 1 0 0 1 0 0 0 1
0 0 1 1 0 0 1 1 1 1 0
0 ■0 1 1 1 1 0 0 1 1 0
0 0 1 1 1 1 0 1 0 0 1
0 0 1 1 1 1 1 0 0 1 0
0 0 1 1 1 1 1 1 1 0 1
0 1 0 0 0 1 0 0 1 1 0
0 1 0 0 0 1 0 i 0 0 1
0 1 0 0 0 1 1 0 0 1 0
0 1 0 0 0 1 1 1 1 0 1
0 1 0 0 1 0 0 0 1 0 1
0 1 0 0 1 0 0 1 0 1 0
0 1 0 0 1 0 1 0 0 0 1
0 1 0 0 1 0 1 1 1 1 0
21
Fortsetzung 		Pl Pl Pi 24 41 351 Al Rl 22 Λ 10 ,4 11
Code- 0
Bereich
0 		1
1 		0
0 		Ql Ql Q3 0
0 		0
1 		A3 0
1 		1
0
0 1 0 1
1 		0
0 		0
0 		1 0 1
0 		0 1
0 1 0 1 0 0 1 1 0 1 0
0 1 0 1 0 0 0 0 1 1 0
0 1 0 1 1 1 0 1 1 0 1
0 1 0 1 1 1 1 0 0 1 0
0 1 0 1 1 1 1 1 0 0 1
1 0 0 1 1 1 0 0 1 0 1
1 0 0 0 0 1 0 1 1 1 0
1 0 0 0 0 1 1 0 0 0 1
1 0 0 0 0 1 1 1 Ό 1 0
1 0 0 0 0 1 0 0 1 1 0
1 0 0 0 1 0 0 1 1 0 1
1 0 0 0 1 0 1 0 0 1 0
1 0 0 0 1 0 1 1 0 0 1
1 0 0 0 1 0 0 0 1 1 0
1 0 0 1 0 0 0 1 1 0 1
1 0 0 1 0 0 1 0 0 1 0
1 0 0 1 0 0 1 1 0 0 1
1 0 0 1 0 0 0 0 1 0 1
1 0 0 1 1 1 0 1 1 1 0
1 0 0 1 1 1 1 0 0 0 1
1 0 0 1 1 1 1 1 0 1 0
1
1 		1
1 		1
1 		1 1 1 0
0 		0
1 		1 0
1 		ι ί
Ϊ
ο 1
1 1 1 0
0 		0
0 		1
1 		1 0 1
0 		0 1
1 1 1 0 0 1 1 1 0 1 0
1 1 1 0 0 1 0 0 1 1 0
1 1 1 0 1 0 0 1 1 0 1
1 1 1 0 1 0 1 0 0 1 0
1 1 1 0 i 0 1 1 0 0 1
0 1 0 1
Fortsetzung 23 Pl Pl P3 24 4 1 351 03 Al Rl 24 A 10 All
1
1		 1
1		 1
1		 Qi Qt 0
0		 0
0		 0
1		 A3 1
0		 0
1
Code-
Bereich		 1 1 1 1
1		 0
0		 0 1 0 1
0		 1 0
1 1 1 1 0 0 1 1 0 0 1
1 1 1 1 0 1 0 0 1 0 1
1 1 1 1 1 1 0 1 1 1 0
1 1 1 1 1 1 1 0 0 0 1
I 1 1 1 1 1 1 1 0 1 0
1 1 1
Fehler-Code Pl ,Pl, 02,03 XOR /Π, Λ2,
PiXOR Cl, A3 =
000
011
101
110
Selbstverständlich können auch andere Gruppierungen von Xl bis X5, YX bis V5undZl bis Z 5 für den Aufbau der zwei aus Exklusiv-ODER-Gliedern aufgebauten Bäume mit den Ausgängen A 10 und A 11 gewählt werden. Dabei ist es erforderlich, daß mindestens ein Eingang von jedem Datenkanal X. Yund Z mit jedem XO Baum gekoppelt ist, so daß beide Ausgänge A 10 und A 11 beeinflußt werden.
Fi g. 3 zeigt eine Schaltung für ein Drei-Weg-Exklusiv-ODER-Glied 59 für über zwei Leitungen ankommende Daten mit drei UND-lnverter-Gliedern60bis63, deren Ausgangssignale einer ODER-Verknüpfung unterzogen und anschließend einer Inverterslufe 64 zugejeitet werden. Komplementäre Ausgangssignale P und Pjwerden durch komplementäre Eingangssignale A, A. B, B und C, C erzeugt. Eine ungeradzahlige Anzahl von logischen Eins-Werten (A. B, C) erzeugt eine wahre logische 1 als Ausgangssignal (ζ. B. P= 1). Obgleich die Schaltung 59 tatsächlich sechs Eingänge aufweist, wird sie doch oft als Drei-Weg-Exklusiv-ODER-Schaltung bezeichnet, da die wahren und komplementären Werte der drei Variablen die Eingangssignale bilden. Der Ausdruck »Drei-Weg- Exklusiv-ODER-Glied«, der in den Ansprüchen verwendet wird, bezieht sich auf diese Schaltung 59 und deren Äquivalente.
Fig.4 zeigt eine bevorzugte Ausführungsform einer Prüfschaltung für die Datenkanäle Xund Kder Fig. 1, wobei über zwei Leitungen (wahr und komplementär für jedes Bit) ankommende Daten benutzt werden. Jeder der logischen Schaltkreise 59a bis 59Λ ist genauso aufgebaut wie der logische Schaltkreis 59 in F i g. 3. Der Ausgang A 10 ist der komplementäre Ausgang der Schaltung 59# während der Ausgang A 11 der wahre Ausgang der Schaltung 59Λ ist.
Die Schaltkreise 59a, 596 und 59/ liefern Zwischenausgangssignale an den Ausgängen Pl, Pl, P2, P2 und P6, Ρβ, die die Eingänge des Schaltkreises 59g bilden. Die Schaltkreise 59c, 59c/und 59e liefern Zwischenausgangssignale an den Ausgängen P3, P3, P4, P4, P5, PT, die wiederum die Eingangssignale für den Schaltkreis 59 Λ darstellen. Ein richtiger Code und fehlerfreies Arbeiten der Schaltung hat logische Signale von 0) oder 10 an den Ausgängen A 10 und A 11 zur Folge. Ein fehlerhafter Code oder eine fehlerhafte Schaltung bewirkt, daß an den Ausgängen A 10 und A i 1 die Signale 00 oder 11 auftreten.
Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Selbstprüfende Fehlerprüfschaltung für die Oberprüfung von zwei oder mehr voneinander unabhängigen, paritätscodierten binären Datenmustern, die jeweils auf einer Anzahl von einander nicht überlappender Gruppen von Datenleitungen auftreten, mit aus logischen EXKLUSIV-ODER-Gliedern aufgebautenBäumen,dadurch gekennzeichnet, daß
DE2441351A 1973-09-24 1974-08-29 Selbstprüfende Fehlerprüfschaltung Expired DE2441351C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00400451A US3825894A (en) 1973-09-24 1973-09-24 Self-checking parity checker for two or more independent parity coded data paths

Publications (2)

Publication Number Publication Date
DE2441351A1 DE2441351A1 (de) 1975-03-27
DE2441351C2 true DE2441351C2 (de) 1982-11-25

Family

ID=23583670

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2441351A Expired DE2441351C2 (de) 1973-09-24 1974-08-29 Selbstprüfende Fehlerprüfschaltung

Country Status (6)

Country Link
US (1) US3825894A (de)
JP (1) JPS531176B2 (de)
DE (1) DE2441351C2 (de)
FR (1) FR2257952B1 (de)
GB (1) GB1437066A (de)
IT (1) IT1022100B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3886520A (en) * 1974-04-03 1975-05-27 Sperry Rand Corp Checking circuit for a 1-out-of-n decoder
US3891969A (en) * 1974-09-03 1975-06-24 Sperry Rand Corp Syndrome logic checker for an error correcting code decoder
US4091449A (en) * 1976-01-27 1978-05-23 Hobart Corporation Computing scale system
NL8400358A (nl) * 1984-02-06 1985-09-02 Philips Nv Inrichting voor de pariteitsbewaking van pariteitsbits bevattende bitgroepen.
US4698814A (en) * 1984-02-06 1987-10-06 U.S. Philips Corporation Arrangement for checking the parity of parity-bits containing bit groups
US4638482A (en) * 1984-12-24 1987-01-20 International Business Machines Corporation Random logic error detecting system for differential logic networks
GB2179179B (en) * 1985-08-12 1989-10-18 British Gas Corp Improvements in or relating to burner control systems
JPH01201736A (ja) * 1988-02-08 1989-08-14 Mitsubishi Electric Corp マイクロコンピュータ
US4873685A (en) * 1988-05-04 1989-10-10 Rockwell International Corporation Self-checking voting logic for fault tolerant computing applications
US5179561A (en) * 1988-08-16 1993-01-12 Ntt Data Communications Systems Corporation Totally self-checking checker
US7103832B2 (en) * 2003-12-04 2006-09-05 International Business Machines Corporation Scalable cyclic redundancy check circuit
US9646105B2 (en) * 2012-11-08 2017-05-09 Texas Instruments Incorporated Reduced complexity hashing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634662A (en) * 1968-07-12 1972-01-11 Houdaille Industries Inc Numerical control system and method
US3602886A (en) * 1968-07-25 1971-08-31 Ibm Self-checking error checker for parity coded data

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT

Also Published As

Publication number Publication date
GB1437066A (en) 1976-05-26
FR2257952B1 (de) 1976-10-22
DE2441351A1 (de) 1975-03-27
JPS531176B2 (de) 1978-01-17
JPS5119950A (de) 1976-02-17
IT1022100B (it) 1978-03-20
US3825894A (en) 1974-07-23
FR2257952A1 (de) 1975-08-08

Similar Documents

Publication Publication Date Title
DE2132565C3 (de) Umsetzer
DE2441351C2 (de) Selbstprüfende Fehlerprüfschaltung
EP0325318B1 (de) Vermittlungsanlage
DE2029874B2 (de) Überwachungsschaltung
DE1937249C3 (de) Selbstprüf ende Fehlererkennungsschaltung
DE2131787A1 (de) Schaltungsanordnung zur fehlerfeststellung bei datenverarbeitungssystemen
DE1257457B (de) Vorrichtung zum Erkennen von sich in Mehrfachausgaengen aeusserden Fehlern in einer ausgewaehlten Zeile oder Spalte einer ebenen bzw. kubischen Kreuzpunktanordnung
DE2235802C2 (de) Verfahren und Einrichtung zur Prüfung nichtlinearer Schaltkreise
DE2825842B2 (de) Verfahren zur Überwachung der Richtigkeit der von numerischen Schrittgebern gelieferten Informationen sowie Schrittgeber zur Durchführung des Verfahrens
DE3329023A1 (de) Einrichtung zum pruefen logischer schaltwerke
DE1937259C3 (de) Selbstprüf ende Fehlererkennungsschaltung
DE3618087A1 (de) Fehlertoleranter empfaenger
EP0031025A2 (de) Fehlererkennungs- und -korrektureinrichtung für eine logische Anordnung
DE3238692A1 (de) Datenuebertragungssystem
DE2502794A1 (de) Elektronische ziffernanzeige
DE2023117B2 (de) Ausfallsicheres Steuersystem zur UEbertragung von digitalen Informationen
DE3843564A1 (de) Verfahren zur ueberpruefung von verbindungs- und/oder schalteinrichtungen und/oder -leitungen
DE69120054T2 (de) Ausgabeverwaltungskreis für speicherprogrammierbare steuerung
DE2606669C2 (de) Verfahren zum Testen digitaler Systeme und Vorrichtung zur Durchführung des Verfahrens
DE1287636C2 (de) Dynamisches rueckgekoppeltes schieberegister
DE2333046A1 (de) Fehlerpruefschaltung
DE1512235C3 (de) Logisches Verknüpfungsglied, bestehend aus einer Streifenleitung
DE961560C (de) Schutzschaltung zur Sicherstellung des Arbeitens von Geraeten, die mit Elektronenroehren arbeiten
DE1499256C (de) Anordnung zur Kontrolle der Zeichen verarbeitung , insbesondere fur Fernmelde Vermittlungsanlagen
DE102023124285A1 (de) Sensor zum Erfassen einer physikalischen Größe mit einem Ausgang zur Verbindung mit einem Steuergerät über eine Leitung und Anordnung mit diesem Sensor

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee