[go: up one dir, main page]

JPH01201736A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH01201736A
JPH01201736A JP63026903A JP2690388A JPH01201736A JP H01201736 A JPH01201736 A JP H01201736A JP 63026903 A JP63026903 A JP 63026903A JP 2690388 A JP2690388 A JP 2690388A JP H01201736 A JPH01201736 A JP H01201736A
Authority
JP
Japan
Prior art keywords
code
data
generated
correction
ecc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63026903A
Other languages
English (en)
Inventor
Shigeru Furuta
茂 古田
Toshiyuki Matsubara
利之 松原
Sozo Fujioka
藤岡　宗三
Kenichi Takahira
高比良　賢一
Atsuo Yamaguchi
敦男 山口
Takeshi Inoue
健 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63026903A priority Critical patent/JPH01201736A/ja
Priority to FR898901481A priority patent/FR2627004B1/fr
Priority to DE3903496A priority patent/DE3903496A1/de
Priority to US07/306,565 priority patent/US5056089A/en
Publication of JPH01201736A publication Critical patent/JPH01201736A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は誤り検出訂正機能を有するＥ２ＰＲＯＭ等の
不揮発性半導体記憶装置を内蔵したマイクロコンピュー
タに関するものである。
〔従来の技術〕
第３図は従来の誤り検出・訂正回路付きＥ２ＰＲＯＭを
内蔵したマイクロコンピュータの一部を示すブロック構
成図である。同図に示すように、コラムラッチＣＬを有
するＥ２ＰＲＯＭメモリセルアレイＭＡとデータバスＤ
Ｂ間にエラー検出・訂正（ＦＣＣ）コード生成回路１．
誤り訂正回路２及びマルチプレクサ３が設けられている
。
ＦＣＣコード生成回路１は書込み時に書込みデータＷＤ
より生成ＥＣＣコードＥＤ１を生成し、コラムラッチＣ
Ｌに出力し、読出し時にメモリセルアレイＭＡより取出
した読゛出しデータＲＤより再生成ＥＣＣコードＥＤ２
を生成し誤り訂正回路２に出力している。
誤り訂正回路２はメモリセルアレイＭＡより読出しデー
タＲＤと読出しＥＣＣコードＥＤ３及び前述した再生成
ＥＣＣコードＥＤ２を入力し、読出しデータＲＤの誤り
を検出、訂正した訂正データＣＤと共に、ビット訂正コ
ードＢＤをマルチプレクサ３に出力している。このマル
チプレクサ３よりデータバスＤＢに訂正データＣＤある
いはピット訂正コードＢＤを選択的に出力する。
このような構成において、書込み時に図示しないＣＰＵ
より書込みデータＷＤがデータバスＤＢを介してコラム
ラッチＣＬに与えられると共に、ＥＣＣコード生成回路
１に与えられる。ＥＣＣコード生成回路１は書込みデー
タＷＤに基づき生成ＥＣＣコードＥＤ１を生成し、コラ
ムラッチＣＬに出力する。従って、コラムラッチＣＬに
は書込みデータＷ　Ｄと生成ＥＣＣコードＥＤ１が与え
られることになる。そして、コラムラッチＣＬで保持さ
れた所定数のデータ（ＷＤ、ＥＤｌ）がメモリセルアレ
イＭＡに一括して書込まれる。
一方、読出し時はメモリセルアレイＭＡより読出しデー
タＲＤ及び読出しＥＣＣコードＥＤ３が取り出され、誤
り訂正回路２に出力される。また、読出しデータＲＤは
ＥＣＣコード生成回路１にも出力され、ＥＣＣコード生
成回路１はこの読出しデータＲＤに基づき再生成ＥＣＣ
コードＥＤ２を生成し、誤り訂正回路２に出力する。従
って、誤り訂正回路２に、読出しデータＲＤ、読出しＥ
ＣＣコードＥＤ３及び再生成ＥＣＣコードＥＤ２を出力
することになる。
これらのデータＲＤ、ＥＤ　　、ＥＤ３を入力しま た誤り訂正回路２は、読出しＥＣＣコードＥＤ３と再生
成ＥＣＣコードＥＤ２の排他的論理和によりビット訂正
コードＢＤを生成する。そして、このビット訂正コード
ＢＤを解析することで、読出しデータＲＤに読出し不良
ビットがあれば、読出しデータＲＤより不良ビットを検
出し訂正したデータを訂正データＣＤとして、読出し不
良ビットがなければ読出しデータＲＤをそのまま訂正デ
ータＣＤとしてマルチプレクサ３に出力する。この時、
ビット訂正コードＢＤもマルチプレクサ３に出力される
。そして、ＣＰｔＪはマルチプレクサ３を介して選択的
に訂正データＣＤをデータバスＤＢに取込むことで読出
しが行える。このようにして、Ｅ２ＰＲＯＭのメモリセ
ルアレイＭＡ内のメモリセル不良による誤りを訂正して
読出すことができる。
〔発明が解決しようとする課題〕
従来の誤り検出・訂正回路付Ｅ２ＦＲＯＭを内蔵したマ
イクロコンピュータは以上のように構成されており、Ｅ
ＣＣコード生成回路１の生成ＥＣＣコードＥＤ１が必ず
Ｅ　　ＰＲＯＭメモリセルアレイＭＡに取込まれる。こ
のため、ＥＣＣコード生成回路１単独の検査を行うこと
ができず、Ｅ２ＰＲＯＭ全体（ＥＣＣコード生成回路１
．誤り訂正回路２及びＥ２ＰＲＯＭメモリセルアレイＭ
Ａ＞の検査を、書込みデータＷＤと訂正データＣＤを検
証することにより行うことで、類推するしかなかった。
しかも、この方法では、非常に多くのテストパターンと
しての書込みデータを必要とし、検査時間に艮時間要す
るため、検査効率が悪いという問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、ＦＣＣコード生成回路の単独検査が行え、不
揮発性半導体記憶装置の検査効率を向上させたエラー検
出訂正機能を有するマイクロコンピュータを得ることを
目的とする。
〔課題を解決するための手段〕
この発明にかかるマイクロコンピュータは、エラー検出
・訂正コード生成回路及び記憶データの誤り・検出訂正
回路を備えた不揮発性半導体記憶装置を内蔵し、前記エ
ラー検出・訂正コード生成回路より生成されたエラー検
出・訂正コードを直接データバス上に読出すことのでき
るエラー検出・訂正コード読出し手段を備えて構成され
ている。
〔作用〕
この発明におけるエラー検出・訂正コード読出し手段は
、エラー検出・訂正コード生成回路より生成されたエラ
ー検出・訂正コードを直接読出すことができるため、不
揮発性半導体記憶装置を全く用いることなく、エラー検
出・訂正コード生成回路の検査が行える。
〔実施例〕 第１図はこの発明の一実施例であるエラー検出訂正機能
を有するＥ２ＰＲＯＭを内蔵したマイクロコンピュータ
の一部を示すブロック構成図である。同図に示すように
ＦＣＣコードレジスタ４がＥＣＣコード生成回路１．デ
ータバスＤＢ間に新たに設けられた。ＦＣＣコードレジ
スタ４はＥＣＣコード生成回路１より生成された生成Ｅ
ＣＣコードＥＤ１を格納し、ＣＰＵの指令により格納し
た生成ＥＣＣコードＥＤ１をデータバスＤＢ上に生成す
る。他の構成は第３図で示した従来例と同じであるので
説明は省略する。
このような構成において、Ｅ（、Ｃコード生成回路１の
単独検査は以下のように行われる。所定のパターンで図
示しないＣＰＵより書込みデータＷＤをデータバスＤＢ
上に与え書込みを行う。この時、書込みデータＷＤはコ
ラムラッチＣＬと共に、ＥＣＣコード生成回路１に与え
られ、そして、ＥＣＣコード生成回路１より占込みデー
タＷＤに基づき生成ＥＣＣコードＥＤ１がコラムラッチ
ＣＬ及びＥＣＣレジスタ４に出力される。従って、１回
の書込みサイクル中ＦＣＣレジスタ４は生成ＦＣＣコー
ドＥＤ１を保持することになる。
この状態で、ＣＰＵよりＦＣＣフードレジスタ４にアク
セスすることで、ＦＣＣコ〜ド生成回路１より当該書込
みデータＷＤに基づき生成された生成ＥＣＣコードＥＤ
１が、データバスＤＢを介して取込める。そして、取込
んだ生成ＥＣＣコードＥＤ１と、予め算出された当該書
込みデータＷＤに基づき生成されるべき期待ＥＣＣコー
ドＥＤの比較を行い、その一致・不一致を判定すること
で、ＥＣＣコード生成回路１が正確な動作を行っている
か否かの検査が行われる。
このように、ＥＣＣコード生成回路１の出力である生成
ＥＣＣコードＥＤ１が直接データバスＤＢ上に取込める
ことでＥＣＣコード生成回路１の単独検査が行うことが
できる。その結果、従来より行われていたＥ２ＰＲｏＭ
全体の検査からＦＣＣコード訂正回路１を検査対象から
除外することでテストパターン数も減らすことができ、
検査時間の短縮化により検査効率の向上も図れる。この
ようなマイクロコンピュータは、高い信頼性が要求され
るＩＣカード等に内蔵される場合、特に有効である。
また、ベージモード書込み機能を有するＥ２ＰＲＯＭで
は、ＦＣＣコードレジスタ４として、例えばシフトレジ
スタを用いることで、１ページの単位の書込みデータＷ
Ｄに基づきＥＣＣコード生成回路１により生成された生
成ＦＣＣコードを格納する。そして、コラムラッチＣ［
への書込みデータ設定後、順次ＦＣＣコードレジスタ４
内のベージ単位のＥＣＣコードＥＤ１をデータバスＤＢ
上に取込み、期待ＥＣＣコードＥＤと比較することで１
回の書込みサイクルでページ単位の書込みデータＷＤに
対するＥＣＣコード生成回路１の単独検査が行える。
また、第１図の破線で示す如くＥ２ＰＲＯＭメモリセル
アレイＭＡからの読出しＥＣＣコードＥＤ３をマルチプ
レクサ３を介して読出せる構成にすることで、生成Ｅ　
ＣＣ−コードＥＤ、と読出しＥＣＣコードＥＤ３を共に
データバスＤＢ上に取り出すことができる。その結果、
生成ＥＣＣコードＥＤ１と読出しＥＣＣコードＥＤ３の
比較により、生成ＥＣＣコードＥＤ１が書込まれるメモ
リセルアレイＭＡ内のメモリセルのピット不良を直接検
証することが可能になる。
なお、この実施例ではＥＣＣコード生成回路１゜データ
バスＤＢ間にＦＣＣコードレジスタ４を設けたことによ
り、生成ＥＣＣコードＥＤ１の直接読出しを実現したが
、第２図に示すように、データバスＤＢ、ＦＣＣコード
生成回路２間にデークラッチ５を設け、生成ＥＣＣコー
ドＥＤ１がマルチプレクサ３を介する構成にすることに
より、生成ＥＣＣコードＥＤ１の直接読出しが実現でき
る。
この構成では、書込みデータＷＤ、が１回の書込みライ
クル中データラッチ５より出力されつづけるため、ＥＣ
Ｃコード生成回路１からも生成ＥＣＣコードＥＤ１がマ
ルチプレクサ３に出力され続ける。従ってマルチプレク
サ３より選択的に生成ＥＣＣコードＥＤ１をデータバス
ＤＢ上に出力させることで生成ＥＣＣコードＥＤ１を直
接読出すことができる。
〔発明の効果〕
以上説明したように、この発明によれば、エラー検出・
訂正コード読出し手段により′、エラー検出・訂正回路
よりエラー検出・訂正コードを直接読出すことができる
ため、エラー検出・訂正コード生成回路の単独検査が行
え、不揮発性半導体記憶装置の検査効率を向上させるこ
とができる効果がある。
【図面の簡単な説明】
第１図はこの発明の一実施例であるエラー検査訂正機能
を有する１２１８０Ｍを内蔵したマイクロコンピュータ
の一部を示すブロック構成図、第２図はこの発明の他の
実施例であるエラー検査訂正機能を有する１２１８０Ｍ
を内蔵したマイクロコンピュータの一部を示すブロック
構成図、第３図は従来のエラー検査訂正機能を有する１
２１８０Ｍを内蔵したマイクロコンピュータの一部を示
すブロック構成図である。 図において、１はＦＣＣコード生成回路、４はＦＣＣコ
ードレジスタ、５はデータラッチ、ＥＤ、は生成ＥＣＣ
コード、ＭＡはＥ　　ＰＲＯＭメモリセルアレイ、ＤＢ
はデータバスである。 なお、各図中同一符号は同一または相当部分を示す。 第１図 ＥＤ、−−−一生服ＥＣＣコード。 第２図 第３図

Claims (1)

    【特許請求の範囲】
  1. （１）エラー検出・訂正コード生成回路及び記憶データ
    の誤り・検出訂正回路を備えた不揮発性半導体記憶装置
    を内蔵したマイクロコンピュータにおいて、 前記エラー検出・訂正コード生成回路より生成されたエ
    ラー検出・訂正コードを直接データバス上に読出すこと
    のできるエラー検出・訂正コード読出し手段を備えたこ
    とを特徴とするマイクロコンピュータ。
JP63026903A 1988-02-08 1988-02-08 マイクロコンピュータ Pending JPH01201736A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63026903A JPH01201736A (ja) 1988-02-08 1988-02-08 マイクロコンピュータ
FR898901481A FR2627004B1 (fr) 1988-02-08 1989-02-06 Dispositif a memoire ayant pour fonction de detecter et de corriger une erreur dans l'information stockee
DE3903496A DE3903496A1 (de) 1988-02-08 1989-02-06 Speicherbaustein
US07/306,565 US5056089A (en) 1988-02-08 1989-02-06 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63026903A JPH01201736A (ja) 1988-02-08 1988-02-08 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH01201736A true JPH01201736A (ja) 1989-08-14

Family

ID=12206189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63026903A Pending JPH01201736A (ja) 1988-02-08 1988-02-08 マイクロコンピュータ

Country Status (4)

Country Link
US (1) US5056089A (ja)
JP (1) JPH01201736A (ja)
DE (1) DE3903496A1 (ja)
FR (1) FR2627004B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102309327A (zh) * 2006-09-13 2012-01-11 株式会社东芝 磁共振图像诊断装置及其控制方法

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830308B2 (ja) * 1990-02-26 1998-12-02 日本電気株式会社 情報処理装置
JPH04141900A (ja) * 1990-10-01 1992-05-15 Nec Ic Microcomput Syst Ltd 半導体集積回路
JPH06325595A (ja) * 1991-03-27 1994-11-25 Nec Kyushu Ltd 誤り訂正回路付きｐｒｏｍ装置
WO1992019046A1 (en) * 1991-04-15 1992-10-29 Motorola Gmbh EEPROM MEMORY SYSTEMS FOR 'n OUT OF m' CODES
JPH0614003A (ja) * 1991-07-31 1994-01-21 Nec Corp データ処理回路
KR940010838B1 (ko) * 1991-10-28 1994-11-17 삼성전자 주식회사 데이타 출력 콘트롤 회로
JP3070025B2 (ja) * 1992-02-04 2000-07-24 富士通株式会社 半導体記憶装置
KR950008789B1 (ko) * 1992-07-30 1995-08-08 삼성전자주식회사 멀티-이씨씨(ecc)회로를 내장하는 반도체 메모리 장치
JPH0729395A (ja) * 1993-06-25 1995-01-31 Mitsubishi Electric Corp Ｅｅｐｒｏｍ装置
US5502732A (en) * 1993-09-20 1996-03-26 International Business Machines Corporation Method for testing ECC logic
DE4413257A1 (de) * 1994-04-16 1995-10-19 Philips Patentverwaltung Integrierte Schaltungsanordnung mit einem EEPROM, Halbleiterscheibe mit solchen integrierten Schaltungen sowie Verfahren zur Verwendung einer solchen Halbleiterscheibe
JPH08203278A (ja) * 1995-01-25 1996-08-09 Sony Corp 半導体メモリ
US5878061A (en) * 1996-03-14 1999-03-02 Intel Corporation Providing serial data clock signal transitions with parity bits
DE69622149T2 (de) * 1996-03-21 2002-11-28 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Wiederherstellung fehlerhafter Speichereinrichtungen
US5909049A (en) * 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
JPH10285146A (ja) * 1997-03-31 1998-10-23 Ando Electric Co Ltd ビット誤り測定回路
JPH11175362A (ja) * 1997-12-16 1999-07-02 Toshiba Ave Co Ltd 誤り訂正装置及びデータ再生装置
JP3230485B2 (ja) 1998-04-09 2001-11-19 日本電気株式会社 １チップマイクロコンピュータ
US6678854B1 (en) * 1999-10-12 2004-01-13 Ericsson, Inc. Methods and systems for providing a second data signal on a frame of bits including a first data signal and an error-correcting code
US6802036B2 (en) * 2001-11-19 2004-10-05 Sun Microsystems, Inc. High-speed first-in-first-out buffer
JP3935151B2 (ja) * 2004-01-26 2007-06-20 株式会社東芝 半導体集積回路装置
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
US20060010339A1 (en) 2004-06-24 2006-01-12 Klein Dean A Memory system and method having selective ECC during low power refresh
US7340668B2 (en) 2004-06-25 2008-03-04 Micron Technology, Inc. Low power cost-effective ECC memory system and method
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US6965537B1 (en) 2004-08-31 2005-11-15 Micron Technology, Inc. Memory system and method using ECC to achieve low power refresh
JP2006179131A (ja) * 2004-12-22 2006-07-06 Fujitsu Ltd メモリシステム及び半導体記憶装置
US7996745B2 (en) 2005-05-19 2011-08-09 Stmicroelectronics S.R.L. ECC for single 4-bits symbol correction of 32 symbols words with 21 maximum row weight matrix
EP1724687B1 (en) * 2005-05-19 2010-04-14 STMicroelectronics Srl ECC for single 4-bits symbol correction of 32 symbols words based on a matrix having a maximum row weight of 21
EP1724686B1 (en) * 2005-05-19 2010-04-07 STMicroelectronics Srl ECC for single 4-bits symbol correction of 32 symbols words based on a matrix having a maximum row weight matrix of 22
US20060277444A1 (en) * 2005-06-03 2006-12-07 Nicholas Holian Recordation of error information
US8050086B2 (en) 2006-05-12 2011-11-01 Anobit Technologies Ltd. Distortion estimation and cancellation in memory devices
KR101202537B1 (ko) 2006-05-12 2012-11-19 애플 인크. 메모리 디바이스를 위한 결합된 왜곡 추정 및 에러 보정 코딩
WO2007132452A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Reducing programming error in memory devices
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
US7298152B1 (en) * 2006-05-19 2007-11-20 The Boeing Company Damage detection system
US8060806B2 (en) * 2006-08-27 2011-11-15 Anobit Technologies Ltd. Estimation of non-linear distortion in memory devices
US7894289B2 (en) 2006-10-11 2011-02-22 Micron Technology, Inc. Memory system and method using partial ECC to achieve low power refresh and fast access to data
US7900120B2 (en) 2006-10-18 2011-03-01 Micron Technology, Inc. Memory system and method using ECC with flag bit to identify modified data
WO2008053473A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Memory cell readout using successive approximation
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
JP2008112522A (ja) * 2006-10-31 2008-05-15 Fujitsu Ltd 誤り検出装置および誤り検出方法
US7924648B2 (en) 2006-11-28 2011-04-12 Anobit Technologies Ltd. Memory power and performance management
WO2008068747A2 (en) 2006-12-03 2008-06-12 Anobit Technologies Ltd. Automatic defect management in memory devices
US7900102B2 (en) 2006-12-17 2011-03-01 Anobit Technologies Ltd. High-speed programming of memory devices
US7593263B2 (en) 2006-12-17 2009-09-22 Anobit Technologies Ltd. Memory device with reduced reading latency
KR100850207B1 (ko) 2006-12-29 2008-08-04 삼성전자주식회사 시스터메틱 코드 발생을 위한 듀얼 클럭킹 방법을 채용한메모리 장치
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
US7751240B2 (en) 2007-01-24 2010-07-06 Anobit Technologies Ltd. Memory device with negative thresholds
CN101715595A (zh) 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
US8001320B2 (en) 2007-04-22 2011-08-16 Anobit Technologies Ltd. Command interface for memory devices
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
US8429493B2 (en) * 2007-05-12 2013-04-23 Apple Inc. Memory device with internal signap processing unit
US7925936B1 (en) 2007-07-13 2011-04-12 Anobit Technologies Ltd. Memory device with non-uniform programming levels
US8259497B2 (en) * 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US7773413B2 (en) 2007-10-08 2010-08-10 Anobit Technologies Ltd. Reliable data storage in analog memory cells in the presence of temperature variations
US8000141B1 (en) 2007-10-19 2011-08-16 Anobit Technologies Ltd. Compensation for voltage drifts in analog memory cells
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) * 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8456905B2 (en) * 2007-12-16 2013-06-04 Apple Inc. Efficient data storage in multi-plane memory devices
US8085586B2 (en) 2007-12-27 2011-12-27 Anobit Technologies Ltd. Wear level estimation in analog memory cells
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US7924587B2 (en) 2008-02-21 2011-04-12 Anobit Technologies Ltd. Programming of analog memory cells using a single programming pulse per state transition
US7864573B2 (en) 2008-02-24 2011-01-04 Anobit Technologies Ltd. Programming analog memory cells for reduced variance after retention
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8059457B2 (en) 2008-03-18 2011-11-15 Anobit Technologies Ltd. Memory device with multiple-accuracy read commands
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
JP2010026896A (ja) * 2008-07-23 2010-02-04 Nec Electronics Corp メモリシステム、及び、メモリエラー要因特定方法
US7995388B1 (en) 2008-08-05 2011-08-09 Anobit Technologies Ltd. Data storage using modified voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8000135B1 (en) 2008-09-14 2011-08-16 Anobit Technologies Ltd. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8261159B1 (en) 2008-10-30 2012-09-04 Apple, Inc. Data scrambling schemes for memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) * 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8677203B1 (en) 2010-01-11 2014-03-18 Apple Inc. Redundant data storage schemes for multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8493781B1 (en) 2010-08-12 2013-07-23 Apple Inc. Interference mitigation using individual word line erasure operations
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
JP2012128778A (ja) * 2010-12-17 2012-07-05 Sony Corp データ転送装置、メモリ制御装置、およびメモリシステム
US8612842B2 (en) * 2011-05-25 2013-12-17 Infineon Technologies Ag Apparatus for generating a checksum
CN102568605B (zh) * 2011-12-23 2014-12-24 青岛海信信芯科技有限公司 系统总线检错纠错方法和nand flash控制器
US11068341B2 (en) * 2019-09-05 2021-07-20 Microchip Technology Inc. Error tolerant memory array and method for performing error correction in a memory array
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
KR20220168737A (ko) * 2021-06-17 2022-12-26 삼성전자주식회사 반도체 메모리 장치
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5248943A (en) * 1975-10-17 1977-04-19 Hitachi Ltd Testing function of electronic equipment
JPS5351938A (en) * 1976-10-20 1978-05-11 Fujitsu Ltd Error check circuit test system in data processing unit
JPS5362937A (en) * 1976-11-17 1978-06-05 Toshiba Corp Momory control device
JPS5693192A (en) * 1979-12-25 1981-07-28 Fujitsu Ltd Diagnosis system
JPS61226852A (ja) * 1985-03-30 1986-10-08 Toshiba Corp 半導体メモリにおける誤り検出訂正機能不良点検回路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825894A (en) * 1973-09-24 1974-07-23 Ibm Self-checking parity checker for two or more independent parity coded data paths
US4327408A (en) * 1979-04-17 1982-04-27 Data General Corporation Controller device with diagnostic capability for use in interfacing a central processing unit with a peripheral storage device
US4531213A (en) * 1982-03-03 1985-07-23 Sperry Corporation Memory through checking system with comparison of data word parity before and after ECC processing
US4513418A (en) * 1982-11-08 1985-04-23 International Business Machines Corporation Simultaneous self-testing system
JPS59110010A (ja) * 1982-12-14 1984-06-25 Nec Corp デ−タ記憶装置の保守診断回路
US4527269A (en) * 1983-02-08 1985-07-02 Ampex Corporation Encoder verifier
US4601034A (en) * 1984-03-30 1986-07-15 Texas Instruments Incorporated Method and apparatus for testing very large scale integrated memory circuits
JPS60219700A (ja) * 1984-04-13 1985-11-02 Sharp Corp 誤り訂正機能内蔵半導体集積回路
JPS61102841A (ja) * 1984-10-24 1986-05-21 Nec Corp 回線品質監視装置
US4730320A (en) * 1985-02-07 1988-03-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
JPH0690879B2 (ja) * 1985-02-20 1994-11-14 三菱電機株式会社 半導体記憶装置
JPH0646520B2 (ja) * 1985-02-07 1994-06-15 三菱電機株式会社 半導体記憶装置
US4670876A (en) * 1985-05-15 1987-06-02 Honeywell Inc. Parity integrity check logic
US4736376A (en) * 1985-10-25 1988-04-05 Sequoia Systems, Inc. Self-checking error correcting encoder/decoder
JPS62120699A (ja) * 1985-11-20 1987-06-01 Fujitsu Ltd 半導体記憶装置
JPS63129600A (ja) * 1986-11-19 1988-06-01 Nec Corp 誤り検出・訂正回路付半導体記憶装置
US4809273A (en) * 1987-01-29 1989-02-28 International Business Machines Corporation Device for verifying operation of a checking code generator
JP6232823B2 (ja) * 2013-08-08 2017-11-22 日清紡ケミカル株式会社 燃料電池セパレータ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5248943A (en) * 1975-10-17 1977-04-19 Hitachi Ltd Testing function of electronic equipment
JPS5351938A (en) * 1976-10-20 1978-05-11 Fujitsu Ltd Error check circuit test system in data processing unit
JPS5362937A (en) * 1976-11-17 1978-06-05 Toshiba Corp Momory control device
JPS5693192A (en) * 1979-12-25 1981-07-28 Fujitsu Ltd Diagnosis system
JPS61226852A (ja) * 1985-03-30 1986-10-08 Toshiba Corp 半導体メモリにおける誤り検出訂正機能不良点検回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102309327A (zh) * 2006-09-13 2012-01-11 株式会社东芝 磁共振图像诊断装置及其控制方法

Also Published As

Publication number Publication date
US5056089A (en) 1991-10-08
FR2627004B1 (fr) 1993-01-15
FR2627004A1 (fr) 1989-08-11
DE3903496A1 (de) 1989-08-17
DE3903496C2 (ja) 1991-01-31

Similar Documents

Publication Publication Date Title
JPH01201736A (ja) マイクロコンピュータ
US7506226B2 (en) System and method for more efficiently using error correction codes to facilitate memory device testing
JP3216449B2 (ja) 半導体メモリの故障自己診断装置
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
JP2003257194A (ja) 半導体集積回路装置
US7398439B2 (en) Semiconductor device with memory and method for memory test
JPH02166700A (ja) エラー検査及び訂正装置を内蔵した不揮発性半導体メモリ装置
JPS61278992A (ja) 故障検査機能を備えたｉｃカ−ド
US7206988B1 (en) Error-correction memory architecture for testing production errors
US7475314B2 (en) Mechanism for read-only memory built-in self-test
JP2008059711A (ja) 半導体記憶装置
JP3970336B2 (ja) メモリセルを有する装置およびメモリセルの機能検査のための方法
US20050102595A1 (en) Method and apparatus for testing semiconductor memory device and related testing methods
CN115691632B (zh) 测试控制系统和方法
TWI249170B (en) Semiconductor storage device and evaluation method
JP2906417B2 (ja) マイクロコンピュータの試験方式
JP2910692B2 (ja) ランダムアクセスメモリの試験の方法
TW201928981A (zh) 記憶體整體測試之系統及其方法
JPH04119434A (ja) パリティ・エラー検出装置
JPH0287397A (ja) 半導体集積回路
JPS61226853A (ja) 半導体メモリにおける誤り検出訂正機能テスト回路
JPH04341998A (ja) メモリ回路
JP3071846B2 (ja) パリティーエラー検出方法及びパリティーエラー検出回路
JP2008269115A (ja) メモリチェック装置及びメモリチェック方法
JP2004110950A (ja) 強誘電体メモリの検査装置、検査方法、制御プログラム及び記録媒体