[go: up one dir, main page]

DE2029874B2 - Überwachungsschaltung - Google Patents

Überwachungsschaltung

Info

Publication number
DE2029874B2
DE2029874B2 DE2029874A DE2029874A DE2029874B2 DE 2029874 B2 DE2029874 B2 DE 2029874B2 DE 2029874 A DE2029874 A DE 2029874A DE 2029874 A DE2029874 A DE 2029874A DE 2029874 B2 DE2029874 B2 DE 2029874B2
Authority
DE
Germany
Prior art keywords
circuit
circuits
test
reducing
output line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2029874A
Other languages
English (en)
Other versions
DE2029874C3 (de
DE2029874A1 (de
Inventor
William Charles Peekskill N.Y. Carter
Peter Robert Ridgefield Conn. Schneider
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2029874A1 publication Critical patent/DE2029874A1/de
Publication of DE2029874B2 publication Critical patent/DE2029874B2/de
Application granted granted Critical
Publication of DE2029874C3 publication Critical patent/DE2029874C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G01R31/31835Analysis of test coverage or failure detectability
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3187Built-in tests
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1032Simple parity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Error Detection And Correction (AREA)

Description

45 Die Erfindung betrifft eine Überwachungsschaltung mit einer Reduzierschaltung für jeweils zwei Prüfschaltungen, bei der sowohl die Prüfschaltungen als auch die Reduzierschaltung fehlerfreie Funktion durch gleichzeitiges Vorliegen ungleicher binärer
deren erste Eingänge an die erste Leitung 50 Datenbits auf den beiden Leitungen ihres jeweiligen des steuernden Ausgangsleitungspaares und deren AuFRangsleitungspaares melden,
zweite Eingänge an die zweite Leitung des Bei einer aus der DT-AS 11 94 608 vorbekannten
steuernden Ausgangsleitungspaares angeschlossen Überwachungsschaltung weiden siebenundzwanzig sind und mit zwei UND-Schaltungen (&), die Ausgänge in einer UND-Schaltungskombination der hintereinander in die Taktleitung eingeschaltet 55 Überwachungsschaltung dahingehend überwacht, ob sind und mit je einem freien Eingang an den die Anzahl der 1 -Bits auf diesen siebenundzwanzig
Ausgängen geradzahlig oder ungeradzahlig ist.
Aufgabe der Erfindung ist es, bei Fehlfunktion eines oder mehrerer der überwachten Prüfschaltun-
Ausgang der einen Exklusiv-ODER-Schaltung
angeschlossen sind.
5. Überwachungsschaltung nach einem oder
mehreren der vorhergehenden Ansprüche, da- 6° gen diese Fehlfunktion am Ausgang der Reduzierdurch gekennzeichnet, daß eine Anzeigeschaltung schaltung zu melden. Die Überwachungsschaltung,
die diese Funktion erfüllen soll, soll dabei möglichsl einfach ausgebildet und vielfältig anwendbar sein.
Die Erfindung ist dadurch gekennzeichnet, daß
(F i g. 3 A) vorgesehen ist mit vier Anzeigelampen, die paarweise hinsichtlich ihrer räumlichen
Anordnung in einem Anzeigepult und hinsichtlich ihres schaltungstechnischen Anschlusses den 65 eine Reduzäerschaltung vier eingangsseitige UND-beiden Leitungen des Ausgangsleitungspaares Schaltungen mit je zwei Eingängen aufweist, vor einer zugeordneten Reduzierschaltung oder einer denen der erste Eingang der ersten und dritten UND· zugeordneten Prüfschaltung zugeordnet sind. Schaltung an der ersten Ausgangsleitung der erster
3 4
Prüfschaltung liegt, von denen der zweite Eingang Prüfschaltung zwei Ausgangsleitungen hat und daB der zweiten und dritten UND-Schaltung an der aus diesen beiden Ausgangsleitungen bei Fehlfunkersten Ausgangsleitung der zweiten Prüfschaltung tion gleichzeitig gleiche binäre Datenbits vorliegen, und von denen der zweite Eingang der ersten und also entweder 1 und 1 oder 0 und 0, und daß auf vierten UND-Schaltung an der zweiten Ausgangs- 5 diesen beiden Ausgangsleitungen bei korrekter fehleitung der zweiten Prüfschaltung liegt, und daß die ler*reier Funktion gleichzeitig ungleiche binäre Daten-Ausgänge der ersten beiden UND-Schaltungen in bits, also 0 und 1 oder 1 und 0, vorliegen. Die Fehleiner ersten ODER-Schaltung auf die erste Aus- funktion kann auf einem Fehler beziehungsweise einer gangsleitung der Reduzierschaltung und die Aus- fehlerhaften Funktion in der vor- der betreffenden gänge der dritten und vierten UND-Schaltung über io Prüfschaltung überwachten Schaltung oder in der beeine zweite ODER-Schaltung auf die zweite Aus- treffenden Prüfschaltung selbst beruhen,
gangsleitung dieser Reduzierschaltung zusammen- F i g. 1A zeigt eine Reduzierschaltung RCCO im gefaßt sind. Blockschaltbild, die zwei Paare von Eingangs-Aufgabe einer Weiterbildung der Erfindung ist es, anschlüssen Z1 und I2 aufweist. An jedes dieser Eindie Überwachungsschaltung für die Überwachung »5 gangsanschlußpaare "kann ein Ausgangsleitungspaar von mehr als zwei Prüfern auszugestalten, und diese eines Prüfers angeschlossen sein. Die Reduzierschal-Weiterbildung ist dadurch gekennzeichnet, daß für tung weist zwei Ausgangsleitungen auf, auf der je zwei Prüfschaltungen eine Reduzierschaltung vor- gleichzeitig ungleiche binäre Datenbits vorliegen, gesehen ist, welche Reduzierschaltungen paarweise wenn in beide Eingangsleitungspaare /,, I2 jeweils ausgangsseitig an je eine weitere Reduzierschaltung *° ungleiche binäre Datenbits eingespeist werden, also für zwei Priifschaltungen angeschlossen sind und ge- die dort angeschlossenen Prüfschaltungen korrekte gebenenfalls so fort reduziert bis auf eine einzige Funktion anzeigen. Liegen also an dem einen Ein-Reduzierschaltung. gangsanschlußpaar /, oder an dem anderen Eingangs-Bemerkenswert ist, daß nach dieser Weiterbildung anschlußpaar I2 oder an beiden gleiche binäre Daten-Überwachungsschaltungen für unter Umständen 25 bits zur gleichen Zeit vor, dann liegen auch auf den außerordentlich viele Prüfschaltungen aus einer ent- beiden Ausgangsleitungen der Reduzierschaltung sprechenden Vielzahl von einfachen und unter sich nach F i g. 1 gleichzeitig gleiche binäre Datenbits vor. gleichen Bausteinen, nämlich einer Reduzierschaltung Wenn also eine der Prüfschaltungen oder beide für je zwei Prüfschaltungen, aufgebaut werden kann. Prüfschaltungen, die der Reduzierschaltung vorge-Das ist besonders von Bedeutung, wenn man die 3o schaltet sind, Fehlfunktion melden, dann meldet die Reduzierschaltung mit integrierten Bauelementen Reduzierschaltung auf ihrem Ausgangsleitungspaar verwirklicht. Steht die Reduzierschaltung für zwei in gleicher Weise, nämlich durch gleiche binäre Prüfschaltungen als ein integriertes Bauelement zur Datenbits, Fehlfunktion.
Verfugung, dann kann man durch Zusammenfügen Die Reduzierschaltung nach Fig. IA wird in den solcher Bauelemente auch Reduzierschaltungen 35 nachfolgenden Figuren durch das in Fig. IB darhöherer Ordnung verwirklichen. gestellte Blocksymbol dargestellt. Die Reduzierschal-Übrige Weiterbildungen der Erfindung sind in den tung gestattet es, die Fehlerleitungen auf die Hälfte Unteransprüchen gekennzeichnet. zu reduzieren, nämlich von zwei solchen Leitungs-Ausführungsbeispiele der Erfindung werden nun paaren /,, I2 auf ein Leitungspaar, nämlich das an Hand der Zeichnung näher erläutert. In der Zeich- 4o Ausgangsleitungspaar der Reduzierschaltung nach nung zeigt F i g. 1A, zu reduzieren. Dies kann man auch verviel-F i g. IA eine Reduzierschaltung für zwei Prüf- fachen, beispielsweise indem man drei Reduzierschalschaltungen, tungen gemäß Fig. IC kombiniert. Die beiden Re-F i g. 1B ein Schaltsymbol für F i g. IA, duzierschaltungen 1 und 2 reduzieren von je zwei F i g. 1C ein Blockschaltbild für eine Reduzier- 45 Eingangsleitungspaaren auf ein Eingangsleitungsschaltung für mehr als zwei Prüfschaltungen, paar, also von vier Eingangsleitungspaaren I3 bis /6 Fig. ID ein Schaltsymbol für die Schaltung nach auf zwei Leitungspaare I7, /8, und die dritte Redu-Fig. IC, zierschaltung 3 reduziert von diesen beiden letztge-Fig. 2A die Schaltung eines Stopschalters, nannten Leitungspaaren I7, /8 auf ein einziges Aus-Fig. 2B ein Schaltsymbol für den Stopschalter, 5° gangsleitungspaar/,,. Die Wirkung ist im Prinzip die Fig. 3A eine Anzeigeschaltung, gleiche wie zu Fig. IA erläutert, nämlich in der F i g. 3 B ein Schaltsymbol für eine Anzeigeschal- Weise, daß, wenn auf irgendeiner der Eingangstung, leitungen /., bis /e Fehlfunktion gemeldet wird, durch F i g. 4 eine Überwachungsschaltung für wenige gleiche Datenbits, auch auf der Leitung /9, Fehlfunk-Prüfschaltungen, 55 tion gemeldet wird, eben durch gleiche Datenbits. F i g. 5 eine Überwachungsschaltung für sehr viele Hat man statt vier Prüfschaltungen nur drei Prüf-Prüfschaltungen, schaltungen zu überwachen, dann kann man eine F i g. 6 eine Überwachungsschaltung für sehr viele dieser Prüfschaltungen zweimal anschließen, bei-Prüfschaltungen, bei der ein Fehler hinsichtlich der spielsweise an das Eingangsleitungspaar /s und an zugeordneten Prüfschaltung lokalisiert werden kann, 6o das Eingangsleitungspaar /„. Diese Prinzipien kann F i g. 7 eine Schaltung, bei der eine Funktionsein- man fortsetzen und durch Hinzufügung weiterer heit ausgetauscht wird, wenn durch eine Über- Reduzierschaltungen vervielfachen, so daß man auf wachungsschaltung Fehlfunktion dieser Funktions- diese Weise Reduzierschaltungen herstellen kann, beeinheit festgestellt wird, und ziehungsweise kombinieren kann, mit beliebig vielen Fig. 8 eine Abänderung der Schaltung nach 65 Eingangsleitungspaaren und einem Ausgangsleitungs-Fig. 7. paar. Solche Reduzierschaltungen sind in den nach-Bei der nachfolgenden Beschreibung der Ausfüh- folgenden Zeichnungen mit dem in Fig. ID dargerungsbeispiele wird davon ausgegangen, daß jede stellten Symbol bezeichnet. Wenn bei der Verwen-
dung solcher Schaltungen Synchronisationsprobleme auftauchen, dann kann man dies durch Einfügen von Verzögerungsgliedern, die den Bittakt in den vorlaufenden beziehungsweise kürzeren Zweigen entsprechend verzögern, ausgleichen.
Im einzelnen besteht die Reduzierschaltung nach F i g. 1 aus insgesamt vier UND-Schaltungen mit je zwei Eingängen und einem Ausgang, die durch ein kaufmännisches Und-Zeichen bezeichnet sind und die paarweise ausgangsseitig an die Eingangsanschlüsse nachgeschalteter ODER-Schaltungen angeschlossen sind. Diese ODER-Schaltungen sind durch ein »O« bezeichnet.
F i g. 2 A zeigt im Blockschaltbild einen Stopschalter, durch den eine Taktleitung hindurchgeführt ist. Der Stopschalter wird betätigt über zwei Eingangsleitungen. Bei diesen beiden Eingangsleitungen kann es sich um die Ausgangsleitungen einer Prüfschaltung oder einer Reduzierschaltung handeln. Wird auf diesen beiden Eingangsleitungen Fehlfunktion gemeldet, liegen also gleichzeitig gleiche Datenbits vor, dann sperrt der Stopschalter die Taktleitung. Der Stopschalter weist zu diesem Zweck zwei Exklusiv-ODER-Schaltungen EO auf, die ausgangsseitig an je einen Eingang einer UND-Schaltung angeschlossen sind. Die beiden UND-Schaltungen, die wiederum durch kaufmännische UND-Zeichen gekennzeichnet sind, sind in die Taktleitung einbezogen. Der Stopschalter nach Fig. 2A wird in den nachfolgenden Figuren durch das in Fig. 2B dargestellte Blocksymbol dargestellt und dient dazu, eine Schaltung abzuschalten, wenn die zugehörige Prüfschaltung Fehlfunktion meldet. Die Abschaltung erfolgt durch Unterbrechung der Taktimpulsfolge.
In vielen Fällen ist es wünschenswert, die Prüfergebnisse der Prüf schaltungen optisch anzuzeigen. Dazu dient die in F i g. 3 dargestellte Anzeigeschaltung mit insgesamt vier Anzeigelampen, die am Bedienungspult, für die Bedienungsperson sichtbar, übersichtlich angeordnet sind. Die Anzeigeschaltung ist an das Ausgangsleitungspaar einer Prüfschaltung oder einer Reduzierschaltung angeschlossen. Die in der Zeichnung übereinandergezeichneten Lampen müssen gleichzeitig brennen oder gleichzeitig nicht brennen, anderenfalls liegt eine Fehlfunktion in der Anzeigeschaltung vor. Im übrigen machen diese Lampen sichtbar, ob auf dem angeschlossenen Leitungspaar eine Fehlfunktion oder eine korrekte Funktion gemeldet wird. Sind die in F i g. 3 A links gezeichneten Lampen abgeschaltet und die rechts gezeichneten eingeschaltet oder umgekehrt, dann handelt es sich um fehlerfreie Funktion, sind alle Lampen gleichzeitig eingeschaltet oder gleichzeitig abgeschaltet, dann liegt auf dem Leitungspaar der angeschlossenen Prüfschaltung die Meldung über eine Fehlfunktion vor. Die Anzeigeschaltung aus Fig. 3A wird in den nachfolgenden Figuren durch das in F i g. 3 B dargestellte Blocksymbol dargestellt.
Fig. 4 zeigt im Blockschaltbild eine Überwachungsschaltung, zu der insgesamt η Prüfschaltungen C1 bis Cn gehören. Jede dieser Prüfschaltungen kann zur Überprüfung der Funktion der zugeordneten Schaltung eines Rechners dienen. Diese Schaltungen sind in der Zeichnung nicht dargestellt. Entsprechendes gilt auch für die Prüfschaltungen und zugehörigen Rechnerschaltungen der in den nachfolgenden Figuren dargestellten Ausführungsbeispiele. Der Stopschalter liegt in der Taktleitung, über die die von den Prüfschaltungen C1 bis Cn geprüften Schaltungen mit Taktsignalen versorgt werden. Die Funktion der Überwachungsschaltung nach F i g. 4 ergibt sich aus der nachfolgenden Tabelle 1.
Tabelle I
Rechnerzustand
Zustand eines Leitungspaares
Keine Fehl- φ φ ... φ ... φ funktion
Fehlfunktion ·= φ* ... ' φ ... φ ΐ5 im RCCO
Prüfschaltung
C1 meldet = = ... φ ... φ
Fehlfunktion
Prüfschaltung
C1-meldet = φ ... = ... φ
Fehlfunktion
Prüfschaltung
Cn meldet = φ ... φ ... =
Fehlfunktion
Rechnerlogik = (mindestens zwei Paare) = versagt
In der Tabelle bedeutet: »Φ* ungleiche Daten, » = « gleiche Daten.
Wenn also bei der Schaltung nach F i g. 4 irgendeine der Prüfschaltungen C1 bis Cn Fehlfunktion meldet, dann meldet auch die Reduzierschaltung RCCO Fehlfunktion auf der Leitung Ln. Auf der Ausgangsleitung L0 der Reduzierschaltung RCCO liegt also immer die Meldung eines Fehlers vor, wenn eine oder mehrere Prüfschaltungen C1 bis Cn einen Fehler melden. Diese Fehlermeldung auf der Leitung
Ln öffnet den Stopschalter MK, so daß die Taktimpulse nicht mehr an die geprüften Schaltungen gelangen können, die daraufhin abgeschaltet werden. Ein auf diese Weise festgestellter Fehler kann auf Grund der an die einzelnen Prüfschaltungen angeschlossenen Anzeigeschaltungen LSL lokalisiert werden. Die Schaltung nach F i g. 4 ist besonders gui geeignet, wenn nur wenige Prüfschaltungen, also eine überschaubare Anzahl solcher Prüfschaltungen, beteiligt sind. Handelt es sich um sehr viele Prüfschal·
So tungen, beispielsweise 100 bis 1000, dann empfiehl sich eine Überwachungsschaltung nach F i g. 5.
Bei der Schaiiung nach F i g. 5 sind die Prüfscha! tungen C11 bis Cmn in m Gruppen unterteilt. Jedi dieser Gruppen ist in eine Reduzierschaltung RCCC zusammengefaßt. Jeder dieser Reduzierschaltungei ist eine Anzeigeschaltung zugeordnet und diese Re duzierschalrungen sind ihrerseits wiederum in eine gemeinsamen Reduzierschaltung RCCO zusammen gefaßt, der ebenfalls eine Anzeigeschaltung LSL zu geordnet ist und die einen Stopschalter MK für di Taktleitung aller geprüften Schaltungen öffnet, wen Fehlfunktion ermittelt wurde. An Hand der den eir zelnen Prüfergruppen zugeordneten Anzeigescha tungen LSL kann eine Fehlfunktion grob lokalisie:
werden, d. h., es kann festgestellt werden, in welche Prüfergruppe diese Fehlfunktion die Ursache hat. 1 Abänderung des dargestellten Ausführungsbeispie kann man auch den einzelnen Prüfschaltungen noc
T-.
Anzeigeschaltungen zuordnen, um dann innerhalb der betreffenden Gruppe eine Fehlfunktion noch genauer lokalisieren zu können. Das erfordert aber entsprechend hohe Anzahl von Anzeigeschaltungen, die, selbst wenn man sie gruppenweise zusammenfaßt, bei vielen Prüfschaltungen leicht zu Unübersichtlichkeiten führt und auch einen erheblichen Verkabelungsaufwand für diese Anzeigeschaltungcn erfordert, wenn deren Anzeigelampen an einem zentralen Bedienungspult angeordnet sind. Dem trägt eine Modifikation des Ausführungsbeispiels nach F i g. 5 Rechnung, die nun an Hand der F i g. 6 erläutert wird.
Nach F i g. 6 sind wiederum eine große Anzahl von Prüfschaltungen Cn bis Cmn vorgesehen, die zeilenweise in m Gruppen und spaltenweise in η Gruppen zusammengefaßt werden, und zwar in jeweils zugeordneten Reduzierschaltungen. Für jede Zeilengruppe und für jede Spaltengruppe ist also eine solche Reduzierschaltung vorgesehen. Das bedeutet, daß jede einzelne Prüfschaltung an eine Reduzierschaltung für die Zeilengruppe und eine Reduzierschaltung für die Spaltengruppe angeschlossen ist. Diesen Reduzierschaltungen sind jeweils Anzeigeschaltungen LSL zugeordnet. Die Reduzierschaltungen für die Zeilengruppen sind in einer Reduzierschaltung zusammengefaßt, und die Reduzierschaltungen für die Spaltengruppen sind in einer anderen Reduzierschaltung zusammengefaßt. Diesen beiden letztgenannten Reduzierschaltungen ist wiederum je eine Anzeigeschaltung zugeordnet, außerdem wirken diese beiden Reduzierschaltungen auf je einen Stopschalter MK. Diese beiden Stopschalter sind hintereinander in die Taktleitung für die geprüften Schaltungen eingeschaltet und werden geöffnet, wenn in irgendeiner der beteiligten Prüfschaltungen Cn bis Cmn Fehlfunktion gemeldet wird. Ein Fehler kann mit Hilfe der Anzeigeschaltungcn leicht lokalisiert werden, denn die Anzeigeschaltungen, die den Reduzierschaltungen für die Zeilengruppen zugeordnet sind, zeigen die Zeilenlage und die Anzeigeschaltungen, die den Reduzierschaltungen für die Spaltengruppen zugeordnet sind, die Spaltenlage der Prüfschaltung an, die den Fehler gemeldet hat. Nach F i g. 6 ist es also möglich, Fehlerlokalisation bei sehr vielen Prüfschaltungen mit verhältnismäßig wenig Anzeigeschaltungen durchzuführen. Beträgt die Zahl der Priifschaltungcn tn-n, dann sind zur Lokalisation m -f- /1 Anzeigeschaltungen erforderlich. Man kann die Ubcrwachungsschaltungen auch dahingehend ausbauen, daß sie in der Lage sind, selbsttätig eine Fehl- so funktion zu beheben. F i g. 7 zeigt eine entsprechende Korrekturschaltung.
Nach F i g. 1 ist ein Sendemodul 1, ein Sendemodul 2, ein Empfangsmodul 1 und ein Empfangsmodul 2 mit einem zwischcngeschalteten Zustands- übersetzer und einem kodierten Zustandsregister vorgesehen. Jedes Sendemodul enthält eine Prüfschaltung. Die Ausgangslcitungcn der Prüfschallungen sind an Äquivalenzschaltungen des Zustandsübcrsetzers angeschlossen. Diese Äquivalenzschaltungen steuern Flip-Flop-Schaltungen FF des Zustandsregisters, denen Anzeigeschaltungcn LSL zugeordnet sind. Die Flip-Flop-Schaltungen FF sind an je eine Minoritätsschaltung KL und eine Majoritätsschaltung GR eines jeden Empfangsmoduls angeschlossen. Die Majoritätsschaltung GR liefert ein Ausgangssignal, wenn zwei oder drei Flip-Flop-Schaltungen FF des Zustandsregisters auf »1« stehen. Die Minoritätsschaltung KL liefert ein Ausgangssignal, wenn nur eine oder keine der Flip-Flop-Schaltungen FF auf »1« stehen. Den Minoritäts- und Majoritätsschaltungen sind Torschaltungen T nachgeschaltet. Die der Minoritätsschaltung KL nachgeschaltete Torschaltung wird in beiden Empfangsmodulen von dem Sendemodul 1 und die andere Torschaltung von dem Sendemodul 2 gesteuert. Auf diese Weise schalten die Minoritäts-· und Majoritätsschaltungen ein ausgewähltes Sendemodul an den Empfänger immer dann, wenn eine der Flip-Flop-Schaltungen FF Fehlerzustand anzeigt, d. h., wenn nur eine oder zwei Flip-Flop-Schaltungen im »1 «-Zustand sind.
Jede der Äquivalenzschaltungen erzeugt ein Ausgangssignal, wenn auf dem Ausgangsleitungspaar der angeschlossenen Prüfschaltung durch gleiche Datenbits Fehlermeldung vorliegt. Es sei angenommen, daß das Zustandsregister im Zustand »0« ist und daß das Sendemodul 1 im Betrieb ist. Wenn im Sendemodul 1 Fehlfunktion festgestellt wird, dann meldet sich die zugehörige Prüfschaltung durch gleiche Datenbits auf seinem Ausgangsleitungspaar. Das Zustandsregister wird nun in den Schaltzustand »1« geschaltet und der Empfänger arbeitet nun mit dem Sendemodul 2 zusammen. Wenn nun anschließend das Sendemodul 2 fehlerhaft arbeitet, meldet die Prüfschaltung des Sendemoduls 2 Fehlfunktion und schaltet das Zustandsregister auf »0« zurück. Wenn nun das Sendemodul 1 korrekt arbeitet, geht der Empfänger wieder auf das Sendemodul 1 über. Wenn das Sendemodul dabei aber noch fehlerhaft ist, wird wieder auf das Sendemodul 2 umgeschaltet usw., so daß also, wenn beide Sendemoduln fehlerhaft sind, zwischen diesen beiden ständig hin- und hergeschaltet wird. Man kann bei der Schaltung nach F i g. 4 nicht zwischen Fehlfunktion in der Äquivalenzschaltung oder im Zustandsregister unterscheiden. Aus diesem Grunde empfiehlt es sich, die Äquivalenzschaltungen mit den jeweils zugehörigen Flip-Flop-Schaltungen des Zustandsregisters zu einer integrierten Schalteinheit zusammenzuziehen und deren Funktion zu überwachen, was durch die vorgesehenen und in F i g. 7 eingezeichneten Anzeigeschaltungen LSL geschehen kann.
Während bei dem Ausführungsbeispiel nach Fig.! die Umschaltung von einem Sendemodul auf da« andere empfängerseitig erfolgte, erfolgt sie nach F i g. 8 durch senderseitig vorgesehene Schaltmittel Und zwar durch eine im Sendemodul 1 vorgesehene Minoritätsschaltung KL und eine im Sendemodul Z vorgesehene Majoritätsschaltung GR. Diese Minoritäts- und Majoritätsschaltungen werden in entsprechender Weise betätigt, wie beim Ausführungsbeispie' nach F i g. 7, und schalten über einen Leistungsschalter 1 bzw. 2 das zugehörige Sendemodul ab bzw ein. Abgesehen von diesem schaltungstechnischer Unterschied und diesem Unterschied in der Wirkungsweise gleichen sich die beiden Ausführungsbeispielc nach Fig. 7 und 8 in Ausführung und Wirkungsweise.
Hierzu 6 Blatt Zeichnungen

Claims (1)

  1. Patentansprüche:
    1. Überwachungsschaltung mit einer Reduzierschaltung für jeweils zwei Prüfschaltungen, bei der sowohl die Prüfschaltungen als auch die Reduzierschaltung fehlerfreie Funktion durch gleichzeitiges Vorliegen ungleicher binärer Datenbits auf den beiden Leitungen ihres jeweiligen Ausgangsleitungspaares melden, dadurch gekennzeichnet, daß eine Reduzierschaltung (F i g. 1 A) vier eingangsseitige UND-Schaltungen (&) mit je zwei Eingängen aufweist, von denen der erste Eingang der ersten und dritten UND-Schaltung an der ersten Ausgangsleitung der »5 ersten Prüfschaltung liegt, von denen der zweite Eingang der zweiten und dritten UND-Schaliung an der ersten Ausgangsleitung der zweiten Prüfschaltung und von denen der zweite Eingang der ersten und vierten UND-Schaltung an der zweiten ao Ausgangsleitung der zweiten Prüfschaltung liegt, und daß die Ausgänge der ersten beiden UND-Schaltungen in einer ersten ODER-Schaltung auf die erste Ausgangsleitung der Reduzierschaltung und die Ausgänge der dritten und vierlen UND- a5 Schaltung über eine zweite ODER-Schaltung auf die zweite Ausgangsleitung dieser Reduzierschaltung zusammengefaßt sind.
    2. Überwachungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zur Überwachung von mehr als zwei Prüfschaltungen für je zwei Prüfschaltungen eine Reduzierschaltung (1,2) vorgesehen ist, welche Reduzierschaltungen paarweise ausgangsseitig an je eine weitere Reduzierschaltung für zwei Prüfer angeschlossen sind und gegebenenfalls so fort reduziert bis auf eine einzige Reduzierschaltung.
    3. Überwachungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Stopschalter (Fig. 2A) vorgesehen ist, der in die Taktleitung für die geprüften Funktionseinheiten eingeschaltet ist und durch ein Ausgangsleitungspaar einer Reduzierschaltung (RCCO) gesteuert bei auf diesem Ausgangsleitungspaar gemeldeter Fehlfunktion den Taktimpulsdurchlauf sperrt.
    4. Überwachungsschaltung nach Anspruch 3, dadurch gekennzeichnet, daß ein Stopschalter (F i g. 2 A) zwei eingangsseitige Exklusiv-ODER-Schaltungen (EO) aufweist, mit je zwei Eingängen,
    6. Überwachungsschaltung nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mehrere Prüfschaltungen (C, bis Cn) vorgesehen sind, denen je eins Anzeigeschaltung (LSL) zugeordnet ist und denen gemeinsam eine Reduzierschaltung (RCCO) nachgeschaltet ist, deren Ausgangsleitungspaar steuernd an einen Stopschalter (MK) und eine Anzeigeschaltung (LSI) angeschlossen ist (F i g. 4).
    7. Überwachungsschaltung nach einem oder mehreren der vorhergehenden Ansprüche 1 bis 6, dadurch gekennzeichnet, daß mehrere Prüfschaltungen (Cn bis Cm„) vorgesehen sind, die gruppenweise an je eine gemeinsame Reduzierschaltung angeschlossen sind, und daß diesen Reduzierschaltungen je eine Anzeigeschaltung (LSL) zugeordnet ist und daß diese Reduzierschaltungen an eine gemeinsame Reduzierschaltung angeschlossen sind, deren Ausgangsleitungspaar steuernd an eine Anzeigeschaltung und einen Stopschalter angeschlossen ist.
    8. Überwachungsschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Prüfschaltungen unter Zugrundelegung einer zweidimensionalen Matrix sortiert sind und daß diese Prüfschaltungen einerseits zeilenweise und andererseits spaltenweise zu Gruppen zusammengefaßt sind, wobei jeder Gruppe eine Reduzierschaltung (RCCO) mit zugeordneter Anzeigeschaltung (LSL) zugeordnet ist und die Reduzierschaltungen der Zeilengruppen in einer ersten ausgangsseitigen Reduzierschaltung und die der Spaltengruppen in einer zweiten ausgangsseitigen Reduzierschaltung zusammengefaßt sind und daß diese beiden ausgangsseitigen Reduzierschaltungen steuernd an je eine Anzeigeschaltung, und je einen Stopschalter geschaltei sind, welche beiden Stopschalter hintereinander in einer Taktleitung für die geprüften Funktionseinheiten liegen (F i g. 6).
DE2029874A 1969-06-30 1970-06-18 Überwachungsschaltung Expired DE2029874C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US83759669A 1969-06-30 1969-06-30

Publications (3)

Publication Number Publication Date
DE2029874A1 DE2029874A1 (de) 1971-01-14
DE2029874B2 true DE2029874B2 (de) 1975-05-28
DE2029874C3 DE2029874C3 (de) 1979-08-30

Family

ID=25274911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2029874A Expired DE2029874C3 (de) 1969-06-30 1970-06-18 Überwachungsschaltung

Country Status (6)

Country Link
US (1) US3634665A (de)
JP (1) JPS5019018B1 (de)
DE (1) DE2029874C3 (de)
FR (1) FR2052396A5 (de)
GB (1) GB1258869A (de)
SE (1) SE360193B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3855536A (en) * 1972-04-04 1974-12-17 Westinghouse Electric Corp Universal programmable logic function
US3859513A (en) * 1973-02-28 1975-01-07 Univ Washington Switching and digital system
US3940740A (en) * 1973-06-27 1976-02-24 Actron Industries, Inc. Method for providing reconfigurable microelectronic circuit devices and products produced thereby
US3835466A (en) * 1973-09-14 1974-09-10 Gte Automatic Electric Lab Inc Control of operator position display
US3886520A (en) * 1974-04-03 1975-05-27 Sperry Rand Corp Checking circuit for a 1-out-of-n decoder
US3891969A (en) * 1974-09-03 1975-06-24 Sperry Rand Corp Syndrome logic checker for an error correcting code decoder
US4342112A (en) * 1980-09-08 1982-07-27 Rockwell International Corporation Error checking circuit
DE3127843A1 (de) * 1981-07-15 1983-05-26 AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang Verfahren zur verhinderung von "kompromittierender abstrahlung" bei der verarbeitung und uebertragung geheimer dateninformationen
US4464756A (en) * 1981-09-28 1984-08-07 Honeywell Inc. System for error detection in frequency shift keyed signals
JPS58197920A (ja) * 1982-05-13 1983-11-17 Toshiba Corp 論理回路
US4638482A (en) * 1984-12-24 1987-01-20 International Business Machines Corporation Random logic error detecting system for differential logic networks
DE3911907A1 (de) * 1989-04-12 1990-10-18 Standard Elektrik Lorenz Ag Verfahren zur staendigen pruefung einer signaltechnisch sicheren bildschirmdarstellung
DE4403899B4 (de) * 1994-02-08 2007-12-13 Robert Bosch Gmbh Vorrichtung zur seriellen Übertragung von Daten zwischen mindestens zwei Stationen
US20110321052A1 (en) * 2010-06-23 2011-12-29 International Business Machines Corporation Mutli-priority command processing among microcontrollers
DE102010031030B3 (de) * 2010-07-07 2011-11-17 Robert Bosch Gmbh Datenschnittstelle mit eigensicherer, integrierter Fehlererkennung
RU2502121C2 (ru) * 2011-11-30 2013-12-20 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Иркутский государственный университет путей сообщения (ФГБОУ ВПО ИрГУПС) Самоконтролируемый автомат

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3229251A (en) * 1962-03-26 1966-01-11 Ibm Computer error stop system

Also Published As

Publication number Publication date
GB1258869A (de) 1971-12-30
DE2029874C3 (de) 1979-08-30
JPS5019018B1 (de) 1975-07-03
US3634665A (en) 1972-01-11
DE2029874A1 (de) 1971-01-14
FR2052396A5 (de) 1971-04-09
SE360193B (de) 1973-09-17

Similar Documents

Publication Publication Date Title
DE2029874C3 (de) Überwachungsschaltung
DE2707267B2 (de) Anlage zum Erlangen des Zugriffs zu Fernmeldeleitungen
EP1687681A2 (de) Verfahren zum betreiben eines netzwerks
DE2441351C2 (de) Selbstprüfende Fehlerprüfschaltung
DE2131787A1 (de) Schaltungsanordnung zur fehlerfeststellung bei datenverarbeitungssystemen
DE3324313A1 (de) Einrichtung zur signaltechnisch sicheren darstellung von information auf einem datensichtgeraet
DE3238692A1 (de) Datenuebertragungssystem
DE3843564A1 (de) Verfahren zur ueberpruefung von verbindungs- und/oder schalteinrichtungen und/oder -leitungen
DE2023117B2 (de) Ausfallsicheres Steuersystem zur UEbertragung von digitalen Informationen
EP0094902A2 (de) Verfahren zum Lokalisieren von Fehlerquellen in digitalen Systemen und Scrambler/Descrambler zur Ausführung des Verfahrens
DE2203173C3 (de) Prüfeinrichtung in einer elektronischen Datenverarbeitungsanlage
EP0272513B1 (de) Verfahren zur Prüfung eines Schnittstellenbausteins
DE4007460C2 (de) Verfahren und Schaltungsanordnung zur schnellen Außerbetriebnahme von Baugruppen im Fehlerfall
DE2511923C3 (de) Schaltungsanordnung zur Funktionsprüfung und Fehlerlokalisierung von Flachbangruppen
DE4303048A1 (en) Alarm recognition apparatus for redundant layout circuit in radio equipment - has input circuits delaying alarm recognition signals when circuits are switched to be operational systems
WO2003047224A1 (de) Verfahren und vorrichtung zur austestung einer xdsl-leitungskarte
DE2348921C3 (de) Überwachte Ansteuermatrix für unipolar gesteuerte Empfangsschaltmittel, insbesondere Speicherelemente und Verfahren zum Betrieb derselben
DE2217665B2 (de) Schaltungsanordnung für Fernmelde-, insbesondere Fernsprechvermittlungsanlagen mit mindestens zwei Rechnern zum abwechselnden Steuern von Vermittlungsvorgängen
DE2646081C2 (de) Verfahren mit einem binären Logik- oder Verdrahtungs-Testgerät, zur seriellen Zustandsabfrage der jeweils noch nicht aktiviert gewesenen Anschlüsse eines Prüflings
DE2411582C2 (de) Schaltungsanordnung zur Überwachung von datenübertragenden Leitungen für mindestens eine datenverarbeitende Anlage, insbesondere Fernsprechvermittlungsanlage
DE102004010227B3 (de) Vorrichtung, mit Hilfe welcher sich die ordnungsgemäße Funktion eines One-Hot-Encoders überprüfen läßt
DE2736257B1 (de) Schaltungsanordnung fuer eine indirekt gesteuerte Vermittlungsanlage,insbesondere Fernsprechanlage
DE1284994B (de) Schaltungsanordnung zur Pruefung eines m-aus-n Codes
DE1293238B (de) Schaltungsanordnung zur UEberwachung eines ordnungsgemaessen Aufbaues einer Verbindung durch ein Koppelfeld der Fernmeldetechnik, insbesondere in Fernsprechvermittlungsanlagen
DE2348921A1 (de) Ueberwachte ansteuermatrix fuer empfangsschaltmittel, insbesondere speicherelemente

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee